JPS63293767A

JPS63293767A - デ−タ変復調方法

Info

Publication number: JPS63293767A
Application number: JP13037187A
Authority: JP
Inventors: Shigeru Kuroe; 黒江　茂; Isamu Nose; 能勢　勇
Original assignee: Oki Electric Industry Co Ltd
Current assignee: Oki Electric Industry Co Ltd
Priority date: 1987-05-27
Filing date: 1987-05-27
Publication date: 1988-11-30

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】（産業上の利用分野）本発明はデータ変復調方法、特に磁気記録おるいは光記
録において採用される（２．７＞変復調方法に関するも
のである。

（従来の技術）従来、このような分野の技術としては、■米国特許第４
．１１５　、７６８号明細書（クラス３４０／３４７Ｄ
Ｄ）　、及び■特開昭６０−２８０７６号公報に記載さ
れるものがあった。、以下、その構成を図を用いて説明
する。

記録パターンのピークシフト（符号量干渉）を低減でき
る符号化方法の一つとして、前記文献■に記載されてい
るような（２、７）変復調方法がある。この（２、７）
変復調方法は、第２図に示す変換表によりデータビット
列を変復調するものであり、変調時に元データの１ビツ
トがそれに対応する２ビツトコードに変換される。従っ
て、復調時には入力データの２ビツトをサンプリングし
、これを１ビツトの元データに復調するための復調クロ
ックが必要となる。

この復調クロックの再同期化の機能をもつ（２゜７）復
調方法が前記文献■に記載されている。

第３図は前記文献■に記載された従来のデータ復調回路
の概略構成図である。

このデータ復調回路は、例えば回転する記録媒体上に所
定のフォーマットで光学的にデータを記録再生する光デ
イスク駆動装置によって読取られた直列のデータＤＴｉ
をそのまま復調し、その復調データＤＴｏを並列の復調
データルｏ丁ｏの形で出力する回路であり、入力データ
ＤＴｉを同期化して読取りデータＲ１）Ｔ及び読取りク
ロックＲＣＬを出力する周波数可変発振器（以下、ＶＦ
Ｏという）１を有し、そのＶＦＯＩの出力側にマーク検
出回路１０が接続されている。ＶＦＯＩ及びマーク検出
回路１０の出力側には、アンドゲート（以下、ＡＮＤゲ
ートという）２０、ビットカウンタ２１、バイトカウン
タ２２、及びセクションカウンタ２３が接続され、ざら
にそれらのカウンタ２１．２２．２３の出力側に、タイ
ミング信号ＴＨを出力するためのタイミング信号発生回
路２４が接続されている。また、ＶＦＯＩの出力側には
（２，７）復調回路３０が接続され、その回路３０の出
力側にシフトレジスタ４０が接続されている。

ここで、マーク検出回路１０は、読取りデータＲＤＴ及
び読取りクロックＲＣＬ等に基づき、記録フォーマット
中の同期パターン（ＳＹＮＣ）及び再同期マーク（ＲＥ
ＳＹＮＣ）を検出して同期検出信号ＳＹＮ及び再同期マ
ーク検出信号ＲＥＳＹＮを出力する回路であり、読取り
データＲＤＴ及び読取りクロックＲＣＬを入力するシフ
トレジスタ１１と、その出力側に接続されたパターン判
定回路１２とを備えている。パターン判定回路１２は、
シフトレジスタ１１の出力信号に基づき同期検出信号Ｓ
ＹＮを生成する同期検出部１２ａと、シフトレジスタ１
１の出力信号及びバイトカウンタ２２の出力信＠ＳＧに
基づき再同期マーク検出信号ＲＥＳＹＮを生成する再同
期マーク検出部１２ｂとで、構成されている。

また、（２，７）復調回路３０は、読取りデータＲＯ丁
、読取りクロックＲＣＬ　、同期検出信号ＳＹＮ　。

及び再同期マーク検出信号ＲＥＳＹＮに基づき、復調デ
ー・りＤＴｏを生成する回路であり、シフトレジスタ３
１、論理ゲート回路３２、復調クロックＳ３３を生成す
る復調クロック回路３３、及びフリップフロップ（以下
、ＦＦという）３４より構成されている。この（２，７
）復調回路３０の出力側に接続されたシフトレジスタ４
０は、タイミング信号発生回路２４から出力されるタイ
ミング信号ＴＨに基づき、復調データＤＴＯを並列の復
調データＰＤＴｏに変換して出力する回路である。

第４図は第３図における（２．７）復調回路３０の回路
構成例を示す図である。この（２，７）復調回路３０で
は、読取りクロツタＲＣＬを反転するインバータ３５を
有し、読取りクロックＲＣＬとその反転クロックとで動
作するシフトレジスタ３１に直列の読取りデータＲＤＴ
　＠導入し、そのシフトレジスタ３１の出力を、へＮＯ
ゲート３２ａ　、　３２ｂ　、　３２ｃ及びオアゲート
（以下、ＯＲゲートという）３２ｄからなる論理ゲート
回路３２で組合せ、これをＦＦ３４を介して読取りクロ
ックＲＣＬの１７２の周波数をもつ復調クロック８３３
で同期化し、直列の復調データＤＴ。

を得ている。復調クロック３３３は、ＦＦ３３ａ　、　
３３ｂ及びＡＮＤゲート３３ｃからなる復調クロック回
路３３で生成される信号であり、その復調クロック３３
３の位相は同期検出信号ＳＹＮ及び再同期マーク検出信
号ＲＥＳＹＮによって決定される。

第５図は光デイスク駆動装置から読出したデータＤＴｉ
を変調する従来のシステムにおける記録データのフォー
マット、主要な信号及びカウンタの値の関係を説明する
ための図である。この図を参照しつつ、光デイスク上の
データフォーマットについて説明すると、例えば光デイ
スク上の各トラックは、第５図（Ａ）に示すように６４
個のセクタに分割され、このセクタを単位として光デイ
スク駆動装置がデータの書込み処理を行う。各セクタは
第５図（Ｂ）に示すように、指標部ＩＯ及び同期部５Ｙ
ＮＣからなる制御情報記録エリアと、第１セクシヨンか
ら第３９セクシヨンまでのユーザデータ記録エリアから
構成され、さらに各セクションが第５図（Ｃ）に示すよ
うに、第１ビツトから第１２８ビットまでの計１６バイ
トから構成されている。この１６バイト中の最後の１バ
イトが再同期マークであり、特定のビットパターン、例
えばＢＡ（１６進）が書込まれる。

次に、第１図の動作を説明する。

図示しない光デイスク駆動装置で読取られたデータＤＴ
ｉ　Ｉ、ｔＶＦＯ１テ同期化サレ、そすｖＦ０１カら読
取りデータＲＤＴと読取りクロックＲＣＬが出力され、
マーク検出回路１０及び（２，７）復調回路３０に供給
される。マーク検出回路１０は読取りデータＲＤＴのパ
ターンを判定し、記録フォーマット中の同期パターン（
ＳＹＮＣ）と再同期マーク（ＲＥＳＹＮＣ）を検出し、
同期検出信号ＳＹＮ及び再同期検出信号ＲＥＳＹＮを出
力する。その同期検出信号ＳＹＮはＡＮＤゲート２０に
、その再同期検出信号ＲＥＳＹＮはビットカウンタ２１
、バイトカウンタ２２及びセクションカウンタ２３にそ
れぞれ供給される。

ビットカウンタ２１は前記各バイトにおけるビット数を
カウントし、バイトカウンタ２２は前記各セクションに
おけるバイト数をカウントする。これらのカウント動作
は同期検出信号ＳＹＮによって開始され、例えば第５図
（Ｈ）　、　（Ｉ）に示すように、ビットカウンタ２１
が読取りクロックＲＣＬをカウントし、その計数値がＦ
からＯに変化する毎にバイトカウンタ２２への桁上げが
行われる。再同期マーク検出信号ＲＥＳＹＮは、バイト
カウンタ２２の出力ＳＧに基づいて、パターン判定回路
１２が各セクションの最終バイトに所定のパターンを検
出した時に出力される。この再同期マーク検出信号ＲＥ
ＳＹＮは各カウンタ２１．２２．２３の区切りを示す信
号となる。

タイミング信号発生回路２４は、各カウンタ２１．２２
゜２３の出力に基づいて直並列変換用のシフトレジスタ
４０にタイミング信号ＴＨを供給する。すると、シフト
レジスタ４０は（２，７）Ｉ調回路３０から出力される
直列の復調データ［）Ｔｏを並列の復調データＰＤＴｏ
に変換する。

記録媒体からのデータの読取りが正常、つまりＶＦＯｌ
から読取りクロックＲＣＬが正常周期で発生している間
は、再同期マーク検出時点において、ごットカウンタ２
１とバイトカウンタ２２の計数値はＯであり、バイトの
区切りは正しい状態にある。ところが、ドロップアウト
（記録データの消失）等により、データが破壊されると
、データ間隔と読取りクロックＲＣＬの間隔が合わなく
なる。つまり、読取りクロックＲＣＬの抜け、あるいは
読取りクロックＲＣＬの増加等により、復調クロックＳ
３３の誤反転が発生し、復調デー９０丁０は誤ったデー
タとなってしまう。しかしながら、第５図に示すように
、あるセクションに欠陥データが存在した場合でも、そ
のセクションの最後のデータ、つまり再同期マーク検出
信号ＲＥＳＹＮにより、第５図（Ｇ）に示すごとく復調
クロックを次のセクションの始点で正常に復帰すること
ができる。

第６図は従来の再同期マークＢΔ（１６進）の（２゜７
）変調前と変調後のビットパターンを示す図である。こ
の図にお必て「×」は、“０゛′か“１″のどちらでも
良く、通常、ビット　ケア（ｄｏｎ’　ｔｃａｒｅ）と
呼ばれる。（２、７）変復調は可変長符号であるので、
変調結果は再同期マーク５ｏ−３７の前後のデータの影
響を受ける。前データＤｏ−０２の変調の残りは、Ｏビ
ットから３ビツトの場合がある。

（発明が解決しようとする問題点）しかしながら、従来のデータ変復調方法における再同期
マークＢ＾（１６進）では、第６図に示すように再同期
マークの直前に位置するバイトのデータＤＱ−０２によ
り、再同期マーク５Ｏ−８７の変調後のデータ４８４４
　（１６進）〜０８４４（１６進）が影響を受けて、４
８４４（１６進）あるいは０８４４（１６進）のどちら
かになり、一定しない。つまり、データ復調時に再同期
マークを検出するのに、１６ビツトの固定パターンを判
定することができない。従って４８４４（１６進）ある
いは０８４４（１６進）の両方のパターンを判定（つま
り１５ビツトで判定）しなければならなくなり、検出が
不安定になるという問題点があった。

本発明は前記従来技術が持っていた問題点として、再同
期マークの変調後のデータが直前のバイトのデータに影
響され、ビットパターンが一定しないという点について
解決したデータ変復調方法を提供するものである。

（問題点を解決するための手段）本発明は前記問題点を解決するために、（２゜７）変調
コードにより記録媒体上に連続的に記録される１群のデ
ータを複数のセクションに分割し、その各セクションの
区切り部分に所定ビットパターンの再同期マークを付し
て変調を行い、復調時に前記再同期マークの検出の都度
、復調クロックを所定の位相に再同期するデータ変調方
法において、変調後のビットパターンが前後のデータに
かかわらず一定であるコードを再同期マークとして用い
るようにしたものである。

（作　用）本発明によれば、以上のようにデータ変復調方法を構成
したので、再同期マークの変調後のビットパターンが変
化せず、それによって再同期マーク検出の安定化が図れ
る。従って前記問題点を除去できるのである。

（実施例）第１図は本発明の実施例に用いる再同期マークのコード
表を示す図である。

この実施例で用いる再同期マークのコードは、１２種類
あり、コード表の上段が（２，７）変調前のコードを表
わし、下段が変調後のコードを表わしている。再同期マ
ークの変調後のビットパターンが変化しないのは、この
第１図にある１２種のコードしかない。以下、その理由
を説明する。

第７図（１）〜（３）は（２，７）変調時の前データの
影響の説明図である。この図において、上段は変調前の
データ、下段は変調後のデータである。

（２、７）変復調では、変調前の元データＤｏ〜Ｄ２．
３５〜Ｓ７の長さは、２ビツトから４ビツトである。元
データのバイトの境界において前データの変調されなか
った残りビット数は、１ビツトから３ビツトである。こ
の残りビット数が１から３であるすべての場合が第７図
に示されている。

再同期マークコードとして１０ｘｘｘｘｘｘ（２進）を
採用したと仮定する。但し、Ｘはビット　ケアである。

第７図（１Ｂ）に示すように、変調は残りビットＯであ
るとき、０１０が１００１０Ｏと変換される。一方、第
７図（１Ｇ）に示すように、残りビットが１であるとき
、１１が１０００と変換される。つまり、再同期マーク
の変調後の最初の４ビツトは、第７図（１Ｂ）、　（２
Ｂ）のように０１００の場合と、第７図（ＩＧ）、　（
２Ｅ）、　（３Ｂ）のようにＱＱＸＸの場合があり、前
データの影響を受けてしまう。

再同期マークコードとして１１ｘｘｘｘｘｘ（２進、）
を採用すると、変調後の最初の４ビツトは第７図（ＩＣ
）、　（２Ｃ）のように１０００の場合と、第７図（Ｉ
Ｇ）、　（２Ｅ）、　（３Ｂ）のようにＱＱＸＸの場合
があり、前データの影響を受ける。つまり、再同期マー
クのコードは、０ＸＸＸＸＸＸＸ　（２進）でなければ
ならない。

再同期マークのコードとしてＱＱＸＸＸＸＸＸ（２進）
を採用すると、変調後の最初の４ビツトは、第７図（１
Ａ）のように０１００の場合と、第７図（拝）、　（２
Ａ）、　（２Ｄ）、　（３Ａ）のようにＱＱＸＸの場合
があり、前データの影響を受ける。再同期マークのコー
ドとしてＱ’１ＯＸＸＸＸＸ　（２進）を採用すると、
変調後の最初の６ビツトは、第７図（１Ｄ）のように１
００１００の場合と、第７図（拝）。

（２Ａ）、　（２Ｄ）、　（３Ａ）のように００ｘｘｘ
ｘの場合があり、前データの影響を受ける。再同期マー
クのコードとして０１１ｘｘｘｘｘ　（２進）を採用す
ると、変調後の最初の６ビツトは、第７図（１Ｆ）に示
すように００１０００のＱＱＸＸＸＸ　（第７図（拝）
、（２＾）、　（２Ｄ）、　（３Ａ）参照）の場合があ
る。第７図（拝）、　（２Ａ）、　（２１））、　（３
Ａ）の場合は、０１１のうちＯに引続く１１は１０００
に変換されるから、結局変調後の最初の６ビツトは００
１０００となる。また、変調の残りビットが無い場合、
０１１は００１０００と変換される。つまり、再同期マ
ークのコードとして０１１ｘｘｘｘｘ　（２進）を採用
すると、前データにかかわらず、変調後の最初の６ビツ
トは００１０００となる。

以上、１０ｘｘｘｘｘｘ　（２進）、１１ｘｘｘｘｘｘ
　（２進）　、０Ｏｘｘｘｘｘｘ　（２進）、０１Ｑｘ
ｘｘｘｘ　（２進）、０１１Ｘ××××（２進）ですべ
ての場合を尽くしているので、再同期マークの変調後の
データが前データの影響を受けないためには、（２、７
）変換が完結するコード説明図である第８図（Ａ）〜（
Ｄ）中の同図（Ａ）に示すように、再同期マークのコー
ドが０１１Ｘｘｘｘｘ　（２進）でなければならない。

再同期マークの変調後のビットパターンが後のデータの
影響を受けないようにするためには、再同期マーク自身
で（２、７）変換が完結する必要がおる。再同期マーク
自身で（２、７）変換が完結するには、０１１に引続く
５ビツトが２ビツトと３ビツトに分割される必要がある
。５ビツトを２ビツトと３ビツトに分けると、第８図Ｃ
Ｂ）。

（Ｃ）のように２通りある。変調前の２ビツト長コード
は１０と１１の２通り、３ビツト長コードは０００．０
１０．０１１の３通りあるので、結局、再同期マークの
コードとして第８図（Ｄ）に示ずように合計１２通り（
２・２・３＝１２＞ある。従って、再同期マークの変調
後のビットパターンが、前後のデータの影響を受けない
で変化しないのは、第１図に示す１２種類のコードのみ
である。

第９図は本発明の実施例に係る再同期マーク検出回路の
構成例を示す図である。この再同期マーク検出回路は、
従来の第３図におけるパターン判定回路１２中の再同期
マーク検出部１２ｂに代えて設けられるもので、再同期
マークのコードとして７０（１６進）を用いた回路例が
示されており、シフトレジスタ１２１、レジスタ１２２
、及び比較器１２３で構成されている。

この再同期マーク検出回路では、再同期コード７０（１
６進）の変調後のビットパターン２１０４（１Ｂ進）が
レジスタ１２２に記憶されている。そして第３図のｖ「
０１から出力された読取りデータＲＯＴと読取りクロッ
クＲＣＬがシフトレジスタ１２１に入力されると、比較
器１２３はシフトレジスタ１２１の出力１６ビツトとレ
ジスタ１２２の出力１６ビツトとの比較をビット毎に行
い、全ビットが一致している場合で、かつ第３図のバイ
トカウンタ２２の出力信号ＳＧがアクティブであるとき
、再同期マーク検出信号ＲＥＳＹＮを出力してそれを第
３図のビットカウンタ２１、バイトカウンタ２２、セク
ションカウンタ２３及び復調クロック回路３３に供給す
る。これにより、安定した復調動作が行える。

なお、本発明のデータ変復調方法、特にデータ復調方法
に用いる回路は、図示のものに限定されず、種々の回路
構成のものが使用できる。

（発明の効果）以上詳細に説明したように、本発明によれば、再同期マ
ークのコードに制限を設け、再同期マークの変調が前後
のデータの影響を受けないコード、すなわち変調後のビ
ットパターンが不変のコードを再同期マークとして用い
ることにより、再同期マークの検出が正確になり、誤っ
た位置で再同期することを防止することができる。

【図面の簡単な説明】

第１図は本発明の実施例に用いる再同期マークのコード
表を示す図、第２図は（２，７）変復調の変換表を示す
図、第３図は従来のデータ復調回路の構成ブロック図、
第４図は第３図における（２．７）復調回路の回路図、
第５図は従来における記録データのフォーマット、主要
な信号及びカウンタの値の関係の説明図、第６図は従来
の再同期マー　りＢＡ（１６進）の変調前と変調後のビ
ットパターンを表わす図、第７図（１）　、　（２）　
、　（３）は本実施例における（２．７＞変調時の前デ
ータの影響の説明図、第８図は本実施例における（２゜
７）変換が完結するコードの説明図、第９図は本実施例
に係る再同期マーク検出回路の回路図である。１・・・・・・ＶＦＯ，１０・・・・・・マーク検出回
路、１１・・・・・・シフトレジスタ、１２・・・・・
・パターン判定回路、１２ａ・・・・・・同期信号検出
部、１２ｂ・・・・・・再同期信号検出部、２１・・・
・・・ごットカウンタ、２２・・・・・・バイトカウン
タ、２３・・・・・・セクションカウンタ、２４・・・
・・・タイミングイ言号発生回路、３０・・・・・・（
２、７）復調回路、３３・・・・・・復調クロック回路
、１２１・・・・・・シフトレジスタ、１２２・・・・
・・レジスタ、１２３・・・・・・比較器、ＤＴｉ・・
・・・・読取りデータ、ＤＴｏ・・・・・・復調データ
、ＲＣＬ・・・・・・読取りクロツタ、ＲＥＳＹＮ・・
・・・・再同期マーク検出信号、ＲＯＴ・・・・・・読
取り信号、３３３・・・・・・復調クロック、ＳＧ・・
・・・・バイトカウンタの出力信号、ＳＹＮ・・・・・
・同期検出信号。出願人代理人　　柿　　本　　恭　　成０■品）

Claims

【特許請求の範囲】１、（２、７）変調コードにより記録媒体上に連続的に
記録される１群のデータを複数のセクションに分割し、
その各セクションの区切り部分に所定ビットパターンの
再同期マークを付して変調を行い、復調時に再同期マー
クの検出の都度、復調クロックを所定の位相に再同期す
るデータ変復調方法において、変調後のビットパターンが前後のデータにかかわらず一
定であるコードを再同期マークとして用いることを特徴
とするデータ変復調方法。２、前記再同期マークとして用いるコードは、１６進表
示で６２、６３、６Ａ、６Ｂ、６Ｅ、６Ｆ、７０、７２
、７３、７８、７Ａ、７Ｂの１２種類のコードのいずれ
か一つである特許請求の範囲第１項記載のデータ変復調
方法。