KR0157296B1 - 디지탈 신호의 전송 방법 - Google Patents

Abstract

내용 없음.

Description

디지탈 신호의 전송 방법

제1도는 R-DAT 블록 포맷의 예도.

제2도는 동기 정보 및 부가 정보에 대한 비트 패턴도.

제3도는 평가 회로의 블록도.

* 도면의 주요부분에 대한 부호의 설명

A1,A2 : 부가 정보 1 : 시프트 레지스터

2 : EXOR 게이트 3 : 게이트 장치

4,5,6 : 카운터 7 : 제어 회로

8 : 출력측

본 발명은 동기 정보 및 부가 정보를 갖는 동기어를 포함하는 디지털 신호의, 예컨대 기록을 위한 전송 방법에 관한 것이다.

디지털 신호의 전송시, 특히 디지털 신호의 기록시에 데이타 블록의 개시 시간을 동기 정보에 의하여 표시하는 것이 공지되어 있다. 실제 데이타 스트림(data stream)에 속하지 않는 부가 정보를 전송하는 것이 자주 요구된다.

제1도에는, R-DAT(Rotational Digital Audio Tape) 블록 포맷의 예가 도시되어 있다. 이곳에서는 8 데이타 비트 시간이 동기어를 위하여 예약되어 있다. 그 다음에, 부가 정보에 대하여 2×8 비트와 부가 정보 중의 에러 식별을 위하여 8비트의 패리티 신호가 제공된다. 블록의 나머지는 32×8비트의 실제 데이타 흐름으로 구성된다. 전송은8/10 변조에 의하여 행하여진다. 즉, 각8 비트어로부터 10 비트어가 형성된다. 그에 의하여 전송 신호에는 직류 전압이 없어지며, 실행 길이(run length)에서 제한된다. 코딩 테이블은 10비트의 동기 패턴이 비트 흐름의 다른 곳에 나타나지 않도록 작성된다.

이와 같은 방법의 동기 정보 및 부가 정보의 전송에는 다음과 같은 결점이 있다.

1. 동기 정보에 대한 배타적 10 비트 패턴의 예약(reservation)은 상기 코딩 테이블을 작성할 때의 선택 가능성을 제한한다.

2. 짧은 동기 패턴은 배트 에러의 발생시에 쉽게 오인될 염려가 있다.

3. 부가 정보가 평가될 수 있기 전에, 동기어에 의하여 블록 동기화를 행하지 않으면 안된다. 그후 비로소 부가 정보가 복조되고, 패리티에 의햐여 체크될 수 있다.

상기 1과 2에 기술한 결점을 회피하기 위하여, 분할된 트랙의 신호 기록에 대하여 이미 다음과 같은 방법이 제안되어 있다.

a) 트랙 개시시에 존재하는 도입 신호(incoming singnal)가 다음과 같은 정보를 갖도록 한다. 즉, 도입 신호 중에서도 블록 동기화가 높은 확실성을 가지고 행해질 수 있도록 하는 정보를 갖도록 한다(독일연방공화국 특허공개 제3533962 호 공보).

b) 실제 신호에서 동기화어를 다음과 같이 선택한다. 즉, 1 비트 또는 몇 비트 어긋난 동기어의 오인이 가급적 생기지 않도록 선택한다(독일연방공화국 특허출원 제 3639886 호 명세서).

도입 신호에 의해 블록 동기화가 이루어진 후에는 비트 어긋남(bit slip; 즉, 블록 동기화에 대한 계수 페이즈(countion phase; 이는 두 개의 동기어 사이의 시간 주기를 의미함)의 1 비트 또는 몇 비트의 어긋남)에 의한 동기화 에러만이 발생하기 때문에, 전송되는 동기어에 의해 계수 페이즈를 제한된 시간창내에서 감시하는 것으로 충분하다. 따라서, 일정한 비트 패턴을 동기어용으로 전용적으로 예약할 필요도 없다. 극단적인 비트 어긋남을 보정할 수 있도록, 시간창을 가급적 크게 하지 않으면 안된다. 이 시간창내에서 어긋난 동기어의 오인이 가급적 발생하지 않도록 하기 위하여, 동기어는 상응하게 길어야 된다.

본 발명의 과제는, 전송 용량에 대해서 가급적 근소한 비용으로, 동기 정보와 부가 정보의 평가를 가급적 간단하게 그리고 확실하게 하는 것이다.

이와 같은 과제는, 제1항에 기술된 본 발명, 즉 기록을 위하여 동기 정보 및 부가 정보를 갖는 동기어를 포함하는 디지털 신호를 전송하는 방법에 있어서, 상기 동기어는 또한 두 개 이상의 연속 이진 신호 상태로, 제1 복조에 따른 동기 패턴 비트(00,11/10,01) 및 제2 복조에 따른 부가 정보 비트(01,10)를 나타내는 전송 비트를 포함하며, 상기 동기 패턴은 상기 동기어의 상기 제1 복조 후에만 식별되고, 상기 동기어의 상기 제2 복조에 의하여 부가 정보가 제공되고, 상기 제2 복조에 의하여 얻어진 비트의 위치값은 동기 정보로부터 얻어진 클록 신호(1)에 의하여 결정되는 것을 특징으로 하는 디지털 신호의 전송 방법에 의하여 달성된다. 본 발명의 다른 바람직한 실시예는 종속항에 기술된다.

0 또는 1로 구성된(2개의 복조) 상보 비트쌍이 제공되는 변조 방법이 공지되어 있다(미국출원 제 4 389 636호).

본 발명은 비교적 길어서, 오인할 가능성이 상당히 낮은 동기어가 제2중 변조에 의하여 동기 정보 외에 부가 정보를 전송할 수 있다는 인식에 기초한다.

테이프 가장자리에 대하여 평행하게 연장하는 트랙을 갖는 블록에 기록하는 매트릭스형 기록 방식(독일연방공화국 특허출원 공개 제 3509584 호 공보)에서, 부가 정보는 예컨데 블록내의 데이타 블록 번호 및 트랙 블록 내의 트랙 번호를 포함할 수 있다.

이하 본 발명을 첨부된 제2도와 제3도를 참조로 설명한다.

제2a도는 40 비트 길이를 가진 신호 부분(S)내의 동기 정보 및 부가 정보의 동시 전송을 보요주고 있다. 신호 부분(S)의 길이는 제1도에 도시한 예에 대응한다. 8/10 변조 후에, 4×8 비트의 동기 정보 및 부가 정보는 전송을 위해 40 비트가 된다. 제2b도에는 동기어를 제1복조(예를 들어, 바이페이즈 마크 복조 또는 바이페이즈 스페이스 복조)함으로써 얻어진 신호 부분(S)의 동기 패턴이 도시되어 있다. 이 비트 패턴은 바이페이즈(biphase)마크 복조기에 의하여 제2a도의 신호를 복조함으로써 얻어진다. 바이페이즈인 경우에, 각 데이타 비트는 2개의 전송 비트에 의하여 표시된다. 바이페이즈 마크 복조인 경우에, 1은 2개의 동일하지 않은 비트에 의하여 형성되고, 0은 2개의 동일 비트에 의하여 형성된다. 제2c도는 제2a도의 신호로부터 얻어진 부가 정보가 도시되어 있다. 부가 정보 A1,A2는 제2복조(예를 들어, 바이페이즈 레벨 복조기에 의한 복조)를 사용하여 제2a도의 신호를 복조함으로써 얻어진다. 바이페이즈 레벨 복조인 경우에, 비트쌍은 항상 동일하지 않은 비트로 형성된다. 이러한 정보는 비트쌍내의 0 및 1의 순서로 된다.

상기 기술 내용의 이해를 용이하게 하기 위해서 제2a도, 제2b도 및 제2c도에 도시된 신호가 어떻게 얻어졌는지를 설명하면 다음과 같다. 4개의 가능한 입력 비트 조합에 대한 바이페이즈 마크 복조 및 바이페이즈 레벨 복조의 결과를 나타내는 진리표는 다음과 같다.

따라서, 상기와 같은 진리표에 따른 복조 결과에 의하여, 제2b도에 도시된 20비트의 동기 패턴은 제2a도에 도시된 40비트의 동기어를 바이페이즈 마크 복조함으로써 얻어진다는 것을 알 수 있다. 또한, 제2c도에 도시된 부가 정보 A1 및 A2는 제2a도에 도시된 40비트의 동기어를 바이페이즈 레벨 복조함으로써 얻어진다는 것을 알 수 있다.

제2a도의 영역 S에 전송된 신호는 신호 부분(S)의 동기 패턴(제2b도)내에 0이 항상 쌍으로 나타나면 직류 전압이 없다(free of DC; 여기서, 직류전압이 없다는 의미는 판독 또는 복조 중에 비트 어긋남이 발생하지 않음을 의미하는 것으로, 이러한 용어는 당업자가 일반적으로 사용하는 것이다). 최대 실행 길이는 3이다. 따라서, 제2a도에 도시된 동기 정보 및 부가 정보에 대한 비트 패턴은 직류 전압이 없고 실행 길이가 제한된 전송 코드내의 사용에 적합하다. 그리고, 이들은 이러한 제약을 받지 않는 비트 흐름내에서 이용될 수 있다.

제2도에 제시된 예에서, 신호 부분(S)의 동기 패턴(제2b도) 내의 각각의 1은 부가 신호 (제2c도)의 정보 비트에 상응한다. 이곳에서는 2개의 부가 신호 A1과 A2가 전송된다. 상기 2개의 신호는 바이페이즈 레벨 신호에 상응하지 않는 2 비트쌍에 의하여 분리되어 있다. A1과 A2에 대하여 워드 길이가 상이하기 때문에, 장해를 받은 비트에 의해 발생되는 어긋난 동기 패턴을 오인하지 않게 된다. 동기 패턴의 길이는 나머지 신호의 워드 길이의 정수배가 바람직하다.

제3도는, 제2도의 동기 정보에 대한 평가 회로의 실시예를 도시한다. 시프트 레지스터(1)의 출력측에서 항상 제2a도의 40 비트 길이의 신호 부분을 사용할 수 있다. 이러한 40 비트는 쌍으로 20개의 EXOR 게이트(2)의 입력측으로 공급된다. 상기 20개의 EXOR 게이트(2)의 출력측에 비트패턴이 발생했을 때, 게이트 장치(3)는 부의 동기 펄스를 그의 출력측(8)에 발생시킨다.

신호 부분(S)의 동기 패턴의 발생 중에, 시프트 레지스터(1)의 출력측(c)에 부가 정보의 데이타어 A1과 A2가 인가된다. 이 데이타어가 계수 회로(5,6)에 전송되는가의 여부는 제어 회로(7)가 결정한다. 이 제어는 가능한한 장해가 없는 작동이 보증되도록 이루어져야 한다. 예컨대, 트랙의 개시시에 도입 신호에 의하여 충분한 블록 동기화가 행하여지면, 트랙킹 중의 카운터(4, 5, 6)의 새로운 세팅은 동기 정보의 오인이 거의 확실하게 생기지 않는 시간창내에서 어긋난 동기 정보가 검출된 경우에만 발생된다. 블록 동기화가 도입 신호에 의하여 행하여지지 않았을 경우에는, 상기 시간창은 스위칭 오프된다. 동기 패턴이 소정 간격으로 발생된다는 것이 검출되자 마자, 정확한 작동 상태가 얻어질 가능성이 높다. 상기 시간창은 다시 스위칭 온된다.

제2도의 신호는 블록에 기록하는 상기 매트릭스형 기록 방식을 위한 동기 및 부가 정보로서 사용할 수가 있다. 제3도의 회로에서, 카운터(4)는 데이타 블록마다의 비트를 계수한다. 카운터(5)는 트랙마다의 데이타 블록을 계수하고, 카운터(6)는 트랙 블록마다의 트랙 또는 트랙쌍을 계수한다. 카운터(4, 5, 6)는 트랙 블록 내지 트랙의 재생 개시시에 설정되지 않으면 안된다. 계수 판독의 보정은 동기 정보 및 부가 정보의 평가 결과가 높은 확률로 정확할 때만 이루어진다. 계수치 A0, A1, A2에 의하여, 블록에 기록하는 매트릭스형 기록시 기록 패턴내의 위치가 정확한 비트로 결정된다.

데이타어 A1의 비트수에 의하여, 이곳에서는 트랙마다의 데이타 블록의 수가 64로 제한된다. 매트릭스형 기록시의 트랙이 상대적으로 짧으면, 이것으로 충분하며, 특히 데이타 블록이 짧으면, 동기 정보 및 부가 정보에 대하여 필요한 전송 용량의 비율은 상응하여 높다. 데이타어 A2는, 256 쌍의 트랙 또는 512 트랙을 계수하기에는 충분하다. 인접하는 트랙은 반대방향의 아지마스각으로 기록되기 때문에, 트랙쌍의 계수에 의하여 트랙이 명확하게 된다.

부가 정보를 포함하는 제2도의 동기 정보는 신호 부분(S)의 동기 패턴의 식별과 동시에 부가 정보 A1, A2를 사용할 수 있도록 한다. 동기 패턴이 식별되면, 부가 정보에는 거의 에러가 발생하지 않는다.

신호 부분(S)의 동기 패턴을 바이페이즈 마크 복조기 또는 바이페이즈 스페이스 복조기에 의한 복조로 생성하고, 또한, 부가 정보를 바이페이즈 레벨 복조기에 의하여 생성하면 유리하다.

본 발명에 의하여, 전송 용량에 대해서는 가급적 근소한 비용으로, 동기 정보와 부가 정보의 평가성을 가급적 간단하게 또한 확실하게 행항 수 있는 디지털 신호의 전송 방법이 얻어진다.

Claims (2)

1. 기록을 위하여 동기 정보 및 부가 정보를 갖는 동기어를 포함하는 디지털 신호를 전송하는 방법에 있어서, 상기 동기어는 또한 두 개 이상의 연속 이진 신호 상태로, 제1복조에 따른 동기 패턴비트

   

   및 제2복조에 따른 부가 정보 비트(01,10)를 나타내는 전송 비트를 포함하며, 상기 동기 패턴은 상기 동기어의 상기 제1복조 후에만 식별되고, 상기 동기어의 상기 제2복조에 의하여 부가 정보가 제공되고, 상기 제2복조에 의하여 얻어진 비트의 위치값은 동기 정보로부터 얻어진 클록 신호(L)에 의하여 결정되는 것을 특징으로 하는 디지털 신호의 전송 방법.
2. 제1항에 있어서, 상기 동기 패턴은 바이페이즈 마크 또는 바이페이즈 스페이스 복조기에 의하여 상기 동기어를 복조함으로써 얻어지며, 상기 부가 정보는 바이페이즈 레벨 복조기에 의하여 얻어지는 것을 특징으로 하는 디지털 신호의 전송 방법.

Images