DE3629227A1 - Demodulationsschaltung zur demodulation eines zweiphasig modulierten signals - Google Patents

Description

Die vorliegende Erfindung betrifft allgemein Demodulationsschaltungen zur Demodulation von zweiphasig modulierten Signalen und betrifft insbesondere eine Demodulationsschaltung zur Demodulation eines zweiphasig modulierten Signals durch die Benutzung eines Taktsignals, das von diesem zweiphasig modulierten Signal wiedergewonnen wird, ohne hierbei einen Oszillator zu benutzen.

Ein Zweiphasenmodulationssystem ist üblicherweise als ein System der Selbsttaktmodulationssysteme bekannt. Ein zweiphasig moduliertes Signal, d. h. ein digitales Signal, das entsprechend dem Zweiphasenmodulationssystem moduliert ist, ändert seinen Pegel von einem hohen Pegel auf einen niedrigen Pegel an der Mittenposition einer Bitperiode T, wenn eine Bitinformation (Date) gleich "1" ist. Das zweiphasig modulierte Signal ändert ferner seinen Pegel von einem niedrigen Pegel auf einen hohen Pegel an der Mittenposition der Bitperiode T, wenn die Bitinformation "0" ist. In beiden Fällen, wenn die Date "1" oder auch "0" ist, nimmt das zweiphasig modulierte Signal die Form eines Binärsignals an, das in der ersten Hälfte und in der späteren Hälfte der Bitperiode unterschiedliche logische Werte aufweist.

Ein Beispiel für die Benutzung dieses zweiphasig modulierten Signals liegt in einem Fernseh-Multiplexsendesystem vor, dem sogenannten Video-Programmsystem (Video Programming System (VPS), welches in jüngster Zeit in der BRD entwickelt worden ist). In diesem System werden Steuerdaten zur Steuerung der Funktionsweise eines magnetischen Schrägspurabtastungs- Aufzeichnungs- und/oder Wiedergabegeräts (VTR), wie beispielsweise die Steuerdaten zur Steuerung einer Zeitgeberaufzeichnung oder Taktaufzeichnung, übertragen, indem diese Steuerdate einem spezifizierten Bereich eines Vertikalaustastintervalls oder auch einer Austastlücke eines Fernsehsignals überlagert wird. Diese VPS-Daten sind ein zweiphasig moduliertes Signal, das insgesamt 15 Wörter aufweist, wobei jedes Wort wiederum 8 Bits enthält. Diese 15 Wörter werden übertragen, indem sie einem Horizontalabtastintervall einer Abtastzeilenzahl 16 eines PAL-System-Farbvideosignals überlagert werden. Die Übertragungsrate des zweiphasig modulierten Signals (VPS-Date) beträgt 2,5 Mbit/s. In diesem zweiphasig modulierten Signal kommt stets ein Wechsel des Pegels an der Mittenposition jeder Bitperiode vor. Wechselt der Pegel vom hohen Pegel zum niedrigen Pegel, so gibt das zweiphasig modulierte Signal eine logische "1" wieder, wohingegen im Fall einer Pegeländerung vom niedrigen Pegel auf den hohen Pegel das zweiphasig modulierte Signal den logischen Wert "0" wiedergibt.

Das erste Wort der VPS-Daten ist ein 8-Bitwort, das eine Folge von logischen Werten "1" enthält (die Taktkomponente selbst), die als Einlaufbits oder als sogenannte "run in" Bits bezeichnet werden. Dieses erste Wort ist vorgesehen, um die Wiedergewinnung des Taktsignals zu erleichtern. Das zweite Wort wird als "Startcode" bezeichnet, welches dazu benutzt wird, zu entscheiden, ob das demodulierte Signal gültig ist oder nicht, d. h. eine Validitätskontrolle durchzuführen, und um beispielsweise die Bitposition zu bestimmen. Das fünfte Wort umfaßt einen ersten 4-Bithälftenbereich und einen letzten 4-Bithälftenbereich. Der erste 4-Bithälftenbereich spezifiziert die Art von Audio- und Videoinformation, während der letzte 4-Bithälftenbereich für reservierte Daten vorhanden ist und nicht benutzt wird. Die Steuerdate für das zuvor erwähnte VTR ist in dem 11ten bis 14ten Wort angeordnet. Die Steuerdate umfaßt das Sendedatum eines Programms, die Zeit, den Stationscode, Nationalitätscode usw. Das dritte, vierte und sechste bis zehnte Wort als auch der letzte 4-Bithälftenbereich des fünften Wortes weisen keine Beziehung zur Steuerdate des VTR auf oder werden nicht benutzt. Durch Demodulation der VPS-Daten kann die Takt- oder Zeitgabeaufzeichnung des PAL-System-Farbvideosignals durch das VTR-Gerät automatisch durchgeführt werden.

Um das oben erwähnte zweiphasig modulierte Signal zu demodulieren, ist es nötig, die Taktkomponente wiederzugeben und wiederzugewinnen (zu extrahieren). Üblicherweise wurde dies nach einem System durchgeführt, das den folgenden Schaltungsaufbau aufweist.

Das zweiphasig modulierte Signal wird zunächst durch ein Bandpaßfilter geführt, um eine Bandbegrenzung durchzuführen, und wird dann einen Phasenkomparator zugeführt. Im Phasenkomparator wird die Phase des zweiphasig modulierten Signals vom Bandpaßfilter mit dem Ausgangssignal eines spannungsgesteuerten Kristalloszillators (VCXO) verglichen, wobei das Signal entsprechend der Phasendifferenz in eine Fehlerspannung umgewandelt wird. Diese Phasenfehlerspannung wird durch ein Tiefpaßfilter geführt und dann dem VCXO als Steuerspannung zugeführt, um dessen Ausgangsschwingungsfrequenz variabel zu steuern. Das Ausgangssignal des VCXO wird einerseits dem Phasenkomparator und andererseits einem Ausgangsanschluß zugeführt. Das Signal vom Ausgangsanschluß wird als die Taktkomponente des zweiphasig modulierten Signals gewonnen.

Diese gebräuchliche Schaltung weist jedoch den Nachteil auf, daß eine Interferenz erzeugt wird, weil der VCXO konstantermaßen schwingt und zwar auch dann, wenn das zweiphasig modulierte Signal intermittierend empfangen wird. Wird beispielsweise das zweiphasig modulierte Signal übertragen, indem es einem bestimmten Bereich des Vertikalaustastintervalls des Fernsehsignals wie bei der vorab beschriebenen VPS-Date überlagert wird, so wird vom Fernsehempfänger für die meisten der Perioden, in denen das zweiphasig modulierte Signal nicht überlagert ist, ein Hochfrequenzsignal aufgenommen, welches eine Frequenz entsprechend der höchsten Frequenz (beispielsweise 2,5 MHz) des zweiphasig modulierten Signals aufweist. Da die Frequenz dieses Hochfrequenzsignales innerhalb des Videosignalfrequenzbereiches liegt, verschlechtert die resultierende Interferenz die Bildqualität. Obwohl der VCXO im gebräuchlichen System benutzt wird, weil er keinerlei Einstellungen erfordert, besteht die Schwierigkeit, daß der variable Frequenzbereich des VCXO schmal ist und daß sich hierdurch bei der Wiedergewinnung des Taktsignales der zweiphasig modulierten Signale Probleme ergeben.

Der Erfindung liegt die Aufgabe zugrunde, ausgehend von den Merkmalen im Oberbegriff des Anspruchs 1, eine neuartige und nützliche Demodulationsschaltung für ein zweiphasig moduliertes Signal anzugeben, mit welcher die oben beschriebenen Schwierigkeiten und Nachteile beseitigt sind.

Dabei gibt die Erfindung eine Demodulationsschaltung zur Demodulationeines zweiphasig modulierten Signals an, welche die Demodulation durch Benutzung eines Taktsignals ausführt, das vom zweiphasig modulierten Signal wiedergewonnen wird, indem ein Flankenerfassungssignal des zweiphasig modulierten Signals einer Abstimmschaltung zugeführt wird, ohne daß wie im Fall der gebräuchlichen Schaltung eine Oszillatorschaltung benötigt würde. Eine in der erfindungsgemäßen Demodulationsschaltung benutzte Taktsignalwiedergewinnungsschaltung weist eine Flankenerfassungsschaltung auf, die eine Flanke des zweiphasig modulierten Signals erfaßt und das Flankenerfassungssignal erzeugt. Ferner weist die Taktsignalwiedergewinnungsschaltung die Abstimmschaltung auf, die auf eine Frequenz abgestimmt wird, die einem ganzzahligen Vielfachen der höchsten Frequenz des zweiphasig modulierten Signals entspricht, und ferner einen Vergleicher.

Mit Hilfe der vorliegenden Erfindung werden vordere und rückwärtige Flanken des zweiphasig modulierten Signals durch die Flankenerfassungsschaltung beide erfaßt und das Flankenerfassungssignal, das diese erfaßten Flanken darstellt, wird der Abstimmschaltung zugeführt. Das Ausgangssignal der Abstimmschaltung wird daraufhin durch den Vergleicher in einen Impulszug (Impulsserie) umgewandelt und von der Demodulationsschaltung als wiedergewonnenes Taktsignal ausgegeben. Die Abstimmschaltung wird auf die Frequenz abgestimmt, die ein geradzahliges Vielfaches der höchsten Frequenz des zweiphasig modulierten Signals ist, und erzeugt keinerlei Ausgangssignal, es sei denn, das Flankenerfassungssignal wird der Abstimmschaltung zugeführt. Daher wird das wiedergewonnene Taktsignal nur in solchen Fällen erzeugt, wenn das zweiphasig modulierte Signal für den Fall empfangen wird, in dem das zweiphasig modulierte Signal intermittierend empfangen wird. Die Abstimmschaltung ist eine einfache Resonanzschaltung mit Spule und Kondensator, und es wird keine Oszillatorschaltung in der Demodulationsschaltung benutzt.

Im folgenden wird die Erfindung an Hand der Zeichnungen näher erläutert. Dabei zeigen:

Fig. 1 ein Schaltungsdiagramm, das ein Ausführungsbeispiel einer Taktsignalwiedergewinnungsschaltung zeigt, die einen Teil der erfindungsgemäßen Demodulationsschaltung für das zweiphasig modulierte Signal zeigt,

Fig. 2(A) bis 2(E) Funktionsverläufe von Signalen an verschiedenen Bereichen der in Fig. 1 gezeigten Schaltung,

Fig. 3 ein Schaltungsdiagramm, das ein Ausführungsbeispiel einer Lesefehlerverminderungsschaltung zeigt, die mit dem Ausgang der erfindungsgemäßen Demodulationsschaltung verbunden ist,

Fig. 4(A) bis 4(H) Funktionsverläufe von Signalen an verschiedenen Bereichen der in Fig. 3 gezeigten Schaltung,

Fig. 5 ein Schaltungsdiagramm, das den fundamentalen Schaltungsaufbau eines Teils der erfindungsgemäßen Demodulationsschaltung zeigt,

Fig. 6(A) bis 6(K) Funktionsverläufe von Signalen an verschiedenen Bereichen der in Fig. 5 gezeigten Schaltung,

Fig. 7 ein Schaltungsdiagramm, das ein Ausführungsbeispiel der erfindungsgemäßen Demodulationsschaltung darstellt, in welchem die Schaltungen aus den Fig. 1 und 5 eingearbeitet sind, und

Fig. 8(A) bis 8(K) Funktionsverläufe von Signalen an verschiedenen Bereichen der in Fig. 7 gezeigten Schaltung.

Im folgenden wird an Hand der Fig. 1 ein Ausführungsbeispiel einer Taktsignalwiedergewinnungsschaltung für die erfindungsgemäße Demodulationsschaltung beschrieben, die dazu benutzt wird, das Taktsignal eines zweiphasig modulierten Signals wiederzugewinnen.

Ein zweiphasig moduliertes Signal a, das den in Fig. 2 (A) gezeigten Funktionsverlauf aufweist, wird einem Eingangsanschluß 11 zugeführt. Über diesen Eingangsanschluß wird das Signal a einer Flankenerfassungsschaltung 12 zugeführt, die Invertierer 13 und 15, einen Integrationskondensator 14 und eine Exklusiv- ODER-Schaltung 16 aufweist. Das zweiphasig modulierte Signal a wird bezüglich seiner Polarität durch den Invertierer 13 invertiert, und es wird mittels des Kondensators 14 das Integral dieses Signals gebildet. Das invertierte Signal vom Invertierer 13 wird dem Invertierer 15 zugeführt, der einen Impulszug (Impulsserie) erzeugt, welcher einen niedrigen Pegel annimmt, wenn der Pegel des Signals a unter einem Schwellwert liegt, und welcher einen hohen Pegel annimmt, wenn der Pegel des Signals a über diesem Schwellwert liegt. Der derart gewonnene Impulszug weist einen Funktionsverlauf ähnlich dem des zweiphasig modulierten Signals a auf, ist jedoch infolge der Integration durch den Kondensator 14 verzögert. Der Exklusiv-ODER-Schaltung 16 wird einerseits dieser Impulszug vom Invertierer 15 zugeführt und andererseits wird dieser ODER-Schaltung das zweiphasig modulierte Signal a vom Eingangsanschluß 11 zugeführt. Die Exklusiv-ODER-Schaltung 16 erzeugt den in Fig. 2(B) gezeigten Flankenerfassungsimpuls b mit einer Impulsbreite, die der Verzögerungszeit entspricht, welche infolge der Integration bewirkt wird, wobei dieser Impuls in Phase sowohl mit der vorderen Flanke als auch mit der rückwärtigen Flanke des zweiphasig modulierten Signals a synchronisiert ist.

Der Flankenerfassungsimpuls b wird einer Abstimmschaltung 18 über einen Koppelkondensator 17 zugeführt. Diese Abstimmschaltung 18 weist eine Spule L und einen Kondensator C auf und ist auf eine Frequenz von beispielsweise 5,0 MHz abgestimmt, welche dem Zweifachen der höchsten Frequenz des zweiphasig modulierten Signals a entspricht. Diese Abstimmfrequenz kann jedoch auch andere Frequenzwerte annehmen, welche geradzahligen Vielfachen dieser höchsten Frequenz des eingegebenen zweiphasig modulierten Signals a entsprechen, wie beispielsweise dem Vierfachen dieser höchsten Frequenz.

Das auf diese Weise von der Abstimmschaltung 18 gewonnene Signal mit einer Wiederholfrequenz von 5 MHz und synchronisiert bezüglich der Vorderflanken und rückwärtigen Flanken des zweiphasig modulierten Signals a vom Eingang, wird der Basis eines NPN- Transistors 20 über einen weiteren Koppelkondensator 19 zugeführt. Ein von diesem Transistor 20 invertiertes und verstärktes Signal wird am Verbindungspunkt vom Kollektor des Transistors 20 und eines Lastwiderstandes 21 gewonnen. Das vom Kollektor des Transistors 20 abgegriffene Signal ist eine sinusförmige Schwingung c, wie sie in Fig. 2(C) dargestellt ist. Dieses Signal wird einem Eingangsanschluß eines NOR-Gliedes 24 über einen Koppelkondensator 22 zugeführt.

Der eine Eingangsanschluß dieses NOR-Gliedes 24 ist mit dem Ausgang dieses NOR-Gliedes 24 über einen Widerstand 25 verbunden, wohingegen dem anderen Anschluß dieses NOR-Gliedes 24 von einem weiteren Eingangsanschluß 26 ein niederpegeliges Signal d zugeführt wird, das in Fig. 2(D) dargestellt ist. Das NOR-Glied 24 und der Widerstand 25 bilden einen Vergleicher 23. Ein Impulszug e, der am Ausgang des NOR- Gliedes 24 gewonnen wird, weist einen hohen Pegel auf, wenn der Pegel der Eingangs-Sinusschwingung c größer als ein Mittenpegel der Sinusschwingung c ist, und weist einen niedrigen Pegel auf, wenn der Pegel der Eingangs-Sinusschwingung c geringer ist als der Mittenpegel dieser Sinusschwingung c. Der Impulszug e ist das Taktsignal, das vom zweiphasig modulierten Signal a vom Eingang wiedergewonnen wird, und weist einen niedrigen Pegel an Anfangs- und Zwischenbereichen einer Bitperiode T des zweiphasig modulierten Signals a vom Eingang auf.

Wird dem Eingangsanschluß 11 kein zweiphasig moduliertes Signal zugeführt, so wird von der Exklusiv- ODER-Schaltung 16 der Flankenerfassungsschaltung 12 kein Ausgangssignal erzeugt und entsprechend wird über den Ausgangsanschluß 27 kein Ausgangssignal gewonnen.

In der in Fig. 1 gezeigten Taktsignalwiedergewinnungsschaltung wird das Flankenerfassungssignal des zweiphasig modulierten Signals der Abstimmschaltung zugeführt. Entsprechend wird das Taktsignal nur in solchen Fällen erzeugt, bei denen das zweiphasig modulierte Signal der Schaltung auch zugeführt wird. Da die Schaltung keinen Oszillator verwendet, wird in den Zeitperioden, in denen das zweiphasig modulierte Signal nicht zugeführt wird, auch keinerlei Interferenz erzeugt. Infolgedessen tritt keine Interferenz zu anderen Geräten und Instrumenten auf. Da in der Taktsignalwiedergewinnungsschaltung in Fig. 1 ferner die Abstimmschaltung benutzt wird, ist es möglich, einen breiteren variablen Frequenzbereich zu erzielen als in einer Schaltung, die einen spannungsgesteuerten Kristalloszillator (VCXO) benutzt.

Um ein zweiphasig moduliertes Signal wie die weiter oben erwähnte VPS-Daten oder ähnliche Signale exakt zu demodulieren, ist es wesentlich, den Lesefehler zu minimisieren. Das zweiphasig modulierte Signal, wie beispielsweise die VPS-Daten, wird mit einer vorbestimmten Periode intermittierend übertragen und es wird derselbe Informationsinhalt zumindest dreimal oder öfter übertragen (die VPS-Daten enthalten während der Sendung eines Programms denselben Informationsinhalt).

Die Fig. 3 zeigt eine Schaltung, die dazu ausgelegt ist, den Lesefehler des zweiphasig modulierten Signals zu reduzieren, indem die Daten in einem Bit eines Wortes eines zweiphasig modulierten Signals mit den Daten in einem entsprechenden Bit eines entsprechenden Wortes von jedem von einer Vielzahl anderer zweiphasig modulierter Signale verglichen werden, und indem entsprechend der Majoritätslogik die korrekten Daten, die in dieser Vielzahl von zweiphasig modulierten Signalen enthalten sind, ausgewählt werden. Diese Lesefehlerverminderungsschaltung ist so ausgelegt, daß das Datum, das durch einen logischen Wert gebildet ist, der wiederum die Majorität der n mal gesammelten Daten bildet (n ist eine ganze Zahl größer als zwei), dem Ausgang als das Lesedatum zugeführt wird. In Fig. 3 wird eine VPS-Datenfolge (gezeigt in Fig. 4(A), die beispielsweise ein zweiphasig moduliertes Signal ist, einem Eingangsanschluß 31 zugeführt. Diese VPS- Datenfolge ist einem Horizontalabtastintervall bzw. einer Abtastlücke der Abtastzeilenzahl 16 des PAL- System-Farbvideosignals überlagert und wird intermittierend mit einer Periode von einem Vollbild übertragen. Der Informationsinhalt der VPS-Datenfolge bleibt, während dasselbe Programm ausgesendet wird, gleich. Die Zahlen über dem Funktionsverlauf der in Fig. 4(A) gezeigten VPS-Datenfolge geben die Werte der Daten für jede Bitperiode an. Einerseits werden die VPS-Daten Schieberegistern 32 und 33 zugeführt, und andererseits wird diesen Schieberegistern ein Taktimpuls vom Eingangsanschluß 34 über einen Invertierer 35 und daneben unmittelbar ohne Übertragung durch diesen Invertierer 35 zugeführt, wobei die logischen Werte im Bereich der ersten Hälfte und der letzten Hälfte der jeweiligen Bitperioden zeitweise in den entsprechenden Registern gespeichert werden. Das Schieberegister 32 speichert zeitweise den logischen Wert des Bereichs der ersten Hälfte jedes Bit der VPS-Daten, die 15 Wörter oder 120 Bits umfassen, und beispielsweise speichert das Schieberegister 33 den logischen Wert im Bereich der letzten Hälfte jedes Bit der VPS-Daten, die 15 Wörter oder 120 Bits umfassen, zeitweise. Anschließend werden diese in den Schieberegistern 32 und 33 gespeicherten Daten simultan einer Elementprüfschaltung 36 bitweise zugeführt.

Die Elementprüfschaltung 36 entscheidet in Abhängigkeit von der grundlegenden Natur der zweiphasig modulierten Signale, daß das Datum bzw. die Daten korrekt sind, wenn die logischen Werte der von den Schieberegistern 32 und 33 simultan zugeführten Signale in bezug aufeinander unterschiedlich sind. Gleichermaßen entscheidet die Elementprüfschaltung 36, daß das Datum bzw. die Daten fehlerhaft sind, wenn diese logischen Werte dieselben sind. Die Elementprüfschaltung 36 führt die Prüffunktion für jedes der 15 Wörter oder 120 Bits des zweiphasig modulierten Signals durch und nur die 120-Bit-Datenfolge, die sich bei dieser Prüfung als korrekt erwiesen hat, wird in einen von Speichern 38, 39 und 40 über eine Schaltstufe 37 eingeschrieben. Wird andererseits festgestellt, daß zumindest ein fälschliches oder fehlerhaftes Datum vorhanden ist, so wird die gesamte 120- Bit-Datenfolge, die dieses fehlerhafte Datum enthält, den Speichern 38 bis 40 nicht zugeführt, und der Einschreibvorgang in einen dieser Speicher wird unterbrochen und angehalten. Die Elementprüfschaltung 36 führt die oben beschriebene Funktion jedesmal durch, wenn die VPS-Datenfolge mit 15 Wörtern oder 120 Bits empfangen wird. Die Schaltstufe 37 führt die 120-Bit- Datenfolge selektiv nur einem der Speicher derart zu, daß die nächstfolgende 120-Bit-Datenfolge einem weiteren dieser Speicher zugeführt wird.

Für den Fall, daß die VPS-Datenfolgen, die im ersten, zweiten und vierten Vollbild übertragen werden, bei der Prüfung als korrekt gewertet werden, während sich die im dritten Vollbild übertragene VPS-Datenfolge bei der Prüfung durch die Elementprüfschaltung 36 als falsch erweist, werden folglich die VPS-Datenfolgen, die in diesem einen vorbestimmten Horizontalabtastintervall von jedem der ersten, zweiten und vierten Vollbilder übertragen werden, in die Speicher 38, 39 und 40 aufeinanderfolgend eingeschrieben. Hingegen wird die VPS-Datenfolge, die in diesem einen vorbestimmten Horizontalabtastintervall des dritten Vollbildes übertragen wird, verworfen. Sind einmal in sämtlichen Speichern 38, 39 und 40 120-Bit-VPS-Daten eingeschrieben, so wird die Ausleseoperation der Speicher durch ein Signal von einem nichtdargestellten Steuerglied derart gesteuert, daß die von jedem der Speicher gespeicherten Daten simultan einer Majoritätslogikschaltung 41 bitweise zugeführt werden.

Die Majoritätslogikschaltung 41 weist Exklusiv- ODER-Glieder 42, 43 und 45 mit zwei Eingängen und ein UND-Glied 44 mit zwei Eingängen auf. Der Majoritätslogikschaltung 41 werden in den Fig. 4(B), 4(C) und 4(D) gezeigte Datenfolgen von den Speichern 38, 39 und 40 zugeführt. Dazu erzeugt die Majoritätslogikschaltung eine Ausgangsdatenfolge, die einen logischen Wert aufweist, der identisch den logischen Werten ist, die die Majorität dieser drei Eingangsdatenfolgen bilden. Die in den Speichern 38, 39 und 40 gespeicherten Daten sollten ursprünglich identische Daten sein. Wie jedoch aus den Fig. 4(B) bis 4(D) entnehmbar ist, gibt es Fälle, bei denen die Daten infolge eines Lesefehlers zueinander unterschiedlich sind. Das Exklusiv-ODER-Glied 42 empfängt die Datenfolgen aus Fig. 4(B) und 4(C) und erzeugt einen Ausgangsimpuls, der in Fig. 4(E) gezeigt ist und einen hohen Pegel nur für solche Zeitperioden aufweist, in denen die logischen Werte der beiden Datenfolgen verschieden sind. Ferner werden der Exklusiv-ODER- Schaltung 43 entsprechend die in den Fig. 4(B) und 4(D) gezeigten Datenfolgen zugeführt, und dieses ODER-Glied erzeugt einen in Fig. 4(F) gezeigten Ausgangsimpuls, der nur während solcher Zeitdauern, in denen die logischen Werte der beiden zugeführten Datenfolgen verschieden sind, einen hohen Pegel aufweist.

Die in den Fig. 4(E) und 4(F) gezeigten Impulse werden dem UND-Glied 44 zugeführt, in welchem diese Impulse in einen in Fig. 4(G) gezeigten Impuls umgewandelt werden, der daraufhin zusammen mit der in Fig. 4(B) gezeigten Datenfolge dem Exklusiv-ODER- Glied 45 zugeführt wird. Als Ergebnis dieser Verarbeitung ergibt sich ein in Fig. 4(H) gezeigter Impuls mit einem logischen Wert, der der Majorität der logischen Werte der in den Fig. 4(B), 4(C) und 4(D) gezeigten Datenfolgen entspricht. Dieser Impuls wird einem Ausgangsanschluß 46 zugeführt und weist denselben logischen Wert wie die Werte des zweiphasig modulierten Signals (VPS-Daten) vom Eingang auf, daß in Fig. 4(A) gezeigt ist. Infolgedessen gibt dieser Ausgangsimpuls eine Ausgangslesedatenfolge wieder. Entsprechend dem vorliegenden Ausführungsbeispiel wird daher eine Folge von ausgelesenen Daten mit minimisiertem Lesefehler gewonnen.

Die vorliegende Erfindung ist nicht auf das zuvor beschriebene Ausführungsbeispiel beschränkt, sondern es ist vielmehr eine größere Anzahl von Eingangsdaten für die Majoritätslogikschaltung als drei denkbar. Auch ist dieses Eingangssignal des beschriebenen Ausführungsbeispieles nicht auf VPS-Daten beschränkt, sondern es können andere zweiphasig modulierte Signale verarbeitet werden.

Im folgenden wird ein konkretes Schaltungsbeispiel für die erfindungsgemäße Demodulationsschaltung beschrieben. Fig. 5 zeigt einen fundamentalen Schaltungsbereich der erfindungsgemäßen Demodulationsschaltung. Ein zweiphasig moduliertes Signal P _A , das in Fig. 6(A) gezeigt ist, wird über einen Eingangsanschluß 50 Dateneingabeanschlüssen von Schieberegistern 59 und 60 zugeführt. Der Einfachheit halber werden für die Schieberegister 59 und 60 8-Bit-Schieberegister angenommen. Ferner wird ein erster Einschreibtaktimpuls P _B , der in Fig. 6(B) gezeigt ist, auf einen Eingangsanschluß 51 gegeben. Darüber hinaus wird ein Lese/Einschreib-Steuersignal P _C , das in Fig. 6(C) gezeigt ist, einem Eingangsanschluß 52 zugeführt.

Ein Taktimpuls, der gewonnen wird, indem die Phase des Taktimpulses P _B in einem Invertierer 54 invertiert wird, wird bezüglich der Frequenz in einem Binärzähler 53 um 1/2 geteilt. Der Binärzähler 53 erzeugt an seinem Q-Ausgangsanschluß einen zweiten Einschreibtaktimpuls P _D . Dieser zweite Einschreibtaktimpuls P _D ist eine symmetrische Rechteckschwingung mit einer Periode, die identisch der Bitperiode des zweiphasig modulierten Signals P _A ist und einen hohen Pegel aufweist, wenn das zweiphasig modulierte Signal P _A seinen Pegel ändert, wie dies aus Fig. 6(D) hervorgeht. Darüber hinaus wird ein Einschreibtaktimpuls _D mit einer bezüglich des Einschreibtaktimpulses _D mit einer bezüglich des Einschreibtaktimpulses P _D invertierten Phase am -Ausgangsanschluß des Binärzählers 53 gewonnen. Da der Binärzähler 53 während des Lesemodus, der später beschrieben werden wird, durch das Lese/Einschreib- Steuersignal P _C vom Eingangsanschluß 52 initialisiert wird, werden die Phasen der Einschreibtaktimpulse P _D und _D mit zueinander invertierten Phasen bestimmt, wenn der Operationsmodus in den Einschreibmodus umgeschaltet wird.

Der Taktimpuls P _D wird einem NOR-Glied 56 mit zwei Eingängen zusammen mit einem Auslesetaktimpuls P _E von einem weiteren Eingangsanschluß 55 zugeführt. Im Einschreibmodus weist der Auslesetaktimpuls P _E stets einen niedrigen Pegel auf, wie dies aus Fig. 6(E) hervorgeht, und das NOR-Glied 56 erzeugt einen in Fig. 6(F) gezeigten Taktimpuls P _F mit einer invertierten Phase des Taktimpulses P _D . Zwischenzeitlich werden ein Signal, das gewonnen wird, indem der Taktimpuls P _E vom Eingangsanschluß 55 durch einen Invertierer 57 geführt wird, und der Taktimpuls _D einem NAND-Glied 58 mit zwei Eingängen zugeführt. Im Einschreibmodus weist das Ausgangssignal dieses Invertierers 57 stets einen hohen Pegel auf, und das NAND-Glied 58 erzeugt einen Ausgangstaktimpuls P _G , der in Fig. 6(G) gezeigt ist und eine invertierte Phase des Taktimpulses _D aufweist.

Die Taktimpulse P _F und P _G werden jeweils entsprechend Takteingängen von Schieberegistern 59 und 60 zugeführt, in denen das zweiphasig modulierte Signal P _A vom Eingang in Abhängigkeit von den rückwärtigen Flanken der Taktimpulse P _F und P _G gespeichert und anschließend verschoben oder geshiftet wird. Die Fig. 6(H) zeigt die 8-Bit-Datenfolge des im Register 59 gespeicherten zweiphasig modulierten Signals P _A , und die Fig. 6(I) zeigt die 8-Bit-Datenfolge des zweiphasig modulierten Signals P _A , die im Schieberegister 60 gespeichert ist. Wie aus den Fig. 6(A), 6(F) und 6(G) hervorgeht, liegen die rückwärtigen Flanken der Taktimpulse P _F und P _G mit zueinander unterschiedlichen Phasen im Bereich der ersten Hälfte und der letzten Hälfte jeder Bitperiode des zweiphasig modulierten Signals P _A . Infolgedessen speichert das Schieberegister 59 den logischen Wert entsprechend dem Bereich der ersten Hälfte jeder Bitperiode des zweiphasig moduliertenSignals P _A , während das Schieberegister 60 den logischen Wert entsprechend dem Bereich der späteren Hälfte jeder Bitperiode des zweiphasig modulierten Signals P _A speichert.

In dieser Weise wird die 8-Bit-Datenfolge jeweils in den Schieberegistern 59 und 60 gespeichert. Im Fall, daß diese 8-Bit-Daten auszulesen sind, wird das Lese/Einschreib-Steuersignal P _C vom Eingangsanschluß 52 auf einen hohen Wert gesetzt, und es wird gleichzeitig der Auslesetaktimpuls P _E aus Fig. 6(E) dem Eingangsanschluß 55 zugeführt. Die Periode des Auslesetaktimpulses P _E ist auf einen willkürlichen ausgewählten Wert festgesetzt, der größer als die Periode des Taktimpulses P _B ist. Das zweiphasig modulierte Signal P _A und der erste Einschreibtaktimpuls P _B werden nicht zugeführt. Der Binärzähler 53 wird initialisiert, indem ein hochpegeliges Lese/ Einschreib-Steuersignal P _C zugeführt wird. Infolgedessen ist die Phase des Impulses P _F vom Ausgang des NOR-Gliedes 56 bezüglich der Phase des Auslesetaktimpulses P _E invertiert. Darüber hinaus ist die Phase des Impulses P _G vom Ausgang des NAND-Gliedes 58 dieselbe Phase wie die Phase des Auslesetaktimpulses P _E .

Die Schieberegister 59 und 60 führen die gespeicherten 8-Bit-Daten aufeinanderfolgend und seriell entsprechenden Ausgangsanschlüssen 61 und 62 jedesmal dann zu, wenn die rückwärtigen Flanken der entsprechenden Taktimpulse P _F und P _G empfangen werden. Die Fig. 6(J) zeigt eine Datenfolge P _J , die aus dem Schieberegister 59 ausgelesen wird und über den Ausgangsanschluß 61 gewonnen wird. Die Fig. 6(K) zeigt entsprechend eine Datenfolge P _K , die aus dem Schieberegister 60 ausgelesen wird und entsprechend über den Ausgangsanschluß 62 gewonnen wird. Durch Bestimmung der Polaritätsbeziehung der ausgelesenen Datenfolgen P _J und P _K wird eine demodulierte Datenfolge gewonnen, die durch die Zahlen angezeigt ist, die unterhalb des Funktionsverlaufs der Fig. 6(K) angegeben sind.

Im folgenden wird ein Ausführungsbeispiel der erfindungsgemäßen Demodulationsschaltung beschrieben, welche diese zuvor beschriebene fundamentale Schaltung benutzt. Die Beschreibung erfolgt an Hand der Fig. 7 und 8, wobei in Fig. 7 die Teile, die Schaltungsteilen in Fig. 1, 3 und 5 entsprechenden, mit denselben Bezugszahlen versehen sind und nicht mehr erneut beschrieben werden. Die zuvor erwähnten VPS- Daten, die dem Eingangsanschluß 11 zugeführt werden, werden einerseits auf den Eingang der Flankenerfassungsschaltung 12 gegeben und andererseits auf einen Dateneingang eines NOR-Gliedes 65 und einen Dateneingang eines Verzögerungs-Flipflop 70, das weiter unten beschrieben werden wird. Die Funktionsverläufe (Kurvenformen) des ersten Wortes (Run-in Bit) und des zweiten Wortes (Startcode) der eingegebenen VPS- Daten sind in Fig. 8(A) gezeigt. Einem Eingangsanschluß 64 (entsprechend dem Eingangsanschluß 26 aus Fig. 1 und dem Eingangsanschluß 52 aus Fig. 5) wird ein niederpegeliges Einschreibsteuersignal zugeführt, das von einer nicht dargestellten Schaltung auf der Grundlage des Horizontalsynchronisiersignals der Abtastzeilenzahl 16 eines PAL-Farbvideosignals erzeugt wird. Das Eingangssignal auf diesem Eingangsanschluß 64 wird vom niedrigen Pegel auf ein hochpegeliges Auslesesteuersignal umgeschaltet, nachdem sämtliche der 15 Wörter der eingegebenen VPS-Datenfolge empfangen worden sind, wie dies aus dem Vergleich der Fig. 6(A) und 6(C) hervorgeht.

Im Einschreibmodus wird ein Impuls, der entsprechend der Fig. 8(C) frequenzgeteilt ist, vom Q-Ausgangsanschluß eines Binärzählers 66 gewonnen, dem die Ausgangsdaten des NOR-Giedes 65 zugeführt werden. Ein Verzögerungs-Flipflop 67 tastet den Ausgangsimpuls des Binärzählers 66 ansprechend auf die rückwärtige Flanke oder Rückflanke eines Taktimpulses aus Fig. 8(B) ab, der von dem Komparator 23 geliefert wird, und gibt einen Impuls mit einer bezüglich des Abtastimpulses von seinem -Ausgang invertierten Phase ab. Einem NOR-Gied 68 wird der in Fig. 8(B) gezeigte Taktimpuls zugeführt, neben einem Impuls, der in Fig. 8(D) gezeigt ist, und vom -Ausgangsanschluß des Flipflop 67 gewonnen wird. Das NOR-Glied 68 erzeugt einen Taktimpuls, der in Fig. 8(E) gezeigt ist und eine invertierte Phase des wiedergegebenen Taktimpulses nach dem zweiten und den folgenden Wörtern der eingegebenen VPS- Daten aufweist. Der in Fig. 8(E) gezeigte Taktimpuls wird dem Binärzähler 53 zugeführt.

Ein in Fig. 8(F) gezeigter Impuls wird vom Q-Ausgangsanschluß des Binärzählers 53 gewonnen, wie er bereits unter Bezugnahme auf Fig. 5 näher erläutert wurde. Das NOR-Glied 56 und das NAND-Glied 58 erzeugen Ausgangssignale, die jeweils in den Fig. 8(H) und 8(I) gezeigt sind. Ferner führt das Flipflop 70 eine in Fig. 8(G) gezeigte Datenfolge, die durch Abtastung der VPS-Daten aus Fig. 8(A) in Abhängigkeit der Rückflanken des in Fig. 8(B) gezeigten, wiedergegebenen Taktimpulses vom Komparator 23 gewonnen wird, beiden Dateneingängen der Schieberegister 32 und 33 zu. Die in Fig. 8(G) gezeigte Datenfolge ist eine VPS-Datenfolge, die in Phase mit dem wiedergegebenen bzw. wiedergewonnenen Taktimpuls synchronisiert ist.

Jedes der Schieberegister 32 und 33 weist eine Kapazität von 120 Bits auf, was einer adäquaten Kapazität zur Speicherung der gesamten VPS-Datenfolge mit 15 Worten entspricht. Die Schieberegister führen den Einschreibvorgang in ähnlicher Weise wie die Schieberegister 59 und 60 aus Fig. 5 durch. Die Fig. 8(J) zeigt eine Datenfolge, die im Schieberegister 32 eingeschrieben ist, und die Fig. 8(K) zeigt die Datenfolge, die im Schieberegister 33 eingeschrieben ist.

Sind der Einschreibvorgang des logischen Wertes im Bereich der ersten Hälfte jeder Bitperiode der 120 Bit VPS-Datenfolge in das Schieberegister 32 und der Einschreibvorgang des logischen Wertes im Bereich der späteren Hälfte jeder Bitperiode der 120 Bit VPS- Datenfolge in das Schieberegister 33 einmal beendet, so wird der Auslesevorgang aus den Schieberegistern 32 und 33 begonnen.

Die aus den Schieberegistern 32 und 33 parallel durch eine Operation ausgelesenen Daten, welche ähnlich dem in Fig. 5 beschriebenen Fall ist, werden der Elementprüfschaltung 36 zugeführt. Die Elementprüfschaltung 36 führt die zuvor beschriebene Elementprüfung durch und erzeugt eine demodulierte Datenfolge von 120 Bits. Die Funktionen der Schaltungen in Fig. 3, die in auf die Elementprüfschaltung 36 folgenden Schaltstufen vorgesehen sind, werden tatsächlich durch eine Software-Verarbeitung mittels eines Mikrocomputers durchgeführt.

Darüber hinaus sind neben den beschriebenen Ausführungsbeispielen zahlreiche Abwandlungen und Modifikationen denkbar, ohne den Schutzumfang der Erfindung zu verlassen und von der Erfindungsidee abzuweichen.

Claims (5)

1. Demodulationsschaltung zur Demodulation eines zweiphasig modulierten, durch Modulation eines digitalen Signals entsprechend einem Zweiphasenmodulationssystems gewonnenen Signals, wobei dieser Demodulationsschaltung intermittierend ein zweiphasig moduliertes, eine vorbestimmte Anzahl von Wörtern aufweisendes Signal zugeführt wird und die Demodulationsschaltung dieses zweiphasig modulierte Signal auf der Grundlage eines aus diesem zweiphasig modulierten Signals extrahierten Taktimpulses demoduliert, dadurch gekennzeichnet, daß die Demodulationsschaltung eine Flankenerfassungsschaltung (12) zur Erfassung von Vorderflanken und rückwärtigen Flanken des zweiphasig modulierten Signals aufweist; ferner eine Abstimmschaltung (18), der das Ausgangssignal dieser Flankenerfassungsschaltung zugeführt wird und die auf eine Frequenz abstimmt, die ein geradzahliges Vielfaches einer höchsten Frequenz dieses zweiphasig modulierten Signals ist; einen Vergleicher (23), der diesen Taktimpuls erzeugt, indem er das Ausgangssignal der Abstimmschaltung nur dann in einen Impulszug umformt, wenn ihm das Ausgangssignals der Abstimmschaltung zugeführt wird; Einschreibtaktimpulserzeugungsvorrichtungen (53 bis 58, 67, 68), die ein Paar von Einschreibtaktimpulsen mit zueinander entgegengesetzten Phasenbeziehungen in Abhängigkeit von diesem Taktimpuls von diesem Vergleicher und dem zu demodulierenden, zweiphasig modulierten Signal erzeugt, wobei das Paar von Einschreibtaktimpulsen eine der höchsten Frequenz des zweiphasig modulierten Signals entsprechende Wiederholfrequenz aufweist und seine Impulspegel jeweils zwischen dem Bereich einer ersten Hälfte und dem Bereich einer letzteren Hälfte jeder Bitperiode dieses zweiphasig modulierten Signals wechselt; eine Phasensynchronisiervorrichtung (69, 70) zur Synchronisation der Phase dieses zweiphasig modulierten, zu demodulierenden Signals auf den Taktimpuls von diesem Vergleicher; eine erste und eine zweite Speichervorrichtung (32, 33), die jeweils unabhängig, ansprechend auf dieses Paar von Einschreibtaktimpulsen, das von dieser Phasensynchronisiervorrichtung gelieferte zweiphasig modulierte Signal einschreiben; und eine Elementprüfschaltung (36), die eine demodulierte Datenfolge durch Vergleich von Daten im Bereich der ersten Hälfte und von Daten im Bereich der letzteren Hälfte von jeder Bitperiode des zweiphasig modulierten Signals erzeugt, welche simultan aus der ersten und zweiten Speichervorrichtung während einer Zeitdauer ausgelesen werden, in der die erste und zweite Speichervorrichtung kein zweiphasig moduliertes Signal von der Phasensynchronisiervorrichtung empfangen.

2. Demodulationsschaltung nach Anspruch 1, dadurch gekennzeichnet, daß die Flankenerfassungsschaltung eine Integrationsschaltung (13, 14) zur Integration dieses zweiphasig modulierten Signals, einen Invertierer (15) zum Invertieren der Phase des Ausgangssignals dieser Integrationsschaltung und eine Exklusiv-ODER-Schaltung (16) aufweist, der dieses zweiphasig modulierte Signal und das Ausgangssignal dieser Invertierers (15) zugeführt werden, wobei die Abstimmschaltung eine Resonanzschaltung ist, die eine Spule und einen Kondensator aufweist, und daß diese erste und diese zweite Speichervorrichtung Schieberegister (32, 33) mit einer dieser vorbestimmten Anzahl von Wörtern entsprechenden Speicherkapazität aufweisen.

3. Demodulationsschaltung nach Anspruch 1, dadurch gekennzeichnet, daß die Einschreibtaktimpulserzeugungsvorrichtungen einen Binärzähler (53) zur Frequenzteilung des Taktimpulses von diesem Komparator und Auftastvorrichtungen (56, 57, 58) aufweisen, die zur Aufteilung von Impulsen dienen, welche zueinander invertierte Phasen aufweisen und von diesem Binärzähler als dieses Paar von Einschreibtaktimpulsen während einer Einschreiboperation geliefert werden.

4. Demodulationsschaltung nach Anspruch 1, dadurch gekennzeichnet, daß diese Demodulationsschaltung ferner n Speicher (38 bis 40), wobei n eine ganze Zahl größer als 2 ist, aufweist, darüber hinaus eine Schaltstufe (38 bis 40), die für jede dieser vorbestimmten Anzahl von Wörtern nur solche demodulierten Datenfolgen, in denen sämtliche dieser vorbestimmten Anzahl von Wörtern bei einer Elementprüfung durch diese Elementprüfschaltung als korrekt festgestellt wurden, diesen n Speichern zur Einschreibung selektiv und aufeinanderfolgend zuführt, und eine Majoritätslogikschaltung (41) die eine Ausgangsdatenfolge mit einem logischen Wert erzeugt, der identisch den logischen Werten von Daten ist, welche eine Majorität von n Daten bilden, die simultan bitweise auf diesen n Speichern ausgelesen werden.

5. Demodulationsschaltung nach Anspruch 1, dadurch gekennzeichnet, daß das zweiphasig modulierte Signal eine Videoprogrammsystemdatenfolge ist, welche einem bestimmten Horizontalabtastintervall eines PAL-System-Farbvideosignals überlagert ist und in jedem Vollbild übertragen wird.