DE3004799C2

DE3004799C2 -

Info

Publication number: DE3004799C2
Application number: DE3004799A
Authority: DE
Inventors: Ryoichi Habikino Osaka Jp Wada; Takanori Senoo; Mitsuharu Katano Osaka Jp Tsuchiya
Original assignee: Matsushita Electric Industrial Co Ltd
Current assignee: Panasonic Holdings Corp
Priority date: 1979-02-08
Filing date: 1980-02-07
Publication date: 1988-04-21
Also published as: JPS6346622B2; FR2453559A1; FR2453559B1; DE3004799A1; US4356566A; CA1138537A; JPS55107360A; GB2044044A; GB2044044B

Description

Die vorliegende Erfindung betrifft eine Synchronsignal- Erkennungsschaltung nach dem Oberbegriff des Patentanspruches 1.

Bei der Übertragung digitaler Signale ist es üblich, zur Angabe der Lage der Daten Synchronsignale einzufügen. Hierzu dienen vorbestimmte Impulsfolgen, die man in den Datenzug einfügt. Auf der Empfängerseite müssen dann verschiedene Schutzeinrichtungen vorhanden sein, die verhindern, daß in einem Datenimpulszug enthaltene Impulsfolgen die mit den Synchronsignalen identisch sind, irrtümlich ermittelt werden.

Wenn andererseits die gesendeten oder aufgezeichneten Signale stark fehlerbehaftet sind, kann es bei der Verwendung langer Impulszüge als Synchronsignal oft schwierig sein, überein stimmende Impulsfolgen zu erkennen.

Bei der Verwendung der Pulscodemulation zur Aufzeichnung oder Wiedergabe von NF-Signalen mit Geräten, wie beispielsweise Videorecodern, bei denen viele Fehler auftreten, war es bisher üblich, Synchronsignale einzufügen, die aus der mehr fachen Wiederholung der Folge "1100" bestehen, und empfangs seitig einen Resonanzkreis zur Erfassung dieser Folge "1100" zu verwenden, so daß sich auch bei Übertragungsfehlern die Synchronsignale erfassen ließen.

Ein Problem besteht aber darin, daß die für einen derartigen Resonanzkreis erforderliche Induktivität ziemlich groß sein muß, einen Abgleich erfordert und Stabilitätspro bleme aufwirft.

Aus der DE-PS 11 42 921 geht eine Synchronsignal-Erkennungs schaltung der eingangs genannten Art hervor, bei der periodi sche Eingangsimpulse nacheinander synchron mit Taktimpulsen durch ein Schieberegister geschoben werden. Eine Verknüpfungs schaltung ermittelt, ob die Inhalte der Eingangsimpulse mit einer vorbestimmten Impulsfolge übereinstimmen oder nicht und erzeugt bei Übereinstimmung ein Koinzidenzsignal. Eine Detek torschaltung ermittelt die Dauer des Koinzidenzsignales. Ein Problem dieser Synchronsignal-Erkennungsschaltung besteht darin, daß die Verknüpfungsschaltung relativ kompliziert und daher aufwendig ist, weil alle Codeelemente einer Codegruppe im Schieberegister dahingehend überprüft werden, ob sie mit den entsprechenden Codeelementen der synchronisierenden Codegruppe identisch sind oder nicht. Zudem muß die Länge des Schieberegisters ebenso groß sein, wie die Länge der syn chronisierenden Codegruppen.

Die Aufgabe der Erfindung besteht darin, eine Synchron- Erkennungsschaltung zu schaffen, die relativ einfach aufgebaut ist.

Die Aufgabe wird durch eine Synchron-Erkennungsschal tung der eingangs genannten Art gelöst, die durch die in dem kennzeichnenden Teil des Patentanspruches 1 angeführten Merkmale gekennzeichnet ist.

Ein wesentlicher Vorteil der vorliegenden Synchronsignal- Erkennungsschaltung besteht darin, daß sie relativ einfach aufgebaut und daher vergleichsweise preiswert herstellbar ist. Sie erfordert vorteilhafterweise keine große Induktivi tät und keinen Abgleich und ist zudem sehr funktionsstabil.

Vorteilhafte Ausgestaltungen der Erfindung gehen aus den Unteransprüchen hervor.

Im folgenden werden die Erfindung und deren Ausgestaltungen im Zusammenhang mit den Figuren näher erläutert. Es zeigt

Fig. 1 das Blockschaltbild eines PCM-Adapters für die Verwendung in einem Videorecorder;

Fig. 2 die Aufnahmesignale des PCM-Adapters vor und nach dem Bildsynchronsignal;

Fig. 3 den Verlauf eines Synchronsignales;

Fig. 4 eine erste Ausführungsform der vorliegenden Synchron signal-Erkennungsschaltung; und

Fig. 5 Signale, die in der Erkennungsschaltung der Fig. 4 auftreten; und

Fig. 6 eine Synchronsignal-Erkennungsschaltung gemäß einer weiteren Ausführungsform der Erfindung.

Die Erfindung wird im Zusammenhang mit einem PCM-Adapter für NF-Signale erläutert, die mit einem üblichen schraubenförmig abtastenden Drehkopf-Videore corder aufgezeichnet bzw. wiedergegeben werden.

Fig. 1 zeigt den Aufbau eines PCM-Adapters, in dem an einem Eingangsanschluß 1 angelegte analoge NF-Signale mit einem Analog-Digital-Wandler 2 digitalisiert werden. In einer Aufbereitungsschaltung 3 werden Fehlerkorrekturcode hinzugefügt oder die Signale verkämmt oder auf erforder liche Weise aufbereitet. Danach werden die Signale in einer Schaltung 4 zu einem herkömmlichen Videosignalen entsprechen den Format umgewandelt und vom Videorecorder 5 auf ein (nicht gezeigtes) Magnetband aufgespielt.

Bei der Wiedergabe trennt eine Synchronabtrennschaltung 6 in den durch den Videorecorder 5 wiedergegebenen Daten die Synchronsignale von den PCM-Codewörtern. Die so aufgetrenn ten Signale werden in einer Wiedergabe-Aufbereitungsschal tung 7 beispielsweise entkämmt oder mit den Fehlerkorrek turcodes behandelt. Danach wandelt ein Digital-Analog-Wand ler 8 sie wieder zu Analogsignalen um. Diese lassen sich dann am Ausgangsanschluß 9 abnehmen.

Fig. 2 zeigt den Bildsynchronteil, der im PCM-Adapter aufgezeichneten Signale. Bei einem schraubenförmig abtastenden Videorecorder wird der Kopf mehrere Zeilenintervalle vor den Bildsynchronimpulsen im FS-Signal umgeschaltet. Man muß also die PCM-Daten dort aufzeichnen, wo die Kopf umschaltung nicht stören kann. Ein Bildintervall besteht aus 262,5 Zeilenperioden. Die Aufnahme der PCM-Daten er folgt über 245 Zeilenintervalle, wobei man die jeweils 17,5 Zeilenintervalle vor und nach dem Bildsynchronsignal vermeidet.

Die Diagramme (a) und (b) in Fig. 2 zeigen zwei Wellenfor men. Die FS-Signale bestehen hier aus zwei Feldern mit gerader und ungerader Zahl, die sich um 0,5 Zeilenintervalle unterscheiden und verkämmt sind. Fig. 2 zeigt diesen Zusammenhang.

Nachdem das Bildsynchronintervall abgelaufen ist, wie Fig. 2 zeigt, werden die PCM-Daten nacheinander nach einem Steuerwort 10 eingeführt. Das Steuerwort 10 dient zur An zeige des Datenanfangs nach dem Ende jedes Bildsynchron signales. Mit anderen Worten stellt das Steuerwort 10 ein Synchronsignal dar, das den Anfang der Datenaufzeichnung angibt. Wie Fig. 3 zeigt, besteht das Steuerwort 10 aus einer Wiederholung der Folge "1100" mit einer Periode von 4 Bits, die in einen Da tenbereich eingefügt werden.

Bei der Aufzeichnung von Informationen mit einem Videorecorder, unterliegen die nahe den Bildsynchronsignalen am Bandende liegenden Teile Spurfehlern. Wenn die Synchronsignale ein bestimmtes Muster haben, lassen sich diese Teile daher nur schwer finden. Aus diesem Grund wird der Impulszug wieder holt verwendet. Nach einer Ausführungsform der vorliegenden Erfindung wird die Folge "1100" beispielsweise über 128 Bits eingefügt, d. h. 32mal wiederholt.

Fig. 4 zeigt eine Synchronsignal-Erkennungsschaltung gemäß einer ersten Aus führungsform der Erfindung. Gemäß Fig. 4 werden die Eingangssignale V _in durch einen Komparator 20 mit einem Schwellenwert V _DTH ver glichen, so daß festgestellt werden kann, ob es sich um ein Signal des logischen Zustandes "1" oder "0" handelt. Dann werden die Eingangssignale einem Flipflop 21 zugeführt. Die Daten werden mit dem Taktimpuls CK auf der Zeitachse festgelegt und können als regeneriertes Datensignal D abgenommen werden.

Weiterhin gehen die regenerierten Daten D auf ein 4 Bit- Schieberegister 22 mit den Datenausgängen Q _A, Q _B, Q _C und Q _D, an denen sie um 1 bis 4 Bits verzögert erscheinen. Die Folge "1100" wird erfaßt, indem unterschiedliche Codes der Daten Q _D und Q _B, die um 2 Bits getrennt erscheinen, und dieselben Codes der Daten Q _D und des Schieberegi stereingangs, die um 4 Bits voneinander getrennt sind, erfaßt werden.

Diese Zusammenhänge werden mit den Exklusiv-ODER-Gliedern 23, 24, einem Inverter 25 und einem UND-Glied 26 ermittelt, die eine Verknüpfungsschaltung bilden. Liegt fortwährend die Folge "1100" an, erzeugt das UND-Glied fortwährend das logische Signal "1". Ein Aufwärts/Abwärts-Zähler 28, der eine Detektorschaltung darstellt, zählt aufwärts, wenn am Ausgang des UND-Gliedes 26 das Signal "1" anliegt. Er zählt abwärts, wenn am Ausgang das Signal "0" anliegt, d. h. wenn das Ausgangs signal des UND-Gliedes 26 eine andere Impulsfolge ist. Der Aufwärts- Abwärts-Zähler 28 wird mit einem Signal HCR gelöscht, das für jedes Bildsynchronsignal erzeugt wird. Der Abwärtszählvorgang wird unterbrochen, wenn der Inhalt des Aufwärts-Abwärts-Zählers 28 in allen Stellen "0" ist. Das gleiche gilt für den Aufwärtszähl vorgang, d. h. der Zählvorgang wird unterbrochen, wenn der Zählerinhalt in allen Stellen "1" oder ein Wert 31 er reicht ist. Das Bezugszeichen 27 bezeichnet einen Inver ter, das Bezugszeichen 29 ein UND-Glied.

Die Diagramme (a), (b), (c) und (d) der Fig. 5 zeigen Signale, wie sie in der Erkennungsschaltung der Fig. 4 auftreten. Sind die übertragenen Signale fehler frei, zählt der mit dem Signal HCR gelöschte Aufwärts-Abwärts-Zähler 28 auf wärts unter der Ansteuerung durch die Synchronfolge "1100", die fortwährend am Eingang ansteht, bis er 31 Bits gezählt hat. In diesem Augenblick wird ein Synchronerkennungssignal DSY auf das UND-Glied 29 gegeben. Selbst wenn infolge eines Fehlers wie beispielsweise eines Aussetzers ein Teil der Synchronsignale verloren geht, wird ein Synchronsignal er zeugt, wenn die Anzahl der "1100"-Folgen um 31 größer als die Anzahl der verlorenen Bits ist. In dieser Ausführungsform sind den Synchronsignalen 128 Bits zugeteilt; es lassen sich also noch Synchronsignale erzeugen, wenn der Fehler bis zu 48 Bits umfaßt.

In denjenigen Teilen der Aufzeichnung, die Daten enthalten, kommt es äußerst selten vor, daß die Anzahl der "1100"-Fol gen um 31 Bits größer als andere Folgen ist. Der dabei auf tretende Funktionsfehler läßt sich daher vernachlässigen.

Fig. 6 zeigt eine Synchronsignal-Erkennungsschaltung gemäß einer weite ren Ausführungsform der Erfindung. Anstelle eines Aufwärts-Abwärts-Zählers weist die Detektorschaltung 37einen sich aufladenden und entladenden Kondensator 35 auf. Liegt die Synchronfolge vor, wird der Kondensator 35 über den Transistor 31 mit einer Zeit konstanten geladen, die vom elektrischen Wert R des Wider stands 34 und der Kapazität C des Kondensators 35 abhängt.

Die Spannung an den Anschlüs sen des Kondensators 35 steigt also an. Sind die Folgen unter einander nicht gleich, schaltet der Transistor 30 durch, so daß der Kondensator 35 über den Widerstand 36 entladen wird.

Übersteigt also die Spannung am Kondensator 35 einen vorbestimmten Wert V _SH, erscheint ein Ausgangssignal am Kom parator 33. Dieses Signal ist das Synchronerkennungssignal DSY.

Das Bezugszeichen 32 bezeichnet einen Rücksetztransistor, der durchgeschaltet wird, wenn das Signal HCR angelegt wird, um kurzzeitig den Kondensator 35 kurzzuschließen. Mit 38 ist ein Inverter bezeichnet.

In der vorgehenden Beschreibung wurde der Fall einer Wieder holung der Synchronfolge "1100" diskutiert. Es ist jedoch ein zusehen, daß sich auf die gleiche Weise auch andere als Syn chronsignale verwendete Folgen verwenden lassen, wenn man die Verknüpfungsschaltung im Koinzidenzerken nungsteil entsprechend ändert.

Die oben beschriebene erste Ausführungsform der vorliegenden Synchronsignal-Erkennungsschaltung verwendet einen Aufwärts-Abwärts-Zähler 28. Der Auf wärts-Abwärts-Zähler 28 läßt sich jedoch durch einen gewöhn lichen Zähler ersetzen, der gelöscht wird, wenn die Erkennungsschaltung keine Koinzidenz feststellt. In diesem Fall erkennt die Schal tung den Synchronismus nur, wenn die Synchronfolge mit mehr als 31 Bits fortwährend ansteht.

Wie sich aus der obigen Beschreibung ergibt, kann die vorliegende Synchronsignal-Erkennungsschaltung Synchronsignale in stark fehlerbehafteten Übertra gungssignalen auf digitale Weise zuverlässig erkennen.

Die vorliegende, digital arbeitende Synchronsignal-Erkennungsschaltung wird relativ wenig stark durch Temperatur schwankungen, Feuchtigkeit und Altern beeinträchtigt und arbeitet stabil. Sie läßt sich leicht integrieren, so daß ein kompakter Aufbau möglich ist.

Die vorliegende Synchronsignal-Erkennungsschaltung ist besonders für den Einsatz in Systemen mit stark fehlerbehafteten Signalübertragungswe gen, beispielsweise bei der PCM-Aufzeichnung mit Video recordern und dergleichen, geeignet.

Claims

1. Synchronsignal-Erkennungsschaltung mit einem Schiebe register (22), das periodische Eingangsimpulse (A) nacheinan der synchron mit Taktimpulsen (CK) durchschiebt, mit einer Verknüpfungsschaltung (23, 24, 25, 26), die ermittelt, ob die Inhalte der Eingangsimpulse mit einer vorbestimmten Impuls folge übereinstimmen oder nicht und ein Koinzidenzsignal abgibt, wenn die Impulse der Eingangsimpulse mit der vor bestimmten Impulsfolge übereinstimmen, und mit einer Detek torschaltung (28, 37), die die Dauer des Koinzidenzsignales ermittelt, dadurch gekennzeichnet, daß die Verknüpfungs schaltung (23, 24, 25, 26) aufgrund ihrer Logik eine vorbe stimmte Beziehung zwischen vorbestimmten Bits eines paralle len Ausgabesignales des Schieberegisters (22) und einem Eingangssignal (A) des Schieberegisters (22) ermittelt und dadurch die Übereinstimmung zwischen den Eingangsimpulsen und der vorbestimmten Beziehung zwischen vorbestimmten Bits synchron mit den Taktimpulsen feststellt.

2. Schaltung nach Anspruch 1, dadurch gekennzeichnet, daß die Detektorschaltung ein Aufwärts-Abwärts-Zähler (28) ist, der abhängig vom Zustand des Koinzidenzsignales in den Auf- oder Abwärtszählzustand geschaltet wird.

3. Schaltung nach Anspruch 1, dadurch gekennzeichnet, daß die Detektorschaltung (37) einen Kondensator (35), der mit einer Zeitkonstante geladen wird, die das Koinzidenzsignal bestimmt, und einen Komparator (33) aufweist, der die Spannung am Kondensator (35) mit einer vorbestimmten Spannung (V _SH) vergleicht.

4. Schaltung nach einem der Ansprüche 1 bis 3, dadurch gekennzeichnet, daß die Verknüpfungsschaltung (23, 24, 25, 26) die Länge des Schieberegisters (22) an die Länge einer Impulsfolge anpaßt, wenn die Synchronsignale sich aus einer Vielzahl vorbestimmter Impulsfolgen zusammensetzen, und daß die Verknüpfungsschaltung (23, 24, 25, 26) weiterhin die Gleichheit der Impulsfolgen auch dann ermittelt, wenn die Impulsfolgen im Schieberegister (22) umlaufen.

5. Schaltung nach einem der Ansprüche 1 bis 4, dadurch gekennzeichnet, daß die vorbestimmte Impulsfolge "1100" ist und daß dann, wenn die Synchronsignale aus einer mehrfachen Wiederholung dieser vorbestimmten Impulsfolge "1100" be stehen, zur Erzeugung des Koinzidenzsignales das erste und das dritte Bit vom Eingang des Schieberegisters (22) her exklusiv-ODER-verknüpft und das Verknüpfungssignal inver tiert, das Eingangssignal mit dem vierten Bit des Schiebe registers (22) ebenfalls exklusiv-ODER-verknüpft und diese beiden Verknüpfungssignale UND-verknüpft werden.