KR100291373B1

KR100291373B1 - 동기 신호 검출기, 동기 신호 검출 방법 및 복호화 장치

Info

Publication number: KR100291373B1
Application number: KR1019930010960A
Authority: KR
Inventors: 요시히데 심프꾸; 히로유끼 이노; 야스유끼 자끼; 도시유끼 나까가와
Original assignee: 이데이 노부유끼; 소니 가부시키가이샤
Priority date: 1992-06-30
Filing date: 1993-06-16
Publication date: 2001-06-01
Also published as: KR940001578A; JP3428039B2; DE69320721D1; DE69320721T2; US5537422A; JPH0620400A; EP0577402A2; EP0577402B1; TW214007B; EP0577402A3

Abstract

[구성]

2치 검출된 RF 신호의 엣지 부분을 추출하여 펄스열로 하는 NRZI 화 회로(2)와, 각 엣지의 사이를 반전 간격으로 하여 이 반전 간격의 채널 클럭 T의 수를 카운트하는 카운터(6)와, NRZI 화 회로(2)로부터의 펄스에 의해서 동작하고 현재 카운트 하고 있는 것의 하나 이전의 반전 간격의 채널 클럭 수치를 보유하는 래치 회로(5)와, 카운터(6)와 래치 회로(5)로부터의 채널 클럭 수치의 조합이(d, k; m, n; r)부호의 최대 자화 반전 간격 Tmax과 Tmax - kT(k = 1 또는 2)의 조합으로 되어 있을 때에 동기 신호의 검출 판정을 행하는 AND 게이트(7 내지 12) 및 OR 게이트(13)로 형성되어 있다.

[효과]

프레임 구조가 커진 경우라도, 동기 신호의 검출을 신속히 행할 수가 있어, 따라서 동기가 벗어났을 때의 복구가 빨리 행해질 수 있다.

Description

동기 신호 검출기, 동기 신호 검출 방법 및 복호화 장치

제1도는 본 실시예의 동기 신호 검출기의 개략적인 구성을 도시하는 블록회로도.

제2도는 본 실시예의 프레임 구조와 에러 정정 부호의 단위를 설명하기 위한 도면.

제3도는 본 실시예의 기록 포맷의 전체를 도시하는 도면.

제4도는 본 실시예의 동기 신호의 한 예를 도시하는 도면.

제5도는 본 실시예의 동기 신호의 다른 예를 도시하는 도면.

제6도는 NRZ 데이타로부터 NRZI 데이타로의 변환을 설명하기 위한 도면.

제7도는 본 실시예의 동기 신호의 NRZI 화를 설명하기 위한 도면.

제8도는 본 실시예의 동기 신호 검출기의 카운터와 래치 회로의 동작을 설명하기 위한 도면.

제9도는 본 실시예의 NRZI 표시에서의 동기 패턴을 도시하는 도면.

제10도는 본 실시예의 동기 신호 검출시의 카운터와 래치 회로의 보다 구체적인 동작을 설명하기 위한 도면.

제11도는 본 발명 실시예의 복호 장치의 개략적인 구성을 도시하는 블럭도.

제12도는 CD의 기록 포맷을 설명하기 위한 도면.

* 도면의 주요부분에 대한 부호의 설명

2 : NRZI 화 회로 5 : 래치 회로

6 : 카운터 7 내지 12 : AND 게이트

13 : OR 게이트 22 : 동기 신호 검출기

23 : 타이밍 관리 회로 24 : 코드 길이 검출 회로

25 : 데이타 복조 회로 26 : 외부 인터페이스

[산업상의 이용분야]

본 발명은, 가령 기록 미디어 위에 기록한 동기 신호(혹은 프레임 동기 신호)를 검출하기 위한 동기 신호 검출기, 동기 신호 검출 방법 및 이 검출된 동기 신호를 사용해서 신호를 복호화하는 복호화 장치에 관한 것이다.

[종래의 기술]

종래부터, 가령 광 디스크, 자기 디스크, 광 자기 디스크 등의 기록 미디어의 일종인 콤팩트디스크(CD)의 디스크 기록 방식에서는, 소위 EFM(Eight to Fourteen Modulation)방식의 채용되고 있다. 상기 EFM 방식이란, 데이타를 8 비트 단위로 처리하여, 14 채널 비트로 변환하는 변조 방식이다.

상기 CD의 기록 포맷은 제 12 도 및 표 1의 표(1)에 표시하는 바와 같이, 24 채널 비트의 동기 신호(프레임 동기 신호)와, 14 채널 비트의 서브 코딩과, 336 채널 비트(24 x 14 채널 비트)의 데이타와, 112 채널 비트(8 x 14 채널 비트)의 패러티가 설치되고, 다시 마진 비트로서 각 패턴의 결합을 위해 3 비트씩(계 102 채널 비트)를 제공한다. 또한, 이 마진 비트의 역할의 하나로서, 동기 신호를 위해 최대 자화 반전 간격, Tmax = 11T이 2회 계속되지 않도록 조정되어 있다. 또한, 이 포맷에서의 부호화 효율은, 57.1%로, 용장도는 42.9%로 된다.

[표 1]

이때, 상기 CD의 기록 포맷의 결점으로는, 동기 신호가 1 개뿐인 것과, 동기 신호의 결합을 위해 마진 비트가 필요한 것, 그래서 마진 비트에 있어서 동기 신호를 위해 특별한 예를 설치하고 있는 것이다.

[발명이 해결하려고 하는 과제]

그런데, 상기한 CD 기록 포맷의 1 프레임은, 상술한 바와 같이 588 채널 비트로 되어 있으나, 가령, 이 CD 사이즈의 디스크에 동화상 데이타를 기입하도록 하여, 상기 CD의 기록 포맷에 준하는 포맷으로 또한 상기 CD의 기록 포맷보다도 프레임 구조를 크게 한 기록 포맷을 고려하는 경우, 이 프레임 구조의 동기 신호의 간격이 커지고, 따라서 동기가 벗어났을 때에 데이타의 복구가 지연되어버리는 것이 문제로 된다.

따라서, 본 발명은, 상술한 바와 같은 실정을 감안하여 제안된 것이며, 프레임 구조가 커진 경우라도, 동기 신호의 검출을 신속하게 할 수가 있고, 따라서 동기가 벗어날 시에 복구를 빠르게 할 수 있는 동기 신호 검출기, 동기 신호 검출 방법, 및 이들 동기 신호 검출기 등이 적용되는 복호화 장치를 제공하는 것을 목적으로 한다.

[과제를 해결하기 위한 수단]

본 발명의 동기 신호 검출기 및 동기 신호 검출 방법, 복호화 장치는, 상술한 목적을 달성하기 위해 제안된 것이며, 먼저, 동기 신호 검출기는, 2차 검출된 RF 신호의 엣지(edge)부분을 선출해서 펄스열로 하는 엣지 검출 수단과, 상기 선출된 각 엣지 사이를 반전 간격으로 해서 이 반전 간격의 채널 클럭(T)의 수를 카운트하는 카운트 수단과, 현재 카운트하고 있는 상기 반전 간격의 하나 이전의 반전 간격의 채널 클럭 수치를 보유하는 래치 수단과, 상기 카운트 수단과 상기 래치 수단의 상기 채널 클럭 수치의 조합이 가변 길이 부호의 최대 자화 반전 간격 Tmax 과 Tmax-kT(k=1 또는 2)의 조합으로 되어 있을 때에 동기 신호가 검출되었다고 판정하는 동기 판정 수단을 구비한다.

여기서, 상기 동기 판정 수단은, 상기 카운트 수단과 상기 래치 수단의 상기 채널 클럭 수치의 조합이, 23T 와 21T, 또는, 23T 와 22T의 조합으로 되어 있을 때에 동기 신호가 검출되었다고 판정한다.

다시, 상기 동기 판정 수단은 프레임 동기 신호와 에러 정정용의 동기 신호 패턴을 각각 별도로 설정하고 있다.

이 경우는 상기 프레임 동기 신호와 에러 정정용의 동기 신호의 패턴에 각각 말미 조정용의 마진 비트를 부가하도록 하고 있다.

다음으로, 본 발명의 복호화 장치는, 가변 길이 부호 데이타를 복호화하는 복호화 장치로서, 2치 검출된 RF 신호의 엣지 부분을 추출하여 펄스열로 하는 엣지 검출 수단과, 상기 추출된 각 엣지 사이를 반전 간격으로 하여 이 반전 간격의 채널 클럭(T)의 수를 카운트하는 카운트 수단과, 현재 카운트하고 있는 상기 반전 간격의 하나 이전의 반전 간격의 채널 클럭 수치를 보유하는 래치 수단과, 상기 카운트 수단과 상기 래치 수단의 상기 채널 클럭 수치의 조합이 가변 길이 부호의 최대 자화 반전 간격 Tmax 과 Tmax-kT(k=1 또는 2)의 조합으로 되어 있을 때에 동기 신호가 검출되었다고 판정하는 동기 판정 수단을 구비하여 형성되는 동기 신호 검출기와, 검출된 동기 신호에 의거해 상기 가변 길이 부호 데이타의 코드 길이를 검출하는 코드 길이 검출부와, 상기 검출된 코드 길이 데이타 및 상기 타이밍 관리부의 출력 데이타에 의거해 가변 길이 부호화한 변조 테이블과는 역변환을 행하는 복조 테이블에 따라서 N 비트 단위의 가변 길이 부호 데이타를 M 비트 단위의 원 데이타로 복조하는 데이타 복조부와, 상기 복조된 원 데이타와 상기 타이밍 관리부의 출력을 입력으로 하고, 상기 원 데이타와 외부와의 매칭을 하는 정합부를 구비하여 형성되는 것이다.

또한, 본 발명의 동기 신호 검출 방법은, 2치 검출된 RF 신호의 엣지 부분을 추출해서 펄스열로 하고, 상기 추출된 각 엣지사이를 반전 간격으로 하여 이 반전 간격의 채널 클럭 T의 수를 카운트하고, 현재 카운트하고 있는 상기 반전 간격의 하나 이전의 반전 간격의 채널 클럭 수치를 보유하고, 상기 현재 카운트하고 있는 반전 간격의 채널 클럭 수치와 상기 보유하고 있는 하나 이전의 채널 클럭 수치의 조합이 가변 길이 부호의 최대 자화 반전 간격 Tmax 과 Tmax-kT(k=1 또는 2)의 조합으로 되어 있을 때에 동기 신호가 검출되었다고 판단하는 것이다.

여기에서, 본 발명의 동기 신호 검출 방법에 있어서는, 상기 현재 카운트하고 있는 반전 간격의 채널 클럭 수치와 상기 보유하고 있는 하나 이전의 채널 클럭 수치와의 조합이, 23T 와 21T, 또는 23T 와 22T의 조합으로 되어 있는 경우에 동기 신호가 검출되었다고 판정한다.

또한 본 발명의 동기 신호 검출 방법에 있어서는, 프레임 동기 신호와 에러 정정용 동기 신호의 패턴을 별도로 설정하여 동기 검출을 하도록 한다.

다시, 본 발명의 동기 신호 검출 방법에 있어서는, 상기 프레임 동기 신호와 에러 정정용 동기 신호의 패턴에 각각 말미 조정용의 마진 비트를 부가한다.

[작용]

본 발명에 의하면, 카운트 수단에서 채널 클럭 수가 카운트되므로써, 2치 검출된 RF 신호의 반전 간격을 계측하고, 현재 계측하고 있는 반전 간격과 그 하나 전에 계측한 반전 간격과의 조합이 가변 길이 부호의 최대 자화 반전 간격 Tmax 과 Tmax-kT(k=1 또는 2)의 조합으로 되어 있을 때에 동기 신호를 검출했다는 뜻의 출력을 얻는다.

[실시예]

다음에, 본 발명의 동기 신호 검출기, 동기 신호 검출 방법, 및 이들 동기 신호 검출기 등이 적용되는 복호화 장치의 실시예에 대해서 도면을 참조하면서 설명한다.

본 발명 실시예의 동기 신호 검출기는, 제1도에 도시하는 바와 같이, 2치 검출된 RF 신호의 엣지 부분을 추출해서 펄스열로 하는 엣지 검출 수단으로서 NRZI(Non Return to Zero Inverted)화 회로(2)와, 상기 NRZI 화 회로(2)에 의해 추출된 각 엣지 사이를 반전 간격으로 하여 이 반전 간격의 채널 클럭 T(단자(4)를 거쳐서 공급되는 채널 클럭 T)의 수를 카운트하는 카운터(6)와, 상기 NRZI 화 회로(2)로부터의 펄스에 응답해서 동작하고 상기 카운터(6)에서 현재 카운트하고 있는 상기 반전 간격의 하나 이전의 반전 간격의 채널 클럭 수치를 보유하는 래치 회로(5)와, 상기 카운터(6)와 상기 래치 회로(5)로부터의 상기 채널 클럭 수치의 조합이 가변 길이 부호(가령 (d, k; m, n; r) 부호)의 최대 자화 반전 간격 Tmax 과 Tmax-kT(k=1 또는 2)의 조합으로 되어 있을 때에 동기 신호가 검출되었다고 판정하는 동기 판정 수단으로서의 AND 게이트(7 내지 12) 및 OR 게이트(13)를 구비하고 있다.

여기에서, 상기한 제1도의 구성의 설명에 앞서, 본 실시예에서 사용하는 상기 가변 길이 부호의 (d, k; m, n; r) 부호에 대해서 설명한다.

상기 가변 길이 부호는, 일반적으로 상기 (d, k; m, n; r) 부호로 표현된다. 이 (d, k; m, n; r) 부호내의 d, k는 동일 심볼 정보의 연속으로 가해진 제약으로, d는 심볼 “0”의 최소 길이를 표시하고, k는 심볼 “0”의 최대 길이를, m은 기본 데이타 길이, n은 기본 부호 길이, 변환율은 n/m, r은 변환을 하는 기본 데이터 길이이다(구속 길이). 가령, 하드디스크에 사용되고 있는 소위 2-7RLL 이란(2, 7; 1, 2; 4) 부호로 표현한다.

본 실시예에서는 상기 (d, k; m, n; r) 부호로서, 가령(4, 22; 2, 5; 5) 부호를 사용하도록 하고 있다.

이 (4, 22; 2, 5; 5) 부호에 관한 데이타와 변환 테이블은, 표 2, 표 3에 표시하는 표 2, 표 3과 같이 된다.

[표 2]

[표 3]

또한, 본 실시예에서는, 표 4의 표(4) 및 제2도에 도시하는 바와 같이, 프레임 구조가 상술한 CD의 기록 포맷의 프레임보다도 커지는 기록 포맷을 예로 들고 있다. 또한, 본 실시예의 기록 포맷에 있어서는, 제2도에 도시하는 바와 같이, 에러 정정 부호의 단위로서 2 프레임으로 형성되는 블럭을 사용하도록 하고 있다. 다시, 표 5의 표(5)에서는, 1 섹터(=26 프레임)의 구성을 표시하고, 제3도에는 전체 포맷을 표시하고 있다.

[표 4]

[표 5]

즉, 상기 표 4의 표(4) 및 제 2 도에 있어서, 본 실시예의 기록 포맷은, 최초의 2 프레임중에, 110 채널 비트의 동시 신호와, 640 채널 비트의 섹터 마크 섹터 어드레스와, 2560 채널 비트의 데이타와, 640 채널 비트의 패러티가 설치되고, 또한 DC 콘트롤로서 각 패턴의 사이에 계 120 채널 비트가 준비되어 있다. 다시, 1 섹터중에는, 1300 채널 비트의 동기 신호와, 640 채널 비트의 섹터 마크 섹터 어드레스와, 40960 채널 비트의 데이타와 8320 채널 비트의 패러티와, 1560 채널 비트의 DC 콘트롤의 준비되어 있다. 또한, 이 포맷에서의 부호화 효율은, 77.6%로, 용장도는 22.4%로 된다.

그런데, 통상 상기한 (d, k; m, n; r)부호에 의한 변조에 있어서, 동기 신호(프레임 동기 패턴)로서는, 최대 자화 반전 간격(Tmax)을 증가시키지 않고, 최소자화 반전 간격(Tmin)을 지나치게 작게 하지 않아서, 변조 데이타 위에서 발생하지 않는 패턴으로서, 바람직하게는 최소의 길이로 되는 패턴을 선택할 필요가 있다.

본 실시예에서는, 상기 프레임 동기 패턴으로서, 상기 (4, 22; 2, 5; 5)부호에 의한 변조에서 긴 비트가 계속되는 예는, 상술한 표 2, 표 3 에 표시하는 표 (2), 표(3)로부터, 가령 제 4 도와 제 5 도와 같은 예가 고려된다.

즉, 상기 (4, 22; 2, 5; 5) 부호에 의한 변조에서 긴 비트가 계속되는 예로서는, 상기 제 4 도에 도시하는 바와 같이 데이타가 예컨데 ... “0111” “11” “11” “0111”“11”“11”“0100”“11”“11”“0100”...와 연속되는 경우의 채널 비트인 ... “0100000000000000000001000000000000000000000010000000000000000000100000”...나, 상기 제5도에 도시하는 바와 같이 데이타가 가령 ... “0111”“11”“11”“0111”“11”“11”“0101”“11”“11”“0100”...와 연속되는 경우의 채널 비트인 ...“010000000000000000000100000000000000000000010000000000000000000000100000”...를 들 수가 있다.

상기 제4도로부터, 채널 비트의 “0”이 연속해서 22 개로 되는 23T가 나타날 때 그 전후의 비트 길이는 채널 비트의 “0”이 연속해서 최대 19개 이어지는 20T인 것을 알 수 있다. 또한, 제5도로부터, 채널 비트의 “0”의 연결이 21개로 연속되는 22T가 나타날 때, 그 전후의 비트 길이는 채널 비트의 “0”의 연결이 최대 20개 연속되는 21T인 것이 알 수 있다.

이에 따라, 최대 자화 반전 간격 Tmax이 비트 간격 (채널 클럭)T의 23을 넘지 아니하는 비트 길이(Tmax=23T를 넘지 아니하는 비트 길이)의 패턴열중, 상기 (4, 22; 2, 5; 5) 부호에 의한 변조에서는 나타나지 않는 조합이 있는 것을 알 수 있다.

이 조합의 구체적인 예로서는, 제1의 조합으로서 22T와 23T의 조합(22T-23T)과, 제2의 조합으로서 23T 와 21T 및 23T의 조합(23T-21T 및 21T-23T)과, 제3의 조합으로서 23T 와 22T 및 22T 와 23T의 조합(23T-22T 및 22T-23T)과, 제4의 조합으로서 23T 와 23T의 조합(23T-23T)이 고려된다.

또한, 비트수를 증가시키면 상기 제1 내지 제4의 조합외의 조합을 고려할 수도 있으나(가령 22T 와 21T 와 21T 의 조합), 이 경우에는 용장도가 증가하게 되기 때문에, 본 실시예에서는 가급적 적은 조합을 사용하도록 하고 있다.

또한, 프레임 동기 신호(동기 신호)의 조건으로서는, 상술한 바와 같이, 데이타중에는 절대로 나타나지 않는 패턴을 사용하는 것이 필요하므로, 본 실시예에서는, 상기 제1 내지 제4의 조합중에서 프레임 동기 신호의 패턴을 선택하도록 하고 있다.

본 실시예에서 사용하는 프레임 동기 패턴에 있어서는, 최대 자화 반전 간격 Tmax 보다도 작은 비트 길이(“0”의 연결)로 만들어지는 것(제1의 조합의 22T와 23T), 또한, 최대 자화 반전 간격 Tmax 을 포함하는 다른 비트 길이의 조합으로 만들어지는 것(제2의 조합의 23T와 21T 및 21T와 23T, 혹은 제3의 조합의 23T 와 22T 및 22T와 23T), 더우기 최대 자화 반전 간격 Tmax 이 연속된 2 개의 조합으로 만들어지는 것 (제4의 조합의 23T 와 23T)을 특징으로서 들고 있다.

또한, 본 실시예에 있어서는, 전술한 CD의 포맷과 같은 마진 비트를 갖지 아니하기 때문에 동기 신호만으로 최대 자화 반전 간격 Tmax = 23T, 최소 자화 반전 간격 Tmin=5T를 만족시키지 않으면 안된다. 또한, 상기 (4, 22; 2, 5; 5)부호는 2/5 변환을 기본으로 한 가변 길이형의 기록 부호이므로, 하드웨어의 구성으로부터의 5의 배수 단위로 하는 것이 바람직하다.

이상으로부터, 본 실시예에서의 동기 신호는 다음 2개로 결정하였다.

즉, 동기 신호 A로서는 23T와 21T와 6T의 조합을 사용하고, 동기 신호 B로서는 21T와 23T와 6T의 조합을 사용하도록 하고 있다. 또한, 상기 동기 신호 A,B 의 6T는, 상기 하드웨어의 구성에서 5의 배수 단위로 하기 위한 말미 조정용 비트이다.

상술한 바와 같이, 본 실시예의 기록 포맷에 있어서는, 상술한 CD의 기록 포맷에 비해서, 프레임 구조가 커졌다. 이것은 에러 정정용의 ECC-페러티가 크고, 데이타 비트로서 32 바이트를 필요로 하기 때문이다.

이와 같은 사실로부터, 본 실시예의 기록 포맷에 있어서, 가령, 데이타를 판독할 때에 에러가 발생하여 동기가 되지 않은 경우에는, 다음의 동기 신호를 검출 할 때까지 데이타를 복조할 수가 없게 된다. 이때, 1 프레임의 구조가 크면, 손실되어 버리는 데이타도 커진다. 따라서, 프레임은 너무 크지 않은 편이 바람직하다.

본 실시예에서는, 상술한 바와 같이, 동기 신호로서 상기 동기 신호 A와 동기 신호 B의 2 종류를 준비하여, ECC-페러티로부터 보여지는 1 단위(데이타와 섹터 마크 16*10 바이트 + 패러티 32 바이트)를, 2 프레임(1 프레임은 16*5 바이트 + 16 바이트)으로서 취급되도록 하고 있다. 즉, 상기 동기 신호 A에서는 프레임 동기와 함께 ECC 패러티의 동기를 취급하도록 하여, 상기 동기 신호 B 에서는 프레임 동기만을 취하도록 하고 있다.

이와 같이, 동기 신호를 복수 사용함으로써, 각 동기 신호마다 역할을 나눌수가 있다. 이에 의해서, 가령, 프레임 동기는 에러 정정의 부호를 붙이는 블럭 길이 보다도 임의로 짧게 할 수 있고, 이 결과 에러 정정 부호의 구조는 프레임 길이에 제한이 되지 않고 자유도를 증가시키게 된다.

본 실시예의 동기 신호 검출기는, 상술한 바와 같은 동기 신호(A)와 동기 신호(B)를 검출가능한 동기 신호 검출기이다.

제1도로 되돌아가, 본 실시예의 동기 신호 검출기에 있어서, 입력 단자(1)에는, 상술한 본 실시예의 기록 포맷으로 데이타가 기록된 광 디스크나 광 자기 디스크 등의 기록 미디어상의, 가령 비트나 신호 기록 영역을 광학 픽업(pick-up)으로 판독한 RF 신호, 혹은 자기 디스크 위에서 자기 헤드에 의해 판독된 RF 신호가, 어느 일정한 레벨을 기준(threshold level)으로 해서 2치화된 2치 신호가 공급된다.

이 2치 신호(2치 검출된 RF 신호)는, 단자(4)로부터의 채널 클럭에 의거해서 동작하고 동시에 이 2치 신호의 엣지 부분을 추출해서 펄스열로 하는 상기 NRZI 화 회로(2)로 보내진다. 즉, 본 실시예에서는, 제6도에 도시하는 바와 같이, 상기 RF 신호의 2치 신호를 비트 정보의 경계에서 상태가 반전하는 소위 NRZ(Non Return to zero) 신호로서 본 경우, 비트 정보 “1”인 때만, 상태를 반전시키는 상기 NRZI 화 회로(2)에 의해, 엣지 부분을 추출한 펄스 열을 얻도록 하고 있다.

환언하면, 입력 단자(1)에 공급되는 데이타가 상기 NRZ(“1” 이 “H”로, “0”이 “L”)의 데이타의 경우에, 이것을 상기 NRZI 화 회로(2)에 의해 NRZI 화 한다(“1”이 반전을 의미하고, “0”에서는 그대로 있게 된다). 구체적으로 말하면, 제7도에 도시하는 바와 같이, NRZ 데이타가 5T, 23T, 17T 로 연속하는 데이타이면, 이 NRZ 데이타가 “0”에서 “1”또는 “1”에서 “0”과 같이 값이 변화하는 곳에 “1”을 설정한 것이 상기 NRZI 화이다. 이 제7도의 예에서는, 상기 NRZI 화에 의해, 상기 5T 사이에는 “0”이 4개 나열되고, 23T의 사이에는 “0”이 22개 나열되고, 17T 사이에는 “0”이 16개 나열된다. 따라서, 이 NRZI 화에 의하면, 상술한 동기 신호의 패턴은 22개의 “0”뒤에 1개의 “1”이 오고 그 다음 20개의 “0”이 나열되는 패턴, 혹은, 20개의 “0”의 뒤에 1개의 “1”이 오고 그 다음에 22 개의 “0”이 나열되는 패턴으로 된다.

상기한 NRZI 화 회로(21)로부터의 펄스 열은, 상기 카운터(6)의 클리어 단자와, 래치 회로(5)의 로드 단자로 보내진다. 또한, 이들 카운터(6)와 래치 회로(5)의 클럭 단자에는, 상기 단자(4)로부터의 채널 클럭이 공급된다.

여기에서, 상기 카운터(6)는, 검출하려고 하는 동기 신호의 반전 패턴중에서 가장 긴 채널 클럭 수를 셀 수 있을 만큼의 카운트량을 갖추고, 상기 엣지 간의 채널 클럭의 수를 카운트하는 (즉, 상기 NRZI 화 회로(2)에 의해 추출된 각 엣지 사이(반전 간격)의 상기 채널 클럭(T)의 수를 카운트하는) 것이다.

또한, 상기 래치 회로(5)는, 상기 카운터(6)의 카운트 값(채널 클럭 수치)을 보유하고, 상기 2치화된 RF 신호의 반전이 일어날 때마다(상기 NRZI 화 회로(2)에서 추출된 엣지마다), 보유하고 있는 채널 클럭값(카운트값)을 다음 단의 구성으로 보내는 작용을 한다. 환언하면, 상술한 바와 같이, 이 래치 회로(5)는, 상기 카운터(6)에서 현재 카운트하고 있는 상기 반전 간격의 하나 전 반전 간격의 채널 클럭 수치(카운트 값)를 보유하고, 상기 NRZI 화 회로(2)로부터의 다음 펄스로 상기 보유한 채널 클럭 수치(카운트 값)를 다음 단의 구성으로 보낸다.

즉, 본 실시예에 있어서, 가령, 제8도에 도시하는 바와 같이, NRZI 표시에서는 “1”이 연속된 값의 단락을 의미하므로, 상기 카운터(6)에서는 “0”일 때 가산(+1 하는 카운트업)을 행하고, 래치 회로(5)에서는 카운터(6)로부터의 카운트값을 홀드(앞의 값을 남겨둠)하고, 역으로, “1”인 때는 상기 카운터(6)가 클리어 되고, 래치 회로(5)가 이 카운터(6)로부터의 카운터값(그 시점의 카운터 값)을 로드하도록 하고 있다.

또한, 본 실시예에서는 상기 카운터(6)와 래치 회로(5)를 5 비트 출력의 구성으로 하고 있으며, 상술한 21T와 23T의 조합 또는 23T 와 21T의 조합이 검출되도록, 상기한 카운터(6)와 래치 회로(5)의 출력 단자를 AND 게이트(7, 8, 9, 10)의 대응하는 입력 단자에 접속하도록 하고 있다.

구체적으로 말하자면, 상기 카운터(6)의 제 0비트 내지 제 4 비트로 형성되는 5 비트 출력중에서 제 1, 제 2, 제 4 비트에 대응하는 출력 단자와 AND 게이트(10)의 입력 단자를 접속하고, 제 2, 제 4 비트에 대응하는 출력 단자와 AND 게이트(9)의 입력 단자를 접속한다. 또한, 상기 래치 회로의 제 0 비트 내지 제 4 비트로 형성되는 5 비트 출력중에서 제 1, 제 2, 제 4 비트에 대응하는 출력 단자와 AND 게이트(7)의 입력 단자를 접속하고, 제 2, 제 4 비트에 대응하는 출력 단자와 AND 게이트(8)의 입력 단자를 접속한다.

상기 AND 게이트(8, 10)의 출력은 3-입력의 AND 게이트(11)의 2 개의 입력 단자로 보내지고, 상기 AND 게이트(7, 9)의 출력은 3 입력의 AND 게이트(12)의 2개의 입력 단자로 보내진다. 또한, 상기 AND 게이트(11, 12)의 나머지 입력 단자에는, 상기 NRZI 화 회로(2)로부터의 출력이 공급된다. 즉, 이들 AND 게이트(11, 12)에 있어서는, 타이밍을 취하기 위해서, 상기 NRZI 화 회로(2)로 부터 NRZI 화된 데이타를 사용하도록 하고 있다.

본 실시예에 있어서는, 상기 각 AND 게이트중의 AND 게이트(7 내지 10)에서 21T 또는 23T를 검출하고, AND 게이트(11, 12)에서 21T와 23T의 조합 또는 23T 와 21T와의 조합으로, 또한 NRZI 데이타에서 “1”이 들어왔을 때에 동기 신호 검출을 행하도록 되어 있다.

이들 AND 게이트(11, 12)의 출력은, 2 입력의 OR 게이트(13)의 대응하는 입력 단자로 보내진다. 이 OR 게이트(13)에서 논리합을 취한 출력이, 본 실시예의 동기 신호 검출 출력으로서 출력 단자(14)로부터 출력된다.

보다 구체적으로 설명을 하면, 본 실시예에 있어서는, 가령 제9도에 도시 하는 바와 같은 NRZI 표시에서의 동기 패턴(23T와 21T의 조합)에 대해서, 제10도에 도시하는 바와 같이 하여 이 23T와 21T의 조합의 동기 패턴의 검출을 하도록 하고 있다.

이 제10도에 있어서, 도면중 ta의 타이밍에서는, NRZI 데이타가 “1”이므로, 상기 카운터(6)는 “0”으로 클리어 되고, 래치 회로(5)는 앞의 값을 홀드하여 상기 카운터(6)의 카운트 값인 “22”의 데이타(카운트 값)를 내장한다. 다음으로, 도면중 tb의 타이밍에서는 동기 신호를 검출한다. 즉, 도면중 tb의 타이밍의 하나 전에서 카운트 값=20, 래치 회로(5)의 홀드값(카운트 값)=22 로 되어, 이것이 동기 신호로 되어 있다. 이 상태에서 다음에 도면중 tb의 타이밍에서 “1”이 데이타에 나타났을 때, 상기 각 AND 게이트(7 내지 12)와 OR 게이트(13)에 의해 동기 신호 검출이 이루어진다.

이상에서, 본 실시예에 있어서는, 상술한 동기 신호로 되는 데이타가 입력되었을 때, 1 클럭만큼의 동기 신호 검출 출력이 나오게 된다. 가령, 23T 와 21T의 조합인 동기 패턴의 경우에는 NRZI 화된 데이타의 “0”의 연결이 22 개와 20 개인 패턴으로 동기 신호를 검출하고, 또 가령 21T와 23T의 조합인 동기 패턴의 경우에는 NRZI 화된 데이타의 “0”의 연결이 20 개와 22 개인 패턴으로 동기 신호를 검출한다.

다음으로, 본 실시예의 복조 장치에 대해서 설명한다.

본 발명에 대한 실시예의 복조 장치는, 상술한 바와 같은 가변 길이 부호 데이타를 복호화하는 복호화 장치로서, 제11도에 도시되어 있는 바와 같이, 상술한 제1도의 구성으로 형성되는 동기 신호 검출기(22)와, 이 동기 신호 검출기(22)에서 검출된 동기 신호에 의거해 상기 가변 길이 부호 데이타의 블럭의 경계를 검출하는 타이밍 관리 회로(23)와, 상기 가변 길이 부호 데이타의 코드 길이를 검출하는 코드 길이 검출 회로(24)와, 상기 코드 길이 검출 회로(24)에서 검출된 코드 길이 데이타 및 상기 타이밍 관리 회로(23)의 출력 데이타에 의거해 가변 길이 부호화한 변조 테이블과 역변환을 행하는 복조 테이블에 따라서 N 비트 단위의 상기 가변 길이 부호 데이타를 M 비트 단위의 원 데이타에 복조하는 데이타 복조 회로(25)와, 상기 데이타 복조 회로(25)에 의해 복조된 원 데이타와 상기 타이밍 관리 회로(23)의 출력을 입력으로 하고 상기 원 데이타와 외부와의 매칭을 취하는 정합부로서의 외부 인터페이스(26)를 구비하여 형성되는 것이다.

이 제11도에 있어서, 상기 광 디스크 등의 기록 미디어에서 독출된 데이타가 입력 단자(21)에 공급되고, 상기 동기 신호 검출기(22)에서는 상기 공급된 데이타로부터 상술한 동기 신호를 검출한다. 이 동기 신호 검출기(22)로 검출된 동기 신호에 의거해서, 상기 타이밍 관리 회로(23)에서는 데이타 복조시의 타이밍 관리를 하기 위한 타이밍 신호를 발생시킨다.

또한, 상술한 바와 같은 가변 길이 부호에 있어서는, 데이타 복조일 때에 코드 길이를 검출할 필요가 있기 때문에, 이 코드 길이를 상기 코드 길이 검출 회로(24)에서 검출한다.

상기 코드 길이 검출 회로(24)로부터의 코드 길이 데이타와, 상기 타이밍 관리 회로(23)로부터의 타이밍 신호를 사용해서, 상기 데이타 복조 회로(25)에서는 상기 입력 단자 (21)에 공급된 데이타의 복조를 행한다. 이 데이타 복조 회로(25)에서 복조된 데이타는, 상기 타이밍 신호에 의거해서 동작하는 상기 외부 인터페이스(26)로 보내지고, 이 외부 인터페이스(26)에서 외부와의 매칭을 취하기 위한 처리가 행해진다. 가령, 이 외부 인터페이스(26)는, 상기 데이타 복조 회로(25)로부터의 10 비트 데이타를 8 비트 데이타로 변환해서 출력한다. 이 외부 인터페이스(26)로부터의 출력이 출력 단자(27)로부터 복조 데이타로서 추출된다.

또한, 본 실시예의 가변 길이 부호는, 가령 CD의 디스크에, 동화상 데이타를 기록하는 포맷에 사용되는 것이다.

상술한 바와 같이, 본 실시예에 의하면, CD의 기록 포맷과 같이 마진 비트를 갖지 않는 포맷으로서, 동기 신호로서 최대 자화 반전 간격 Tmax = 23T, 최소 자화 반전 간격 Tmin = 5T를 만족시키고, 또한 CD의 디스크에 동화상 데이타를 기록하는 포맷에 맞게 만들어져 있으며, 이 동기 신호로는 이 포맷의 구조상 절대로 나타나지 않는 데이타 열을 선택하고 있다. 이로 인하여, CD 포맷에 있어서 EFM의 동기 신호와 같은 조정은 필요치 않다.

또한, 본 실시예에서는 동기 신호로서 2 종류를 갖도록 하고, 각각 역할을 분담하도록 하고 있는데, 가령, 1개를 프레임 동기와 ECC 패리티의 동기에 사용하고, 또 1 개를 프레임 동기에만 사용하고 있다. 이와 같이, 동기 신호로 역할을 분담하면, 본 실시예와 같이 임의로 프레임 동기를 짧게 할 수가 있고, 그 결과, 복조 에러에 의한 데이타의 손실을 적게 할 수가 있다. 다시, 에러 정정 부호도 프레임의 길이에 제약되지 아니하므로, 그 구조에 자유도를 증가시킨다.

[발명의 효과]

이상의 설명에서도 명백한 바와 같이, 본 발명에 의하면, 2치 검출된 RF신호의 엣지 부분을 추출하여 펄스열로 하고, 추출된 각 엣지의 사이를 반전 간격으로 해서 반전 간격의 채널 클럭 T의 수를 카운트하고, 현재 카운트하고 있는 반전 간격의 하나 이전의 반전 간격의 채널 클럭 수치를 보유하고, 현재 카운트하고 있는 반전 간격의 채널 클럭 수치와 보유하고 있는 하나 이전의 채널 클럭 수치의 조합이 가변 길이 부호의 최대 자화 반전 간격 Tmax 와 Tmax - kT(k = 1 또는 2)의 조합으로 되어 있을 때에 동기 신호가 검출되었다고 판단하는 동기 신호 검출 방법과, 이것을 실현하는 동기 신호 검출기를 구축함으로써, 프레임 구조가 커진 경우라도, 동기 신호의 검출을 신속하게 할 수가 있고, 따라서 동기가 벗어난 때의 복구를 신속하게 할 수가 있게 된다.

또한, 이 동기 신호 검출기 및 동기 신호 검출 방법을 가변 길이 부호 데이타를 복호하는 복호화 장치에 적용하도록 함으로써, 효율적인 데이타 복호화가 가능하게 되어 있다.

Claims

동기 신호 검출기에 있어서, 2치 검출된 RF 신호의 엣지 부분을 추출하여 펄스열로 하는 엣지 검출 수단과, 상기 추출된 각 엣지 사이를 반전 간격으로 하여 상기 반전 간격의 채널 클럭 T의 수를 카운트하는 카운트 수단과, 현재 카운트하고 있는 상기 반전 간격의 하나 이전의 반전 간격의 채널 클럭 수치를 보유하는 래치 수단과, 상기 카운트 수단과 상기 래치 수단의 상기 채널 클럭 수치의 조합이 가변 길이 부호의 최대 자화 반전 간격 Tmax와 Tmax - kT(k = 1 또는 2)의 조합으로 되어 있을때의 동기 신호가 검출되었다고 판정하는 동기 판정 수단을 포함하고 있는 것을 특징으로 하는 동기 신호 검출기.
제1항에 있어서, 상기 동기 판정 수단은, 상기 카운트 수단과 상기 래치 수단의 상기 채널 클럭 수치의 조합이 23T와 21T, 또는 23T 와 22T의 조합으로 되어 있을 때에 동기 신호가 검출되었다고 판정하는 것을 특징으로 하는 동기 신호 검출기.
제1항에 있어서, 상기 동기 판정 수단은, 프레임 동기 신호와 에러 정정용의 동기 신호 패턴을 별도로 설정하고 있는 것을 특징으로 하는 동기 신호 검출기.
제3항에 있어서, 상기 프레임 동기 신호와 에러 정정용의 동기 신호의 패턴에 각각 말미 조정용의 마진 비트를 부가하는 것을 특징으로 하는 동기 신호 검출기.
가변 길이 부호 데이타를 복호화하는 복호화 장치에 있어서, 2치 검출된 RF 신호의 엣지 부분을 추출하여 펄스열로 하는 엣지 검출 수단과, 상기 추출된 각 엣지 사이를 반전 간격으로 하여 상기 반전 간격의 채널 클럭 T의 수를 카운트하는 카운트 수단과, 현재 카운트하고 있는 상기 반전 간격의 하나 이전의 반전 간격의 채널 클럭 수치를 보유하는 래치 수단과, 상기 카운트 수단과 상기 래치 수단의 상기 채널 클럭 수치의 조합이 가변 길이 부호의 최대 자화 반전 간격 Tmax 와 Tmax - kT(k=1 또는 2)의 조합으로 되어 있을 때에 동기 신호가 검출되었다고 판정하는 동기 판정 수단을 구비하여 이루어진 동기 신호 검출기와, 검출된 동기 신호에 의거해 상기 가변 길이 부호 데이타의 블럭의 경계를 검출하는 타이밍 관리부와 상기 가변 길이 부호 데이타의 코드 길이를 검출하는 코드 길이 검출부와, 상기 검출된 코드 길이 데이타 및 상기 타이밍 관리부의 출력 데이타에 의거해, 가변 길이 부호화한 변조 테이블과는 역변환을 행하는 복조 테이블에 따라서 N 비트 단위의 상기 가변 길이 부호 데이타를 M 비트 단위의 원 데이타에 복조하는 데이타 복조부와, 상기 복조된 원 데이타와 상기 타이밍 관리부의 출력을 입력으로 하고 상기 원 데이타와 외부와의 매칭을 하는 정합부를 포함하고 있는 것을 특징으로 하는 복호화 장치.
동기 신호 검출 방법에 있어서, 2치 검출된 RF 신호의 엣지 부분을 추출하여 펄스열로 하는 단계와, 상기 추출된 각 엣지 사이를 반전 간격으로 하여 상기 반전 간격의 채널 클럭 T의 수를 카운트하는 단계와, 현재 카운트하고 있는 상기 반전 간격의 하나 이전의 반전 간격의 채널 클럭 수치를 보유하는 단계와, 상기 현재 카운트하고 있는 반전 간격의 채널 클럭 수치와 상기 보유하고 있는 하나 전의 채널 클럭 수치의 조합이 가변 길이 부호의 최대 자화 반전 간격 Tmax와 Tmax - kT(k=1 또는 2)의 조합으로 되어 있을 때에 동기 신호가 검출되었다고 판단하는 단계를 포함하고 있는 것을 특징으로 하는 동기 신호 검출 방법.
제6항에 있어서, 상기 현재 카운트하고 반전 간격의 채널 클럭 수치와 상기 보유하고 있는 하나 전의 채널 클럭 수치의 조합이, 23T 와 21T, 또는 23T 와 22T의 조합으로 되어 있는 경우에 동기 신호가 검출되었다고 판정하는 것을 특징으로 하는 동기 신호 검출 방법.
제6항 또는 제7항에 있어서, 프레임 동기 신호와 에러 정정용의 동기 신호의 패턴을 별도로 설정하여 동기 검출을 행하는 것을 특징으로 하는 동기 신호 검출 방법.
제8항에 있어서, 상기 프레임 동기 신호와 에러 정정용의 동기 신호의 패턴에 각각 말미 조정용의 마진 비트를 부가하는 것을 특징으로 하는 동기 신호 검출 방법.