KR100202098B1 - 2진 신호 평가 회로 - Google Patents

Abstract

1. 본 발명은 2진 신호 전송 방법에 관한 것이다.

2.1 이러한 작업은 데이터 워드로부터 다음 데이터 워드로 에러의 전파를 방지하고 신호의 극성을 유지하도록 하는 것이다.

2.2 시간 세그먼트는, 특징 신호가 전송되는 신호에 제공되며 상기 특징 신호는 2진 신호의 극성을 결정하도록 한다.

2.3 특히, 디지털 오디오 또는 비디오 신호용 레코더에서 신호 처리에 사용된다.

Description

2진신호 평가회로

본 발명은 2진신호의 극성을 결정하는 특성신호가 2진신호와 함게 전송되는 2진신호 평가회로에 관한 것이다.

이와 같은 방법은 예를 들면 CD 디스크상에 신호를 기록하는데, 사용되거나 또는 DAT 오디오 레코더에 사용된다. CD, R-DAT, DVS, DVT와 같은 디지털 신호의 기록을 위하여 NRZI(Non-Return-to-Zero Inverted recording) 신호를 기록하는 것이 일반적이다. NRZI 신호의 논리 1은 레벨 변환이라는 특징을 갖는다. 그것에 의해, 전송된 정보는 신호극성에 의존한다. 이것은 NRZI 기록방식의 실제적인 이점이다. 소위 m/n 변조는 상술한 기록방식에서 사용된다. 그에 따라, 모든 m-비트 데이터 워드는 하나 이상의 n-비트 코드워드에 할당되며, 여기서 n은 m보다 크다. CD에서, 8비트 데이터 워드는 14비트 코드워드로 할당된다. 코드화된 신호를 합성할 때(모을 때), 세 개의 보조(보충)비트는 실행길이와 DC 상태를 유지하기 위해 두 개의 코드워드 사이에 항상 삽입되며, 각각의 8 데이터 비트상에는 코드화된 신호에 17비트가 있게 된다.

계획에 의해 고정된 m/n 코드는 에러 전파가 방지되는 이점을 갖는다. 이러한 이점은 보조비트가 개별 코드워드 사이에 배열되므로 NRZI 시호가 기록된다해도 CD로 인해 유지된다. 전술한 다른 기록방식에서 8/10변조는 코드워드 사이의 보조비트없이 사용된다. 그러나, 여분의 비트가 코드워드 사이에 삽입되지 않으면 NRZI 변환은 더 이상 에러 전파가 방지되지 않는 신호를 가져온다. 재생된 신호에 있어서, NRZI에서 기록된 코드워드의 마지막 비트가 교란되면, 계속되는 코드워드의 제 1비트가 NRZSO로 코드워드의 재변환시에 반전된다. 결국, 8/10 변조에서 두 개의 오류 바이트가 스캐닝(scanning)된 신호중 하나의 오류 비트의 결과로서 복조된 신호내에 나타난다. 8/10 변조에서, 이러한 에러 전파는 전체 비트 에러중 약 10%로 나타난다. 이러한 이유로, m/n 변조는 여분의 비트가 코드워드 사이에서 사용되지 않는 한 NRZI 변환없이 사용되어야 한다.

본 발명의 목적은 하나의 코드워드에서 다음 코드워드로 에러 전파를 방지한 것이지만 NRZI 변환에 의해 주어진 극성 비의존성의 이점을 갖는다.

상기 목적은 레벨 변이를 평가함으로써 특성신호의 일시적 위치가 2진신호의 극성에 상관없이 인식되고, 소정의 값을 가지며, 상기 특성신호와 함께 전송되는 어떤 비트의 샘플링 시간은 실제 신호 극성의 결정을 위해 상기 일시적 위치로부터 유도되며, 상기 비트의 값은 샘플링에 의해 결정되는 본 발명의 특징에 의해 달성된다. 상기 목적의 다른 해결방안과 아울러 본 발명의 또 다른 이점은 중속항에 기재되어 있다.

신호 극성의 결정후에, 전송된 신호가 교정극성으로 복조기 입력에 항상 공급되는 것은 배타적 OR(EXOR) 게이트에 의해 확실하게 행해질 수 있다.

신호의 극성 의존을 방지하기 위한 또 다른 가능성은 m/n 코드 대신 m/(n-1)코드를 사용하고 코드워드 사이에 보조비트를 삽입하는 것에 있다. 이 코드는 NRZI 신호로서 기록될 수 있으며, 에러 전파의 위험이 없이 NRZ에 따라 다시 복조될 수 있다.

이하, 도면을 참조로 한 일실시예를 통해 본 발명을 설명한다.

제1도는 R-DAT 데이터 전송으로부터 두 개의 바이트 에러가 어떻게 하나의 비트 에러에 의해 발생되는가를 나타내는 도면이며,

제2도는 NRZ 신호의 극성교정을 위한 회로도이며, 이 회로는 동기신호의 검출을 위해 동시에 사용된다.

제3도는 제2도에 따른 회로를 설명하기 위한 신호의 진행도이다.

제2도에 따른 회로의 입력에는 규정되지 않은 극성 및 결합된 비트 타이밍을 갖는 NRZ 신호가 공급된다. 상기 NRZ 신호는 유입신호내에서 또는 나머지 신호 위로 분산되는, 고정된 비트 패턴 SW를 포함하며, 이러한 비트 패턴으로부터 교정신호 극성이 인식될 수 있다. 이러한 패턴은 블록 동기화를 위해서 동시에 사용될 수 있다.

먼저, 그 경로가 입력신호의 극성에 의존하지 않는 전압 B는 D-플립 플롭(1)과 EXOR 게이트(2)에 의해 상기 회로에서 얻을 수 있다. 그것으로, 신호 극성의 결정을 시작하는 비트 패턴은 극성 자체에 상관없이 인식될 수 있다. 이 패턴 SW는 게이트(2)의 출력에서 9비트(신호B) 또는 10비트로 구성된다. S/P 컨버터(3) 및 비교기(4)는 패턴의 검출을 위해 사용된다. 비교기의 출력은 패턴 B의 마지막 비트가 S/P 변환기로 판독되자마자 하나의 비트(신호 S) 지속시간에 대하여 하이(H)로 설정된다. 이 시간은 출력 A에서 패턴 SW의 마지막 비트와 일치한다. 이 비트의 값은 플립플롭(6)에 저장되며(신호 C), EXOR 게이트(7)로 NRZ 신호의 교정 극성을 설정한다.

제3도에 도시된 신호는 이미 교정 극성을 갖는 하나의 입력의 경우에 유효하다.

Claims (5)

1. 2진신호와 함께 2진신호의 극성을 결정하는 특성신호가 전송되는 2진신호 평가회로에 있어서, 레벨변이를 평가함으로써 상기 특성신호(SW)의 일시적 위치는 2진신호의 극성과 상관없이 인식되며, 소정의 값을 가지며 상기 특성신호와 함께 전송되는 어떤 비트의 샘플링시간은 실제 신호극성의 결정을 위해 상기 일시적 위치로부터 유도되며, 상기 비트의 값은 샘플링에 의해 결정되는 것을 특징으로 하는 2진신호 평가회로.
2. 제1항에 있어서, 상기 특성신호용 시간 윈도우를 사용함으로써, 상기 특성신호를 가장하는 비트 패턴을 통해 오류 평가가 방지되는 것을 특징으로 하는 2진신호 평가회로.
3. 제1항에 있어서, 에러 검출회로에 의해 확인되는 교정 극성을 설정한 후에, 극성 설정은 새로운 신호 세그먼트까지 변화될 수 없는 것을 특징으로 하는 2진신호 평가회로.
4. 제1, 2 또는 3항에 있어서, 상기 회로는 동기신호의 검출을 위한 회로와 결합하는 것을 특징으로 하는 2진신호 평가회로.
5. 제1, 2 또는 3항에 있어서, 2진신호의 극성 설정은 EXOR 게이트(7)에 의해 실행되는 것을 특징으로 하는 2진신호 평가회로.