JPS60113366A - 情報変換方式 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 産業上の利用分野 この発明は情報変換方式、特にディジタル信号を記録又
は伝送する際に、その記録系又は伝送系に適した信号に
変換する場合等に用いて好適な情報変換方式に関する。

背景技術とその問題点 例えば音声信号をＰＣＭ化し、回転ヘッドを用いてガー
トバンドを形成しない状態で磁気記録を行うような装置
では、磁気記録の微分出力特性や隣接トラックからの低
域クロノ、トークに加えてロークリトランスにより低域
成分が遮断されるので、低域の忠実な再生ができない問
題がある。

従って、このような記録再生周波数帯域が狭く、低域成
分が少ないことを要求される装置では、低域成分や直流
成分の領域に周波数スペクトル成分の少ない変調方式に
より記録信号を変調することが有効であり、いわゆるＮ
ＲＺＩと呼ばれる変調方式もその一例である。これはデ
ータ信号中の“１”で信号を反転させ、“０”で反転さ
せないようにするものである。

ところが、このＮＲＺＩの変調方式において、″ｏ゛が
連続すると、その間変調信号は反転されなくなり、周波
数が低下して、直流成分や低域成分が増大する不都合が
ある。

そこでＰＣＭによる情報を任意数のピッ１−ずつに分解
し、そのそれぞれをより多数のビットに変換して、“０
”が多数連続しないようにすることが行われている。

斯る情報変換方式として１、本願出願人は先に以下のよ
うなものを提案した。

この方式においては、８ビツト（Ｂｌ、Ｂ２゜Ｂ３．Ｂ
４．Ｂ５．Ｂｓ、Ｂｔ、Ｂｅ）の情報を１０ビツト　（
Ｐｉ、Ｐ２．Ｐｉ、Ｐ４．Ｐ６．Ｐｓ。

ｐ、、Ｐｓ　、Ｐｓ　、Ｐｒｏ）に変換する場合で、８
ビツト（Ｂｘ〜Ｂｅ）の情報が取り得る形態は２”＝２
５６通りである。

一方ｌＯピッ）　（ＰＩ〜Ｐ＋ｏ）については、まず直
流成分を除去するためにはＮＲＺＩ変調後の信号で１０
ビツト中の５ビツトが正（１）　、５ビツトが負（０）
となればよい。なおＴｍａｘ　（最大反転幅）／Ｔｗｉ
ｎ　（最小反転幅）＝４とするためＮＲＺＩ表現で“０
”の連続する数が３１１Ｍ以ト、即ら変調後の信号で同
じレベルの連続が４ビット以下となることを条件とする
。

このような条件を考えた上で、さらにＮＲＺＩ表現で、
最初または最後の“０”の数が、０個、１個、２個、３
個の場合に分類して、それぞれの場合の組合わせの数は
次の表１のようになる。

表１ この表１から、１０ビツトパタ一ン同士の接続の部分す
なわち境界の部分でも０”の連続が３１１＆１以下とな
るようにできるものは、例えば最初の“０”の数が２個
以下で最後の“０″の数が１１園以下の場合である。と
ころがこの場合に組合せの数は、 ６９＋　３４＋　４０＋　２０＋　２０＋　１０＝　１
９３通りしかない。これでは８ビツト　２５６の組合せ
の数に満たず、他の選び方ではその数はさらに少なくな
る。

そこで直流成分Ｏ以外の組合せについて検討する。すな
わち例えば最後の“０”の数が１個以下とした場合に、
最初の“０″の数と直流の蓄積量による組合せの数は次
の表２のようになる。

表２ この表２より、直流の蓄積が−２の組合わせの数は、 ５２＋　４３＋　３０＝　１２５ 通り、直流の蓄積が＋２の組合わせの数は、１００＋４
０＋１１＝　１５１ 通りあることがわかる。

ここで直流の蔚積優については、例えば第１図に示すよ
うに前の組合せの最後が負（０）で終った場合である。

従って前の組合せの最後がｉＥ　（１）で終っている場
合には正負の符号は逆転する。また例えば先頭ビットが
“０”の組合ゼについ゛（、ごの先頭ビットを“１”に
変換すると、直流の蓄積量は第２１Ｕ＋にボずように符
号が逆転する。

また、変調波の低域スペクトルは、直流の蓄積が０の組
合わせより、直流の蓄積が＋２．−２の組合わせを交互
に使った組合わせが多い程少なくなる傾向を示し、従っ
°Ｃ，直流の蓄積が＋２と−２の一対の組合わせ１２５
通りを用い、史に８ビツト　２５６通りの組合わせに対
して残り　１３１通りに直流の蓄積が０の組合わせを用
い、８ビット２５６通りの組合わせと１対１で対応させ
て選ぶようにする。

もっとも、直流の蓄積が＋２と−２の一対の組合わせと
して、先頭ビットを変えるだけで直流の蓄積をコントロ
ールできるように（一対の組合わせの２ビツト目以降を
同一の符号として）対を選ぶようにしてもよく、そこで
例えば表２の内の直流の蓄積量が＋２．−２で、先頭ビ
ットが“０″の組合せ ４０＋　１１＋４３＋３０＝　１２４ 通りの組合せを利用し、この１２４通りと、直流の蓄積
が０の、この場合１３２通りとを、８ビット２５６通り
の組合わせと１対ｌで対応させるようにしてもよい、そ
して直流の蓄積が±２の組合わせが現われる度に、直流
の蓄積量が正、負交互になるように先頭ビットを変換す
る。

すなわち第３図に示すように、直流の蓄積が±２の組合
わせが現われたとき、その２ビツト目からの反転回数Ｐ
（°１”の数）を計数し、次の直流の蓄積が±２の組合
わせが現われるまでに、反転回数が偶数なら第３図Ａに
示すように先頭ビット（矢印）を“１”に変換し、奇数
なら第３図Ｂに示すように０”のままとする。

これによって±２の直流の蓄積が生じても、次の直流の
治積が±２の組合わせでこれが相殺され、どのような組
合わせの連続でも直流成分が０になる。

ところで、１ビツト毎の直流の蓄積値は、一般に評価法
の１つである［）　Ｓ　Ｖ　（Ｄｉｇｉｔａｌ　Ｓｕｍ
Ｖａｒｌａｔｌｏｎ　）と呼ばれており、例えば第４図
Ａに示すような、１０ビツトパターンから成る直流の麹
積が０の組合わせを考えると、この組合わせのＤＳＶの
推移は、鰻初をＤＳＶ＝１とした場合、第４１ＵＩ　Ｂ
に実線で示すような変化をする。

このＤＳＶはその最大値と最小値の幅が小さい方が直流
的なかたよりが少なく、低域成分は少なくなる。また、
評価法の１つとして、ＤＳＶの分散（Ｄ　Ｓ　Ｖ　Ｖａ
ｒｉａｎｃｅ）と五うパラメータがあり、これは各ビッ
ト毎のＤＳＶ値の２乗平均でめられる。この値は小さい
程好ましいとされる。なお、ＤＳＶ＝０のレベルは、各
ビットのＤＳＶ値の平均値として定義されるが、組合わ
せ（符号語）をＮＲＺＩ変調した波形１７）ＤＳＶに付
１．ＮＹは、Ｄ　Ｓ　Ｖ　ＩＩＩａｘ＝　−Ｄ　Ｓ　Ｖ
　ｗｉｎとなり、従って、この場合各組合わせの境界に
おけるＤＳＶを＋１または−１にして、Ｄ　Ｓ　Ｖ　ｗ
ａｘとＤ　Ｓ　Ｖ　ｗｉｎの中間値をＤＳＶ＝０と定義
すればよい。

そこで、このＤＳＶの分散の評価法で、上述の変換方式
を考察して見ると、例えば、第４図Ａの如き組合わせは
、ＤＳＶ−＋１から始めると、そのＤＳＶの推移は、上
述の如く第４図Ｂの実線に沿って変化するが、この時の
分散は１．７となる。

一方、ＤＳＶ＝−１から始めると、そのＤＳＶの推移は
第４図Ｂに破線でボずように変化して、この時の分散は
６．９となる。つまり、同一のビットパターンの組合わ
せでも、最初のＤＳＶの設定の仕方により、直流的な性
質は異なり、特にこの場合、ＤＳＶ＝−１から始めると
、その分散が大きくなり、好ましくない。

第５ＩｙＪは上述の変換方式に従って変換を行う装置の
一例である。同図において、＋１１は入力端子、（２）
は人力用８ビツトシフトレジスタ、（３）は例えばプロ
グラマブル・ロジック・プレイ（ＰＬＡ）を用いた変換
ロジックであって、入力端子（１１に供給される情報が
クロック端子（４）にデータビットレートで印加される
パルスにより８ビツトずつ、シフトＬｚジスタ（２）の
中を転送され、８ビツト（Ｂｌ〜Ｂｓ）の情報が変換ロ
ジック（３）に供給される。

（５）は先頭ピッＩ・が可変であるか、固定であるか、
すなわち、この場合直流の蓄積が０の組合わせか直流の
蓄積が±２の組合わせかを判別するための判別回路であ
って、例えばイクスクルーシブオア（以下、ＥＯＲと称
する）回路（５ａ）　〜（５ｃ）とイクスクルーシブノ
ア（以下、ＥＮＯＲと称する）回路（５ｄ）から成り、
変換ロジック（３）の出力の偶数番目のピントのｓｏｄ
加算をこれ等の回路（５ａ）〜（５ｄ）で行い、つまり
偶数番目のビットの０の数が偶数か奇数か検出し、Ｏ（
偶数）ならば、これを直流の蓄積が±２の組合わせと判
断し、判別回路（５）の出力側、すなわちＥＮＯＲ回路
（５ｄ）の出力側にハイレベル“ｌ”を発生ずる。すな
わち、判別回路（５）は変換ロジック（３）の出力の偶
数番目のビット出力の全てのＥＯＲを採る。ここで偶数
ビットが１のときはこの部分で反転が行われることにな
リ、このビットと直前のビットとの直流の蓄積は０にな
る。これに対して０のときは±２の直流の蓄積が存在す
る。さらに０が２個の場合、直流の蓄積はＯか＋４、同
様に３個の場合は±２か＋６となる。すなわちＯの数が
偶数なら直流の蓄積は０、＋４、＋８・・・奇数なら±
２、＋６、＋１０・・・となる。一方１０ビットの全体
の直流の蓄積はＯか−２に限定されている。従って上述
の偶数番目のビットの０の数が偶数か奇数かを検出する
ことにより、直流の蓄積が０か±２かを判別することが
できる。

この判別回路（５）の出力はアンド回路（６）の一方の
入力端に供給され、アンド回路（６）の他方の入力端に
は、シフトレジスタ（７）の出力側に設けられて各組合
わせの直流の蓄積値（ＤＳＶ）を検出するための検出回
路（８）からの出力が供給される。この検出回路（８）
は前の組合ねセまでの直流の蓄積値ＤＳＶ’が例えば−
１ならばハイレベルの出力をアンド回路（６）の入力側
に供給する。

アンド回路（６）の出力は先頭ビットを反転するための
ＥＯＲ１路（１１）の一方の入力端に供給され、このＥ
ＯＲ回路（ＩＩ）の他方の入力端には、変換ロジック（
３）からのｌＯビットの先頭ビット　（Ｐｔ）が供給さ
れる。従って、先頭ピッｌ−（Ｐ□）は、アンド回路（
６）の出力が“０”の時は反転されることなくそのまま
シフトレジスタ（７）にｆ共給され“１”の時は反転さ
れてシフトレジスタ（７）に供給される。

さらに第５図において、ＥＯＲＩＩｌ！回路（９）とＤ
型フリップフロップ回路０（１１とでＮＩＩＺＩ変調回
路が構成される。

また検出回路（８）はアップダウンカウンタ（８ａ）を
有し、このカウンタ（８ａ）は％の周波数のクロックで
駆動され、偶数番目のビットのみが計数される。またＥ
ＯＲ１路（９）の出力にてアンプダウンが制御される。

これによって直流の蓄積値が検出される。なおりウンタ
（８ａ）の出力は當に２ピント遅れるので、値を最後の
２ビツトで補正するようにＥＯＲ回路（８ｂ）、（８ｃ
）が設けられる。

また検出回路（８）において、アンド回路（８ｄ）、（
８ｅ）及びノア回路（８ｆ）は直流の蓄積値ＤＳＶを−
ｌ又は＋１に初期設定する回路で、Ｎｌ？ＺＩ変調波の
ＤＳＶを１ビツト又は２ビツト毎にカウンタ（８ａ）で
カウントしていると、ＤＳＶの状態は、ＤＳＶの範囲で
例えばＩＤ５ＶＩ≦３とすると、−３、−２、−１，０
、＋１．＋２、＋３と沢山存在するので、アンド回路（
８ｄ）、（８ｅ）及びノア回路（８ｆ）により、最初Ｄ
ＳＶを−１か又は＋１に設定してやるようにしている。

これによって曲流の蓄積値の正負が検出され、この信号
と判別回路（５）からの信号とがアンド回路（６）に供
給されて出力の先頭ビットの反転制御信号が形成される
。

なお、変換ロジック（３）の出力は直流の蓄積がＯの組
合わせか、直流の蓄積が±２の組合わせのものはいずれ
かに統一して出力するように成し、因みに直流の蓄積が
−２に統一した出力とした場合、変換された組合わせが
直流の両種−２で、ＤＳＶ’が−１から初まる時には、
その先頭ビットをＥＯＲ回路（１１）で反転（この時ア
ンド回路（６）の出力はハイレベル）し、直流の蓄積が
＋２の組合わせとして出力するようにする。なお、直流
の治績がＯの組合わせは、判別回路（５）の出力がロー
レベルで、アンド回路（６）の出力もローレベルである
ので、ＥＯＲ回路（１１）でその先頭ビットを反転させ
ることなく出力される。

また、クロック端子（４）にデータビットレートで供給
されるパルスのタイミングがタイミング検出回Ｖ８（１
２）で検出され、このタイミング信号がデータ８ビツト
毎にシフトレジスタ（７）のロード錨１子ＬＤに供給さ
れる。

そして、上述の如り１０ビ・ノドに変換されシフｌ−レ
ジスタ（７）にとり込まれた内容は、クロック端子〈１
３）より供給される人力信号のクロックの５／４倍の周
波数のクロック信号により、順次読み出される。この読
み出された信号がＥ　ＯＲ！１ｄｌｌ（Ｑｌ及びフリッ
プフロップ回路０ωより成るＮＩ’ｌＺＩ変閑回Ｉ／８
でＮＲＺＩ変調されて出力端子（１４）に取り出される
。

ところで、上述の如く変換ロジック（３）又は（２５）
にＰＬＡを用いた回路構成の場合、直流のｆ！１幀が０
の組合わせと、直流の飴積が±２の組合わせとを判別す
る回路等が必要になるので回路構成が複雑となる。この
ことは、変換ロジックにＲＯＭを用いると何の問題もな
いが、しかしこのＲＯＭは回路構成が大きくなり、ＩＣ
化する時にそのパターン面積が大きくなると共に消費電
力も大となる等の不都合がある。また、上述したＤＳＶ
の分散を小さくするために、直流の蓄積がＯの組合わせ
も、出来る限り多くを２つの組合わせを一対としてそれ
までのＤＳＶが＋１か−ｌでより分散の小さな方を使用
すればよいが、それでは同じ直流の笛積がＯの糾合わせ
でも、先頭ビットを可変する２つの組合わせ一対のもの
と、そうでないものとの判別を行う回路が必要になり、
その回路構成は更に複雑化して来る。

更に、２つの組合わせの一対を２ビツト目以降が等しい
ものに限定セす、ＤＳＶの分散の小さいものから選択し
てゆけば、更に、ＤＳＶの分散は小さくはできるが、回
路構成は増々複雑なものとなる。

そこで、この判別回路を使用しない変換方式が考えられ
る。

この変換方式では、直流の蓄積が０の組合わせも、直流
の蓄積が＋２の組合わせと同様に、全てその先頭ビット
を変換して使用する方法である。

そのためには、先頭ビットを反転しても、やはり組合わ
せとなっているものが２Ｘ２＠ｆｌ＆ｌ、ずなわち８／
ｌＯ変換の場合２　Ｘ　２５６１ｖＡなくてはならない
。

そごで、ここでは、Ｔｍａｘ　＝５Ｔ’　（Ｔ’　＝Ｔ
ｍｉｎ＝Ｔｗ　（検出ウィンドウの幅））としている。

すると、使用できる組合わせは、５１２通りか、それ以
上存在する。

次の表３はＴｍａｘ＝５Ｔ’　を満足する１０ビツトの
情報の組合わせの数を示したもので、こごでＴｍａｘ　
＝　５　Ｔ’　とするためＮＲＺＩ表現で“０°°の連
続する数が４ｆｌ＆ｌ以下、すなわち変調後の信号で同
じレベルの連続が５ビツト以゛トとなることを条件とし
°Ｃいるので、先頭ビットは”０”２個まで、後端も“
０″２個までとしている。

なお、上記表３において、先頭が”１００・・・”のも
のは、先頭ビットを反転すると“０００・・・”となり
、先頭にθ″が３個存在し、各組合わせの境界で“０”
の連続が４ｆｌｌｄを越えるものが発生するおそれがあ
り、この変換方式では使用できない。そこで、この等の
組合わせ５５（３＋１８＋３４）通りを除くと、丁度５
１２通りと２”＝２５６×２倍存在する。

従って、にれより互いに先頭ビットの異なった対を成す
２５６通りを８ビツト情報の２５６通りと対応して作る
ことができる。因みに、表３では、直流の蓄積が０で互
いに先頭ビットの異なった対を成す組合わせは１０２通
り、直流の蔚槓が＋２で互いに先頭ビットの異なった対
を成す組合わせは１５４通りである。

そして、変換に際しては、これ等の対を成す組合わせを
、ＤＳＶ＝＋１又は−１のどちらで初めたらＤＳＶの分
散が小さくなるかで選択するようにする。なお、第４図
に関連し°ζ上述したように、直流の蓄積が−２のとき
は、Ｄ　Ｓ　Ｖ　＝　＋１から、直流の蓄積が＋２の時
はＤＳＶ＝−１から初めるものとする。

次の表４は、上記表３に基づいて選んだ２５６通り組合
わせ（コード）の−例を示すもので、ここではデータと
は対応させてない−この表４は、対を成す２つの組合わ
せの選択法として、例えば先頭ビットのコントロールの
めで行う場合である。

また、この表４において、Ｑ′は変換した前のコード（
組合わせ）までの直流蓄積情報（それまでのＤＳＶ相当
−ＤＳＶ’　）　、ＤＶはＤＳＶ（７）分散、Ｐは各コ
ードにおりる反転回数（偶数０．奇数１）、儲はいま変
換したコードまでの直流蓄積情報（いま変換したコード
までのＤＳＶ相当）である、なお、上述の第５図例でこ
の表４を用いる場合、直流の蓄積が０の階１から１０２
の一対のコードが個別に使用される。

表４ 七−５υ１１１０１１υｌυυＺ１；ＩＩυ−１１１１
１１１１１１１１１１Ｌｌｔ１．１１−１皓　（１１１
１１１＋１１１１　１１　’２　１Ｒｎ　−１１１１１
０１１１１１０２１３１−１１０６１１０Ｕ１０ＵｔＸ
）ｌ　２　３　６　ｔ）　ｌ　ＵＩＯＬＩＩＵＵＩＪＩ
ＪＩ　−Ｚ　；ｉ　６　１　１＋（Ｙ７　１１（１１１
１１１［１１９２１７１−１（１１（ＩＩＩＩＩＩＩＹ
Ｉ　−９，２１７０−１１４６１１１００１０１１１２
２Ｕ　ｌ　−Ｉ　ＵＩＩＩＪＵＩＵＩＩＩ　−２Ｚ　！
ｌ　（１−１＋４７　１１１００１０１（１１２２１３
０１０１１００１０１０１−２２１３１１１８ｂ１０１
１００１１３１１　２　３　２Ｆ）　０　１　００１１
００１０１１　−Ｚ　３　Ｔｈ　ｌ　ｌ第６図は、この
変換方式に従って変換を行う装置の一例である。なお、
開園において、第５図と対応する部分には同一符号を付
し、その詳細説明は省略する。

こ−では変換の際全ての組合せの先頭ビットを可変する
ため、先頭ビットが可変であるか固定であるかを判別す
る回路、つまり第５図における直流の蓄積が０の組合せ
（先頭ビット固定）と直流の蓄積が＋２の組合せ（先頭
ビット可変）を判別する判別回路（５）等が不要である
。

そこで、こ−では、直流の蓄積値（Ｄ　Ｓ　Ｖ）を検出
する検出回路（８）の出力を直接ＥＯＲ回路（１１）の
一方の入力端に供給するようにする。その他の構成は第
５図間様である。

また、変換ロジック（３）の出力は、それまでのＤＳＶ
’が−１又は＋１の時の組合せとなるような先頭ビット
のもので統一して出力するようにする。従って、例えば
ＤＳＶ’　−→−１に統一したとすると、変換された組
合せが、ＤＳＶ’が−１で初まる時に、検出回路（８１
のハイレベルの出力をＥＯＲ１路（１１）に供給してそ
の先頭ビットを反転してシフトレジスタ（７）に供給し
てやればよい。

そし′ζ、このシフトレジスタ（７）の内容は、上述同
様にクロック端子（１３）からのクロック信号により続
み出され、ＥＯＲ回路（９）を介してフリップフロップ
回路００１供給され、ＮＲＺＩ変劇された信号として出
力端子（１４）に取り出される。

このようにして、第５図の如き判別回路（５）（及びア
ンド回路（６））を用いることなく８／１ｏ変換を行う
ことができる。

ところが、上述の如き従来回路の場合、各組合わせたＮ
ＲＺＩ変調した波形を用いてその直流の泊積値をカウン
トするようにしているので、直流の蓄積値を検出するた
めの検出回路（８）の構成が複雑になり、コスト的にも
晶価になる等の不都合がある。

発明の目的 この発明は斯る点に鑑み°ζなされたもので、簡単の構
成で低域成分を軽減することができる情報変換方式を提
供するものである。

発明の概要 上述の如く前の組合わせの終りまでの直流の蓄積値によ
ってＤｃ−±２の組合わせは、Ｄ　Ｃ＝　’＋　２を計
算しなければならないが、従来は、この計算を、上述の
如く各組合わせをＮＲＺＩ変調した波形を利用し゛ζ直
流の蓄積値をカウントしていた。ところが、この発明で
は、この部分も組合わせの奇数番目のビットの偶奇パリ
ティを調べるだけでＮＲＺＩ変調波形を用いることなく
めることができるものである。

そのために、この発明では、ｍビットの情報をｍよりも
大なるｎビットの情報に変換するに当り、」二記ｎビッ
トの情報は、ＮＲＺＩ変調後の信号において、同じレベ
ルの連続が所定ビット７２２下となるようにすると共に
、上記ｎビット中の直流の蓄積を少なくとも±２以下に
コントロール可能な組合わせとし、上記ｍビットの情報
が上記条件で選ばれた組合わせと１対１で対応されると
共に、上記組合わせが用いられるとき膝組合わせの奇数
番目のビットに基づくパリティ出力により現在の組合わ
せの最後における直流の蓄積値が上記現在の組合わせの
変換に使用したそれまでの組合わせの直流の蓄積値と同
じであるか否かを検出し、次の組合わせの変換のための
直流の蓄積値情報とするように構成することにより、簡
単な構成で低域成分の少ない情報変換が可能となる。

実施例 以下、この発明の一実施例を第７図及び第８図に基づい
て詳しく説明する。

第７図はこの発明の第１実施例を不ずもので、本実施例
では、上記表２に基づ＜　Ｔ　ｍａｘ　＝　４　Ｔ’の
変換例、すなわち」一連の第５図の回路例に対応するも
ので、従っ′乙第７図におい′で、第５図と対応する部
分には同一符号を付し、その詳細な説明は省略する。

上述の如＜　Ｔｍａｘ　＝　４７’の場合、直流の蓄積
が０　（固定）と、±２（ｏｒ変）の組合わせが存在す
るので、両者を判別する必要があるが、そこで本実施例
でもこの判別回路は、第５図で使用したものと同様の判
別回路（５）を使用する。なお、この場合フリップフロ
ップ回路０Φとし′ζは、例えばＴ型フリップフロップ
回路が使用される。

さて、この発明では、次の組合ゎ−Ｕのために、現在の
組合わせの直流の蓄積値を計算するのに、組合わせの奇
数番目のビット偶奇のパリティを調べるだけでＮＲＺＩ
変調波形を用いることなくめることができることに付い
て説明する。

上述の如く直流の蓄積が０か±２の判別は、その組合わ
せの偶数ビットに着目し、“０”の数が偶数なら直流の
蓄積がＯ（ＤＣ＝Ｏ）　、奇数なら直流の蓄積が±２　
（ＤＣ＝±２）としたが、こ＼で、この判別情報をＰａ
とし、Ｐｅ＝Ｏなら直流の蓄積が０．Ｐｅ＝１なら直流
の蓄積が±２とする。すると、上述の如く変換ロジック
（３）がそれまでの直流の蓄積値ＤＳＶ’　＝＋１の時
の組合わせを出力するものとすれば、Ｐｅ＝１の時は直
流の蓄積が−２の組合わせと限定してよい。そこで、Ｐ
ｅ＝１でＤＳＶ’＝−１の時は組合わせの先頭ビットを
反転し、直流の蓄積が＋２の組合わせとしてやる。

次に必要な反転をすませたｎビット、すなわちこの場合
１０ビツトの組合わせから、次の組合わせのために直流
の蓄積値をめる。こ＼でｎビットの組合わせの偶奇のパ
リティをＰとすると、直流の蓄積が０の場合、ｐ＝ｏな
らＤＳＶ−ＤＳ■′、Ｐ＝１ならＤＳＶ＝−ＤＳＶ’　
となり、一方直流の蓄積が±２の場合、Ｐ＝０ならＤ　
Ｓ　Ｖ　−−Ｄ　Ｓ　Ｖ”Ｐ＝１ならＤＳＶ＝ＤＳＶ’
　となる。その理由は、直流の蓄積が０の場合には、Ｄ
ＳＶを変化させないからＤＳＶ＝ＤＳＶ’だが、ｐ＝ｔ
の時の組合わせのＮＲＺＩ変閑波形の最終ビットは、そ
の前の組合わせの最終ビットの逆のレベルであり、前の
糾合わせの最終ビットをローレベルとしてＤＳＶを定義
すれば、現在の組合わせの最終ビットはハイレベルなの
で、次の組合わせにとってそのレベルがローレベルとな
るから直流の蓄積値情報の符号を逆転してやらなければ
ならないからである。

また直流の蓄積が±２の場合には、Ｐ−０なら直流の蓄
積値の状態を変換させ、その変化は＋１から−１又は−
１から」−１に限られるので、結局ＤＳ■−−ＤＳｖ′
となる。一方、Ｐ＝１のときは、最終ビットのレベルが
前の組合わせの最終ピントのレベルと異なるために結局
ＤＳＶ＝ＤＳＶ’となる。

これを整理すると、直流の蓄積が０でＰ＝１の時と、直
流の蓄積が±２でＰ＝Ｏの時のみ、直流の會積（ａ情報
はその前の直流の蓄積値情報を反転してやればよいこと
になる。次の表５はこれをまとめて表わしたものである
。

表　５ 上記表５におて、ＰｏはＰとＰｅの偶奇パリティを表わ
し、判別情報であるＰｅがＯの時直流の蓄積はＯ，Ｐｅ
が１の時直流の蓄積は±２であるので、ＰとＰｅのｌｌ
１Ｏｄ加算をＰｏ（Ｐｏ＝Ｐ■Ｐｅ）とすることにより
、ＰＯが１の時直流蓄積値ＤＳＶを反転するようにする
。

なお、Ｐｅは０″の（１６１数のパリティである。

また、Ｐは“ｌ”のパリティであるが、ｍ　／　ｎ変換
におけるｎを偶数とすれば、“０″の個数のパリティと
も云える。従って、ＰｅとＰの偶奇パリティであるＰも
０”の個数のパリティと云える。

つまり、直流の飴積値の伝達情報は、組合わせの奇数番
目のビットの“０”の個数の偶奇パリティが１なら反転
して伝えてやればよい。

そこで、本実施例では、各組合わせ１０ビツト中の第１
番目及び第３番目のビットが供給されるＥＯＲ回路（２
０ａ）と、第５番目及び第７番目のビットが供給される
ＥＯＲ１路（２０ｂ）と、このＥＯＲ回路（２０ｂ　）
の出力と第９番目のビットが供給されるＥＯＲ回路（２
０ｃ）と、ＥＯＲ１路（２０ａ）及び（２０ｃ　）の出
力が供給されるＩ！ＮＯＲ回路（２０ｄ　）と、このＥ
ＮＯＲ回路（２０ｄ）の出力がその一入力端に供給され
るＥＯＲ回路（２０ｅ　）と、このＥＯＲ回路（２０ｅ
）の出力が供給されるＤ型フリップフロップ回路（２０
ｆ　）とから成る直流の蓄積値を検出する検出回路（２
０）を設ける。フリップフロップ回路（２Ｏｆ）の出力
ＱはＥＯＲ回路（２０ｅ　）の他方の入力端に供給され
、反転出力Ｑはアンド回路（６）の他方の入力端に供給
される。

そして、ＦＯＲ回路（２０ａ　）　〜（２０ｃ　）で奇
数番目のピントのパリティをとり、この場合奇数番目の
ビット数は、ｎの数を１０とすると５個であるため、最
終的にＥＮＯＲ回路（２０ｄ　）により反転して“０”
の個数のパリティとし、その値が１の場合は、次段のＦ
ＯＲ回路（２０ｅ）でフリップフロップ回路（２Ｏｆ）
の出力を反転する。つまり以前の直流の蓄積値情報を反
転してフリップフロップ回路（２０ｆ）に供給する。そ
して、ＤＳＶ’　−−１、つまり信号レベルで１ｌｏｌ
Ｏ時“工”を出力するように、フリップフロップ回路（
２０ｆ）からは、反転出力Ｑを取り出してアンド回路（
６）の一方の入力側に供給する。

従って、検出回路（２０）はそれまでの直流の蓄積値Ｄ
ＳＶ’が−１の時ハイレベルの出力を発生することにな
る。

一方、判別回路（５）は上述の如く、直流の蓄積が−２
の時ハイレベルの出力を発生するので、結局アンド回路
（６）は判別回路（５）と検出回路（２０）の両出力が
ハイレベルの時“１”の信号を発生してＥＯＲ［ｌ１Ｉ
ＩＩ　（１１）　ノ一方（７）入力端ニ供給Ｌ、ＥＯＲ
回路（１１）はその時他方の入力端に供給される変換ロ
ジック（３）からのｌθビット中の先頭ビットを反転し
てシフトレジスタ（７）に供給することになる。

このようにして、本実施例では、ＮＲＺＩ変調波形を用
いることなく、組合わせの奇数番目のビットの偶奇パリ
ティを調べるだけで、次の組合わせのための直流の蓄積
値をめるこができ、回路構成が簡略化される。

なお、こ−では直流の１（八が−１と＋１　（信号レベ
ルで０′と“１”）の２つの状態しかないため、変調を
始めた時に最初に設定したＤＳＶ”は１．−１のどちら
でもよく、従って、上述の第５図及び第６図の如き、ア
ンド回路（８ｄ）、（８ｅ）及びノア回路（８ｆ）によ
り、直流の蓄積値ＤＳＶを＋１又は−１に初期設定して
やる回路は不要である。

第８図はこの発明の第２実施例を示すもので、本実施例
では、上記表３に基づ（Ｔ＋ｗａｘ　−５Ｔ’の変換例
、すなわち上述の第６図の回路例に対応するもので、従
って、第８図において、第６図と対応する部分には同一
符号を付し、その詳細な説明は省略する。

上述の如く、Ｔｍａｘ　＝　５　Ｔ’の場合、直流の菌
種が０の組合わせも、直流の蓄積が＋２の組合わせと同
様に、全てその先頭ビットを変換して使用するので、第
７図等で用いた判別回路（５）は不要である。従って、
この場合、直流の蓄積値を検出回路のみが必要で、こ＼
では第７図で用いた検出回路（２０）を使用するものと
する。その際に、検出回路（２０）の出力、すなわちフ
リップフロップ回路（２０ｆ）の反転出力Ｑを直接ＥＯ
Ｒ回路（１１）の一方の入力端に供給するようにする。

そして、この場合も、変換ロジック（３）の出力を、例
えばＤＳＶ−＋１の時の組合わせに統一して出力するよ
うにすると、変換された組合わせが、ＤＳＶが−１で始
まる時に、検出回ｖｓ（２０）よりハイレベルの出力を
ＥＯＲ回路（１１）に供給してその先頭ビットを反転し
、シフトレジスタ（７）に供給してやればよい。

このようにして、本実施例でも上記実施例と略々同様の
作用効果を得ることができ、特に本実施例では上記実施
例に比し判別回路（５）も不要なので、更に回路構成が
簡略化される。

なお、上述の如く変換された組合わせの復調は、任意の
態様の復調回路を用いて復調するようにすればよい。

応用例 なお、上述の実施例では、Ｔｅａに一４Ｔ′。

５Ｔ’の場合に付いて説明したが、これに限定されるこ
となく、少なくとも直流の蓄積を＋２以下にコントロー
ル可能な組合わせを含むその他の組合わせ、例えば直流
の蓄積が０で直流の蓄積値を固定されたものとコントロ
ール可能なものとの組合わせ等の場合にも同様に適用呵
能である。

発明の効果 上述の如くこの発明によれば、それまでの直流の蓄積値
から、その変換する組合わせの終りまでの直流の蓄積値
を、ＮＲＺＩ変關波形を用いることなく、組合わせの奇
数番目のビットの偶奇のパリティを検出してめるように
したので、従来の如きＮＲＺＩ変調波形を利用して直流
の蓄積値をカウントするカウンタや、直流の蓄積値の初
期設定回路が不要となり、低域成分の少ない変換前簡単
な回路構成で行うことができる。

【図面の簡単な説明】

第１図〜第４図は従来方式の説明に供するための図、第
５図及び第６図は夫々従来方式で用いられる変換装置の
一例を示す構成図、第７図はこの発明を通用した変換装
置の一例をボず構成図、第８図はこの発明を適用した他
の変換装置の一例を示す図である。 （２１，（７１はシフ］・レジスタ、（３）は変換１＋
シツク、（５）は判別回路、ＯＩはフリップフロップ回
路、（１１）はイクスクルーシブオア回路、（２０）は
検出回路°である。 第４図 第５１個

Claims (1)

【特許請求の範囲】
1. ｍビットの情報をｍよりも大なるｎビットの情報に変換
   するに当り、上記ｎビットの情報は、ＮＲＺＩ変調後の
   信号において、同じレベルの連続が所定ビット以下とな
   るようにすると共に、上記ｎビット中の直流の蓄積を少
   なくとも±２以下にコントロール可能な組合わせとし、
   上記ｍビットの情報が上記条件で選ばれた組合わせと１
   対１で対応されると共に、上記組合わせが用いられると
   き膝組合わせの奇数番目のビットに基づくパリティ出力
   により現在の組合わせの最後における直流の蓄積値が上
   記現在の組合わせの変換に使用したそれまでの組合わせ
   の直流の蓄積値と同じであるか否かを検出し、次の組合
   わせの変換のための直流の蓄積値情報とするようにした
   ことを特徴とする情報変換方式。