JPH0519226B2 - - Google Patents

Info

Publication number
JPH0519226B2
JPH0519226B2 JP58221235A JP22123583A JPH0519226B2 JP H0519226 B2 JPH0519226 B2 JP H0519226B2 JP 58221235 A JP58221235 A JP 58221235A JP 22123583 A JP22123583 A JP 22123583A JP H0519226 B2 JPH0519226 B2 JP H0519226B2
Authority
JP
Japan
Prior art keywords
accumulation
combination
circuit
dsv
bit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP58221235A
Other languages
English (en)
Other versions
JPS60113366A (ja
Inventor
Shinichi Fukuda
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sony Corp
Original Assignee
Sony Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sony Corp filed Critical Sony Corp
Priority to JP58221235A priority Critical patent/JPS60113366A/ja
Priority to US06/673,374 priority patent/US4577180A/en
Priority to CA000468199A priority patent/CA1227871A/en
Priority to AT84308148T priority patent/ATE58270T1/de
Priority to DE8484308148T priority patent/DE3483562D1/de
Priority to KR1019840007359A priority patent/KR930005644B1/ko
Priority to AU35831/84A priority patent/AU564002B2/en
Priority to EP84308148A priority patent/EP0143005B1/en
Priority to ES537900A priority patent/ES8607648A1/es
Publication of JPS60113366A publication Critical patent/JPS60113366A/ja
Publication of JPH0519226B2 publication Critical patent/JPH0519226B2/ja
Granted legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03KPULSE TECHNIQUE
    • H03K7/00Modulating pulses with a continuously-variable modulating signal
    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03MCODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M7/00Conversion of a code where information is represented by a given sequence or number of digits to a code where the same, similar or subset of information is represented by a different sequence or number of digits
    • H03M7/14Conversion to or from non-weighted codes
    • GPHYSICS
    • G11INFORMATION STORAGE
    • G11BINFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
    • G11B20/00Signal processing not specific to the method of recording or reproducing; Circuits therefor
    • G11B20/10Digital recording or reproducing
    • G11B20/14Digital recording or reproducing using self-clocking codes
    • G11B20/1403Digital recording or reproducing using self-clocking codes characterised by the use of two levels
    • G11B20/1423Code representation depending on subsequent bits, e.g. delay modulation, double density code, Miller code
    • G11B20/1426Code representation depending on subsequent bits, e.g. delay modulation, double density code, Miller code conversion to or from block codes or representations thereof

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Signal Processing (AREA)
  • Signal Processing For Digital Recording And Reproducing (AREA)
  • Dc Digital Transmission (AREA)
  • Burglar Alarm Systems (AREA)
  • Radar Systems Or Details Thereof (AREA)
  • Communication Control (AREA)
  • Complex Calculations (AREA)
  • Analogue/Digital Conversion (AREA)

Description

【発明の詳細な説明】
産業上の利用分野 この発明は情報変換方式、特にデイジタル信号
を記録又は伝送する際に、その記録系又は伝送系
に適した信号に変換する場合等に用いて好適な情
報変換方式に関する。 背景技術とその問題点 例えば音声信号をPCM化し、回転ヘツドを用
いてガードバンドを形成しない状態で磁気記録を
行うような装置では、磁気記録の微分出力特性や
隣接トラツクからの低域クロストークに加えてロ
ータリトランスにより低域成分が遮断されるの
で、低域の忠実な再生ができない問題がある。 従つて、このような記録再生周波数帯域が狭
く、低域成分が少ないことを要求される装置で
は、低域成分や直流成分の領域に周波数スペクト
ル成分の少ない変調方式により記録信号を変調す
ることが有効であり、いわゆるNRZIと呼ばれる
変調方式もその一例である。これはデータ信号中
の“1”で信号を反転させ、“0”で反転させな
いようにするものである。 ところが、このNRZIの変調方式において、
“0”が連続すると、その間変調信号は反転され
なくなり、周波数が低下して、直流成分や低域成
分が増大する不都合がある。 そこでPCMによる情報を任意数のビツトずつ
に分解し、そのそれぞれをより多数のビツトに変
換して、“0”が多数連続しないようにすること
が行われている。 斯る情報変換方式として、本願出願人は先に以
下のようなものを提案した。 この方式においては、8ビツト(B1,B2,B3
B4,B5,B6,B7,B8)の情報を10ビツト(P1
P2,P3,P4,P5,P6,P7,P8,P9,P10)に変換
する場合で、8ビツト(B1〜B8)の情報が取り
得る形態は28=256通りである。 一方10ビツト(P1〜P10)については、まず直
流成分を除去するためにはNRZI変調後の信号で
10ビツト中の5ビツトが正(1)、5ビツトが負
(0)となればよい。なおTmax(最大反転幅)/
Tmin(最小反転幅)=4とするためNRZI表現で
“0”の連続する数が3個以下、即ち変調後の信
号で同じレベルの連続が4ビツト以下となること
を条件とする。 このような条件を考えた上で、さらにNRZI表
現で、最初または最後の“0”の数が、0個、1
個、2個、3個の場合に分類して、それぞれの場
合の組合わせの数は次の表1のようになる。
【表】 この表1から、10ビツトパターン同士の接続の
部分すなわち境界の部分でも、“0”の連続が3
個以下となるようにできるものは、例えば最初の
“0”の数が2個以下で最後の“0”の数が1個
以下の場合である。ところがこの場合に組合せの
数は、 69+34+40+20+20+10=193 通りしかない。これでは8ビツト256の組合せ
の数に満たず、他の選び方ではその数はさらに少
なくなる。 そこで直流成分0以外の組合せについて検討す
る。すなわち例えば最後の“0”の数が1個以下
とした場合に、最初の“0”の数と直流の蓄積量
による組合せの数は次の表2のようになる。
【表】 この表2より、直流の蓄積が−2の組合わせの
数は、 52+43+30=125 通り、直流の蓄積が+2の組合わせの数は、 100+40+11=151 通りあることがわかる。 ここで直流の蓄積量については、例えば第1図
に示すように前の組合せの最後が負(0)で終つ
た場合である。従つて前の組合わせの最後が正
(1)で終つている場合には正負の符号は逆転す
る。また例えば先頭ビツトが“0”の組合わせに
ついて、この先頭ビツトを“1”に変換すると、
直流の蓄積量は第2図に示すように符号が逆転す
る。 また、変調波の低域スペクトルは、直流の蓄積
が0の組合わせより、直流の蓄積が+1,−2の
組合わせを交互に使つた組合わせが多い程少なく
なる傾向を示し、従つて、直流の蓄積が+1と−
2の一対の組合わせ125通りを用い、更に8ビツ
ト256通りの組合わせに対して残り131通りに直流
の蓄積が0の組合わせを用い、8ビツト256通り
の組合わせと1対1で対応させて選ぶようにす
る。 もつとも、直流の蓄積が+2と−2の一対の組
合わせとして、先頭ビツトを変えるだけで直流の
蓄積をコントロールできるように(一対の組合わ
せの2ビツト目以降を同一の符号として)対を選
ぶようにしてもよく、そこで例えば表2の直流の
蓄積量が+2,−2で、先頭ビツトが“0”の組
合せ 40+11+43+30=124 通りの組合せを利用し、この124通りと、直流
の蓄積が0の、この場合132通りとを、8ビツト
256通りの組合わせと1対1で対応させるように
してもよい。そして直流の蓄積が±2の組合わせ
が現われる度に、直流の蓄積量が正、負交互にな
るように先頭ビツトを変換する。 すなわち第3図に示すように、直流の蓄積が±
2の組合わせが現われたとき、その2ビツト目か
らの反転回数P(“1”の数)を計数し、次の直流
の蓄積が±2の組合わせが現われるまでに、反転
回数が偶数なら第3図Aに示すように先頭ビツト
(矢印)を“1”に変換し、奇数なら第3図Bに
示すように“0”のままとする。 これによつて±2の直流の蓄積が生じても、次
の直流の蓄積が±2の組合わせでこれが相殺さ
れ、どのような組合わせの連続でも直流成分が0
になる。 ところで、1ビツト毎の直流の蓄積値は、一般
に評価法の1つであるDSV(Digital Sum
Variation)と呼ばれており、例えば第4図Aに
示すような、10ビツトパターンから成る直流の蓄
積が0の組合わせを考えると、この組合わせの
DSVの推移は、最初をDSV=1とした場合、第
4図Bに実線で示すような変化をする。 このDSVはその最大値と最小値の幅が小さい
方が直流的なかたよりが少なく、低域部分は少な
くなる。また、評価法の1つとして、DSVの分
散(DSV Variance)と云うパラメータがあり、
これは各ビツト毎のDSV値の2乗平均で求めら
れる。この値は小さい程好ましいとされる。な
お、DSV=0のレベルは、各ビツトのDSV値の
平均値として定義されるが、組合わせ(符号語)
をNRZI変調した波形のDSVに付いては、
DSVmax=−DSVminとなり、従つて、この場
合各組合わせの境界におけるDSVを+1または
−1にして、DSVmaxとDSVminの中間値を
DSV=0と定義すればよい。 そこで、このDSVの分散の評価法で、上述の
変換方式を考察して見ると、例えば、第4図Aの
如き組合わせは、DSV=+1から始めると、そ
のDSVの推移は、上述の如く第4図Bの実線に
沿つて変化するが、この時の分散は1.7となる。
一方、DSV=−1から始めると、そのDSVの推
移は第4図Bに破線で示すように変化して、この
時の分散は6.9となる。つまり、同一のビツトパ
ターンの組合わせでも、最初のDSVの設定の仕
方により、直流的な性質は異なり、特にこの場
合、DSV=−1から始めると、その分散が大き
くなり、好ましくない。 第5図は上述の変換方式に従つて変換を行う装
置の一例である。同図において、1は入力端子、
2は入力用8ビツトシフトレジスタ、3は例えば
プログラマブル・ロジツク・アレイ(PLA)を
用いた変換ロジツクであつて、入力端子1に供給
される情報がクロツク端子4にデータビツトレー
トで印加されるパルスにより8ビツトずつ、シフ
トレジスタ2の中を転送され、8ビツト(B1
B8)の情報が変換ロジツク3に供給される。 5は先頭ビツトが可変であるか、固定である
か、すなわち、この場合直流の蓄積が0の組合わ
せか直流の蓄積が±2の組合わせかを判別するた
めの判別回路であつて、例えばイクスクルーシブ
オア(以下、EORと称する)回路5a〜5cと
イクスクルーシブノア(以下、ENORと称する)
回路5dから成り、変換ロジツク3の出力の偶数
番目のビツトのmod加算をこれ等の回路5a〜5
dで行い、つまり偶数番目のビツトの0の数が偶
数か奇数か検出し、0(偶数)ならば、これを直
流の蓄積が±2の組合わせと判断し、判別回路5
の出力側、すなわちENOR回路5dの出力側に
ハイレベル“1”を発生する。すなわち、判別回
路5は変換ロジツク3の出力の偶数番目のビツト
出力の全てのEORを採る。ここで偶数ビツトが
1のときはこの部分で反転が行われることにな
り、このビツトと直前のビツトの直流の蓄積は0
になる。これに対して0のときは±2の直流の蓄
積が存在する。さらに0が2個の場合、直流の蓄
積は0か±4、同様に3個の場合は±2か±6と
なる。すなわち0の数が偶数なら直流の蓄積は
0,±4,±8……奇数なら±2,±6,±10……と
なる。一方10ビツトの全体の直流の蓄積は0か−
2に限定されている。従つて上述の偶数番目のビ
ツトの0の数が偶数か奇数かを検出することによ
り、直流の蓄積が0か±2かを判別することがで
きる。 この判別回路5の出力はアンド回路6の一方の
入力端に供給され、アンド回路6の他方の入力端
には、シフトレジシタ7の出力側に設けられて各
組合わせの直流の蓄積値(DSV)を検出するた
めの検出回路8からの出力が供給される。この検
出回路8は前の組合わせまでの直流の蓄積値
DSV′が例えば−1ならばハイレベルの出力をア
ンド回路6の入力側に供給する。 アンド回路6の出力は先頭ビツトを反転するた
めのEOR回路11の一方の入力端に供給され、
このEOR回路11の他方の入力端には、変換ロ
ジツク3からの10ビツトの先頭ビツトP1が供給
される。従つて、先頭ビツトP1は、アンド回路
6の出力が“0”の時は反転されることなくその
ままシフトレジスタ7に供給され“1”の時は反
転されてシフトレジスタ7に供給される。 さらに第5図において、EOR回路9とD型フ
リツプフロツプ回路10とでNRZI変調回路が構
成される。 また検出回路8はアツプダウンカウンタ8aを
有し、このカウンタ8aは1/2の周波数のクロツ
クで駆動され、偶数番目のビツトのみが計数され
る。またEOR回路9の出力にてアツプダウンが
制御される。これによつて直流の蓄積値が検出さ
れる。なおカウンタ8aの出力は常に2ビツト遅
れるので、値を最後の2ビツトで補正するように
EOR回路8b,8cが設けられる。 また検出回路8において、アンド回路8d,8
e及びノア回路8fは直流の蓄積値DSVを−1
又は+1に初期設定する回路で、NRZI変調波の
DSVを1ビツト又は2ビツト毎にカウンタ8a
でカウントしていると、DSVの状態は、DSVの
範囲で例えば|DSV|≦3とすると、−3,−2,
−1,0,+1,+2,+3と沢山存在するので、
アンド回路8d,8e及びノア回路8fにより、
最初DSVを−1か又は+1に設定してやるよう
にしている。 これによつて直流の蓄積値の正負が検出され、
この信号と判別回路5からの信号とがアンド回路
6に供給されて出力の先頭ビツトの反転制御信号
が形成される。 なお、変換ロジツク3の出力は直流の蓄積が0
の組合わせか、直流の蓄積が±2の組合わせもの
はいずれかに統一して出力するように成し、因み
に直流の蓄積が−2に統一した出力とした場合、
変換された組合わせが直流の蓄積−2で、
DSV′が−1から初まる時には、その先頭ビツト
をEOR回路11で反転(この時アンド回路6の
出力はハイレベル)し、直流の蓄積が+2の組合
わせとして出力するようにする。なお、直流の蓄
積が0の組合わせは、判別回路5の出力がローレ
ベルで、アンド回路6の出力もローレベルである
ので、EOR回路11でその先頭ビツトを反転さ
せることなく出力される。 また、クロツク端子4にデータビツトレートで
供給されるパルスのタイミングがタイミング検出
回路12で検出され、このタイミング信号がデー
タ8ビツト毎にシフトレジスタ7のローツド端子
LDに供給される。 そして、上述の如く10ビツトに変換されシフト
レジスタ7にとり込まれた内容は、クロツク端子
13より供給される入力信号のクロツクの5/4倍
の周波数のクロツク信号により、順次読み出され
る。この読み出された信号がEOR回路9及びフ
リツプフロツプ回路10より成るNRZI変調回路
でNRZI変調されて出力端子14に取り出され
る。 ところで、上述の如く変換ロジツク3又は25
にPLAを用いた回路構成の場合、直流の蓄積が
0の組合わせと、直流の蓄積が±2の組合わせと
を判別する回路等が必要になるので回路構成が複
雑となる。このことは、変換ロジツクにROMを
用いると何の問題もないが、しかしこのPOMは
回路構成が大きくなり、IC化する時にそのパタ
ーン面積が大きくなると共に消費電力も大となる
等の不都合がある。また、上述したDSVの分散
を小さくするために、直流の蓄積が0の組合わせ
も、出来る限り多くを2つの組合わせを一対とし
てそれまでのDSVが+1か−1でより分散の小
さな方を使用すればよいが、それでは同じ直流の
蓄積が0の組合わせでも、先頭ビツトを可変する
2つの組合わせ一対のものと、そうでないものと
の判別を行う回路が必要になり、その回路構成は
更に複雑化して来る。 更に、2つの組合わせの一対を2ビツト目以降
が等しいものに限定せず、DSVの分散の小さい
ものから洗濯してゆけば、更に、DSVの分散は
小さくはできるが、回路構成は増々複雑なものと
なる。 そこで、この判別回路を使用しない変換方式が
考えられる。 この変換方式では、直流の蓄積が0の組合わせ
も、直流の蓄積が±2の組合わせと同様に、全て
その先頭ビツトを変換して使用する方法である。
そのためには、先頭ビツトを反転しても、やはり
組合わせとなつているものが2×2m個、すなわち
8/10変換の場合2×256個なくてはならない。そ
こで、ここでは、Tmax=5T′(T′=Tmin=Tw
(検出ウインドウの幅))としている。すると、使
用できる組合わせは、512通りか、それ以上存在
する。 次の表3はTmax=5T′を満足する10ビツトの
情報の組合わせの数を示したもので、ここで
Tmax=5T′とするためNRZI表現で“0”の連
続する数が4個以下、すなわち変調後の信号で同
じレベルの連続が5ビツト以下となることを条件
としているので、先頭ビツトは“0”2個まで、
後端も“0”2個までとしている。
【表】 なお、上記表3において、先頭が“100……”
のものは、先頭ビツトを反転すると“000……”
となり、先頭に“0”が3個存在し、各組合わせ
の境界で“0”の連続が4個を越えるものが発生
するおそれがあり、この変換方式では使用できな
い。そこで、この等の組合わせ55(3+18+34)
通りを除くと、丁度512通りと28=256×2倍存在
する。 従つて、これより互いに先頭ビツトの異なつた
対を成す256通りを8ビツト情報の256通りと対応
して作ることができる。因みに、表3では、直流
の蓄積が0で互いに先頭ビツトの異なつた対を成
す組合わせは102通り、直流の蓄積が±2で互い
に先頭ビツトの異なつた対を成す組合わせは154
通りである。 そして、変換に際しては、これ等の対を成す組
合わせを、DSV=+1又は−1のどちらで初め
たらDSVの分散が小さくなるかで選択するよう
にする。なお、第4図に関連して上述したよう
に、直流の蓄積が−2のときは、DSV=+1か
ら、直流の蓄積が+2の時はDSV=−1から初
めるものとする。 次の表4は、上記表3に基づいて選んだ256通
り組合わせ(コード)の一例を示すもので、ここ
ではデータとは対応させてない。この表4は、対
を成す2つの組合わせの選択法として、例えば先
頭ビツトのコントロールのみで行う場合である。
また、この表4において、Q′は変換した前のコ
ード(組合わせ)までの直流蓄積情報(それまで
のDSV相当=DSV′)、DVはDSVの分散、Pは各
コードにおける反転回数(偶数0、奇数1)、Q
はいま変換したコードまでの直流蓄積情報(いま
変換したコードまでのDSV相当)である。なお、
上述の第5図例でこの表4を用いる場合、直流の
蓄積が0のNo.1から102の一対のコードが個別に
使用される。
【表】
【表】
【表】
【表】
【表】
【表】
【表】 第6図は、この変換方式に従つて変換を行う装
置の一例である。なお、同図において、第5図と
対応する部分には同一符号を付し、その詳細説明
は省略する。 こゝでは変換の際全ての組合わせの先頭ビツト
を可変するため、先頭ビツトが可変であるか固定
であるかを判別する回路、つまり第5図における
直流の蓄積が0の組合せ(先頭ビツト固定)と直
流の蓄積が+2の組合せ(先頭ビツト可変)を判
別する判別回路5等が不要である。 そこで、こゝでは、直流の蓄積値(DSV)を
検出する検出回路8の出力を直接EOR回路11
の一方の入力端に供給するようにする。その他の
構成は第5図同様である。 また、変換ロジツク3の出力は、それまでの
DSV′が1又は+1の時の組合せとなるような先
頭ビツトのもので統一して出力するようにしす
る。従つて、例えばDSV′=+1に統一したとす
ると、変換された組合せが、DSV′が−1で初ま
る時に、検出回路8のハイレベルの出力をEOR
回路11に供給してその先頭ビツトを反転してシ
フトレジスタ7に供給してやればよい。 そして、このシフトレジスタ7の内容は、上述
同様にクロツク端子13からのクロツク信号によ
り読み出され、EOR回路9を介してフリツプフ
ロツプ回路10供給され、NRZI変調された信号
として出力端子14に取り出される。 このようにして、第5図の如き判別回路5(及
びアンド回路6)を用いることなく8/10変換を行
うことができる。 ところが、上述の如き従来回路の場合、各組合
わせたNRZI変調した波形を用いてその直流の蓄
積値をカウントするようにしているので、直流の
蓄積値を検出するための検出回路8の構成が複雑
になり、コスト的にも高価になる等の不都合があ
る。 発明の目的 この発明は斯る点に鑑みてなされたもので、簡
単の構成で低域成分を軽減することができる情報
変換方式を提供するものである。 発明の概要 上述の如く前の組合わせの終りまでの直流の蓄
積値によつてDC=±2の組合わせは、DC=+2
にするか、−2に決るわけであるから、次の組合
わせのために、現在の組合わせまでの直流の蓄積
値を計算しなければならないが、従来は、この計
算を、上述の如く各組合わせをNRZI変調した波
形を利用して直流の蓄積値をカウントしていた。
ところが、この発明では、この部分も組合わせの
奇数番目のビツトの偶奇パリテイを調べるだけで
NRZI変調波形を用いることなく求めることがで
きるものである。 そのために、この発明では、mビツトの情報を
mよりも大なるnビツトの情報に変換するに当
り、上記nビツトの情報は、NRZI変調後の信号
において、同じレベルの連続が所定ビツト以下と
なるようにすると共に、上記nビツト中の直流の
蓄積を少なくとも±2以下にコントロール可能な
組合わせとし、上記mビツトの情報が上記条件で
選ばれた組合わせと1対1で対応されると共に、
上記組合わせが用いられるとき該組合わせの奇数
番目のビツトに基づくパリテイ出力により現在の
組合わせの最後における直流の蓄積値が上記現在
の組合わせの変換に使用したそれまでの組合わせ
の直流の蓄積値と同じであるか否かを検出し、次
の組合わせの変換のための直流の蓄積値情報とす
るように構成することにより、簡単な構成で低域
成分の少ない情報変換が可能となる。 実施例 以下、この発明の一実施例を第7図及び第8図
に基づいて詳しく説明する。 第7図はこの発明の第1実施例を示すもので、
本実施例では、上記表2に基づくTmax=4T′の
変換例、すなわち上述の第5図の回路例に対応す
るもので、従つて、第7図において、第5図と対
応する部分には同一符号を付し、その詳細な説明
は省略する。 上述の如くTmax=4T′の場合、直流の蓄積が
0(固定)と、±2(可変)の組合わせが存在する
ので、両者を判別する必要があるが、そこで本実
施例でもこの判別回路は、第5図で使用したもの
と同様の判別回路5を使用する。なお、この場合
フリツプフロツプ回路10としては、例えばT型
フリツプフロツプ回路が使用される。 さて、この発明では、次の組合わせのために、
現在の組合わせの直流の蓄積値を計算するのに、
組合わせの奇数番目のビツト偶奇のパリテイを調
べるだけでNRZI変調波形を用いることなく求め
ることができることに付いて説明する。 上述の如く直流の蓄積が0か±2の判別は、そ
の組合わせの偶数ビツトに着目し、“0”の数が
偶数なら直流の蓄積が0(DC=0)、奇数なら直
流の蓄積が±2(DC=±2)としたが、こゝで、
この判別情報をPeとし、Pe=0なら直流の蓄積
が0、Pe=1なら直流の蓄積が±2とする。す
ると、上述の如く変換ロジツク3がそれまでの直
流の蓄積値DSV′=+1の時の組合わせを出力す
るものとすれば、Pe=1の時は直流の蓄積が−
2の組合わせと限定してよい。そこで、Pe=1
でDSV′=−1の時の組合わせの先頭ビツトを反
転し、直流の蓄積が+2の組合わせとしてやる。 次に必要な反転をすませたnビツト、すなわち
この場合10ビツトの組合わせから、次の組合わせ
のために直流の蓄積値を求める。こゝでnビツト
の組合わせの偶奇のパリテイをPとすると、直流
の蓄積が0の場合、P=0ならDSV=DSV′、P
=1ならDSV=−DSV′となり、一方直流の蓄積
が±2の場合、P=0ならDSV=−DSV′、P=
1ならDSV=DSV′となる。その理由は、直流の
蓄積が0の場合には、DSVを変化させないから
DSV=DSV′だが、P=1の時の組合わせの
NRZI変調波形の最終ビツトは、その前の組合わ
せの最終ビツトの逆のレベルであり、前の組合わ
せの最終ビツトをローレベルとしてDSVを定義
すれば、現在の組合わせの最終ビツトはハイレベ
ルなので、次の組合わせにとつてそのレベルがロ
ーレベルとなるから直流の蓄積値情報の符号を逆
転してやらなければならないからである。 また直流の蓄積が±2の場合には、P=0なら
直流の蓄積値の状態を変換させ、その変化は+1
から−1又は−1から+1に限られるので、結局
DSV=−DSV′となる。一方、P=1のときは、
最終ビツトのレベルが前の組合わせの最終ビツト
のレベルと異なるために結局DSV=DSV′とな
る。 これを整理すると、直流の蓄積が0でP=1の
時と、直流の蓄積が±2でP=0の時のみ、直流
の蓄積値情報はその前の直流の蓄積値情報を反転
してやればよいことになる。次の表5はこれをま
とめて表わしたものである。
【表】 上記表5において、PoはPとPeの偶奇パリテ
イを表わし、判別情報であるPeが0の時直流の
蓄積は0、Peが1の時直流の蓄積は±2である
ので、PとPeのmod加算をPo(Po=PPe)と
することにより、Poが1の時直流蓄積値DSVを
反転するようにする。 なお、Peは“0”の個数のパリテイである。
また、Pは“1”のパリテイであるが、m/n変
換におけるnを偶数とすれば、“0”の個数のパ
リテイとも云える。従つて、PeとPの偶奇パリ
テイであるPも“0”の個数のパリテイと云え
る。つまり、直流の蓄積値の伝達情報は、組合わ
せの奇数番目のビツトの“0”の個数の偶奇パリ
テイが1なら反転して伝えてやればよい。 そこで、本実施例では、各組合わせ10ビツト中
の第1番目及び第3番目のビツトが供給される
EOR回路20aと、第5番目及び第7番目のビ
ツトが供給されるEOR回路20bと、このEOR
回路20bの出力と第9番目のビツトが供給され
るEOR回路20cと、EOR回路20a及び20
cの出力が供給されるENOR回路20dと、こ
のENOR回路20dの出力がその一入力端に供
給されるEOR回路20eと、このEOR回路20
eの出力が供給されるD型フリツプフロツプ回路
20fとから成る直流の蓄積値を検出する検出回
路20を設ける。フリツプフロツプ回路20fの
出力QはEOR回路20eの他方の入力端に供給
され、反転出力はアンド回路6の他方の入力端
に供給される。 そして、EOR回路20a〜20cで奇数番目
のビツトのパリテイをとり、この場合奇数番目の
ビツト数は、nの数を10とすると5個であるた
め、最終的にENOR回路20dにより反転して
“0”の個数のパリテイとし、その値が1の場合
は、次段のEOR回路20eでフリツプフロツプ
回路20fの出力を反転する。つまり以前の直流
の蓄積値情報を反転してフリツプフロツプ回路2
0fに供給する。そして、DSV′=−1、つまり
信号レベルで“0”の時“1”を出力するよう
に、フリツプフロツプ回路20fからは、反転出
力を取り出してアンド回路6の一方の入力側に
供給する。 従つて、検出回路20はそれまでの直流の蓄積
値DSV′が−1の時ハイレベルの出力を発生する
ことになる。 一方、判別回路5は上述の如く、直流の蓄積が
−2の時ハイレベルの出力を発生するので、結局
アンド回路6は判別回路5と検出回路20の両出
力がハイレベルの時“1”の信号を発生して
EOR回路11の一方の入力端に供給し、EOR回
路11はその時他方の入力端に供給される変換ロ
ジツク3からの10ビツト中の先頭ビツトを反転し
てシフトレジスタ7に供給することになる。 このようにして、本実施例では、NRZI変調波
形を用いることなく、組合わせの奇数番目のビツ
トの偶奇パリテイを調べるだけで、次の組合わせ
のための直流の蓄積値を求めることができ、回路
構成が簡略化される。 なお、こゝでは直流の蓄積値が−1と+1(信
号レベルで“0”と“1”)の2つの状態しかな
いため、変調を始めた時に最初に設定した
DSV′は1,−1のどちらでもよく、従つて、上述
の第5図及び第6図の如き、アンド回路8d,8
e及びノア回路8fにより、直流の蓄積値DSV
を+1又は−1に初期設定してやる回路は不要で
ある。 第8図はこの発明の第2実施例を示すもので、
本実施例では、上記表3に基づくTmax=5T′の
変換例、すなわち上述の第6図の回路例に対応す
るもので、従つて、第8図において、第6図と対
応する部分には同一符号を付し、その詳細な説明
は省略する。 上述の如く、Tmax=5T′の場合、直流の蓄積
が0の組合わせも、直流の蓄積が±2の組合わせ
と同様に、全てその先頭ビツトを変換して使用す
るので、第7図等で用いた判別回路5は不要であ
る。従つて、この場合、直流の蓄積値を検出回路
のみが必要で、こゝでは第7図で用いた検出回路
20を使用するものとする。その際に、検出回路
20の出力、すなわちフリツプフロツプ回路20
fの反転出力を直接EOR回路11の一方の入
力端に供給するようにする。 そして、この場合も、変換ロジツク3の出力
を、例えばDSV=+1の時の組合わせに統一し
て出力するようにすると、変換された組合わせ
が、DSVが−1で始まる前に、検出回路20よ
りハイレベルの出力をEOR回路11に供給して
その先頭ビツトを反転し、シフトレジスタ7に供
給してやればよい。 このようにして、本実施例でも上記実施例と
略々同様の作用効果を得ることができ、特に本実
施例では上記実施例に比し判別回路5も不要なの
で、更に回路構成が簡略化される。 なお、上述の如く変換された組合わせの復調
は、任意の態様の復調回路を用いて復調するよう
にすればよい。 応用例 なお、上述の実施例では、Tmax=4T′,
5T′の場合に付いて説明したが、これに限定され
ることなく、少なくとも直流の蓄積を±2以下に
コントロール可能な組合わせを含むその他の組合
わせ、例えば直流の蓄積が0で直流の蓄積値を固
定されたものとコントロール可能なものとの組合
わせ等の場合にも同様に適用可能である。 発明の効果 上述の如くこの発明によれば、それまでの直流
の蓄積値から、その変換する組合わせの終りまで
の直流の蓄積値を、NRZI変調波形を用いること
なく、組合わせの奇数番目のビツトの偶奇のパリ
テイを検出して求めるようにしたので、従来の如
きNRZI変調波形を利用して直流の蓄積値をカウ
ントするカウンタや、直流の蓄積値の初期設定回
路が不要となり、低域成分の少ない変換を簡単な
回路構成で行うことができる。
【図面の簡単な説明】
第1図〜第4図は従来方式の説明に供するため
の図、第5図及び第6図は夫々従来方式で用いら
れる変換装置の一例を示す構成図、第7図はこの
発明を適用した変換装置の一例を示す構成図、第
8図はこの発明を適用した他の変換装置の一例を
示す図である。 2,7はシフトレジスタ、3は変換ロジツク、
5は判別回路、10はフリツプフロツプ回路、1
1はイクスクルーシブオア回路、20は検出回路
である。

Claims (1)

    【特許請求の範囲】
  1. 1 mビツトの情報をmよりも大なるnビツトの
    情報に変換するに当り、上記nビツトの情報は、
    NRZI変調後の信号において、同レベルの連続が
    所定ビツト以下となるようにすると共に、上記n
    ビツト中の直流の蓄積を少なくとも±2以下にコ
    ントロール可能な組合わせとし、上記mビツトの
    情報が上記条件で選ばれた組合わせと1対1で対
    応されると共に、上記組合わせが用いられるとき
    該組合わせの奇数番目のビツトに基づくパリテイ
    出力により現在の組合わせの最後における直流の
    蓄積値が上記現在の組合わせの変換に使用したそ
    れまでの組合わせの直流の蓄積値と同じであるか
    否かを検出し、次の組合わせの変換のための直流
    の蓄積値情報とするようにしたことを特徴とする
    情報変換方式。
JP58221235A 1983-11-24 1983-11-24 情報変換方式 Granted JPS60113366A (ja)

Priority Applications (9)

Application Number Priority Date Filing Date Title
JP58221235A JPS60113366A (ja) 1983-11-24 1983-11-24 情報変換方式
US06/673,374 US4577180A (en) 1983-11-24 1984-11-20 Digital data converting method and apparatus thereof
CA000468199A CA1227871A (en) 1983-11-24 1984-11-20 Digital data converting method and apparatus there of
AT84308148T ATE58270T1 (de) 1983-11-24 1984-11-23 Verfahren und anordnung zur digitalen datenumsetzung.
DE8484308148T DE3483562D1 (de) 1983-11-24 1984-11-23 Verfahren und anordnung zur digitalen datenumsetzung.
KR1019840007359A KR930005644B1 (ko) 1983-11-24 1984-11-23 제로 비복귀 반전방식(nrzi)의 변조신호 변환방법 및 그 장치
AU35831/84A AU564002B2 (en) 1983-11-24 1984-11-23 Digital data converting
EP84308148A EP0143005B1 (en) 1983-11-24 1984-11-23 Digital data converting methods and apparatus
ES537900A ES8607648A1 (es) 1983-11-24 1984-11-23 Un metodo de convertir una senal digital en una senal codificada en inverso sin vuelta a cero, especialmente aplicable a senales de audio

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP58221235A JPS60113366A (ja) 1983-11-24 1983-11-24 情報変換方式

Publications (2)

Publication Number Publication Date
JPS60113366A JPS60113366A (ja) 1985-06-19
JPH0519226B2 true JPH0519226B2 (ja) 1993-03-16

Family

ID=16763583

Family Applications (1)

Application Number Title Priority Date Filing Date
JP58221235A Granted JPS60113366A (ja) 1983-11-24 1983-11-24 情報変換方式

Country Status (9)

Country Link
US (1) US4577180A (ja)
EP (1) EP0143005B1 (ja)
JP (1) JPS60113366A (ja)
KR (1) KR930005644B1 (ja)
AT (1) ATE58270T1 (ja)
AU (1) AU564002B2 (ja)
CA (1) CA1227871A (ja)
DE (1) DE3483562D1 (ja)
ES (1) ES8607648A1 (ja)

Families Citing this family (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4833471A (en) * 1984-03-26 1989-05-23 Canon Kabushiki Kaisha Data processing apparatus
US4775985A (en) * 1987-04-06 1988-10-04 Sony Corporation Method of dc-free 8/9 nrz coding using a unique sync word pattern
JP2508491B2 (ja) * 1987-09-28 1996-06-19 ソニー株式会社 デ―タ再生装置
US4967289A (en) * 1987-09-30 1990-10-30 Sony Corporation PCM signal recording apparatus
JPH01107373A (ja) * 1987-10-21 1989-04-25 Sony Corp データ再生装置
GB8912471D0 (en) * 1989-05-31 1989-07-19 Int Computers Ltd Data transmission code
JPH0362621A (ja) * 1989-07-31 1991-03-18 Ricoh Co Ltd データ変調方式
US5270714A (en) * 1989-09-08 1993-12-14 Fujitsu Limited Encoding and decoding circuit for run-length-limited coding
DE4011894A1 (de) * 1990-04-12 1991-10-17 Thomson Brandt Gmbh Uebertragungsverfahren fuer ein binaersignal
EP0593173B1 (en) * 1992-10-16 1998-11-11 Matsushita Electric Industrial Co., Ltd. Apparatus for recording digital signals by controlling frequency characteristics of digital signals
JP3528929B2 (ja) * 1993-09-22 2004-05-24 ソニー株式会社 磁気記録装置
JP2002533975A (ja) * 1998-12-21 2002-10-08 コーニンクレッカ フィリップス エレクトロニクス エヌ ヴィ n−ビットソースワードを対応するm−ビットチャネルワードに符号化し、m−ビットチャネルワードを対応するn−ビットソースワードに復号化するための装置
US6492918B1 (en) * 1999-09-30 2002-12-10 Stmicroelectronics, Inc. Code word having data bits and code bits and method for encoding data
DE102006056903B4 (de) * 2006-12-02 2008-07-17 Semikron Elektronik Gmbh & Co. Kg Verfahren zur digitalen Kommunikation zwischen zwei Funktionsblöcken eines leistungselektronischen Bauteils
JP6197249B2 (ja) * 2014-07-30 2017-09-20 日立建機株式会社 車両用動力伝達装置
CN104682922A (zh) * 2014-12-02 2015-06-03 国家电网公司 一种高速rz/nrz转换装置和nrz/rz转换装置

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
GB1250908A (ja) * 1968-12-13 1971-10-27
US4001811A (en) * 1972-01-28 1977-01-04 General Motors Corporation Method and apparatus for coding and decoding digital information
NL7707540A (nl) * 1977-07-07 1979-01-09 Philips Nv Inrichting voor het koderen van signalen die over een aantal kanalen worden verdeeld.
JPS5619506A (en) * 1979-07-23 1981-02-24 Sony Corp Code converting method
JPS5665311A (en) * 1979-10-27 1981-06-03 Nippon Telegr & Teleph Corp <Ntt> Magnetic recording and reproduction system for digital information
US4352129A (en) * 1980-02-01 1982-09-28 Independent Broadcasting Authority Digital recording apparatus
NL186790C (nl) * 1980-07-14 1991-02-18 Philips Nv Werkwijze voor het coderen van een reeks van blokken tweetallige databits in een reeks van blokken van tweetallige kanaalbits, alsmede modulator, demodulator en registratiedrager te gebruiken bij de werkwijze.
JPS57195308A (en) * 1981-05-26 1982-12-01 Sony Corp Block coding method
JPH0683271B2 (ja) * 1983-10-27 1994-10-19 ソニー株式会社 情報変換方式

Also Published As

Publication number Publication date
CA1227871A (en) 1987-10-06
ES537900A0 (es) 1986-05-16
DE3483562D1 (de) 1990-12-13
KR850005061A (ko) 1985-08-19
AU564002B2 (en) 1987-07-30
JPS60113366A (ja) 1985-06-19
US4577180A (en) 1986-03-18
EP0143005A3 (en) 1987-04-01
EP0143005B1 (en) 1990-11-07
ES8607648A1 (es) 1986-05-16
AU3583184A (en) 1985-05-30
ATE58270T1 (de) 1990-11-15
KR930005644B1 (ko) 1993-06-23
EP0143005A2 (en) 1985-05-29

Similar Documents

Publication Publication Date Title
JPH0519226B2 (ja)
JPH0683271B2 (ja) 情報変換方式
KR100263689B1 (ko) 변조방법, 변조장치 및 복조장치
JP3394127B2 (ja) ディジタルデータの伝送方法
KR920003508B1 (ko) 복-레벨 디지탈 신호 제공방법
JPH11346154A (ja) 変調装置および方法、復調装置および方法、並びに提供媒体
JPH0120568B2 (ja)
KR100424482B1 (ko) 일련의 데이터 워드를 변조신호로 변환하는 방법 및 장치
JPH0452020B2 (ja)
JP3722331B2 (ja) 変調装置および方法、並びに記録媒体
US4549167A (en) Method of encoding and decoding binary data
KR100773611B1 (ko) 일련의 데이터 워드를 변조신호로 변환하는 방법
JP3013745B2 (ja) ディジタル変復調方法,その装置,記録媒体,その製造方法
US5812073A (en) Method and apparatus for generating run-length limited code
JPH0480576B2 (ja)
JPS6361812B2 (ja)
JPH0473339B2 (ja)
JPS60114053A (ja) 符号変換方式
KR0185944B1 (ko) (1,7)변조코드를 이용하는 복호화방법 및 그 장치
KR100424483B1 (ko) 일련의 데이터 워드를 변조신호로 변환하는 방법 및 장치
KR100407496B1 (ko) 일련의 데이터 워드를 변조신호로 변환하는 방법 및 장치
JPH0422061B2 (ja)
JP3337589B2 (ja) 2進データ符号化/復号化方法
JP2000068849A (ja) 変調装置および方法、復調装置および方法、並びに提供媒体
JPS61154237A (ja) 同期方式