JP3394127B2 - ディジタルデータの伝送方法 - Google Patents
ディジタルデータの伝送方法Info
- Publication number
- JP3394127B2 JP3394127B2 JP31642095A JP31642095A JP3394127B2 JP 3394127 B2 JP3394127 B2 JP 3394127B2 JP 31642095 A JP31642095 A JP 31642095A JP 31642095 A JP31642095 A JP 31642095A JP 3394127 B2 JP3394127 B2 JP 3394127B2
- Authority
- JP
- Japan
- Prior art keywords
- run length
- digital data
- synchronization
- sector
- bit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M5/00—Conversion of the form of the representation of individual digits
- H03M5/02—Conversion to or from representation by pulses
- H03M5/04—Conversion to or from representation by pulses the pulses having two levels
- H03M5/14—Code representation, e.g. transition, for a given bit cell depending on the information in one or more adjacent bit cells, e.g. delay modulation code, double density code
- H03M5/145—Conversion to or from block codes or representations thereof
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L7/00—Arrangements for synchronising receiver with transmitter
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11B—INFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
- G11B20/00—Signal processing not specific to the method of recording or reproducing; Circuits therefor
- G11B20/10—Digital recording or reproducing
- G11B20/14—Digital recording or reproducing using self-clocking codes
- G11B20/1403—Digital recording or reproducing using self-clocking codes characterised by the use of two levels
- G11B20/1423—Code representation depending on subsequent bits, e.g. delay modulation, double density code, Miller code
- G11B20/1426—Code representation depending on subsequent bits, e.g. delay modulation, double density code, Miller code conversion to or from block codes or representations thereof
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L25/00—Baseband systems
- H04L25/38—Synchronous or start-stop systems, e.g. for Baudot code
- H04L25/40—Transmitting circuits; Receiving circuits
- H04L25/49—Transmitting circuits; Receiving circuits using code conversion at the transmitter; using predistortion; using insertion of idle bits for obtaining a desired frequency spectrum; using three or more amplitude levels ; Baseband coding techniques specific to data transmission systems
- H04L25/4906—Transmitting circuits; Receiving circuits using code conversion at the transmitter; using predistortion; using insertion of idle bits for obtaining a desired frequency spectrum; using three or more amplitude levels ; Baseband coding techniques specific to data transmission systems using binary codes
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L7/00—Arrangements for synchronising receiver with transmitter
- H04L7/04—Speed or phase control by synchronisation signals
- H04L7/041—Speed or phase control by synchronisation signals using special codes as synchronising signal
Description
【０００１】
【発明の属する技術分野】本発明は、ディジタルデータ
を複数の同期フレームからなるセクタに収容して順次伝
送（記録をも含む）するディジタルデータの伝送方法に
関する。
を複数の同期フレームからなるセクタに収容して順次伝
送（記録をも含む）するディジタルデータの伝送方法に
関する。
【０００２】
【従来の技術】情報を担うディジタルデータを伝送、又
は記録媒体に記録する際に為されるＲＬＬ（Run Length
Limited）符号化方法として、ＣＤ（コンパクトディス
ク）等に採用されているＥＦＭ（Eight to Fourteen Mo
dulation）変調が知られている。
は記録媒体に記録する際に為されるＲＬＬ（Run Length
Limited）符号化方法として、ＣＤ（コンパクトディス
ク）等に採用されているＥＦＭ（Eight to Fourteen Mo
dulation）変調が知られている。
【０００３】かかるＥＦＭ変調においては、８ビット
（１バイト）のディジタルデータを、
（１バイト）のディジタルデータを、
【０００４】
【数１】最小ラン長ｄ＝３Ｔ
最大ラン長ｋ＝１１Ｔ
なるラン長制限を満たすような１４ビットのランレング
スリミッテッドコードに変換し、この変換後のデータ各
々の間に３ビットの接続ビットを付加したものをＥＦＭ
変調信号として生成する。この際、かかるＥＦＭ変調信
号系列においても上記の如きラン長制限を満たすように
上記接続ビットのビット列が設定される。
スリミッテッドコードに変換し、この変換後のデータ各
々の間に３ビットの接続ビットを付加したものをＥＦＭ
変調信号として生成する。この際、かかるＥＦＭ変調信
号系列においても上記の如きラン長制限を満たすように
上記接続ビットのビット列が設定される。
【０００５】ＣＤにおいては、このＥＦＭ変調信号に、
同期信号を付加したものが記録されている。この際、か
かるＥＦＭ変調信号による系列中には、上記最大ラン長
ｋでの繰り返しパターン、すなわち、１１Ｔ−１１Ｔな
る繰り返しパターンが存在しないようにしておき、この
１１Ｔの繰り返しパターンを上記同期信号としているの
である。
同期信号を付加したものが記録されている。この際、か
かるＥＦＭ変調信号による系列中には、上記最大ラン長
ｋでの繰り返しパターン、すなわち、１１Ｔ−１１Ｔな
る繰り返しパターンが存在しないようにしておき、この
１１Ｔの繰り返しパターンを上記同期信号としているの
である。
【０００６】ＣＤプレーヤにおいては、かかるＣＤから
読み取られた信号中から、上記１１Ｔの繰り返しパター
ンを検出することにより、同期信号の抽出を行っている
のである。しかしながら、記録情報を高密度記録化した
ＤＶＤ（ディジタルビデオディスク）、あるいは高密度
データ伝送では、その情報読み取り時に符号間干渉の影
響を大きく受ける。従って、上記同期信号としての１１
Ｔの繰り返しパターンが、１１Ｔ−１０Ｔ、あるいは１
０Ｔ−１１Ｔの如きパターンに変化して読み取られてし
まう。又、逆に、ＥＦＭ変調信号としての１０Ｔ−１１
Ｔ、あるいは１１Ｔ−１０Ｔなるデータパターンが、１
１Ｔの繰り返しパターンに変化してしまい、これを同期
信号と誤検出してしまう場合が生じる。
読み取られた信号中から、上記１１Ｔの繰り返しパター
ンを検出することにより、同期信号の抽出を行っている
のである。しかしながら、記録情報を高密度記録化した
ＤＶＤ（ディジタルビデオディスク）、あるいは高密度
データ伝送では、その情報読み取り時に符号間干渉の影
響を大きく受ける。従って、上記同期信号としての１１
Ｔの繰り返しパターンが、１１Ｔ−１０Ｔ、あるいは１
０Ｔ−１１Ｔの如きパターンに変化して読み取られてし
まう。又、逆に、ＥＦＭ変調信号としての１０Ｔ−１１
Ｔ、あるいは１１Ｔ−１０Ｔなるデータパターンが、１
１Ｔの繰り返しパターンに変化してしまい、これを同期
信号と誤検出してしまう場合が生じる。
【０００７】以上の如く、高密度記録、あるいは高密度
データ伝送において、同期信号の検出に誤りが生ずる頻
度が増加し、同期外れによるバーストエラーが生じ易く
なる。
データ伝送において、同期信号の検出に誤りが生ずる頻
度が増加し、同期外れによるバーストエラーが生じ易く
なる。
【０００８】
【発明が解決しようとする課題】本発明は、かかる問題
を解決せんとして為されたものであり、高密度記録、あ
るいは高密度データ伝送時においても、精度良くディジ
タルデータの再生を行えるディジタルデータの伝送方法
を提供することを目的とする。
を解決せんとして為されたものであり、高密度記録、あ
るいは高密度データ伝送時においても、精度良くディジ
タルデータの再生を行えるディジタルデータの伝送方法
を提供することを目的とする。
【０００９】
【課題を解決するための手段】本発明によるディジタル
データの伝送方法は、ディジタルデータを複数の同期フ
レームからなるセクタに収容して順次伝送するディジタ
ルデータの伝送方法であって、前記同期フレームは、同
期信号と、前記ディジタルデータに対応しかつ最小ラン
長及び最大ラン長の制約を満たすランレングスリミテッ
ドコードとからなり、前記同期信号には、前記セクタ内
における位置を表す特定コードが含まれていることを特
徴としている。
データの伝送方法は、ディジタルデータを複数の同期フ
レームからなるセクタに収容して順次伝送するディジタ
ルデータの伝送方法であって、前記同期フレームは、同
期信号と、前記ディジタルデータに対応しかつ最小ラン
長及び最大ラン長の制約を満たすランレングスリミテッ
ドコードとからなり、前記同期信号には、前記セクタ内
における位置を表す特定コードが含まれていることを特
徴としている。
【００１０】又、本発明によるディジタルデータの伝送
方法は、ディジタルデータを複数の同期フレームからな
るセクタに収容して順次伝送するディジタルデータの伝
送方法であって、前記同期フレームは、３２ビットの同
期信号と、前記ディジタルデータを８ビット毎に最小ラ
ン長＝２、最大ラン長＝１０なるラン長制限を満たすよ
うに８−１６変調したランレングスリミテッドコードと
からなり、前記同期信号は、直前に存在する前記ランレ
ングスリミテッドコードとの接続において前記最小ラン
長＝２及び前記最大ラン長＝１０の制約を満たすべく配
置された３ビットの接続ビットと、前記最小ラン長＝２
及び前記最大ラン長＝１０の制約を満たしかつ３２種の
ビットパターンを有する７ビットの特定コードと、４Ｔ
以上−１４Ｔ−４Ｔなるラン長の同期パターンとからな
ることを特徴としている。
方法は、ディジタルデータを複数の同期フレームからな
るセクタに収容して順次伝送するディジタルデータの伝
送方法であって、前記同期フレームは、３２ビットの同
期信号と、前記ディジタルデータを８ビット毎に最小ラ
ン長＝２、最大ラン長＝１０なるラン長制限を満たすよ
うに８−１６変調したランレングスリミテッドコードと
からなり、前記同期信号は、直前に存在する前記ランレ
ングスリミテッドコードとの接続において前記最小ラン
長＝２及び前記最大ラン長＝１０の制約を満たすべく配
置された３ビットの接続ビットと、前記最小ラン長＝２
及び前記最大ラン長＝１０の制約を満たしかつ３２種の
ビットパターンを有する７ビットの特定コードと、４Ｔ
以上−１４Ｔ−４Ｔなるラン長の同期パターンとからな
ることを特徴としている。
【００１１】
【発明の実施の形態】ディジタルデータを複数の同期フ
レームからなるセクタに収容して順次伝送するにあた
り、かかる同期フレームは、同期信号と、最小ラン長及
び最大ラン長の制約を満たすランレングスリミテッドコ
ードとからなり、上記同期信号は、上記最大ラン長より
も３Ｔだけ大なるラン長のビットパターンとその前後に
配置された上記最小ラン長よりも長いラン長の付加ビッ
トパターンとからなる同期パターンを含んでいる。又、
かかる同期信号は、上記セクタ内における位置を表すと
共にＤＣ制御を可能にする特定コードを含んでいる。
レームからなるセクタに収容して順次伝送するにあた
り、かかる同期フレームは、同期信号と、最小ラン長及
び最大ラン長の制約を満たすランレングスリミテッドコ
ードとからなり、上記同期信号は、上記最大ラン長より
も３Ｔだけ大なるラン長のビットパターンとその前後に
配置された上記最小ラン長よりも長いラン長の付加ビッ
トパターンとからなる同期パターンを含んでいる。又、
かかる同期信号は、上記セクタ内における位置を表すと
共にＤＣ制御を可能にする特定コードを含んでいる。
【００１２】
【実施例】図１は、本発明によるディジタルデータの伝
送方法にて伝送信号の生成を行う伝送信号生成装置の構
成を示す図である。図１において、８−１６変調器１０
は、伝送すべきディジタルデータを８ビット毎に、最小
ラン長ｄ＝２Ｔ、最大ラン長ｋ＝１０Ｔなるラン長制限
を満たすような１６ビット（１コードワード）の８−１
６変調信号（ランレングスリミテッドコード）に変換す
る。
送方法にて伝送信号の生成を行う伝送信号生成装置の構
成を示す図である。図１において、８−１６変調器１０
は、伝送すべきディジタルデータを８ビット毎に、最小
ラン長ｄ＝２Ｔ、最大ラン長ｋ＝１０Ｔなるラン長制限
を満たすような１６ビット（１コードワード）の８−１
６変調信号（ランレングスリミテッドコード）に変換す
る。
【００１３】この際、かかる８−１６変調器１０にて得
られる全てのコードワードは、以下のNext_State１〜４
のいずれかの条件を満たすようなパターン形態を有して
いる。 Next_State１・・・終端の０の連続個数が０又は１個の
コードワード。 Next_State２・・・終端の０の連続個数が２〜５個のコ
ードワードであり、かつ、次のコードワードの１ビット
目及び１３ビット目が共に０となっている。
られる全てのコードワードは、以下のNext_State１〜４
のいずれかの条件を満たすようなパターン形態を有して
いる。 Next_State１・・・終端の０の連続個数が０又は１個の
コードワード。 Next_State２・・・終端の０の連続個数が２〜５個のコ
ードワードであり、かつ、次のコードワードの１ビット
目及び１３ビット目が共に０となっている。
【００１４】Next_State３・・・終端の０の連続個数が
２〜５個のコードワードであり、かつ、次のコードワー
ドの１ビット目又は１３ビット目の内少なくとも一方が
０となっている。 Next_State４・・・終端の０の連続個数が６〜９個のコ
ードワード。 尚、このような変調方式については、以下の論文で発表
されている。
２〜５個のコードワードであり、かつ、次のコードワー
ドの１ビット目又は１３ビット目の内少なくとも一方が
０となっている。 Next_State４・・・終端の０の連続個数が６〜９個のコ
ードワード。 尚、このような変調方式については、以下の論文で発表
されている。
【００１５】IEEE International Conference on Consu
mer Electronics，1995, WPM6.1,"EFMPlus: The Coding
format of the High-Density Compact Disc",Kees A.
Schouhamer Immink 同期信号発生回路２０は、図２及び図３に示されるが如
き互いに異なるビットパターンを有する３２個の同期信
号を発生し、これを合成回路３０に供給する。
mer Electronics，1995, WPM6.1,"EFMPlus: The Coding
format of the High-Density Compact Disc",Kees A.
Schouhamer Immink 同期信号発生回路２０は、図２及び図３に示されるが如
き互いに異なるビットパターンを有する３２個の同期信
号を発生し、これを合成回路３０に供給する。
【００１６】この際、これら３２個の同期信号は、図２
及び図３に示されるようにＳＹ０〜ＳＹ７の８つにグル
ープ化される。図４は、かかる同期信号のフォーマット
を示す図である。図４において、かかる同期信号のビッ
ト１〜３は、直前のコードワードとの接続時に、上述し
た如き最小ラン長ｄ及び最大ラン長ｋの制約を満たすよ
うに設けられた接続ビットである。この際、かかるビッ
ト１〜３による接続ビットパターンは、｛０００｝、
｛００１｝、｛１００｝のいずれかである。
及び図３に示されるようにＳＹ０〜ＳＹ７の８つにグル
ープ化される。図４は、かかる同期信号のフォーマット
を示す図である。図４において、かかる同期信号のビッ
ト１〜３は、直前のコードワードとの接続時に、上述し
た如き最小ラン長ｄ及び最大ラン長ｋの制約を満たすよ
うに設けられた接続ビットである。この際、かかるビッ
ト１〜３による接続ビットパターンは、｛０００｝、
｛００１｝、｛１００｝のいずれかである。
【００１７】次に、同期信号のビット１１〜ビット３２
には、同期信号であることを識別する為の同期パターン
が割り当てられている。かかる同期パターンは、上述し
た８−１６変調信号中の最大間隔１１Ｔよりも３Ｔ大き
い１４Ｔのパターンを中核とし、この１４Ｔパターンの
後方に固定長の４Ｔのパターン、前方に４Ｔ以上のパタ
ーンを配置した、４Ｔ以上−１４Ｔ−４Ｔなる配列、つ
まり、 ｛０００１０００００００００００００１０００１｝ なるビットパターンである。この際、かかる同期パター
ンは、図２及び図３に示されように、全ての同期信号に
共通の固定パターンである。
には、同期信号であることを識別する為の同期パターン
が割り当てられている。かかる同期パターンは、上述し
た８−１６変調信号中の最大間隔１１Ｔよりも３Ｔ大き
い１４Ｔのパターンを中核とし、この１４Ｔパターンの
後方に固定長の４Ｔのパターン、前方に４Ｔ以上のパタ
ーンを配置した、４Ｔ以上−１４Ｔ−４Ｔなる配列、つ
まり、 ｛０００１０００００００００００００１０００１｝ なるビットパターンである。この際、かかる同期パター
ンは、図２及び図３に示されように、全ての同期信号に
共通の固定パターンである。
【００１８】この同期パターンにおいては、符号間干渉
の影響により８−１６変調信号中の１１Ｔパターンがエ
ッジシフトして１２Ｔとなり、更に、同期パターン自体
がエッジシフトして１Ｔ分だけ短くなってしまっても、
両者を区別できるように、８−１６変調信号中の最大間
隔１１Ｔよりも３Ｔ大きい１４Ｔのパターンを採用して
いるのである。この際、かかる１４Ｔパターンとは、エ
ッジシフトを考慮した場合に設定し得る最短の長さであ
る。
の影響により８−１６変調信号中の１１Ｔパターンがエ
ッジシフトして１２Ｔとなり、更に、同期パターン自体
がエッジシフトして１Ｔ分だけ短くなってしまっても、
両者を区別できるように、８−１６変調信号中の最大間
隔１１Ｔよりも３Ｔ大きい１４Ｔのパターンを採用して
いるのである。この際、かかる１４Ｔパターンとは、エ
ッジシフトを考慮した場合に設定し得る最短の長さであ
る。
【００１９】更に、この１４Ｔパターンの後方に固定長
の４Ｔと、その前方に４Ｔ以上の付加ビットパターンを
配置することにより、最短ビットの３Ｔより１Ｔ大きな
間隔をあけて、隣接マークとの符号間干渉の影響が小さ
くなるようにしている。図５は、かかる同期パターンに
よる伝送信号波形を示す図である。図５に示されるよう
に、一点鎖線のスライスレベルにて、エッジの立ち上が
り（波形が反転しているときは立ち下がり）同士、つま
りＡ点及びＢ点の間隔を検出するようにすれば、引き込
み動作等で上記スライスレベルが確定していない時でも
安定して、エッジ間隔が検出できるのである。この際、
かかる１４Ｔパターンと後方の４Ｔパターンとを組み合
わせたパターンを検出し、このパターン中に１４Ｔのパ
ターンがあるものを選択することにより、立ち上がりの
スピンドルサーボの速度検出用の信号に用いることがで
きる。尚、前後のマーク長を最短マーク長より振巾の大
きい４Ｔ以上とすることにより、スライスレベルの変動
に対しての許容幅は大きくなる。この際、５Ｔ以上のマ
ークの組み合せにしても良いが、上記実施例において
は、効率を優先させて後方４Ｔ、前方４Ｔ以上としてい
るのである。
の４Ｔと、その前方に４Ｔ以上の付加ビットパターンを
配置することにより、最短ビットの３Ｔより１Ｔ大きな
間隔をあけて、隣接マークとの符号間干渉の影響が小さ
くなるようにしている。図５は、かかる同期パターンに
よる伝送信号波形を示す図である。図５に示されるよう
に、一点鎖線のスライスレベルにて、エッジの立ち上が
り（波形が反転しているときは立ち下がり）同士、つま
りＡ点及びＢ点の間隔を検出するようにすれば、引き込
み動作等で上記スライスレベルが確定していない時でも
安定して、エッジ間隔が検出できるのである。この際、
かかる１４Ｔパターンと後方の４Ｔパターンとを組み合
わせたパターンを検出し、このパターン中に１４Ｔのパ
ターンがあるものを選択することにより、立ち上がりの
スピンドルサーボの速度検出用の信号に用いることがで
きる。尚、前後のマーク長を最短マーク長より振巾の大
きい４Ｔ以上とすることにより、スライスレベルの変動
に対しての許容幅は大きくなる。この際、５Ｔ以上のマ
ークの組み合せにしても良いが、上記実施例において
は、効率を優先させて後方４Ｔ、前方４Ｔ以上としてい
るのである。
【００２０】又、１４Ｔパターンの後方を４Ｔ固定、前
方を４Ｔ以上としたのは、以下に説明する特定コードを
更にこの前方に置くときに、前方の自由度を大きくし
て、特定コードの取り得るパターンの数を充分確保する
ためである。かかる特定コードは、図４に示されるよう
に、同期信号のビット４〜ビット１０に割り当てられて
おり、その直前に存在する上記接続ビットとの組み合わ
せにより、後述する１セクタ内における位置を識別し得
るものとなる。
方を４Ｔ以上としたのは、以下に説明する特定コードを
更にこの前方に置くときに、前方の自由度を大きくし
て、特定コードの取り得るパターンの数を充分確保する
ためである。かかる特定コードは、図４に示されるよう
に、同期信号のビット４〜ビット１０に割り当てられて
おり、その直前に存在する上記接続ビットとの組み合わ
せにより、後述する１セクタ内における位置を識別し得
るものとなる。
【００２１】ここで、図１における合成回路３０は、８
−１６変調器１０から順次供給されてくる８−１６変調
信号の列、９１コードワード毎に、上記同期信号発生回
路２０にて発生した同期信号のいずれか１を選択し、こ
れをかかる９１コードワードの先頭に付加したものを１
同期フレームに対応した伝送信号として出力する。図６
は、かかる合成回路３０にて出力される、１セクタあた
りの伝送信号フォーマットを示す図である。
−１６変調器１０から順次供給されてくる８−１６変調
信号の列、９１コードワード毎に、上記同期信号発生回
路２０にて発生した同期信号のいずれか１を選択し、こ
れをかかる９１コードワードの先頭に付加したものを１
同期フレームに対応した伝送信号として出力する。図６
は、かかる合成回路３０にて出力される、１セクタあた
りの伝送信号フォーマットを示す図である。
【００２２】図６に示されるが如く、１セクタは１３行
からなり、これら各行には２つの同期フレームが割り当
てられている。各同期フレームに割り当てられている同
期信号は、図２及び図３にて示される３２種類の同期信
号の中から選択したものである。例えば、第１行目の前
同期フレームに割り当てられる同期信号は、かかる３２
種類の同期信号の中から選択されたＳＹ０に該当したも
のである。この１行目以降、前同期フレームに割り当て
られる同期信号は、その行の増加に応じてＳＹ１〜ＳＹ
４の如くサイクリックに繰り返す構造としている。この
際、かかるＳＹ１〜ＳＹ４各々の違いは、上述した特定
コードが決定しているものである。
からなり、これら各行には２つの同期フレームが割り当
てられている。各同期フレームに割り当てられている同
期信号は、図２及び図３にて示される３２種類の同期信
号の中から選択したものである。例えば、第１行目の前
同期フレームに割り当てられる同期信号は、かかる３２
種類の同期信号の中から選択されたＳＹ０に該当したも
のである。この１行目以降、前同期フレームに割り当て
られる同期信号は、その行の増加に応じてＳＹ１〜ＳＹ
４の如くサイクリックに繰り返す構造としている。この
際、かかるＳＹ１〜ＳＹ４各々の違いは、上述した特定
コードが決定しているものである。
【００２３】次に、かかる１セクタ分の伝送信号を生成
するという合成回路３０の動作について、図７のフロー
を参照しつつ説明する。尚、かかる合成回路３０内に
は、図示せぬＣＰＵ（中央処理装置）及びメモリが形成
されており、かかるメモリ内には、予め、図８に示され
るが如き情報が記憶されているものとする。
するという合成回路３０の動作について、図７のフロー
を参照しつつ説明する。尚、かかる合成回路３０内に
は、図示せぬＣＰＵ（中央処理装置）及びメモリが形成
されており、かかるメモリ内には、予め、図８に示され
るが如き情報が記憶されているものとする。
【００２４】図７のフローにおいて、先ず、かかる合成
回路３０内のＣＰＵは、その内蔵レジスタｎに初期番地
としての１を設定する（ステップＳ１）。次に、ＣＰＵ
は、かかるレジスタｎに記憶されている番地に対応した
情報を図８に示されるメモリから夫々読み出して、レジ
スタＸ及びＹに各々記憶せしめる（ステップＳ２）。例
えば、レジスタｎに１が記憶されている場合には、図８
のメモリの１番地に記憶されているＳＹ０、及びＳＹ５
各々が読み出され、これらが、夫々レジスタＸ及びＹに
記憶される。
回路３０内のＣＰＵは、その内蔵レジスタｎに初期番地
としての１を設定する（ステップＳ１）。次に、ＣＰＵ
は、かかるレジスタｎに記憶されている番地に対応した
情報を図８に示されるメモリから夫々読み出して、レジ
スタＸ及びＹに各々記憶せしめる（ステップＳ２）。例
えば、レジスタｎに１が記憶されている場合には、図８
のメモリの１番地に記憶されているＳＹ０、及びＳＹ５
各々が読み出され、これらが、夫々レジスタＸ及びＹに
記憶される。
【００２５】次に、ＣＰＵは、同期信号発生回路２０か
ら供給されてくる、図２及び図３に示される３２種類の
同期信号の中から、上記レジスタＸの記憶内容に対応し
た同期信号を選択する。例えば、レジスタＸにＳＹ０が
記憶されている場合には、図２及び図３に示される３２
種類の同期信号の中からＳＹ０に対応したものが選択さ
れる。ここで、かかる同期信号の直前に存在するコード
ワードがＮｅｘｔ＿Ｓｔａｔｅ１（終端の０の連続個数
が１又は０個）又は、Ｎｅｘｔ＿Ｓｔａｔｅ２（終端の
０の連続個数が２〜５個）である場合、ＣＰＵは、図２
及び図３に示されるＳＹ０の内から、ビット１〜３によ
る接続ビットパターンが｛０００｝となっているものを
選択する。この際、接続ビットパターンが｛０００｝と
なっているものは、図２中から ｛０００１００１００１０００１０００００００００００００１０００１｝ ｛０００１００１００００００１０００００００００００００１０００１｝ の２通り存在する。
ら供給されてくる、図２及び図３に示される３２種類の
同期信号の中から、上記レジスタＸの記憶内容に対応し
た同期信号を選択する。例えば、レジスタＸにＳＹ０が
記憶されている場合には、図２及び図３に示される３２
種類の同期信号の中からＳＹ０に対応したものが選択さ
れる。ここで、かかる同期信号の直前に存在するコード
ワードがＮｅｘｔ＿Ｓｔａｔｅ１（終端の０の連続個数
が１又は０個）又は、Ｎｅｘｔ＿Ｓｔａｔｅ２（終端の
０の連続個数が２〜５個）である場合、ＣＰＵは、図２
及び図３に示されるＳＹ０の内から、ビット１〜３によ
る接続ビットパターンが｛０００｝となっているものを
選択する。この際、接続ビットパターンが｛０００｝と
なっているものは、図２中から ｛０００１００１００１０００１０００００００００００００１０００１｝ ｛０００１００１００００００１０００００００００００００１０００１｝ の２通り存在する。
【００２６】すなわち、両者は、特定コード中のビット
１０の値のみが異なっており、ＮＲＺＩ変調した時に、
その反転回数が異なってくる。ここで、ＣＰＵは、この
２通りのパターンの内、ＤＣ調整に最適な方を選択して
これを最終的なＳＹ０とする。次に、ＣＰＵは、レジス
タＹの記憶内容に対応した同期信号を選択する。例え
ば、レジスタＹにＳＹ５が記憶されている場合には、図
２及び図３に示される３２種類の同期信号の中からＳＹ
５に対応したものが選択される。ここで、かかる同期信
号の直前に存在するコードワードがＮｅｘｔ＿Ｓｔａｔ
ｅ３（終端の０の連続個数が２〜５個）又は、Ｎｅｘｔ
＿Ｓｔａｔｅ４（終端の０の連続個数が６〜９個）であ
る場合、ＣＰＵは、図２及び図３に示されるＳＹ５の内
から、ビット１〜３による接続ビットパターンが｛１０
０｝となっているものを選択する。この際、接続ビット
パターンが｛１００｝となっているものは、図３中から ｛１０００１００１０００００１０００００００００００００１０００１｝ ｛１００００００１０００００１０００００００００００００１０００１｝ の２通り存在する。
１０の値のみが異なっており、ＮＲＺＩ変調した時に、
その反転回数が異なってくる。ここで、ＣＰＵは、この
２通りのパターンの内、ＤＣ調整に最適な方を選択して
これを最終的なＳＹ０とする。次に、ＣＰＵは、レジス
タＹの記憶内容に対応した同期信号を選択する。例え
ば、レジスタＹにＳＹ５が記憶されている場合には、図
２及び図３に示される３２種類の同期信号の中からＳＹ
５に対応したものが選択される。ここで、かかる同期信
号の直前に存在するコードワードがＮｅｘｔ＿Ｓｔａｔ
ｅ３（終端の０の連続個数が２〜５個）又は、Ｎｅｘｔ
＿Ｓｔａｔｅ４（終端の０の連続個数が６〜９個）であ
る場合、ＣＰＵは、図２及び図３に示されるＳＹ５の内
から、ビット１〜３による接続ビットパターンが｛１０
０｝となっているものを選択する。この際、接続ビット
パターンが｛１００｝となっているものは、図３中から ｛１０００１００１０００００１０００００００００００００１０００１｝ ｛１００００００１０００００１０００００００００００００１０００１｝ の２通り存在する。
【００２７】すなわち、両者は、特定コード中のビット
５の値のみが異なっている。ここで、ＣＰＵは、この２
通りのパターンの内、ＤＣ調整に最適な方を選択してこ
れを最終的なＳＹ５とするのである（ステップＳ３）。
次に、ＣＰＵは、上述の如くレジスタＸ及びＹの記憶内
容に基づいて選択された同期信号各々に、９１コードワ
ード分の８−１６変調信号を直列に連結したものを図６
に示されるが如き１行分の伝送信号として出力する（ス
テップＳ４）。
５の値のみが異なっている。ここで、ＣＰＵは、この２
通りのパターンの内、ＤＣ調整に最適な方を選択してこ
れを最終的なＳＹ５とするのである（ステップＳ３）。
次に、ＣＰＵは、上述の如くレジスタＸ及びＹの記憶内
容に基づいて選択された同期信号各々に、９１コードワ
ード分の８−１６変調信号を直列に連結したものを図６
に示されるが如き１行分の伝送信号として出力する（ス
テップＳ４）。
【００２８】次に、ＣＰＵは、レジスタｎの内容が１３
よりも大であるか否かを判定する（ステップＳ５）。ス
テップＳ５において、レジスタｎの内容が１３よりも大
であると判定されるまで、ＣＰＵは、かかるレジスタｎ
の内容に１を加算して（ステップＳ６）から、上記ステ
ップＳ２以降の動作を繰り返し実行する。かかる繰り返
し動作により、図６に示されるが如き第１行〜第１３行
（１セクタ分）の伝送信号が順次出力されるのである。
よりも大であるか否かを判定する（ステップＳ５）。ス
テップＳ５において、レジスタｎの内容が１３よりも大
であると判定されるまで、ＣＰＵは、かかるレジスタｎ
の内容に１を加算して（ステップＳ６）から、上記ステ
ップＳ２以降の動作を繰り返し実行する。かかる繰り返
し動作により、図６に示されるが如き第１行〜第１３行
（１セクタ分）の伝送信号が順次出力されるのである。
【００２９】ここで、例えば、１６セクタを１エラー訂
正ブロックとして誤り訂正符号化して伝送するとしたと
き、かかる構造からなる伝送信号を受信するデコーダ側
では、図６に示されるが如きセクタ構造を有する伝送信
号を１６セクタ集めたものを１つのエラー訂正ブロック
としてエラー訂正処理を実行する。デコーダにおいて
は、かかる伝送信号の受信後にセクタの先頭を探し、そ
の後に記録されているアドレスをすばやく読み取ってエ
ラー訂正ブロックのデータを集めていく事が重要にな
る。この際、高密度伝送が実施されると、セクタの先頭
としての同期信号ＳＹ０の読み取りが出来ない場合や、
他のものをセクタ先頭と誤ってしまう場合があるので、
修復不能な致命的なエラーを誘発する可能性が生じる。
正ブロックとして誤り訂正符号化して伝送するとしたと
き、かかる構造からなる伝送信号を受信するデコーダ側
では、図６に示されるが如きセクタ構造を有する伝送信
号を１６セクタ集めたものを１つのエラー訂正ブロック
としてエラー訂正処理を実行する。デコーダにおいて
は、かかる伝送信号の受信後にセクタの先頭を探し、そ
の後に記録されているアドレスをすばやく読み取ってエ
ラー訂正ブロックのデータを集めていく事が重要にな
る。この際、高密度伝送が実施されると、セクタの先頭
としての同期信号ＳＹ０の読み取りが出来ない場合や、
他のものをセクタ先頭と誤ってしまう場合があるので、
修復不能な致命的なエラーを誘発する可能性が生じる。
【００３０】そこで、本発明による伝送信号において
は、図２及び図３にて示されるように、互いにビットパ
ターンの異なる３２種類の同期信号を用意して、更に、
図６に示されるように、１セクタ中の各行に割り当てる
同期信号の組み合わせパターンを各行に応じた独自のも
のとしている。又、図６に示されるように、各行の先頭
に存在する前同期フレーム中の同期信号を、行の増加に
応じてＳＹ１〜ＳＹ４の如くサイクリックに繰り返す構
造としている。
は、図２及び図３にて示されるように、互いにビットパ
ターンの異なる３２種類の同期信号を用意して、更に、
図６に示されるように、１セクタ中の各行に割り当てる
同期信号の組み合わせパターンを各行に応じた独自のも
のとしている。又、図６に示されるように、各行の先頭
に存在する前同期フレーム中の同期信号を、行の増加に
応じてＳＹ１〜ＳＹ４の如くサイクリックに繰り返す構
造としている。
【００３１】よって、かかる構造からなる伝送信号を受
信するデコーダ側においては、上記同期信号の組み合わ
せパターンを認識することにより、１セクタ中の行を特
定することが出来、それ故に、セクタ先頭のＳＹ０の位
置を予測することが可能となるのである。又、行の特定
を行う際に、ＳＹ１〜ＳＹ４の繰り返しパターンを認識
することにより、同期信号の読み取り誤りに対して更に
防御機能を高めることができる。尚、１行中に存在する
２つの同期信号の組み合わせパターンに基づいて、行を
特定するようにしているので、１セクタ中の同期信号の
種類はＳＹ０〜７の８種類で良い。
信するデコーダ側においては、上記同期信号の組み合わ
せパターンを認識することにより、１セクタ中の行を特
定することが出来、それ故に、セクタ先頭のＳＹ０の位
置を予測することが可能となるのである。又、行の特定
を行う際に、ＳＹ１〜ＳＹ４の繰り返しパターンを認識
することにより、同期信号の読み取り誤りに対して更に
防御機能を高めることができる。尚、１行中に存在する
２つの同期信号の組み合わせパターンに基づいて、行を
特定するようにしているので、１セクタ中の同期信号の
種類はＳＹ０〜７の８種類で良い。
【００３２】従って、高密度伝送の影響により、セクタ
の先頭としての同期信号ＳＹ０を読み取ることが出来な
くなった場合においても、デコーダ側では、そのＳＹ０
以降に存在する同期信号に基づいてセクタの先頭位置を
認識して、正しいエラー訂正ブロックを認識することが
可能となるのである。更に、図２及び図３よりわかるよ
うに、ＳＹ０は他の各行の先頭シンク（ＳＹ１からＳＹ
４）と最も符号間距離が大きくなるように選ばれてい
る。ここで符号間距離とは同期信号同士の類似度を表
し、他と１の数が異なる同期信号がある場合はそれを最
も距離が大きいものとし、１の数が同じ同期信号の場合
は、１の位置をシフトしてある同期信号に一致するまで
のシフト数をその同期信号との距離とする。このように
ＳＹ０を定めることにより、ＳＹ１からＳＹ４をＳＹ０
と読み誤る確率を小さくしている。換言すれば、ＳＹ０
に比較的類似している同期信号は各行の中間の同期信号
（ＳＹ５からＳＹ７）とし、行の先頭と中間とで共通の
同期信号を用いないようにしているのである。又、行の
先頭と中間とで共通の同期信号を用いないということ
は、読み取り誤りによって各行の先頭と中間を間違える
確率を低くする効果もある。
の先頭としての同期信号ＳＹ０を読み取ることが出来な
くなった場合においても、デコーダ側では、そのＳＹ０
以降に存在する同期信号に基づいてセクタの先頭位置を
認識して、正しいエラー訂正ブロックを認識することが
可能となるのである。更に、図２及び図３よりわかるよ
うに、ＳＹ０は他の各行の先頭シンク（ＳＹ１からＳＹ
４）と最も符号間距離が大きくなるように選ばれてい
る。ここで符号間距離とは同期信号同士の類似度を表
し、他と１の数が異なる同期信号がある場合はそれを最
も距離が大きいものとし、１の数が同じ同期信号の場合
は、１の位置をシフトしてある同期信号に一致するまで
のシフト数をその同期信号との距離とする。このように
ＳＹ０を定めることにより、ＳＹ１からＳＹ４をＳＹ０
と読み誤る確率を小さくしている。換言すれば、ＳＹ０
に比較的類似している同期信号は各行の中間の同期信号
（ＳＹ５からＳＹ７）とし、行の先頭と中間とで共通の
同期信号を用いないようにしているのである。又、行の
先頭と中間とで共通の同期信号を用いないということ
は、読み取り誤りによって各行の先頭と中間を間違える
確率を低くする効果もある。
【００３３】又、ＳＹ０からＳＹ７には、図２及び図３
に示されるように、同期信号直前のコードワードのＮｅ
ｘｔ＿Ｓｔａｔｅが１，２の場合と３，４の場合のいず
れに対しても、反転回数（１の個数）の偶奇とディスパ
リティ（波形の正負のビットの差）の符号の異なる２つ
の３２ビットパターンが割り当てられている。すなわ
ち、一方のパターンに対して他方のパターンは、パター
ン自身の直流成分及びパターンの最終端での信号の極性
が逆になるので、いずれか一方を選択することにより信
号の直流成分を減少することができるのである。
に示されるように、同期信号直前のコードワードのＮｅ
ｘｔ＿Ｓｔａｔｅが１，２の場合と３，４の場合のいず
れに対しても、反転回数（１の個数）の偶奇とディスパ
リティ（波形の正負のビットの差）の符号の異なる２つ
の３２ビットパターンが割り当てられている。すなわ
ち、一方のパターンに対して他方のパターンは、パター
ン自身の直流成分及びパターンの最終端での信号の極性
が逆になるので、いずれか一方を選択することにより信
号の直流成分を減少することができるのである。
【００３４】
【発明の効果】以上の如く、本発明によるディジタルデ
ータ伝送方法においては、ディジタルデータを複数の同
期フレームからなるセクタに収容して順次伝送するにあ
たり、かかる同期フレームは、同期信号と、最小ラン長
及び最大ラン長の制約を満たすランレングスリミテッド
コードとからなり、上記同期信号に、セクタ内における
位置を表す特定コードを含む構成としている。
ータ伝送方法においては、ディジタルデータを複数の同
期フレームからなるセクタに収容して順次伝送するにあ
たり、かかる同期フレームは、同期信号と、最小ラン長
及び最大ラン長の制約を満たすランレングスリミテッド
コードとからなり、上記同期信号に、セクタ内における
位置を表す特定コードを含む構成としている。
【００３５】
【００３６】よって、かかる構成によれば、例え、セク
タの先頭の同期信号を一時的に読み取れなくても、又他
のものをセクタ先頭と誤ってしまっても、その後に存在
する同期信号に基づいて正しいセクタの先頭を予測する
ことが出来るので、良好にディジタルデータの再生が為
されるのである。
タの先頭の同期信号を一時的に読み取れなくても、又他
のものをセクタ先頭と誤ってしまっても、その後に存在
する同期信号に基づいて正しいセクタの先頭を予測する
ことが出来るので、良好にディジタルデータの再生が為
されるのである。
【図１】本発明によるディジタルデータ伝送方法にて伝
送信号の生成を行う伝送信号生成装置の概略構成を示す
図である。
送信号の生成を行う伝送信号生成装置の概略構成を示す
図である。
【図２】本発明による同期信号を示す図である。
【図３】本発明による同期信号を示す図である。
【図４】同期信号のフォーマットを示す図である。
【図５】同期パターンによる伝送信号波形を示す図であ
る。
る。
【図６】１セクタ分の伝送信号フォーマットを示す図で
ある。
ある。
【図７】合成回路３０の動作フローを示す図である。
【図８】メモリの記憶内容を示す図である。
１０ ８−１６変調器
２０ 同期信号発生回路
３０ 合成回路
─────────────────────────────────────────────────────
フロントページの続き
(72)発明者 小島 正
神奈川県川崎市幸区柳町70番地株式会社
東芝 柳町工場内
(72)発明者 平山 康一
神奈川県川崎市幸区柳町70番地株式会社
東芝 柳町工場内
(72)発明者 山田 尚志
神奈川県川崎市幸区柳町70番地株式会社
東芝 柳町工場内
(72)発明者 守山 義明
埼玉県鶴ヶ島市富士見６丁目１番１号パ
イオニア株式会社 総合研究所内
(72)発明者 横川 文彦
埼玉県鶴ヶ島市富士見６丁目１番１号パ
イオニア株式会社 総合研究所内
(72)発明者 荒井 孝雄
神奈川県横浜市戸塚区吉田町292番地株
式会社日立製作所 マルチメディアシス
テム開発本部内
(72)発明者 竹内 敏文
神奈川県横浜市戸塚区吉田町292番地株
式会社日立製作所 マルチメディアシス
テム開発本部内
(72)発明者 田中 伸一
大阪府門真市大字門真1006番地松下電器
産業株式会社内
(72)発明者 倉橋 章
大阪府門真市大字門真1006番地松下電器
産業株式会社内
(72)発明者 島田 敏幸
大阪府門真市大字門真1006番地松下電器
産業株式会社内
(56)参考文献 特開 平６−267075（ＪＰ，Ａ)
特開 平５−225710（ＪＰ，Ａ)
特開 平７−254230（ＪＰ，Ａ)
特開 昭61−196469（ＪＰ，Ａ)
特開 昭62−272726（ＪＰ，Ａ)
特開 昭63−274236（ＪＰ，Ａ)
(58)調査した分野(Int.Cl.7，ＤＢ名)
H04L 7/08
G11B 20/14 341
H03M 7/14
H04L 25/49
Claims (9)
- 【請求項１】ディジタルデータを複数の同期フレームか
らなるセクタに収容して順次伝送するディジタルデータ
の伝送方法であって、 前記同期フレームは、同期信号と、前記ディジタルデー
タに対応しかつ最小ラン長及び最大ラン長の制約を満た
すランレングスリミテッドコードとからなり、 前記同期信号には、前記セクタ内における位置を表す特
定コードが含まれていることを特徴とするディジタルデ
ータの伝送方法。 - 【請求項２】前記セクタは、各々が前記同期フレームの
２つからなる複数の行からなり、 前記行毎に含まれる前記同期信号の２つの各々に含まれ
ている前記特定コードにより、前記セクタ内における位
置を識別するようにした ことを特徴とする請求項１記載
のディジタルデータの伝送方法。 - 【請求項３】 前記行毎に含まれる前記特定コードの２
つの内の一方は、前記行の増加に応じてサイクリックに
繰り返すことを特徴とする請求項２記載のディジタルデ
ータの伝送方法。 - 【請求項４】 前記セクタの１行目の先頭に配置される
前記同期信号中の前記特定コードは、他の行の先頭に配
置される前記同期信号に対して符号距離が最も大となる
ようなビットパターンとなっていることを特徴とする請
求項１記載のディジタルデータの伝送方法。 - 【請求項５】 前記特定コードのビットパターンにより
ＤＣ制御を行えるようにしたことを特徴とする請求項１
記載のディジタルデータの伝送方法。 - 【請求項６】 前記特定コードとしてＮＲＺＩ変調した
ときに反転回数が異なる２種のコードを選択できるよう
にして前記ＤＣ制御を行うようにしたことを特徴とする
請求項５記載のディジタルデータの伝送方法。 - 【請求項７】 前記セクタは、各々が前記同期フレーム
の２つからなる１３行からなり、 前記同期信号は、直前に存在する前記ランレングスリミ
テッドコードとの接続において前記最小ラン長及び前記
最大ラン長の制約を満たしかつ前記セクタの先頭と各行
の特定、及び前記ＤＣ制御を為すために３２種のビット
パターンを有 することを特徴とする請求項２、４及び５
記載のディジタルデータの伝送方法。 - 【請求項８】ディジタルデータを複数の同期フレームか
らなるセクタに収容して順次伝送するディジタルデータ
の伝送方法であって、 前記同期フレームは、３２ビットの同期信号と、前記デ
ィジタルデータを８ビット毎に最小ラン長＝２、最大ラ
ン長＝１０なるラン長制限を満たすように８−１６変調
したランレングスリミテッドコードとからなり、 前記同期信号は、直前に存在する前記ランレングスリミ
テッドコードとの接続において前記最小ラン長＝２及び
前記最大ラン長＝１０の制約を満たすべく配置された３
ビットの接続ビットと、前記最小ラン長＝２及び前記最
大ラン長＝１０の制約を満たしかつ３２種のビットパタ
ーンを有する７ビットの特定コードと、４Ｔ以上−１４
Ｔ−４Ｔなるラン長の同期パターンとからなる ことを特
徴とするディジタルデータの伝送方法。 - 【請求項９】前記同期信号は、下表１及び２にて示され
る３２種のビットパターンを有し、前記セクタ内の各行
における前記同期信号の配置を下表３に示される配置と
したことを特徴とする請求項８記載のディジタルデータ
の伝送方法。【表１】 【表２】 【表３】
Priority Applications (24)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP31642095A JP3394127B2 (ja) | 1995-12-05 | 1995-12-05 | ディジタルデータの伝送方法 |
| MYPI96005068A MY112856A (en) | 1995-12-05 | 1996-12-03 | Digital data transmitting method |
| US08/759,956 US5987066A (en) | 1995-12-05 | 1996-12-03 | Digital data transmitting method |
| MX9606099A MX9606099A (es) | 1995-12-05 | 1996-12-04 | Metodo de transmision de datos digitales. |
| TW085114966A TW311195B (ja) | 1995-12-05 | 1996-12-04 | |
| SG9611511A SG79210A1 (en) | 1995-12-05 | 1996-12-04 | Digital data transmitting method |
| EP06115012A EP1715484A3 (en) | 1995-12-05 | 1996-12-05 | Signal forming apparatus and method |
| KR1019960062001A KR100329456B1 (ko) | 1995-12-05 | 1996-12-05 | 디지털 데이터의 전송방법 |
| EP06115028A EP1715487A3 (en) | 1995-12-05 | 1996-12-05 | Signal forming apparatus and method |
| DE69632017T DE69632017T2 (de) | 1995-12-05 | 1996-12-05 | Digitaldatenübertragungsverfahren |
| CN2006100938173A CN1897142B (zh) | 1995-12-05 | 1996-12-05 | 数字数据传送方法 |
| DE69636916T DE69636916T2 (de) | 1995-12-05 | 1996-12-05 | Vorrichtung und Verfahren zur Bildung eines Signals |
| CNB2006100938313A CN100536014C (zh) | 1995-12-05 | 1996-12-05 | 数字数据传送方法 |
| EP06115021A EP1715486B1 (en) | 1995-12-05 | 1996-12-05 | Signal forming apparatus and method |
| DE69638178T DE69638178D1 (de) | 1995-12-05 | 1996-12-05 | Vorrichtung und Verfahren zur Signalerzeugung |
| EP96119545A EP0779623B1 (en) | 1995-12-05 | 1996-12-05 | Digital data transmitting method |
| DE69638200T DE69638200D1 (de) | 1995-12-05 | 1996-12-05 | Vorrichtung und Verfahren zur Signalerzeugung |
| EP06115016A EP1715485B1 (en) | 1995-12-05 | 1996-12-05 | Signal forming apparatus and method |
| EP03025667A EP1403869B1 (en) | 1995-12-05 | 1996-12-05 | Signal forming apparatus and method |
| CNB961143207A CN1287546C (zh) | 1995-12-05 | 1996-12-05 | 数字数据传送方法 |
| CNB2006100938309A CN100499449C (zh) | 1995-12-05 | 1996-12-05 | 数字数据传送方法 |
| HK04106418A HK1063685A1 (en) | 1995-12-05 | 1998-05-04 | Signal forming apparatus and method |
| HK98103800A HK1004500A1 (en) | 1995-12-05 | 1998-05-04 | Digital data transmitting method. |
| US10/785,864 USRE40312E1 (en) | 1995-12-05 | 2004-02-25 | Digital data transmitting method |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP31642095A JP3394127B2 (ja) | 1995-12-05 | 1995-12-05 | ディジタルデータの伝送方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH09162857A JPH09162857A (ja) | 1997-06-20 |
| JP3394127B2 true JP3394127B2 (ja) | 2003-04-07 |
Family
ID=18076885
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP31642095A Expired - Lifetime JP3394127B2 (ja) | 1995-12-05 | 1995-12-05 | ディジタルデータの伝送方法 |
Country Status (11)
| Country | Link |
|---|---|
| US (2) | US5987066A (ja) |
| EP (6) | EP1715486B1 (ja) |
| JP (1) | JP3394127B2 (ja) |
| KR (1) | KR100329456B1 (ja) |
| CN (4) | CN1287546C (ja) |
| DE (4) | DE69632017T2 (ja) |
| HK (1) | HK1004500A1 (ja) |
| MX (1) | MX9606099A (ja) |
| MY (1) | MY112856A (ja) |
| SG (1) | SG79210A1 (ja) |
| TW (1) | TW311195B (ja) |
Families Citing this family (25)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP3962439B2 (ja) * | 1996-06-21 | 2007-08-22 | パイオニア株式会社 | 情報記録装置及び情報記録方法並びに情報再生装置及び情報再生方法 |
| JP3729362B2 (ja) * | 1996-07-15 | 2005-12-21 | ソニー株式会社 | 記録媒体再生装置および記録媒体再生方法 |
| JP3814966B2 (ja) | 1997-08-14 | 2006-08-30 | ソニー株式会社 | 記録媒体、データ伝送装置、データ受信装置及び光ディスク装置 |
| JP3870573B2 (ja) * | 1998-08-24 | 2007-01-17 | ソニー株式会社 | 変調装置および方法、記録媒体、並びに復調装置および方法 |
| US6768706B1 (en) | 1998-10-28 | 2004-07-27 | Victor Company Of Japan, Ltd | Frequency control apparatus and digital signal reproducing apparatus |
| EP1045391A1 (en) * | 1999-04-16 | 2000-10-18 | Koninklijke Philips Electronics N.V. | Method and device for recording information in units |
| JP4633763B2 (ja) * | 2000-12-26 | 2011-02-16 | パナソニック株式会社 | 記録媒体、記録方法、再生方法、記録装置および再生装置 |
| EP2226804A1 (en) | 2000-12-26 | 2010-09-08 | Panasonic Corporation | Recording medium, recording method, reproduction method, recording apparatus and reproduction apparatus |
| KR100669623B1 (ko) * | 2001-03-12 | 2007-01-15 | 엘지전자 주식회사 | 디지털 데이터 변환방법 |
| JP3964634B2 (ja) * | 2001-06-14 | 2007-08-22 | 株式会社東芝 | 同期コード生成方法、情報記録方法、情報再生方法、情報再生装置及び情報記憶媒体 |
| JP2003085898A (ja) | 2001-09-12 | 2003-03-20 | Toshiba Corp | 情報記憶媒体、情報記録装置、情報記録方法、情報再生装置、及び情報再生装置 |
| AU2002353281A1 (en) * | 2001-12-07 | 2003-06-17 | Koninklijke Philips Electronics N.V. | Asymmetric run length constraints for increased resolution and power margin in mammos read-out |
| JP4130884B2 (ja) | 2002-09-09 | 2008-08-06 | ソニー株式会社 | 再生装置、再生方法 |
| US7042372B2 (en) * | 2002-10-31 | 2006-05-09 | Hewlett-Packard Development Company, L.P. | Encoding information in codes identifying beginning of regions of data |
| KR100677106B1 (ko) * | 2002-12-10 | 2007-02-01 | 삼성전자주식회사 | 정보저장매체 및 그 기록/재생방법 |
| KR20040099945A (ko) * | 2003-05-20 | 2004-12-02 | 삼성전자주식회사 | 디스크형 기록 매체로의 기록을 위한, 데이터 변조 방법및 그 장치와, 이에 사용되는 싱크 코드 삽입 방법 및 그장치와, 이를 구현하기 위한 프로그램을 기록한 기록 매체 |
| US7668224B2 (en) * | 2005-08-16 | 2010-02-23 | Texas Instruments Incorporated | Encoding for digital communications in a multiple-input, multiple-output environment |
| KR100749754B1 (ko) | 2006-08-01 | 2007-08-17 | 삼성전자주식회사 | 직류 성분을 제어 가능한 인코딩과 디코딩 방법 및 이를이용한 데이터 처리 장치 |
| JP5049870B2 (ja) * | 2008-05-16 | 2012-10-17 | 株式会社日立製作所 | 記録方法、再生方法、情報記録媒体及びディジタル信号の生成方法 |
| KR101436506B1 (ko) * | 2008-07-23 | 2014-09-02 | 삼성전자주식회사 | 메모리 장치 및 메모리 데이터 프로그래밍 방법 |
| JP5084686B2 (ja) * | 2008-09-30 | 2012-11-28 | キヤノン株式会社 | 画像形成装置、画像形成方法、プログラム及び記憶媒体 |
| JP4997211B2 (ja) * | 2008-10-23 | 2012-08-08 | 株式会社日立製作所 | 光ディスク、光ディスク記録方法及び装置、光ディスク再生方法及び装置 |
| KR101602316B1 (ko) | 2009-02-09 | 2016-03-22 | 삼성전자주식회사 | 반도체 메모리 장치 및 그것의 데이터 처리 방법 |
| KR101824227B1 (ko) | 2009-08-07 | 2018-02-05 | 삼성전자주식회사 | 메모리 시스템 및 그것의 프로그램 방법 |
| JP2011181180A (ja) * | 2011-06-20 | 2011-09-15 | Hitachi Ltd | 記録方法及び再生方法 |
Family Cites Families (17)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4124778A (en) * | 1977-11-02 | 1978-11-07 | Minnesota Mining And Manufacturing Company | Digital frame synchronizing circuit |
| US4544962A (en) * | 1981-07-06 | 1985-10-01 | Matsushita Electric Industrial Co., Ltd. | Method and apparatus for processing binary data |
| JPS5883365A (ja) * | 1981-11-10 | 1983-05-19 | Sony Corp | デイスク・プレ−ヤ |
| JPS59165212A (ja) * | 1983-03-08 | 1984-09-18 | Sony Corp | 情報信号再生装置 |
| BR8407223A (pt) * | 1983-12-16 | 1985-11-26 | Sony Corp | Aparelho para reproducao de discos |
| JPS6182377A (ja) * | 1984-09-29 | 1986-04-25 | Toshiba Corp | デジタルデイスクプレ−ヤのモ−タ制御装置 |
| EP0193153B1 (en) | 1985-02-25 | 1991-11-13 | Matsushita Electric Industrial Co., Ltd. | Digital data recording and reproducing method |
| JPS61196469A (ja) | 1985-02-25 | 1986-08-30 | Matsushita Electric Ind Co Ltd | デイジタル変調方法 |
| CA1273112A (en) * | 1986-03-26 | 1990-08-21 | Ernst August Munter | Method and apparatus for the channelized serial transmission of redundantly encoded binary data |
| JPS62272726A (ja) | 1986-05-21 | 1987-11-26 | Oki Electric Ind Co Ltd | 符号化回路 |
| JP2534778B2 (ja) * | 1989-09-26 | 1996-09-18 | 株式会社日立製作所 | 情報記録／再生方式および情報記録／再生装置 |
| KR910013186A (ko) | 1989-12-29 | 1991-08-08 | 강진구 | Efm 변조회로 |
| US5333126A (en) * | 1990-01-03 | 1994-07-26 | Hitachi, Ltd. | Information recording method and optical disk apparatus using same |
| JP3383986B2 (ja) | 1992-05-29 | 2003-03-10 | ソニー株式会社 | ブロック同期パターン検出装置及びその検出方法 |
| JP2863052B2 (ja) | 1993-03-15 | 1999-03-03 | 松下電器産業株式会社 | デジタルデータ符号化方法、復号化方法、符号化装置および復号化装置 |
| JP2920065B2 (ja) * | 1994-03-16 | 1999-07-19 | 株式会社東芝 | データ記録方法、記録装置、再生装置及び再生方法 |
| JPH07254230A (ja) * | 1994-03-16 | 1995-10-03 | Toshiba Corp | 記録媒体及び記録媒体への信号記録方法 |
-
1995
- 1995-12-05 JP JP31642095A patent/JP3394127B2/ja not_active Expired - Lifetime
-
1996
- 1996-12-03 MY MYPI96005068A patent/MY112856A/en unknown
- 1996-12-03 US US08/759,956 patent/US5987066A/en not_active Ceased
- 1996-12-04 SG SG9611511A patent/SG79210A1/en unknown
- 1996-12-04 MX MX9606099A patent/MX9606099A/es unknown
- 1996-12-04 TW TW085114966A patent/TW311195B/zh not_active IP Right Cessation
- 1996-12-05 EP EP06115021A patent/EP1715486B1/en not_active Expired - Lifetime
- 1996-12-05 EP EP96119545A patent/EP0779623B1/en not_active Expired - Lifetime
- 1996-12-05 CN CNB961143207A patent/CN1287546C/zh not_active Expired - Lifetime
- 1996-12-05 EP EP06115028A patent/EP1715487A3/en not_active Withdrawn
- 1996-12-05 EP EP03025667A patent/EP1403869B1/en not_active Expired - Lifetime
- 1996-12-05 CN CN2006100938173A patent/CN1897142B/zh not_active Expired - Lifetime
- 1996-12-05 DE DE69632017T patent/DE69632017T2/de not_active Expired - Lifetime
- 1996-12-05 CN CNB2006100938313A patent/CN100536014C/zh not_active Expired - Lifetime
- 1996-12-05 CN CNB2006100938309A patent/CN100499449C/zh not_active Expired - Lifetime
- 1996-12-05 EP EP06115016A patent/EP1715485B1/en not_active Expired - Lifetime
- 1996-12-05 DE DE69638200T patent/DE69638200D1/de not_active Expired - Lifetime
- 1996-12-05 DE DE69636916T patent/DE69636916T2/de not_active Expired - Lifetime
- 1996-12-05 EP EP06115012A patent/EP1715484A3/en not_active Withdrawn
- 1996-12-05 DE DE69638178T patent/DE69638178D1/de not_active Expired - Lifetime
- 1996-12-05 KR KR1019960062001A patent/KR100329456B1/ko not_active IP Right Cessation
-
1998
- 1998-05-04 HK HK98103800A patent/HK1004500A1/xx not_active IP Right Cessation
-
2004
- 2004-02-25 US US10/785,864 patent/USRE40312E1/en not_active Expired - Lifetime
Also Published As
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3394127B2 (ja) | ディジタルデータの伝送方法 | |
| JP3870573B2 (ja) | 変調装置および方法、記録媒体、並びに復調装置および方法 | |
| US4731678A (en) | Digital data recording and reproducing method | |
| MXPA96006099A (en) | Method of digital data transmission | |
| JP3754080B2 (ja) | ｍビットの情報語の系列を変調信号に変換する方法、コード装置及び記録装置 | |
| KR100352353B1 (ko) | 신호변조방법,신호변조장치,신호복조방법및신호복조장치 | |
| JPH11346154A (ja) | 変調装置および方法、復調装置および方法、並びに提供媒体 | |
| JPH06195893A (ja) | データ記録方法及び装置 | |
| JP3363432B2 (ja) | データ符号化システム | |
| JP3722331B2 (ja) | 変調装置および方法、並びに記録媒体 | |
| US6084536A (en) | Conversion of a sequence of m-bit information words into a modulated signal | |
| US4549167A (en) | Method of encoding and decoding binary data | |
| US6670896B2 (en) | Method and apparatus for modulating and demodulating digital data | |
| US6172622B1 (en) | Demodulating device, demodulating method and supply medium | |
| US5764170A (en) | Code conversion method | |
| JP2868744B2 (ja) | データ記録方法、記録装置、再生装置及び再生方法 | |
| JP2003536315A (ja) | バイナリのソース信号のデータビットのストリームをバイナリのチャネル信号のデータビットのストリームに符号化するデバイス、メモリ手段、情報を記録するデバイス、記録担体、符号化するデバイス、および再生するデバイス | |
| JPH07245565A (ja) | 信号変調方法及び信号変調回路 | |
| US7167524B2 (en) | Method of inserting sync data in modulated data and recording medium containing the sync data | |
| JP3337589B2 (ja) | ２進データ符号化／復号化方法 | |
| JP3018980B2 (ja) | 記録符号変換装置 | |
| JP2002184127A (ja) | 同期信号生成方法および情報記憶媒体 | |
| JP2000068847A (ja) | 変調装置および方法、復調装置および方法、並びに提供媒体 | |
| JP2001111430A (ja) | 符号化方法及び符号化装置 | |
| JPS635825B2 (ja) |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080131 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090131 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090131 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100131 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110131 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110131 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120131 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130131 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140131 Year of fee payment: 11 |
|
| EXPY | Cancellation because of completion of term |