JP2002184127A - 同期信号生成方法および情報記憶媒体 - Google Patents

Abstract

(57)【要約】 （修正有） 【課題】 符号間干渉の影響で同期信号及びランレング
スリミテッドコードのエッジ夫々が１Ｔ分だけシフトし
ても、両者を正しく区別して検出でき、同期信号にセク
タ内における位置を表す特定コードを含ませてＤＣ制御
を可能とし、より高密度な光ディスクにおいて、セクタ
の先頭の同期信号が一時的に読み取り不能、あるいは、
他の信号をセクタ先頭と誤認しても、その後に存在する
同期信号に基づき正しいセクタの先頭を予測可能とし
た。 【解決手段】 ディジタルデータを複数の同期フレーム
からなるセクタに収容して順次伝送する際に同期フレー
ムは同期信号とランレングスリミテッドコードとを含
み、同期信号は最大ランレングスよりも大なるランレン
グスのビットパターンとその後方に配置された最小ラン
レングスよりも長いランレングスの付加ビットパターン
とからなる同期パターンを含む。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、ディジタルデータ
を複数の同期フレームからなるセクタに収容して順次伝
送（記録をも含む）する際に用いられる同期信号を生成
する同期信号生成方法およびこの同期信号生成方法で生
成された同期信号が記録された情報記憶媒体に関するも
のである。

【０００２】

【従来の技術】一般に、光ディスクに記録されるピット
長は、記録再生の光伝送特性や、ピット生成に関わる物
理的な制約から最小ランレングス（最小ピット又はラン
ド長）の制限、クロック再生のしやすさから最大ランレ
ングス（最大ピット又はランド長）の制限、さらにはサ
ーボ帯域などの保護のために、被記録信号の低域成分の
抑圧特性を持つよう記録信号を変調して設けられる必要
がある。

【０００３】この制限を満たす従来の変調方式のうち、
最小ランレングスを３Ｔ（Ｔ＝チャネルビットの周
期）、最大ランレングスを１１Ｔとしたものに、ＣＤ
（コンパクト・ディスク）に用いられているＥＦＭ（８
−１４変調）方式や、ＤＶＤ（デジタル・バーサタイル
・ディスク）に用いられているＥＦＭ＋方式が知られて
いる。

【０００４】更に、より高密度記録を行うためにより高
いコード化レートを持ち、ＲＬＬ（２，１０）すなわち
最小ランレングスｄ＝２、最大ランレングスｋ＝１０の
ランレングス制限規則を満たす変調方法が、特開２００
０−２８６７０９号公報で開示されている。

【０００５】ＣＤのＥＦＭ変調においては、８ビット
（１バイト）のディジタルデータを、最小ランレングス
ｄ＝３Ｔ、最大ランレングスｋ＝１１Ｔなるラン長制限
を満たすような１４ビットのランレングスリミッテッド
コードに変換し、この変換後のデータ各々の間に３ビッ
トの接続ビットを付加したものをＥＦＭ変調信号として
生成する。この際、かかるＥＦＭ変調信号系列において
も上記の如きラン長制限を満たすように上記接続ビット
のビット列が設定される。

【０００６】ＣＤにおいては、このＥＦＭ変調信号に、
同期信号を付加したものが記録されている。この際、か
かるＥＦＭ変調信号による系列中には、上記最大ラン長
ｋでの繰り返しパターン、すなわち、１１Ｔ−１１Ｔな
る繰り返しパターンが存在しないようにしておき、この
１１Ｔの繰り返しパターンを上記同期信号としているの
である。

【０００７】

【発明が解決しようとする課題】ＣＤプレーヤにおいて
は、かかるＣＤから読み取られた信号中から、上記１１
Ｔの繰り返しパターンを検出することにより、同期信号
の抽出を行っているのである。しかしながら、記録情報
を高密度記録化したＤＶＤ（ディジタルビデオディス
ク）、あるいは特開２０００−２８６７０９号公報で開
示されている高密度データ伝送では、その情報読み取り
時に符号間干渉の影響を大きく受ける。

【０００８】従って、上記同期信号としての１１Ｔの繰
り返しパターンが、１１Ｔ−１０Ｔ、あるいは１０Ｔ−
１１Ｔの如きパターンに変化して読み取られてしまう。
又、逆に、ＥＦＭ変調信号としての１０Ｔ−１１Ｔ、あ
るいは１１Ｔ−１０Ｔなるデータパターンが、１１Ｔの
繰り返しパターンに変化してしまい、これを同期信号と
誤検出してしまう場合が生じる。

【０００９】以上の如く、高密度記録、あるいは高密度
データ伝送において、同期信号の検出に誤りが生ずる頻
度が増加し、同期外れによるバーストエラーが生じ易く
なる。

【００１０】本発明は、高密度記録、あるいは高密度デ
ータ伝送時においても、精度良くディジタルデータの再
生を行うことができる同期信号生成方法及び情報記録媒
体を提供することを目的とする。

【００１１】

【課題を解決するための手段】本発明は上述の問題点を
解決するために、ＲＬＬ（２，１０）を満足し、８ビッ
トのデータ語を１５ビットの符号語に変換する複数の状
態をもつ変調テーブルにより変調され、前記符号語列の
中の所定の符号語はこれに続く符号語が前記変調テーブ
ルのうちどの状態で符号化がなされたかによって復号す
ることが可能な符号語列に再生データの復号のために所
定のビット間隔で挿入される同期信号を生成する同期信
号生成方法であって、前記ＲＬＬ（２，１０）制限を満
たす符号語列との分離が可能な信号を前記同期信号とし
て生成することを特徴とする同期信号生成方法を提供す
る。また、上述した同期信号生成方法により生成された
同期信号が記録されていることを特徴とする情報記憶媒
体を提供する。

【００１２】

【発明の実施の形態】ディジタルデータを複数の同期フ
レームからなるセクタに収容して順次伝送するにあた
り、かかる同期フレームは、同期信号と、最小ランレン
グス及び最大ランレングスの制約を満たすランレングス
リミテッドコードとからなり、上記同期パターンは、上
記最大ランレングスよりも１Ｔだけ大なるランレングス
のビットパターンとその前後に配置された上記最小ラン
レングスよりも長いランレングスの付加ビットパターン
とからなる同期信号を含んでいる。又、かかる同期信号
は、上記セクタ内における位置を表すと共にＤＣ制御を
可能にする特定コードを含んでいる。

【００１３】以下、図面を参照して本発明の第１の実施
形態を説明する。図１は、本発明によるディジタルデー
タの伝送方法にて伝送信号の生成を行う信号変調装置の
構成を示す図である。図１において、８−１５変調器１
０は、伝送すべきディジタルデータを８ビット毎に、最
小ランレングス３Ｔ、最大ランレングス１１Ｔなるラン
レングス制限を満たすような１５ビット（１コードワー
ド）の８−１５変調信号（ランレングスリミテッドコー
ド）に変換する。

【００１４】ここで８−１５変調する場合、８ビットの
情報データ（０〜２５５）に対してState＝０〜６から
成る７つの符号化テーブルを持ち、各符号化テーブルは
情報データに対応する符号語と次に遷移する（次の情報
データの符号化においてどの符号化テーブルを使用す
る）状態情報（Next State）とから構成されている。
尚、この変調方法については、特開２０００−２８６７
０９号公報で開示されている。

【００１５】同期信号生成回路２０は、互いに異なるビ
ットパターンを有する同期信号を生成し、これを合成回
路３０に供給する。本発明の第１の実施例に基づき生成
された同期信号を図２及び図３に示す。図２及び図３に
示されるようにこれら同期信号は、ＳＹ０〜ＳＹ６の７
つにグループ化される。図４は、かかる同期信号のフォ
ーマットを示す図である。図４において、かかる同期信
号のビット１４〜ビット３０には、同期信号であること
を識別する為の同期パターンが割り当てられている。か
かる同期パターンは、８−１５変調信号中の最大間隔１
１Ｔよりも１Ｔ大きい１２Ｔのパターンを中核とし、こ
の１２Ｔパターンの後方に固定長の４Ｔのパターンを配
置した １２Ｔ−４Ｔなる配列、つまり、｛１００００
０００００００１０００１｝なるビットパターンであ
る。この際、かかる同期パターンは、図２及び図３に示
されるように、全ての同期信号に共通の固定パターンで
ある。

【００１６】１２Ｔパターンの後方を４Ｔ固定としたの
は、以下に説明する特定コードを更にこの前方に置くと
きに、前方の自由度を大きくして、特定コードの取り得
るパターンの数を充分確保するためである。かかる特定
コードは、図４に示されるように、同期信号のビット１
〜ビット１３に割り当てられており、その直前に存在す
る上記接続ビットとの組み合わせにより、後述する１セ
クタ内における位置を識別し得るものとなる。

【００１７】ここで、図１における合成回路３０は、８
−１５変調器１０から順次供給されてくる８−１５変調
信号の列、９１コードワード毎に、上記同期信号生成回
路２０にて発生した同期信号のいずれか１を選択し、こ
れをかかる９１コードワードの先頭に付加したものを１
同期フレームに対応した伝送信号として出力する。図7
は、かかる合成回路３０にて出力される、１セクタあた
りの伝送信号フォーマットを示す図である。

【００１８】図７に示されるが如く、１セクタは１３行
からなり、これら各行には４つの同期フレームが割り当
てられている。各同期フレームに割り当てられている同
期信号は、図２及び図３にて示される同期信号の中から
選択したものである。例えば、第１行目の前同期フレー
ムに割り当てられる同期信号は、かかる同期信号の中か
ら選択されたＳＹ０に該当したものである。この１行目
以降、前同期フレームに割り当てられる同期信号は、そ
の行の増加に応じてＳＹ１〜ＳＹ３の如くサイクリック
に繰り返す構造としている。この際、かかるＳＹ１〜Ｓ
Ｙ３各々の違いは、上述した特定コードが決定している
ものである。つまり、各行に存在する４つの同期信号各
々の特定コードの内の一つが、行の増加に応じてサイク
リックに繰り返す構造となっているのである。

【００１９】次に、かかる１セクタ分の伝送信号を生成
するという合成回路３０の動作について、図８のフロー
を参照しつつ説明する。尚、かかる合成回路３０内に
は、図示せぬＣＰＵ（中央処理装置）及びメモリが形成
されており、かかるメモリ内には、予め、図９に示され
るが如き情報が記憶されているものとする。図８のフロ
ーにおいて、先ず、かかる合成回路３０内のＣＰＵは、
その内蔵レジスタｎに初期番地としての１を設定する
（ステップＳ１）。次に、ＣＰＵは、かかるレジスタｎ
に記憶されている番地に対応した情報を図９に示される
メモリからそれぞれ読み出して、レジスタＡ〜Ｄに各々
記憶せしめる（ステップＳ２）。例えば、レジスタｎに
１が記憶されている場合には、図８のメモリの１番地に
記憶されているＳＹ０、ＳＹ５、ＳＹ５、ＳＹ５各々が
読み出され、これらが、それぞれレジスタＡ〜Ｄに記憶
される。

【００２０】次に、ＣＰＵは、同期信号生成回路２０か
ら供給されてくる、図２及び図３に示される同期信号の
中から、上記レジスタＡの記憶内容に対応した同期信号
を選択する。例えば、レジスタＡにＳＹ０が記憶されて
いる場合には、図２及び図３に示される同期信号の中か
らＳＹ０に対応したものが選択される。ここで、かかる
同期信号の直前に存在するコードワードの次に遷移する
状態 Next State が０である場合、ＣＰＵは、図２及び
図３に示されるＳＹ０の内から、Ｓｔａｔｅ＝０となっ
ているものを選択する。この際、Ｓｔａｔｅ＝０となっ
ているものは図２中から ｛００００００１０００１００１００００００００００
０１０００１｝ ｛００００００００１００００１００００００００００
０１０００１｝ の２通り存在する。

【００２１】すなわち、両者は、特定コード中のビット
７、９、１１の値が異なっており、ＮＲＺＩ変調した時
に、その反転回数が異なってくる。ここで、ＣＰＵは、
この２通りのパターンの内、ＤＣ調整に最適な方を選択
してこれを最終的なＳＹ０とする。次に、ＣＰＵは、レ
ジスタＢの記憶内容に対応した同期信号を選択する。例
えば、レジスタＢにＳＹ５が記憶されている場合には、
図２及び図３に示される同期信号の中からＳＹ５に対応
したものが選択される。ここで、かかる同期信号の直前
に存在するコードワードの次に遷移する状態 Next Stat
e が４である場合、ＣＰＵは、図２及び図３に示される
ＳＹ０の内から、Ｓｔａｔｅ＝４となっているものを選
択する。この際、Ｓｔａｔｅ＝４となっているものは図
３中から ｛１００００１０００００００１００００００００００
０１０００１｝ ｛０１０００１００１００００１００００００００００
０１０００１｝ の２通り存在する。

【００２２】すなわち、両者は、特定コード中のビット
１、２、９の値が異なっている。ここで、ＣＰＵは、こ
の２通りのパターンの内、ＤＣ調整に最適な方を選択し
てこれを最終的なＳＹ５とするのである。同様にしてレ
ジスタＣ、Ｄに記憶されている情報と同期信号の直前の
コードワードの次に遷移する状態 Next State より選択
した２通りの同期信号からＤＣ調整に最適な方を最終的
な同期信号として選択していく（ステップＳ３）。次
に、ＣＰＵは、上述の如くレジスタＡ〜Ｄの記憶内容に
基づいて選択された同期信号各々に、９１コードワード
分の８−１５変調信号を直列に連結したものを図７に示
されるが如き１行分の伝送信号として出力する（ステッ
プＳ４）。

【００２３】次に、ＣＰＵは、レジスタｎの内容が１３
よりも大であるか否かを判定する（ステップＳ５）。ス
テップＳ５において、レジスタｎの内容が１３よりも大
であると判定されるまで、ＣＰＵは、かかるレジスタｎ
の内容に１を加算して（ステップＳ６）から、上記ステ
ップＳ２以降の動作を繰り返し実行する。かかる繰り返
し動作により、図７に示されるが如き第１行〜第１３行
（１セクタ分）の伝送信号が順次出力されるのである。

【００２４】ここで、例えば、３２セクタを１エラー訂
正ブロックとして誤り訂正符号化して伝送するとしたと
き、かかる構造からなる伝送信号を受信するデコーダ側
では、図７に示されるが如きセクタ構造を有する伝送信
号を３２セクタ集めたものを１つのエラー訂正ブロック
としてエラー訂正処理を実行する。デコーダにおいて
は、かかる伝送信号の受信後にセクタの先頭を探し、そ
の後に記録されているアドレスをすばやく読み取ってエ
ラー訂正ブロックのデータを集めていく事が重要にな
る。この際、高密度伝送が実施されると、セクタの先頭
としての同期信号ＳＹ０の読み取りが出来ない場合や、
他のものをセクタ先頭と誤ってしまう場合があるので、
修復不能な致命的なエラーを誘発する可能性が生じる。

【００２５】そこで、本発明では、図２及び図３にて示
されるように、互いにビットパターンの異なる同期信号
を用意して、更に、図７に示されるように、１セクタ中
の各行に割り当てる同期信号の組み合わせパターンを各
行に応じた独自のものとしている。又、図７に示される
ように、各行の先頭に存在する前同期フレーム中の同期
信号を、行の増加に応じてＳＹ１〜ＳＹ３の如くサイク
リックに繰り返す構造としている。

【００２６】よって、かかる構造からなる伝送信号を受
信するデコーダ側においては、上記同期信号の組み合わ
せパターンを認識することにより、１セクタ中の行を特
定することが出来、それ故に、セクタ先頭のＳＹ０の位
置を予測することが可能となるのである。又、行の特定
を行う際に、ＳＹ１〜ＳＹ３の繰り返しパターンを認識
することにより、同期信号の読み取り誤りに対して更に
防御機能を高めることができる。尚、１行中に存在する
４つの同期信号の組み合わせパターンに基づいて、行を
特定するようにしているので、１セクタ中の同期信号の
種類はＳＹ０〜５の６種類で良い。

【００２７】従って、高密度伝送の影響により、セクタ
の先頭としての同期信号ＳＹ０を読み取ることが出来な
くなった場合においても、デコーダ側では、そのＳＹ０
以降に存在する同期信号に基づいてセクタの先頭位置を
認識して、正しいエラー訂正ブロックを認識することが
可能となるのである。又、行の先頭と中間とで共通の同
期信号を用いないということは、読み取り誤りによって
各行の先頭と中間を間違える確率を低くする効果もあ
る。

【００２８】又、ＳＹ０からＳＹ５には、図２及び図３
に示されるように、同期信号直前のコードワードの Nex
t State のいずれに対しても、反転回数（１の個数）の
偶奇とディスパリティ（波形の正負のビットの差）の符
号の異なる２つの３０ビットパターンが割り当てられて
いる。すなわち、一方のパターンに対して他方のパター
ンは、パターン自身の直流成分及びパターンの最終端で
の信号の極性が逆になるので、いずれか一方を選択する
ことにより信号の直流成分を減少することができるので
ある。

【００２９】次に、本発明の第２の実施例を説明する。
第１の実施例と同様の部分は説明を省くこととする。第
２の実施例において伝送信号の生成を行う装置の構成は
第１の実施例と同様に図１に示す。８−１５変調におい
て、８ビットの情報データ（０〜２５５）に対して Sta
te = 0 〜 5 から成る６つの符号化テーブルを持ち、各
符号化テーブルは情報データに対応する符号語と次に遷
移する状態情報（NextState）とから構成されている。
この変調方法については、本出願人において特願２００
０−３３１７３６号てとして提案済みである。

【００３０】本発明の第２の実施例に基づき生成された
同期信号を図５に示す。図６は、かかる同期信号のフォ
ーマットを示す図である。図６において、かかる同期信
号のビット１４〜ビット３０および後続の符号語の先頭
ビットに、同期信号であることを識別する為の同期パタ
ーンが割り当てられている。従って同期信号に高速の符
号語は先頭ビットが１となるように変調が行われる。か
かる同期パターンは、８−１５変調信号中の最大間隔１
１Ｔよりも２Ｔ大きい１３Ｔのパターンを中核とし、こ
の１３Ｔパターンの後方に固定長の４Ｔのパターンを配
置した１３Ｔ−４Ｔなる配列、つまり、 ｛１００００００００００００１０００１｝ なるビットパターンで、全ての同期信号に共通の固定パ
ターンである。

【００３１】ここで、図１における合成回路３０は、８
−１５変調器１０から順次供給されてくる８−１５変調
信号の列、９１コードワード毎に、上記同期信号生成回
路２０にて発生した同期信号のいずれか１を選択し、こ
れをかかる９１コードワードの先頭に付加したものを１
同期フレームに対応した伝送信号として出力する。図７
は、かかる合成回路３０にて出力される、１セクタあた
りの伝送信号フォーマットを示す図である。

【００３２】次に、かかる１セクタ分の伝送信号を生成
するという合成回路３０の動作について、図８のフロー
を参照しつつ説明する。先ず、かかる合成回路３０内の
ＣＰＵは、その内蔵レジスタｎに初期番地としての１を
設定する（ステップＳ１）。次に、ＣＰＵは、かかるレ
ジスタｎに記憶されている番地に対応した情報を図９に
示されるメモリからそれぞれ読み出して、レジスタＡ〜
Ｄに各々記憶せしめる（ステップＳ２）。次に、ＣＰＵ
は、同期信号生成回路２０から供給されてくる、図５に
示される同期信号の中から、上記レジスタＡの記憶内容
に対応した同期信号を選択する。例えば、レジスタＡに
ＳＹ０が記憶されている場合には、図５に示される同期
信号の中からＳＹ０に対応したものが選択される。ここ
で、かかる同期信号の直前に存在するコードワードの次
に遷移する状態 Next State が０である場合、ＣＰＵ
は、図５に示されるＳＹ０の内から、Ｓｔａｔｅ＝０と
なっているものを選択する。この際、Ｓｔａｔｅ＝０と
なっているものは図５中から ｛００００００１０００１００１００００００００００
００１０００｝ ｛００００００００１００００１００００００００００
００１０００｝ の２通り存在する。

【００３３】すなわち、両者は、特定コード中のビット
７、９、１１の値が異なっており、ＮＲＺＩ変調した時
に、その反転回数が異なってくる。ここで、ＣＰＵは、
この２通りのパターンの内、ＤＣ調整に最適な方を選択
してこれを最終的なＳＹ０とする。ここで同期パターン
である１３Ｔ―４Ｔは先頭ビットが１の後続の符号語と
によって ｛１００００００００００００１０００１｝ が形成される。

【００３４】同様にしてレジスタＢ、Ｃ、Ｄに記憶され
ている情報と同期信号の直前のコードワードの次に遷移
する状態 Next State より選択した２通りの同期信号か
らＤＣ調整に最適な方を最終的な同期信号として選択し
ていく（ステップＳ３）。

【００３５】次に、ＣＰＵは、上述の如くレジスタＡ〜
Ｄの記憶内容に基づいて選択された同期信号各々に、９
１コードワード分の８−１５変調信号を直列に連結した
ものを図７に示されるが如き１行分の伝送信号として出
力する（ステップＳ４）。

【００３６】次に、ＣＰＵは、レジスタｎの内容が１３
よりも大であるか否かを判定する（ステップＳ５）。ス
テップＳ５において、レジスタｎの内容が１３よりも大
であると判定されるまで、ＣＰＵは、かかるレジスタｎ
の内容に１を加算して（ステップＳ６）から、上記ステ
ップＳ２以降の動作を繰り返し実行する。かかる繰り返
し動作により、図７に示されるが如き第１行〜第１３行
（１セクタ分）の伝送信号が順次出力されるのである。

【００３７】上記実施例では同期信号中の同期パターン
の最大間隔を変調方式のランレングス制限の最大ランレ
ングス１１Ｔより１Ｔまたは２Ｔ長い１２Ｔ、１３Ｔの
それぞれのパターンとしたが、本発明において同期信号
中の同期パターンの最大ランレングスを最大ランレング
ス制限より３Ｔ以上大としても構わない。また同期パタ
ーンの最大ランレングスの後方の４Ｔにおいても５Ｔ以
上のものを組み合わせても構わない。上記実施例におい
ては変復調方式の効率を考慮して１２Ｔ−４Ｔまたは１
３Ｔ−４Ｔとした。

【００３８】上述したように本発明の実施例において
は、ディジタルデータを複数の同期フレームからなるセ
クタに収容して順次伝送するにあたり、かかる同期フレ
ームは、同期信号と、最小ランレングス及び最大ランレ
ングスの制約を満たすランレングスリミテッドコードと
からなり、上記同期信号は、上記最大ランレングスより
も大なるランレングスのビットパターンとその後方に配
置された上記最小ランレングスよりも長いランレングス
の付加ビットパターンとからなる同期パターンを含む構
成としている。

【００３９】

【発明の効果】上述したように、本発明によれば仮に符
号間干渉の影響により、同期信号及びランレングスリミ
テッドコードによる信号エッジ夫々が１Ｔ分だけエッジ
シフトしてしまっても、両者を正しく区別して検出する
ことが出来、また、同期信号に、セクタ内における位置
を表す特定コードを含ませ、この特定コードによりＤＣ
制御を可能とし、さらに、より高密度な光ディスクにお
いて、セクタの先頭の同期信号を一時的に読み取れなく
ても、あるいは、他のも信号をセクタ先頭と誤ってしま
っても、その後に存在する同期信号に基づいて正しいセ
クタの先頭を予測することが出来るので、ディジタルデ
ータの再生を良好に行うことができるという利点を有す
る。

【００４０】

【図面の簡単な説明】

【図１】本発明の実施例に用いられる伝送信号を生成す
る装置の概略構成を示す図である。

【図２】本発明の第１の実施例により生成された同期信
号を示す図である。

【図３】本発明の第１の実施例により生成された同期信
号を示す図である。

【図４】本発明の第１の実施例における同期信号フォー
マットを示す図である。

【図５】本発明の第２の実施例により生成された同期信
号を示す図である。

【図６】本発明の第２の実施例における同期信号フォー
マットを示す図である。

【図７】１セクタ分の伝送信号フォーマットを示す図で
ある。

【図 8】合成回路３０の動作フローを示す図である。

【図 9】メモリの記憶内容を示す図である。

【符号の説明】

１ ８−１５変調器 ２ 同期信号生成回路 ３ 合成回路

Claims (6)

【特許請求の範囲】
1. 【請求項１】ＲＬＬ（２，１０）を満足し、８ビットの
   データ語を１５ビットの符号語に変換する複数の状態を
   もつ変調テーブルにより変調され、前記符号語列の中の
   所定の符号語はこれに続く符号語が前記変調テーブルの
   うちどの状態で符号化がなされたかによって復号するこ
   とが可能な符号語列に再生データの復号のために所定の
   ビット間隔で挿入される同期信号を生成する同期信号生
   成方法であって、 前記ＲＬＬ（２，１０）制限を満たす前記符号語列との
   分離が可能な信号を前記同期信号として生成することを
   特徴とする同期信号生成方法。
2. 【請求項２】前記同期信号としてＲＬＬ（２，１０）で
   制限される最長反転間隔よりも長い所定の反転間隔を含
   む同期信号を生成することが可能であって、前記同期信
   号は先行する符号語が復号可能なビットパターンである
   事を特徴とする請求項１に記載の同期信号生成方法。
3. 【請求項３】前記同期信号は後続の符号語の一部を含む
   ことを特徴とする請求項１あるいは請求項２いずれかに
   記載の同期信号生成方法。
4. 【請求項４】前記同期信号は前記符号語列から構成され
   るデータセクタ毎に固有のビットパターンを持つことを
   特徴とする請求項１乃至請求項３のいずれかに記載の同
   期信号生成方法。
5. 【請求項５】前記同期信号としてＮＲＺＩ変換した後の
   信号極性が異なる同期信号を複数生成することが可能で
   ある事を特徴とする請求項１乃至請求項４のいずれかに
   記載の同期信号生成方法。
6. 【請求項６】請求項１乃至請求項５のいずれかに記載の
   同期信号生成方法により生成された同期信号が記録され
   ていることを特徴とする情報記憶媒体。