JPH02301074A - 信号転送装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 Ａ、産業上の利用分野 本発明は、例えば、磁気または光学式の記録システム及
び再生システムに関し、より詳しくは、拡張エラー検出
訂正を可能にするための、信号記録フォーマットによる
再生中のエラー制御に関する。

Ｂ、従来の技術 記録保持媒体上に記録されたデータ信号の保全性は極め
て重要である。はとんどの記録媒体は、記録及び再生（
ｒｅａｄｂａｃｋ）過程でエラーを誘発する欠陥を生じ
る傾向があるので、再生データの正確さを維持するため
に、エラー検出訂正システムが長年使用されてきた。こ
のような再生には、再同期化手順が含まれるが、これは
、記録媒体から来るデータ信号と同期され□た再生クロ
ックを、基準刻時位置にリセットして、データ・バイト
境界及びワード境界が忠実に識別できるようにするもの
である。従来、エラー検出訂正システムを、記録媒体上
に記録されたこのような再同期化信号の間に記録された
データ信号だけに制限することが実施されてきた。本発
明によれば、エラーを発生しやすい記録媒体から感知ま
たは読み取られた信号にエラー訂正機能を拡張して使用
することを含めて、信号の忠実な再生を維持しながら、
この制限が取り除かれる。

デボア（Ｄｅｖｏｒｅ　）他は、米国特許第３８２１７
０３号明細書で、テープ上に記録されたデータ信号ブロ
ックのデータ信号間に再同期化信号が挿入された、複数
トラック磁気テープ・レコーダを開示している。さらに
、プリアンプル及びポストアンブル同期化信号が、レコ
ード・ブロックの長さ方向の末端に出現する。デボア他
のシステムでは、隣接する再同期化信号間に存在するデ
ータ信号のサブグループ中で、エラー訂正が行なわれた
。すなわち２つの隣接する再同期化信号の間に、複数の
エラー検出訂正信号グループがあり、各グループはエラ
ー訂正用の個別のエラー冗長信号を有する。各データ・
ブロックの長さ方向の末端に、巡回冗長検査（ＣＲＣ）
冗長信号が付加されたが、これは、サブグループ用のエ
ラー訂正システムとは異なる生成多項式を有し、サブグ
ループ中の未訂正または誤って訂正されたエラーを検出
するために使用された。エラー訂正能力は備わっていな
かった。デボア他のシステムの刻時制御の再同期化及び
フレーム再構成は、アービン（Ｉｒｗｉｎ）の欧州特許
第２８２８５号明細書に開示されている。

デポア他は、米国特許第４０８１８４４号明細書で、複
数トラック磁気テープ・レコーダのプリアンプルまたは
ポストアンブル中で、３つのフレーム信号またはマーカ
信号を使用することを開示している。デボア他によって
使用される、特許第３８２１７０３号明細書に開示され
た再同期化信号は、再同期化信号の各末端にデータの始
めを指示するマーカ信号を含むことに留意されたい。

モルスタッド（Ｍｏｌｓｔａｄ）他は、米国特許第４７
９１８４３号明細書で、エラー訂正コーディング冗長信
号が、磁気テープ上に記録するためのデータ信号でラン
レングス制限（ＲＬＬ）コード化されている、単トラツ
ク磁気テープ・レコーダを開示している。このようなＲ
ＬＬコード化は、特許第３８２１７０３号で、デボア他
によっても使用されている。このようなＲＬＬコード化
は、制約された記録変調をもたらすが、これは、このよ
うな制約された記録変調コードがない場合よりも再生の
信頼性が高く、高密度記録が容易になる。

Ｃ０発明が解決しようとする課題 光学式記憶ディスクは、しばしばハード・セクタに区分
されている。このようなハード・セクタ区分は、信号の
同期バーストと記録ディスク表面にエンボスされたデー
タ・マーク信号を有する。

円周上に隔置されたセクタ信号間のスペースへのアクセ
スは、当該のセクタ信号中にエンボスされたアドレスに
よる。エラー検出訂正は、それらの信号と、円周上で隣
接するそのようなセクタ信号間に完全に記憶された冗長
信号だけに制限される。

本発明の１目的は、エラー訂正フィールド中に再同期化
信号を挿入することによって、記録されたデータの忠実
な回復を改善することである。

本発明の他の目的は、複数の再同期化信号にまたがるエ
ラー訂正を容易にする、改善されたレコーダ動作を提供
することである。

００課題を解決するための手段 本発明によれば、変換器手段が、記録媒体に対して、そ
れとの間で信号を転送できるような位置関係に配置され
ている。データ処理装置は非レコード・フォーマットの
データを運び、ＥＣＣ手段に一対してそれとの間で信号
を転送できるように結合されており、したがって、ＥＣ
Ｃ手段は、記録媒体に記録されそこから読み取られるデ
ータ信号でエラー検出訂正信号を処理してエラー検出訂
正を行なうことができる。インターリーブ手段は、ＥＣ
Ｃ手段に対して、それぞれが所定数のエラー冗長信号を
含む、所定数のデータ信号の信号グループとして信号を
それとの間で転送できるように結合されている。信号グ
ループは、論理的及びエラー訂正上独立している。エラ
ー指示手段は、インターリーブ手段に対してそれとの間
で信号を転送できるように結合されており、記録媒体上
に記録するためにインターリーブされた複数の信号グル
ープを含む。エラー指示信号は、複数の隣接した再同期
化信号の間に配置された各信号セグメント内で処理され
る。信号グループの各セグメントごとに１つのエラー指
示信号があり、これは、単一エラー冗長信号によって生
成されるシンドローム信号によって訂正可能なセグメン
トに対応する。再同期化信号は、記録されたデータ信号
とエラー冗長信号との間の、そのようなエラー訂正シン
ドローム信号またはデータ信号のセグメント・セットの
境界に挿入される。各セグメントで記録されるエラー指
示信号は、所与の生成多項式を有する巡回冗長検査であ
ることが好ましい。エラー訂正手段は、ＣＲＣまたは・
ＥＰ（エラー・ポインタ）生成多項式とは異なる生成多
項式を有する。

エラー・ポインタは、再生中の記録されたデータとのク
ロックの同期の喪失を検出し、クロック回復時にそのエ
ラーが検出された際に再同期化を始動することによって
生成される。再同期化信号は、記録された信号中にエラ
ーの拡張バーストをもたらす、媒体中の予想最長欠陥よ
りも大きな距離だけ隔置されている。本発明の別の態様
では、再同期化は、クロックとデータの同期がエラー状
態にある時だけ行なわれる。レコーダの動作は、ランレ
ングス制限コードを選択することによって改善される。

このコードは、すべて１のデータ同期バースト文字、並
びにすべてゼロの文字を除去するもので、その結果、す
べて１及びすべてゼロのバイトは、情報を表すために使
用される制約された記号セットには含まれなくなる。

Ｅ、実施例 添付の図面をより詳しく参照すると、各図で同じ数字は
同じ構造形態を示すことに留意されたい。

第１図の磁気テープ部分１０は、テープ１０の単一トラ
ックに記録されたデータ信号ブロックのフォーマットを
示す。図に示した記録ブロック（本明細書ではセクタと
も呼ぶ）の長さ方向の左端には、プリアンプルすなわち
外側バースト信号０Ｂ１１がある。一般に、０Ｂ１１は
、周知の再生データ・クロック３２（第２図）を同期す
るためのすべて１のパターンである。データはＭＳＫ（
データ開始マーカ）信号で始まるが、これは、隣接する
データ部分１３中の最初のデータ信号の位相と位置を示
す長い波長（ゼロ）を含む。部分１３に記録されたデー
タ信号は、後で分かるように、ランレングス制限コード
化することが好ましい。図に示した記録ブロックは、多
数のデータ部分１３を含み、各部分は、後で分かるよう
に一定個数のデータ信号を記憶する。次の制御部分は、
データ部分を分離して記録システムの信頼性を向上させ
るためのものである。最初のデータ部分１３に、信号の
内部フレーム再構成セットＲ３１４が接している。この
パターン、はｔｏｏｏｔｏｏ。

１である。ただし、１は信号遷移で、ゼロは信号遷移を
含まない遷移位置である。パターンＲ８は、データ遷移
の位相とその該当位置を示すためにすべての制御部分で
使用される。制御パターンはすべて後述する。

ＭＫＳが検出されず、したがってデータの開始が示され
ない稀な場合には、第２のデータ・パターン開始マーカ
ＭＫＳ２が、ＭＫＳ２　１５としてデータ・ブロックに
埋め込まれる。２つのデータ部分１３と１つのフレーム
再構成部分が、ＭＫＳ１２とＭＫＳ２　１５との間に位
置するが、この配置に限定されるものではない。ＭＫＳ
１２とＭＫＳ２　１５は、共にＲＳパターンを含む固有
の信号パターンである。データは、ｄｌにコーディング
で表されるが、これは周知のように、データを表すため
の限られた数の有効信号パターンを有する。ＲＳパター
ン１０００１０００１は、データを表すデータ・パター
ンではないパターンである。固有の制御部分パターンを
作成する際、制御部分で使用するための次のバイト・パ
ターン以外立される。参照を容易にするため、各パター
ンにラベルをつける。

ラベル　　　　　　パターン Ｒ８１０００１０００１ Ｒ１０１０００１０００ Ｒ２１０１０００１００ Ｒ３０００１０ｔｏ　１０ Ｒ４１０１０００１０１ Ｒ５０００１０００１０ Ｒ８，００１０００１０１ Ｒ７０１０１０１０００ 上の表で、パターンＲ１とＲ５、パターンＲ２とＲ８、
及びパターンＲ３とＲ７はそれぞれ対称であることに留
意されたい。この対称性を使用すると、左から右へ、ま
たは右から左への、どちらの走査方向でブロックを読み
取ることも可能になる。パターンＲ３及びＲ４は、それ
自体が内部対称である。Ｒ４は、データ・ブロックの中
央に向かう方向を指定し、一方、パターンＲ８は、後で
分かるようにデータの始めを指定する。データ開始マー
カＭＫＳは、４つのバイトＲＩＲ２Ｒ８Ｒ４を有し、一
方、第２すなわちバックアップ用のデータ開始マーカは
４つのバイトＲ７Ｒ８ＲＩＲ４を有する。Ｒ１は、両パ
ターンが（変換器に対していわゆるテープ移動順方向で
測って）データ・ブロックの始めにあることを示し、Ｒ
４は、データ・ブロックの中央に向かうパターン末端を
示し、Ｒ７は、それが最初の制御パターンでないことを
示す。後述する制御部分は、これらの制御バイトを種々
の組合せで使用する。図に示したパターン以外の他の未
使用パターンを選択することもできる。

ＭＫＳ２　１５の後に、２つのフレーム再構成部分１４
で分離された３つのデータ部分１３がある（各フレーム
再構成部分は単一バイトＲ８を有する）。次の主制御部
分はｌＢ１８であり、パターン”Ｒ３ＩＩＩＩＩ１．、
、ｌｌｌｌＲ８″を形成するＲＳバイトの対で囲まれた
２進１（信号遷移）の文字列から構成される。このパタ
ーンは対称であり、それぞれテープ移動の順方向及び逆
方向でのデータの開始を示すＲＳバイトによって、どち
らの読取り方向にでもデータ・クロックの再同期化が可
能になる。各データ・ブロック中に複数の制御部分ＩＢ
Ｌ８が設けられ、各制御プロ・ツクは、図に示したよう
に、一連のデータ部分１３及びフレーム再構成部分１４
で分離されている。

ＭＫＳ１２と最初のｌＢ１８の間、その後のｌ８１６間
、及び最後のＩＢｌＢと後述の制御部分ＭＫＥの間のデ
ータ部分の数は同じであり、一定数のデータ部分とする
ことが好ましい。データ・ブロックの終端は、制御部分
ＭＫＥ２１によってマークされる。その後に０Ｂ１１が
続くが、これは２進１信号の後端バーストであり、した
がって第１図に示すように、右から左へと逆方向に読み
取る際に、データ・クロックの同期が可能になる。ＭＫ
Ｅは、バイトＲ７Ｒ８Ｒ８Ｒ５を有し、ＭＫＳと対称で
ある。したがって、どちらの読取り方向でも最初のパタ
ーンは同じである。制御部分ＭＫＥ２２０は、フレーム
再構成部分１４で分離された２つのデータ部分１３によ
って、制御部分ＭＫＥ２１からデータ・ブロックの中央
に向かって配置されている。逆方向に読取り中にＭＫＥ
２が検出されない場合、ＭＫＥ２はバックアップ用デー
タ初期設定パターンとなる。ＭＫＥ２パターンＲ４Ｒ５
Ｒ８Ｒ３はＭＫＳ２パターンと対称である。

上記のことから、４つのパターンＭＫＳ１ＭＫＳ２、Ｍ
ＫＥ％ＭＫＥ２のうちの１つだけが読取り可能な場合に
、データの読取りが開始でき−ることか分かる。後述の
エラー検出訂正で、ＭＫＳが読取り不可能？ＭＫＥとＭ
ＫＥ２も読み取れない場合は、ＭＫＥＳとＭＫＳ２の間
のデータ、またＭＫＳとＭＫＳ２が読み取れない上にＭ
ＫＥも読取り不可能な場合は、ＭＫＥとＭＫＥ２の間の
データの回復が可能になる。

第２図は、データ再生の改善によってエラー検出訂正が
改善されるという、記録装置の一部分を簡略化した形で
図示したものである。内部制御部分Ｒ８１４とｌＢ１８
を使用する信頼性のある再生について説明する。感知変
換器３０は、磁気テープ１０上の記録トラックに対して
動作可能な位置にある。変換器３０によって感知された
信号を示す１組のディジタル信号を供給する周知の設計
による１組の読取り回路１３によって、ビット指示信号
が供給される。データ検出器／クロック３２（ここでは
データ・クロックと呼ぶ）は、ディジタル化された信号
を受は取り、このディジタル化された信号に含まれるデ
ータを検出して、信号線３４を介してシフト・レジスタ
３３にデータ信号を供給する。データ・クロック３２中
の刻時回路はタイミング信号を生成する。このタイミン
グ信号は再生信号に従属し、クロックと呼ばれる。この
クロックは線３５を介してシフト・レジスタ３３及び（
図示するような）他の回路に供給され、それらを線３４
上のデータ信号に対して同期して動作させる。シフト・
レジスタ３３は、制御部分ＭＫＥ、ＭＫＥ２、ＭＫＳ％
ＭＫＳ２またはＩＢを丸々記憶するのに十分な数のビッ
ト位置を有する。シフト・レジスタ３３は、開放端レジ
スタであり、信号がシフト・レジスタの末端から外にシ
フトされて、線３９を介してデータ復号器４２に向かう
。

ケーブルまたはバス３８が、やはり第６図に関して述べ
るように、シフト・レジスタ３３から記号検出器４０へ
と延びている。記号検出器４０は、制御部分パターンを
検出する。線４１は検出器４０からの信号を搬送する。

この信号は、予想される制御部分パターンが検出されて
おり、到来する次の信号が、復号器４２によって復号さ
れバッフ１４３内の所定の記憶位置に記憶されるＲＬＬ
コード・グループとして、到着しつつあることを意味す
る。ＲＬＬ復号器４２と信号パップ１と信号レコーダの
動作は周知であり、したがって説明しない。さらに、ケ
ーブル３１３から延びるケーブルまたはパス４５は、後
で分かるように、所定の信号を再同期化論理回路４６に
搬送する。この回路４８は、クロック３２と読取り中の
データの同期状態を分析し、制御部分ＩＢに応答して同
期を再確立する。再同期化論理回路４θから延びる線４
７・　　は、制御パターンが検出されたことを示す信号
を搬送し、クロック同期が行なわれることを再生システ
ムの他の回路部分に警報する。後で分かるように、デー
タ・クロック３２が読取り中のデータとの同期を失った
ときにのみ、クロック同期が行なわれる。この信号は、
ＥＣＣ回路４４、並びに復号器４２を含む他の回路部分
に送られる。やはり再同期化論理回路４６から延びる線
４８は、バースト終了信号をＥＣＣ回路４４に搬送する
。この信号は、例えば線４１上の信号と時間的に一致し
ている。線４８上の信号はまた、正しいアドレッシング
を保証するためにパンツ１４３に送られ、また復号ＲＬ
Ｌグループのタイミング制御を行なうために復号器４２
に送られる。やはり再同期化論理回路４８から延びる線
４９は、周波数エラー指示信号を搬送する。この信号は
、データ・クロック３２がもはや再生信号と同位相また
は周波数同期にないことを示す。線４９上の信停は、デ
ータ・クロック３２が追加の信号を検出できないように
するので、データ信号は線３４を介してシフト・レジス
タ３へも復号器４２へも供給されない。データ・クロッ
ク３２は、線３５上にクロック信号を出し続けて、デー
タとの同期が再確立されるまで、回路動作を維持する。

この活動は、実際には、テープ１０の信号トラックをデ
ッド・Ｉ・ラッキングする。デッド・トラッキングとは
、刻時エラー状態のために検出器からデータ信号が供給
されていないという意味である。クロック再同期化は周
知である。読取り回路３１からの信号は、データ・クロ
ック３２に送られるだけでなく、第３図に関して後述す
る再同期化論理回路４６に線５０を介して供給される。

さらに、水晶制御発振器５１は、テープ１０上に信号を
記録するために使用されるデータ周波数よりはるかに高
い周波数で動作する。

この高周波信号は線５２を介して送られ、後で分かるよ
うに、再同期化論理回路４６の動作のタイミングをとる
。線５３が復号器４２からＥＣＣ４４へと延びていて、
復号されたＲＬＬグループが制約された記号のセットを
侵害し、したがってエラー状態にあることを示すエラー
指示信号を供給する。□この信号は、周知のように、エ
ラーを訂正するためにＥＣＣ４４が使用できるエラー・
ポインタである。

シフト・レジスタ３３の動作及び構成は、第３図を見る
とよく分かる。シフト・レジスタ３３は４つの単一バイ
ト部分５５〜５８を有する。これらの部分は、線３４か
ら再生信号を順次受は取り、開放端シフト・レジスタと
して、線３５上のクロック信号と同期してそれらの再生
信号をシフト・レジスタ中をシフトさせる。すなわち、
単一バイト部分５８を離れたデータ信号は線３９上を移
動する。シフト・レジスタ３３が、再同期化バースト、
または制御記号、またはＲＬＬデータを表す信号の制約
されたセット内の記号のいずれかの信号で溝杯になった
とき、最初に受は取ったバイトは部分５８にあり、２番
目に受は取ったバイトは部分５７にあり、３番目に受は
取ったバイトは部分５６にあり、４番目に受は取ったバ
イトは部分５５にある。回路のタイミングは、前記の再
同期化信号のデータ・マーク部分、及び末端同期信号部
分によってバイトの境界が識別できるようなものである
。データ・クロック同期を確立しようとするとき、後述
する回路がすべてのまたは選定されたシフト・レジスタ
３３に応答して、制御部分を指示する。一般的には、デ
ータ・マーク信号は比較的長い波長、すなわちＲ８にお
けるような複数の連続したゼロである。

論理回路４６（第３図）は、ランレングス記号復号器６
１を含む。この復号器は、部分５８からバス４５を介し
て最初のバイト信号をすべて受は取り、制約されたデー
タ表示記号のセットの違法な組合せを検出する。実際に
は、復号器６１は第２図の復号器４２でよい。ＲＬＬ記
号エラーが検出されると、エラー・ポインタが線６３を
介して、第４図に関して詳しく後述するエラー検出回路
７０に供給される。さらに、バス６２は、後で分かるよ
うに、エラー検出回路７０で使用するビット並列記号信
号を搬送する。ＩＢバースト終了信号が、バースト検出
器８０から線８２を介して状態制御機構７１へ、さらに
第２図の線４８へ供給される。

このマーカ信号は、ベイリー（Ｂａｉｌｅｙ）によって
米国特許第３４６１５２８号明細書で開示されたマーカ
信号に対応する。検出器６６で検出されるマーカ・パタ
ーンは、制約された記号セット中のどの制約された記号
の構成部分でもないので、データの処理中に線６７を介
して信号を送出することはない。

データ・クロック３２と再生信号の間の位相同期の喪失
は、エラー検出器７０で検出される。この検出は、各デ
ータ部分１３ごとに行なわれ、位相同期が失われると、
そのデータ部分を指すエラー・ポインタが生成される。

この喪失が検出されると、次のＩＢｌＢまでの後続のす
べてのデータ部分１３がエラー状態であると指示され、
データ・クロック３２は、データ信号をシフト・レジス
タ３３に送ることを妨げられる。すなわち周知のように
、次のＩＢｌＢが見つかって、そこで同期が再確立され
るまで、トラックはデッド・トラッキングされる。図に
示したすべての回路は、状態制御機構７１によって制御
される。この制御機構は、種々の回路から制御信号を受
は取る状態制御機構７０を含んでいる。状態制御機構７
０は、周知のように、テープや光学式レコーダ・システ
ムに見られる制御回路に相当する。ここには、本発明を
実施するための変更を示す。なお状態制御機構７０の動
作は第１０図ないし第１２図に示す。

エラー検出回路７０によって検出された再生信号に対す
るクロック３２の位相喪失は、線７２を介して状態制御
機構７１に送られる、位相エラー検出信号によって示さ
れる。エラー検出回路７０、の制御は、レジスタ・クロ
ック・タイミング信号を搬送するＩｉ７３、カウンタ・
クロック信号を状態制御回路７１からエラー検出回路７
０に搬送する線７４、及びエラー検出回路７０をリセッ
トするためのリセット信号を搬送する線７５を含む状態
制御機構７１によって行なわれる。状態制御機構７１は
、レコーダ中のすべての回路の動作のタイミング制御を
含んでいる。制御の形式は、当技術分野で周知である。

さらに、状態制御回路７１は、データが検出中であるか
否か、トラックがデッド・トラッキングされているか否
か、再同期化が行なわれているか否か、データが記録中
か再生中かなどの指示を記憶する。状態制御回路７１は
また、読取りヘッド３０による制御部分の走査を予測す
る。この活動は、特に磁気及び光ディスク・レコーダに
見られるような、周知の技術によって達成される。フォ
ーマットは、フォーマットの各部分におけるビット位置
の数を含めて分っているので、信号ブロックの始めから
のバイト変位は読取り中の信号の重みを示す。すなわち
、信号ブロックの始めからのバイト変位によって、読取
りヘッドが何に出盛うかが予測される。媒体搬送速度な
どにばらつきがある可能性があるので、予測は厳密では
ない。したがって、状態制御機構７１は、タイム・スロ
ットの形の「ウィンドウ」を生成し、この中で制御部分
を探すことになる。また変位は、次にどの制御部分に出
会うかを示す。例えば、ＭＫＳ１２が最初に現われ、こ
れは検査される最初の制御部分であり、２番目に最初に
生じるフレーム再構成マークＲ８１４が現われ、これは
既知の長さの最初に現われたデータ部分１３の直後に現
れ、以下同様である。このようなバイト変位は、しばし
ばディスク・レコーダ中で回転変位にょうて生成され、
または識別される。すなわち、可撓性媒体を使用したテ
ープ・レコーダでは、この媒体の変位は信頼性が十分で
なり、シたがって、データ・クロック（第２図）のビッ
ト指示パルスが、バイト変位の尺度としてカウントされ
る。これらの技術は周知なので、これ以上は説明しない
。

読取り回路３１は、線５０を介してバースト検出器８０
に供給される出力信号をディジタル化する。この検出器
は後で第５図に示す。これは、すべて１のバーストが検
出されたことを示すバースト検出信号を、線８２を介し
て状態制御機構７１に供給する。このようなすべて１の
バーストは、読取り回路３１から受は取った連続する信
号遷移の間の経過時間を測定し、次にこの受は取った信
号をカウントすることによって、簡単に検出される。状
態制御機構７２は、線７２を介してエラー信号を受は取
ると、線４９を介して周波数ロック・エラー信号を供給
し、データ・クロック３２を使用不能にして再生動作を
デッド・トラッキングさせる。

次に第４図を参照して、データ・クロック１２と再生信
号の間のクロリフ位相エラーと周波数エラーを示すエラ
ー検出回路７０について説明する。

この回路は、ＣＲＣエラー検出方式を使ってデータ・セ
グメント中のエラー状況、各データ部分１３にある２つ
のデータ・セグメントを検出することにより、同期の喪
失を検出する。第８図を参照すると、データ・セグメン
トが、それぞれ記号ＤＡＴＡＯ〜ＥＣＣＦで表され、当
該の各エラー検出冗長信号は記号ＥＰＯ−ＥＰＦで表さ
れている。

次に第４図に関して、ある′データ・セグメントの再生
信号とそれに付随するエラー検出冗長信号の処理につい
て説明する。所定数のデータ・セグメントがエラー状態
にあると、データ・クロック３２が制御部分ＩＢ１Ｂで
再生信号と再同期化できるまで、その後のデータ検出は
打ち切られる（トラックがデッド・トラッキングされる
）。復号器６１からの１データ・バイト（９ビツト）が
、パス８２を介してフィードバック・シフト・レジスタ
８６に送られる。フィードバック・シフト・しジスタ８
６は、リード・ソロモン・エラー検出アルゴリズムに属
する原理に従って構成することが好ましい。このアルゴ
リズムは周知のように、多数の生成多項式のいずれか１
つを用いるものである。フィードバック・シフト・レジ
スタ８６は、後述する１つのデータ・セグメント（シン
ドロームに関係する）がエラーを検出されるように構成
される。すなわち、構成された実施例では、３２バイト
のデータがフィードバック・シフト・レジスタ８６に送
られ、その後に、エラーがない場合にフィードバック・
シフト・レジスタ８６の内容をゼロにする、すなわち計
算されたシンドロームがゼロである、巡回冗長検査など
のエラー指示冗長信号が続く。フィードバック・シフト
・レジスタ８６は、その９ビツトの計算されたシンドロ
ームを、バス８７を介して論理ＯＲ回路８８に供給する
。バス８７上のすべての信号が、データ・セグメント及
びエラー指示冗長信号の末端でゼロである場合は、ＯＲ
回路８８の出力は論理ゼロである。計算されたシンドロ
ームがゼロになると、活動信号は供給されない。すなわ
ち、シンドロームが非ゼロの場合、活動信号が線９１を
介して供給される。第２のエラー・ポインタ信号は、線
６３を介して復号器６１から受は取られる。すなわち、
復号器６１がデータ記録記号の定義された制約セット間
にないＲＬＬ記号を見つけた場合、この記号はエラー状
態にある。線６３上にこのエラー信号が現れると、ラッ
チ８５を”Ｑ”または活動状態にセットする。タイミン
グ信号が、状態制御機構７１から線７３を介してラッチ
８５のクロック入力端に入力され、線６３上の信号をラ
ッチ可能にする。線７４上の信号がクロック時間に活動
状態である場合は、ラッチ８５は、線９０を介して論理
ＯＲ回路８９に活動信号を出力する。一方、ＲＬＬ記号
の侵害が見つからなかった場合は、ラッチ８５はセット
されず、非活動信号が線９０上に維持される。いずれの
場合にも、論理ＯＲ回路８９は、活動ＲＬＬエラー指示
信号またはエラー指示信号のいずれかを、線９１を介し
てアップダウン・カウンタ９５に渡す。線７４上のカウ
ンタ刻時信号は、アップダウン・カウンタ９５の動作の
タイミングを調節して、線９２上の信号が活動状態の時
はその内部カウントを増分する。カウンタ９５の数値内
容は、線９２上の信号が非活動状態の時、ゼロに向かっ
て１ずつ減分される。言い換えれば、アップダウン・カ
ウンタ９５の内容はゼロまたは正であり、現再生動作の
エラー状態を示す。カウンタ９５のモジュラスは、１６
など妥当に大きな数であることが好ましい。アップダウ
ン・カウンタ９５の数値内容は、バス９６を介してディ
ジタル比較機構９７に供給される。アップダウン・カウ
ンタ９５の数値内容がバス９８を介して供給された数値
しきい値を超えると、変換器３０に供給されるデータが
もはや確実には検出されず、したがって、トラックをデ
ッド・トラッキングすべきようなエラー状況となる。以
上のことはすべて、線７２を介して状態制御機構７１に
送られる活動信号によって示される。状態制御機構７１
ζ本、このデッド・トラッキング信号を線４９を介して
バスし、データ・クロック３２のデータ検出動作を停止
させる。制御部分記号の処理が完了すると、状態制御機
構７１は線７５を介してリセット信号を供給し、ラッチ
８５をリセットして、復号器６１による次のデータ記号
の検出を可能にする。線７３上のタイミング信号は、テ
ープ・レコーダやディスク・レコーダで広く使用されて
いる、バイト処理または記号処理された記号と同等であ
る。

線７４上のタイミング信号は、信号セグメントの終り、
すなわちデータ部分１３の終りに相当する。

もちろん、線７３上のバイト関連信号は、読取りクロッ
ク３２によって検出されたビットの数、すなわちほとん
どのデータ処理システムでは８または９のビット数をカ
ウントすることによって決定される。

再同期化バースト検出器８０は、第５図に示すように、
一連の連続した１を検出する。ゼロ信号が介在しない、
９個などの所定の数の連続する１の信号は、データ・ク
ロック３２を同期させるために使用できる１個号のバー
ストを示す。この検出器は、０Ｂ１１中の信号のプリア
ンプル及びボストアンプル・バースト、及び任意のＩＢ
１Ｂ中の信号バーストを検出する。ブロック間ギャップ
２２は、２進ｌ信号を含まないこともあり、また比較的
低周波数の再生信号、すなわちデータを表すために使用
され、Ｒ８または他の制御記号Ｒ１−Ｒ７中で使用され
るｄｌにコード中で許されるよりも大きな数の２進ゼロ
で分離された２進１からなる信号を生成するのに十分な
２進１信号を含むこともある。好ましい繰返しパターン
は１０００００００である。バースト検出器８０は、ブ
ロック間ギャップ２２、あるいは任意のデータまたは制
御記号、が走査されているとき、非活動信号を供給する
。すなわち、２進１信号の間にゼロ信号があるので、前
記の所定数の２進１信号には出会わない。連続した１信
号のバーストが走査されているとき、バースト検出器８
０は、線８２を介してバースト検出信号を供給する。２
進１信号のバーストの終りは、線８２上の信号が非活動
状態に戻ることによって示される。

前記の活動は、複数の名目データ周波数で動作する水晶
制御クロック５１を用いて、連続するデータ・パルス（
信号遷移または２進１）間の時間間隔をカウントするこ
とによって達成される。媒体速度に変動があるので、ピ
ット期間あたりのクロック５１パルスの数は、２進ゼロ
が１個の場合、１０〜２０パーセント変化する可能性が
ある。連続した２個の１の間では、クロック５１からの
クロック・パルス・カウントは倍になるので、１０〜２
０パーセントの変化はなお容易に認識できる。カウンタ
１００は、読取り回路３１から線５０を介して受は取っ
た信号遷移の間に、線５２を介して受は取ったクロツク
５１信号の数をカウントする。

２進ゼロの場合、線５０上に活動信号は現れない。

カウンタ１００の数値内容は、パルスが線５０上に現れ
る度にリセットされ、したがってカウンタ１００は、線
５２上を介して２進１を受は取る度に、ゼロからそのカ
ウントを開始する。２進カウンタ１００の現内容は、バ
ス１０１を介して１対の比較器１０２．１０５にそれぞ
れ供給される。

この１対の比較器１０２．１０５は、低しきい値及び高
しきい値の個数比較を実施する。低しきい値の数は、連
続する２進１の間のクロック５１パルスの最小数であり
、一方、高しきい値の数は、連続する２進１の間のクロ
ック５１パルスの最大数である。バス１０３は、低しき
い値をディジタル比較器１０２の１つの入力端に搬送す
る。カウンタ１００の数値内容が、バス１０３上の信号
によって示される低しきい値と等しいかまたはそれより
大きいときは、それらの信号がそれぞれ線１０９．１１
０を介して論理ＯＲ回路１０８に供給される。同様にし
て、高しきい値は、バス１０８を介してディジタル比較
器１０５の１つの入力端に供給される高しきい値信号に
よって評価される。

バス１０８上の高しきい値がバス１０１上の信号より大
きいかまたは等しいときは、信号はそれぞれ、等しい場
合は線１１２を介し、またカウンタ１００内のカウント
の方が高しきい値より低い場合は線１１３を介して供給
され、論理ＯＲ回路１１１を通過する。線１１８及び１
１７はそれぞれ、ＯＲ回路１０８及び１１１を論理ＡＮ
Ｄ回路１１゜４に結合してｔゝる。ＡＮＤ回路１１４１
１、カウンタ１００内のカウントが、いつバス１０３上
に示される低しきい値とバス１０６上に示される高しき
い値との間にあるかを検出する。線５０上のパルスは、
直前の測定期間の間、比較のタイミングを調節するため
の追加入力としてＡＮＤ回路１１４に供給できる。ＡＮ
Ｄ回路１１４は、その比較出力を線１１３を介して第２
カウンタ１２０に供給する。第２カウンタ１２０は、Ａ
ＮＤ回路１１４の動作によって検出された連続する１の
数をカウントする。線５０上の再生信号は、線１２４上
を移動して、カウンタ１２０の動作をトリガする。

ＡＮＤ回路１１４が活動信号を線１１８を介してカウン
タ１２０に供給するとき、カウントは増分される。ＡＮ
Ｄ回路１１４の出力が非活動状態のときは、インバータ
回路１２１が、それを活動信号に反転して、カウンタ１
２０の数値内容を消去する。インバータ１２１からの活
、動出力は、１の文字列中に介在するゼロを示す。カウ
ンタ１２０の数値内容は、所定の１信号の文字列をいつ
受け取ったかを検出するため、バス１２６を介してディ
ジタル比較器１２７に供給される。このような信号文字
列に対する（９などの）しきい値は、バス１２８を介し
て比較器１２７に指示される。比較器１２７は、その出
力信号を線８２を介して状態制御機構７１に供給する。

線８２が活動信号状態から非活動信号状態に移るとき、
第２図の線４８上の信号によってバーストの終りが指示
される。

第６図は、制御部分中の記号を識別するために使用され
るパターン認識回路を示す。シフト・レジスタ３３は、
その信号を後述のＡＮＤ回路アレイに供給する。これら
のＡＮＤ回路は、多重化されて第７図に関連して後述す
る選択論理回路に結合され、検出された制御記号を識別
し、次いで検出された記号を線４１上に指示する。どの
パターンを検出すべきかは、第１図のフォーマットで読
取りヘッド３０が現在走査している場所で決定される。

状態制御機構７１は、周知の技術を用いて検出ウィンド
ウを作成し、走査されているフォーマット域に基づいて
、どの記号を検出すべきかを選択する。第６図に示す回
路の線４１上の出力は、所望の制御部分記号が実際に検
出されたことを示す活動信号である。フレーム再構成部
分１４では、シフト・レジスタ３３中の単一バイトが記
号検出で使用され、ＭＫＳ、ＭＫＳ２、ＭＫＥ２、及び
ＭＫＥ記号中では、４つのシフト・レジスタ３３部分が
すべて使用される。エラー回復の場合は、シフト・レジ
スタ３３の３個以下の部分を使って、低品質の再生の問
題を克服することができる。このエラー回復制御は本開
示の範囲外である。第６図に示す論理回路の目的は、文
字またはパターンの認識を行なうことである。制御記号
ＭＫＳ、ＭＫＳ２、ＭＫＥｌ及びＭＫＥ２のそれぞれ、
及びＩＢは、４バイト長であり、したがってシフト・レ
ジスタ３３のすべての部分５５〜５８が、記録システム
内で使用されるデータ表示信号に対するランレングス制
約条件の範囲外にあるビット・パターンを含む。前記の
ように、８個の特別パターンが、制約された記号セット
外の記号を示すために設けである。Ｒ１パターンはＡＮ
Ｄ回路１３４．１６７によって検出され、Ｒ２はＡＮＤ
回路１４８によって検出され、Ｒ３はＡＮＤ回路１７９
によって検出され、Ｒ４はＡＮＤ回路１３２と１８２に
よって検出され、Ｒ５はＡＮＤ回路１４６と１８４によ
って検出され、パターンＲ６はＡＮＤ回路１６９によっ
て検出され、Ｒ７はＡＮＤ回路１３３によって検出され
、一方、データ・マーク・パターンＲＳはＡＮＤ回路１
４７と１６４によって検出される。

状態制御機構７１は、制御線１３１．１５４．１６１．
１７７を用いてマルチプレクサＭＵＸ１３０．１５３．
１６０．１７５を選択的に動作させることによって、検
出すべき記号を選択する。

前記のＭＫＳ、ＭＫＳ２、ＭＫＥ２、及びＭＫＥ信号パ
ターンは、制御記号Ｒ１〜Ｒ７とＲ８について前述した
ように、マルチプレクサのどれが該当する制御部分に使
用されるかを示す。制御部分ＭＫＳ１２、ＭＫＳ２　１
５、ＭＫＥ２及びＭＫＥ２１では、Ｒ８１４制御部分に
見つかったフレーム再構成記号Ｒ８は、ＡＮＤ回路１４
６とＭＵＸ１５３を介して順方向読取り方向に、またＡ
ＮＤ回路１６４によって逆の逆方向読取り方向に検出さ
れる。Ｒ８１４制御部分では、ＡＮＤ回路１４２が、シ
フト・レジスタ３３のバイト部分５８からの信号を示す
記号を検出するために使用される。

記号Ｒ１〜Ｒ５の組合せは、１組のマルチプレクサＭＵ
Ｘ１３０．１５３．１６０．１７５によって選択される
。パターンの選択は、１組の制御信号で、制御線１３１
．１５４．１６１及び１７７で表される、当該のマルチ
プレクサ回路への４本の入力線のうちの１本を選択する
ことによって行なわれる。実際にはこの４本の制御線は
、当該のマルチプレクサの各入力端ごとに１個ずつ、４
つの信号状態を搬送する２線バスにすることができる。

特殊文字の復号は、前述のＡＮＤ回路によって行なわれ
、ケーブル１３８を介して供給されるマルチプレクサ１
３０への第３入力端、ＡＮＤ回路１３３からのバス１３
７と１３９によって表されるマルチプレクサ１３０の第
３入力端と第４入力端、及びＡＮＤ回路１３４からのバ
ス１３６によって表される第１入力端に対して、ＡＮＤ
回路１３１によって部分５８中の第１ビツトを検出する
ことを含む。同様にして、マルチプレクサ１５３は、Ａ
ＮＤ回路１４６から選択されたその入力端を有し、この
入力端は、シフト・レジスタ３３の第２バイト部分５７
からバス１４５を介して信号を受は取る。ＡＮＤ回路１
４６の出力は、バス１５１を介してマルチプレクサ１５
３の第３人力婚に送られる。ＡＮＤ回路１４７は、信号
１４５をバス１５０及び１５２を介してそれぞれマルチ
プレクサ１５３の第２及び第４入力端に渡し、ＡＮＤ回
路１４８は、その信号をバス１４９を介してマルチプレ
クサ１５３の第１入力端に渡す。同様にして、第３バイ
ト位置５６は、その信号を、バス１６３を介して次に述
べる３つのＡＮＤ回路に供給する。ＡＮＤ回路１８９は
、活動信号をバス１７０を介してマルチプレクサ１１３
０の第４入力端に渡し、ＡＮＤ回路１６７は、活動信号
をバス１６８を介して第２入力端に渡し、一方、第３Ａ
ＮＤ回路１８４は、活動入力をバス１６５を介して第１
入力端に、またバス１６６を介して第３入力端に渡し、
同様に、シフト・レジスタ３３の第４バイト位置は第４
バイト部分５５である。バス１７８は部分５５の信号を
次に述べる３つのＡＮＤ回路に搬送する。次に回路１７
９は、活動信号をバス１８０を介してマルチプレクサ１
７５の第１入力端に、またバス１８１を介して第３入力
端に供給するためのパターンを検出し、ＡＮＤ回路１８
２は、活動信号をバス１８３を介してマルチプレクサ１
７５の第２入力端に供給し、一方、ＡＮＤ回路１８４は
、活動信号をバス１８５を介してマルチプレクサ１７５
の第４入力端に供給する。バス１４０．１５５．１７１
．１７８はそれぞれ、マルチプレクサ１３０．１５３．
１６０．１７５の出力信号を、第７図に詳しく示す選択
論理回路１４１に搬送する。選択論理回路１４１の動作
モードは、制御線１９２〜１９４上の入力によって決定
される。線１９２上の活動信号は、４バイト・シフト・
レジスタ３３間に記憶された４つのパターンのうちの任
意の２つが一致すると、線４１上に活動信号が供給され
ることを示し、線３３上の活動信号は、活動信号を生成
するにはシフト・レジスタ３３内のバイトのうちの３つ
が一致することを必要とし、一方、線１９４上の活動信
号は、シフト・レジスタ３３内の４つのバイトが、すべ
て前記のＡＮＤ回路１３２〜１８４のパターン突合せ基
準に合致しなければならないことを示す。パターンとパ
ターン突合せの選定は、周知の設計技術であるランレン
グス制限コードの選定に基づ〈実施であることを理解さ
れたい。

第７図は回路１４１の論理の詳細である。検出のために
シフト・レジスタ３３の任意の２つまたは任意の３つの
セフシーンを用いるという選択は、フレーム再構成部分
１４及び部分Ｉｎ２Ｏ中に見つかったＲＳパターンを検
出することを含む。４つすべてという選択は、前記の４
ノボイト制御部分を検出するためのものである。４バイ
ト用の任意２パターン突合せ回路２００は、それぞれ次
のようなマルチプレクサの出力を比較するための２つの
入力端を有す゛る、６つのＡＮＤ回路を含む。すなわち
、１と２．１と３．１と４．２と３、及び３と４である
。ＡＮＤゲート２０１は、前記の６つのＡＮＤ回路（図
示せず）の論理ＯＲ組合せを受は取り、論理ＯＲ回路２
０２を介して活動信号を線４１に渡す。同様にして任意
３回路２０５は４つのＡＮＤ回路を有し、その各ＡＮＤ
回路はマルチプレクサからの３つの非冗長記号パターン
の組合せを検出するための３つの入力端を有する。

４つのＡＮＤ回路はそれぞれマルチプレクサ１．２．３
、及び１．２．４、及び１１°３．４、及び２１．３．
４から、の入力を受は取る。ＡＮＤ回路は、線１９３信
号によってゲートされた、これら４つのＡＮＤ回路の論
理ＯＲ組合せを通過させ、検出信号をＯＲ回路２０２を
介して線１４１に渡す。

同様にして、全４検出回路２０８は、線１９４信号によ
って使用可能になると、ＡＮＤ回路２０９によってゲー
トされる４つのマルチプレクサすべてから入力を受は取
る。ＡＮＤ回路２０９の出力は、ＯＲ回路２０２を介し
て線４１に行く。番号１．２．３．４はそれぞれ、シフ
ト・レジスタ３３の第１、第２、第３、第４バイト部分
に対応し、したがってシフト・レジスタ３３の位置１に
対してはマルチプレクサ１３０の、位置２に対してはマ
ルチプレクサ１５３の、位置３に対してはマルチプレク
サ１６０の、位置４に対してはマルチプレクサ１７５の
出力を識別する。

横断再同期化エラー検出訂正のための概念的データ配置
を第８図に示す。第８図に示したアレイはまた、バッフ
ァ４３間にデータ及びエラー指示冗長信号とエラー冗長
信号を記憶するための記憶アドレスをも表す。このアレ
イは、ランレングス制限コード化されていない形のデー
タ用の情報、すなわちデータ処理装置用の情報を表す。

５つの独立したエラー訂正（ＦＣＣ）グループ２１２〜
２１６を示す。番号２２０はプリアンプル同期信号１１
を示す。フレーム再構成部分１４は第８図には示されて
いない。このようなフレーム再構成部分のデータ中での
位置については後述する。プリアンプル信号０ＢＩＩは
、ＥＣＣグループ２１２．２１３のＤＡＴＡＯとＥＰＯ
から（この順序で）なる、最初のデータ部分１３の直前
にくる。ＤＡＴＡＯとＥＰＯは、各ＥＣＣグループの第
１シンドローム・セグメントを形成し、またＤＡＴＡＬ
とＥＰＩは、各ＥＣＣグループの第２シンドローム・セ
グメントを形成する。次いで、最初に現れるフレーム再
構成部分１４が挿入され、その後にＥＣＣグループ２１
４と２１５のＤＡＴＡＯとＥＰＯから（この順序で）な
る第２データ部分１３が続く。第２データ部分１３の後
に制御部分ＭＫＳ２が続く。第３データ部分１３は、Ｅ
ＣＣグループ２１５のＤＡＴＡＯとＥＰＯｌ及びＥＣＣ
グループ２１２のＤＡＴＡｌとＥＰＩを含む。図に示し
たデータ・アレイの残りの部分は、データ部分１３の当
該の１つに記録するため、２つのシンドロームまたはデ
ータ・セグメントを選択する前記のアルゴリズムを使用
して、フォーマットに挿入される。最後の３つのシンド
ローム・セグメントＥＣＣＤとＥＰＤ、ＥＣＣＥとＥＰ
Ｅｌ及びＥＣＣＦとＥＰＦは、当該のＥＣＣグループ用
のエラー検出訂正冗長信号を含む。冗長信号を記憶する
シンドローム・セグメントの割振りは、第１シンドロー
ム・セグメントについて前述した割振りアルゴリズムに
従う。

プリアンプル表示２２０は、５つのＥＣＣグループのす
べてを横切って延びているように示されるが、レコード
・フォーマットはＤＡＴＡＯのみに直接隣接して記録さ
れたプリアンプルを見つける。

第８図の表示は、どのシンドローム・セグメントが、記
号２１６で表されるプリアンプル信号と記号２２１で表
される最初に出現したｌＢ１６との間に記録されるか、
または存在するかを識別するためのものである。ｌ８１
８表示２２１〜２２７のすべて及びポストアンブル０Ｂ
ＩＩ記号２２８は、クロック再同期の位置または境界を
表しており、そのような信号の実際の記録は第１図を見
るとよく分かるように隣接する信号である。セグメント
ＥＣＣＤ１ＥＣＣＥ及びＥＣＣＥ中に含まれる冗長信号
は、複数の同期パターン２２１〜２２７にわたるエラー
訂正を可能にすることが分かる。

上記のエラー・ポインタは、エラー状態にあるデータま
たはシンドローム・セグメントを指し、エラー状態にあ
る３つのセグメントの訂正を可能にする。

たとえば光ディスクでは、ｌＢ１６制御部分と０Ｂｌｌ
制御部分は、クロック同期信号のバーストを含むセクタ
・マークとすることができる。

データ・セグメントのデータ０〜Ｃ（１６進数）に対す
るエラー訂正アレイのデータ部分は、番号２２９で一括
して表されている。セグメントＥＣＣＤ−ＥＣＣＦに対
するエラー訂正冗長、信号は、番号２３０で一括して表
されている。したがって、各エラー訂正グループには、
１６個のセグメントがあり、そのうち３つはエラー訂正
冗長信号を含む。セグメント長は、この実施例では３２
バイトである。さらに、５つのグループすなわちアレイ
２１２〜２１６中の各セグメントに対するエラー指示冗
長信号は、番号２３１で一括して表されている。ＥＰＯ
〜ＥＰＦは、巡回冗長検査された冗長信号で、これらは
、当該のセグメント・データ０〜ＥＣＣＦ中のエラーを
検出することにより、エラー・ポインタとして働く。再
同期化信号２２７〜２２８間の最終部分はエラー訂正冗
長信号以外に何も含まないが、再同期化信号２２６〜２
２７間の部分の半分は、エラー訂正冗長信号である。

エラー訂正冗長信号は、ＦＣＣの各グループ中で再同期
化信号のすべてを横切って延び、したがって、たとえば
再同期化信号２２２と２２３との間に出現するデッド・
トラッキング動作は、再同期化信号２２６及び２２８と
５つのＦＣＣグループのすべてとの間の部分に記憶され
た冗長信号によって、これらの信号の訂正を可能にする
。したがって、隣接する再同期化信号間の部分内の各グ
ループをインターリーブさせ、複数の再同期化信号を含
むブロック全体を横切ってエラー訂正冗長信号の計算を
スパンさせることにより、媒体内の欠陥、ならびに媒体
表面のごみなどその他問題に起因するデータの回復が容
易になる。再生中に、第４図のフィードバック、・シフ
ト・レジスタ８６は、各セグメントのエラー・シンドロ
ームを計算する。

記録中に、第４図のフィードバック・シフト・レジスタ
は、周知のようにＥＰＯ〜ＥＰＦを生成する。同様にし
て、ＥＣＣ回路４４が、周知のように番号２３０で表さ
れるＦＣＣ冗長信号を計算する。エラー検出訂正エンテ
ィティのインターリーブは、任意の他のデータ・エンテ
ィティのインターリーブに似ているので、これ以上は説
明しない。

第９図は、本発明を用いた記録再生装置の組立てに使用
される論理及び回路ブロックの簡略図である。一般的な
チャネル回路２３５が、記録装置をパソコンなどのよう
なホスト・プロセッサ（図示せず）に結合する。記録モ
ード中、チャネル回路２３５を介して受は取られたデー
タは、バイト毎にＥＣＣ符号器２３８、次いでインター
リーブ・バッフＴ２３７に供給される。インターリーブ
・バッファ２３７は、第８図に示すように１組のデータ
を生成する。その際に、５つのＦＣＣグループ２１２〜
２１６は、インターリーブされたバッファの別々の部分
に記憶され、データ記憶装置の配置構成は第８図に示す
ものと同様である。（埋込みバイトを含む）１組のデー
タが、データ・ブロックを記録するのに十分なインター
リーブ・バッファ２３７に記憶されると、ＥＰ符号器２
３８は、番号２３１で表されるＥＰＯ−ＥＰＧ冗長信号
を生成する。これらの冗長信号は、データがインターリ
ーブ・バッファ２３７からＲＬＬ符号器２３９に転送さ
れる際に生成される。ＲＬＬ符号器２３９は、矢印２５
３で示すように、再同期化符号器２５１から同期信号と
再同期化信号を受は取る。

ＲＬＬ符号器２３９は、矢印２５２で示すように再同期
化信号を要求する。ＲＬＬ符号化された信号は、磁気テ
ープ１０上に記録するための記録用すなわち書込み用変
換器を表す、線３０Ｗを介して供給される。ＲＬＬ符号
器２３９は、８ビ、ットを９ビツトにマツプする０、３
コードなどのコードを符号化することが好ましい。ＥＰ
符号器２３８には、検出コード生成多項式Ｇ　（Ｘ）＝
　（Ｘ＋ＴＩ）が使用できる。ＥＣＣ符号器２３８には
、Ｇ　（Ｘ）＝Ｘ３＋Ｔ””Ｘ２＋Ｔ””Ｘ’＋Ｔ’の
生成多項式が使用できる。

上式で、各要素のガロア拡大体域は多項式Ｘ”＋Ｘ’＋
Ｘ３＋Ｘ２＋　１ で定義され、番号２３０で表される３つのエラー冗長信
号を生成する。したがって、ＥＰＯ〜ＥＰＧによって指
示されたエラー状態の信号と、検出された規則外ＲＬＬ
データ記号とを変更するエラー訂正シンドロームを計算
する、シンドローム方程式が３つある。インターリーブ
式バッファ・アドレッシングは、データ信号グループを
インターリーブするための通常の技術に従う。

記録された信号は、第２図の読取り用変換器３０を表す
矢印３０で示すように読み取られる。再同期化信号はデ
フォ−マット回路２４２中で削除され、他の信号はＲＬ
Ｌ復号器２４３に渡される。

復号器２４３はもちろん、第２図の復号器４２及び第３
図の復号器６１に相当する。復号器２４３の動作に基づ
いて、エラー・ポインタがＯＲ回路を通り線６３を介し
て供給できる。次にＥＰ復号器２４４は、フィードバッ
ク・シフト・レジスタ８６（第４図）を使用して、セグ
メントＤＡＴＡＯ〜ＥＣＣＦに何らかのエラーが発生し
ていることが、番号２３１で表されるエラー指示冗長信
号によって示されているかどうか判定する。シンドロー
ム・セグメント中のエラーが検出された場合、信号が線
９１を介してＯＲ回路２４７に供給される。このＯＲ回
路２４７は、第４図のＯＲ回路８９に相当する。次にポ
インタは、エラー・ポインタ回路２４８によって所定の
アドレス位置に記憶され、第８図に示す当該のシンドロ
ーム・セグメント（ＤＡＴＡＯ〜ＤＡＴＡＣ）に論理的
に関連づけられるようになる。（第２図のＥＣＣ４４に
相当する）ＥＣＣ回路２４６は、エラー・ポインタ回路
２４８と共に動作して、矢印２５０で示すようにポイン
タを要求し、矢印２４９で示すようにポインタを受は取
る。コード（内部）またはその他（外部）のエラー・ポ
インタの挿入は周知であり、したがってこれ以上説明し
ない。内部及び外部エラー・ポインタの使用は、ホン（
ｔｈｏｎｇ）他によって米国特許第３８６８３６２号明
細書に示されている。これは１つの例である。シンドロ
ーム・セグメントＤＡＴＡＯ〜ＥＣＣＦは、ＥＰ復号器
２４４からディンターリーブ・バッファ２４５に渡され
て記憶される。バッフＴ２４５は、相補型アドレッシン
グ方式を有する。実用的な実施例では、両方のバッファ
が同じ電子回路であってよく、プログラムによって読込
みと再生との間で結合が切り替えられる。次に、ディン
ターリーブされたＥＣＣグループ２１２〜２１６は、エ
ラー検出訂正のためＥＣＣ回路２４６に供給される。

シンドローム・セグメントＤＡＴＡＯ〜ＤＡＴＡＣに含
まれる訂正されたデータは、次にチャネル回路２３５に
供給され、ホスト・プロセッサまたは他のデータ使用装
置に中継される。

第１０図は、第１図に示すフォーマットを記録媒体のト
ラック上に記録するための、第１図、第８図、及び第９
図に関連して使用される機械動作の順序を示す。書込み
コマンド、すなわち記録コマンドは通常の方式で発行さ
れ、ホスト・プロセッサ（図示せず）はデータを（１つ
の記録ブロックのすべてのデータ部分１３を溝たすため
に必要なら埋込みを行なって）直ちに記録できる状態に
組み立てていると仮定する。機械ステップ２５９で、５
つのＥＣＣグループ２１２〜２１６を作成する準備とし
て、データが５つのグループにセグメント化される。各
グループはＤＡＴＡ　１〜ＤＡＴＡＣを有する。機械ス
テップ２６０で、冗長信号ＥＣＣＤ−ＥＣＣＦをＥＣＣ
符号器２３６で生成（作成）する。次に機械ステップ２
６１で、第８図に示すフォーマットをインターリーブ・
バッファ２３７内で生成する。インターリーブの後に、
機械ステップ２６２で、それぞれＤＡＴＡＯ〜ＥＣＣＦ
用のエラー検出冗長信号ＥＰＯ〜ＥＰＦを生成する。機
械ステップ２５９〜２６２はオーバラップ可能で、異な
った順序で出現可能であり、図示したステップは１つの
可能な順序を示したものにすぎないことに留意されたい
。また、バッファ２３７の動作は、バッファの第８図に
示したアドレスにデータを記憶することによって行なわ
れることにも留意されたい。

これで記録を行なう準備ができた。機械ステップ２６３
で、プリアンプル０Ｂ１１を作成し記録する。このステ
ップは、ギャップ２２を作成し、次いで、現在テープ記
録で実用化されているように、プリアンプル０Ｂ２２に
よってギャップ２２を終了することを含む。プリアンプ
ルの記録に続いて、機械ステップ２６４で、第１データ
部分を記録する。最初の２つのデータ・セグメントは、
ＥＣＣグループ２１２及び２１３のＤＡＴＡＯ−ＥＰＯ
である。機械ステップ２６５で、ＲＳパターンをＲ３部
分１４として記録する。この機械ステップに続いて、機
械ステップ２６６で、さらに２つのデータ・セグメント
、すなわちＥＣＣグループ２１４．２１５のデータ・セ
グメン）ＤＡＴＡＯ−ＥＰＯを第２データ部分１３に記
録する。この記録動作に続いて、機械ステップ２６７で
、制御部分ＭＫＳ２　１５を作成し記録する。次に機械
ステップ２６８で、さらに２つのデーターセグメント、
ＥＣＣグループ２１６のＤＡＴＡＯ−ＥＰＯ。

及びＥＣＣグループ２１２のＤＡＴＡｌ−ＥＰｌを記録
する。この流れ図では、２つのデータ・セグメントを記
録するステップは、それらのデータ・セグメントが、第
８図に示すデータ・ブロックの直列記録を得るために、
前述のように記録される次の２つであることを意味する
。機械ステップ２６９で、ＩＢｌＢがすぐに記録できる
状態であるかどうか判定する。記録が必要かどうかは、
プリアンプルすなわちブロックの始めからのバイト変位
によって決まることに留意されたい。第８図を見ると、
最初の０Ｂ１６は、ＥＣＣグループ２１５及び２１８の
ＤＡＴＡ２−ＥＰ２が記録されるまでは記録されないこ
とが分かる。これらのデータ・セグメントは、データ・
ブロック中の第５データ部分１３に記憶されることにな
る。したがって、データ・セグメントをカウントするカ
ウンタ（図示せず）が、いつｌ８１Ｂを記録すべきか、
及びいつ制御部分ＭＫＥ２　２０ＸＭＫＥ２１と、ポス
トアンブル０ＢＩＩを記録すべきかを示すために使用で
きる。もちろん、記録されたバイト数をカウントし、そ
れを使って、記録媒体上の制御部分を位置決めすること
ができる。バイト数を得る簡単な方法は、書込みタイミ
ング・クロック（図示しないが周知である）からの書込
みパルスの数をカウントし、バイト数（書込みクロック
・パルス当り１ビツト）を使ってバイト変位を示すこと
である。いずれにせよ、１０個のデータトセグメントが
、プリアンプルと最初に現れたＩＢｌＢとの間、その後
のｔＢｌＢの間、及び最後のＩＢｌＢとポストアンブル
との間に記録されることになる。各データ・セグメント
を第９データ・セグメントまで記録し′た後、機械ステ
；プ２７０で、フレーム再構成パターンＲ８１４を記録
する。次いで、ステップ２６８〜２７０を含むループを
第１０データ・セグメントが記録されるまで繰り返し、
その後、機械ステップ２６９から機械ステップ２７６に
入って、ｌ８１６制御部分を作成し記録する。

機械ステップ２７６０次に、機械ステップ２７７で、今
記録されたばかりのｌ８１６がブロック中の最後のＩＢ
、すなわち第８図の記号２２７に相当するものであるか
否かを判定する。否であれば、ステップ２６８を再実行
し、ＥＣＣＥが記録すべき次のシンドローム・セグメン
トであることをバイト・カウントが示すまで、前記の機
械動作を繰り返す。次に、機械ステップ２７７から機械
ステップ２７８に進んで、２つのデータ・セグメントを
データ部分（第１図に図示せず）として記録する。次に
機械ステップ２７９で、バイト変位カウントを検査して
、今記録されたばかりの２つのデータ・セグメントがＭ
ＫＥ２　２０の直前のデータ部分１３であるか否かを判
定する。否であれば、ＭＫＥ２が記録できる状態になっ
ておらず、機械ステップ２８０でフレーム再構成パター
ンＲ８を記録する必要がある。機械ステップ２８０から
、機械ステップ２７８〜２８０を含むループを実行する
。ＭＫＥ２が記録できる状態になり、機械ステップ２８
５でＭＫＥ２　２０が作成され記録されるまで、このル
ープを繰り返す。次に機械ステップ２８６で、次の２つ
の記録すべきデータ・セグメント（ＥＣＣグループ２１
３と２１４のＥＣＣＦ−ＥＰＦ）を記録する。機械ステ
ップ２８７で、フレーム再構成パターンを記録し、続い
て機械ステップ２８８で、このブロックに記録すべき最
後の２つのデータ・セグメン、）（ＥＣＣグループ２１
５と２１６のＥＣＣＦ−ＥＰＦ）を記録する。その後、
それぞれＭＫＥと後端０Ｂ１１を記録するステップ２８
９と２９０で、ポストアンブルが記録される。最後に機
械ステップ２９１で、記録中に検出されたエラーを評価
して、記録を再試行すべきか否かを確認する。テープ記
録では読取りヘッド３０が記録ヘッド３０Ｗから位置が
ずれており、記録された信号を読み取り、エラー検査の
ため、周知のように、ただしここに記載する読取り動作
を使用して、再生信号を供給することに留意されたい。

エラーが検出されたか、あるいはエラーがなかった場合
は、書込み動作を終了して、記憶装置で通常の、本発明
の一部分ではない動作を実施する。たとえば、制御部分
中のエラーは容認できないが、データ・セグメント中の
所定の少数のエラーは許容される。記録された信号ブロ
ックを読み取るための一般的なアルゴリズムを、第１１
図の機械動作流れ図に示す。機械ステップ３００で、情
報セクタ（記録された信号のプロッり）の読取りを周知
のようにして開始する。読取りヘッド３０がギャップ２
２上のトラックを走査するとき、再生回路はプリアンプ
ル・バーストラ探す。この検出は第５図の回路で達成さ
れる。プリアンプルの０Ｂ１１が検出されると、機械ス
テップ３０１で、ＭＫＳ１２の出現を監視する。この活
動は、前記の第６図の回路で行なわれる。機械ステップ
３０２で、ＭＫＳが検出されたか否かを判定する。否で
あれば、機械ステップ３０４で、タイムアウトを増分し
測定する。タイムアウトが満了していない場合は、ＭＫ
Ｓが見つかったことが線４１上の活動信号によって示さ
れ、またはタイムアウトが満了になって、その活動信号
がなかった（＠出つィンドウが満了になった）ことを示
すまで、ステップ３０１〜３０４のループが繰り返され
る。ＭＫＥが検出された場合は、機械ステップ３０２か
ら機械ステップ３０３に移って、ブロックを読み取る。

機械ステップ３０３を第１２図に詳しく示す。タイムア
ウトが満了になった場合は、機械ステップ３０５で、デ
ータの始めが検出されなかったので、ＭＫＳ１２とＭＫ
Ｓ２　１５との間に記録されたすべてのデータ・セグメ
ントに対しエラー・ポインタがセットされる。機械ステ
ップ３０５でも、第６図の回路がＭＫＳ２の出現を監視
するようにセットされ、データ・クロック３２はデータ
信号の供給を妨げられる。エラー検出回路７０による指
示が同期の喪失を示さなかったので、データ・クロック
３２は、再生信号になお従属している可能性があること
に留意されたい。

この時点でクロック同期の喪失がある場合は、読取りは
打ち切られる。次に機械ステップ３０６で、ＭＫＳ２が
見つかった（線４１上の信号が活動状態）か否かを判定
する。見つかった場合は、機械ステップ３０３に入る。

ＭＫＳ２が見つからなかった場合は、機械ステップ３０
７で、タイムアウトを測定し増分する。タイムアウトで
あれば、そのブロックを読み取ることができず、当技術
分野で周知のように、逆向き読取りなどの再試行を実施
し、ＭＫＥまたはＭＫＥ２を使ってデータの始めを見つ
ける。タイムアウトが満了になっていない場合は、機械
ステップ３０５．３０６．３０７のＭＫＥ２探索ループ
を繰り返す。

第１１図は、読取り機械動作を簡略化した流れ図で示す
。まず、機械ステップ３１０で、２つのデータ・セグメ
ントを記録媒体から読み取る。機械ステップ３１１で、
フレーム再構成部分Ｒ８Ｉ４以外の制御部分に対して検
出ウィンドウがセットアツプされているか否かを判定す
る。フレーム再構成部分の検出には第６図に示す検出器
を使用し、その検出にウィンドウが使用されることに留
意されたい。その繰返し動作についてはここでは詳しく
は述べない。ウィンドウがなければ、ｌＢ１６を処理す
るための制御ウィンドウが生成されるまで、ステップ３
１０を繰り返して、フレーム再構成部分を走査する。ウ
ィンドウがあれば、信号処理が継続し、さらに第６図の
信号検出器が活動化されて、複数バイトの制御部分を検
出する。

制御部分が検出されない（読取りエラーが発生した）こ
とが機械ステップ３１２で示された場合は、この障害は
無視されて読取りが続行される。フレーム再構成部分１
４または複数バイト制御部分が読み取られなくとも、そ
れ自体クロックと再生信号への同期の喪失を示すもので
はなく、バイト変位カウントによってデータ検出が可能
なので、すなわち記号境界が分かっているので、読取り
が続行できることを示す。この活動をステップ３１３に
示す。ただし、クロック同期の喪失があれば、デッド・
トラッキングが続く。もちろん、４つ以上のデータ・セ
グメントがエラー状態にあれば、訂正不可能な読取りが
生じ、現在の読取りを打ち切って再試行することが必要
となる。この検出と再試行は周知であり、本明細書の範
囲外である。制御記号が検出されたことが機械ステップ
３１２で示された場合は、機械ステップ３１４で、制御
部分がＭＫＥ２１であるか否かを判定する。否であれば
、制御部分はＭＫＥ２　２０であり、読取りが完了して
いないことを示す。記号がＭＫＥである場合は、周知の
記録装置動作を用いてブロック読取りが終了される。検
出された記号がＭＫＥ２またはＭＫＳ２である場合は、
少なくとももう２つ読み取るべきデータ部分１３がある
。機械ステップ３１４から機械ステップ３１５に移って
、クロック同期エラーを検査する。クロック同期エラー
がなければ、ステップ３１０を再実行する。機械ステッ
プ３１５でクロック同期エラーが示された場合は、次の
ｌＢ１８が出現してクロック同期が再設定され、ステッ
プ３１０が再実行されるまで、ステップ３１６でデッド
・トラッキングが続行する。

第１３図は、ディスク上の各トラック（図示せず）に第
１図のフォーマットを使用して本発明を実用化した、光
ディスクを示す。エンボス、エツチング、または他の方
法で記録されたプリアンプル同期を有するセクタ・マー
ク３３１が、ディスク３３０の半径方向に延びている。

セクタ・マークは、第１図のプリアンプル０ＢＩＩ及び
ＭＫＳ１２に該当する。破線３３２〜３３４及び楕円（
番号なし）は、複数のｌＢ１８制御部分を示している。

追加のセクタ・マーク３３Ｂ、３３７は、複数のデータ
・ブロックをディスク３３０の各トラックに１つずつ記
憶できるようにするためのものである。したがって、実
用的な実施例ではかなり多数のセクタ・マークが使用で
きることを理解されたい。

１０発明の効果 本発明によれば、再同期化信号和１間にあるエラー状態
の信号を識別でき、エラー検出訂正を再同期化信号相互
間のデータ信号だけに制限することがない、拡張された
エラー検出訂正機能を与えることができる。

【図面の簡単な説明】

第１図は、本発明の実施による、記録されたデータ信号
を持つ１本のトラックを有する、磁気テープを示す図で
ある。 第２図は、第１図に示す磁気テープから信号を読み取る
のに使用でき、このような再生信号を使って本発明を実
施するための回路の簡略化した論理図である。 第３図は、第２図の再同期化論理部分を示す簡略図であ
る。 第４図は、クロック同期の喪失を検出するための、第３
図のエラー検出回路を示す簡略図である。 第５図は、第３図で使用されているバースト検出器を示
す簡略図である。 ′　　第６図は、再同期化バースト、または末端同期バ
ーストの内端の長さ方向の末端でデータが始まるどとを
示す、第１図で使用する記号検出器を示す図である。 第７図は、第６図に示す選択論理回路のデータ指示マー
ク信号を選択するための、選択論理回路の簡略化した論
理図である。 第８図は、第１図に示す磁気テープに記録されたデータ
、それぞれが個別にエラー訂正されるデータ信号グルー
プのインターリーブされたセットの使用、及び零発゛明
を実施するため゛の再同期化信号の位置を示す図である
。 第９図は、本発明が有利に実施される記録装置の簡略化
した論理図である。 第１０図、第１１図及び第１２図は、本発明の動作を示
す簡略化した流れ図である。 第１３図は、本発明を使用した光ディスクを示す図であ
る。 １０・・・・磁気テープ、３０・・・・変換器、３１・
・・・読取り回路、３２・・・・データ・クロック、３
３・・・・シフト・レジスタ、４０・・・・記号検出器
、４２・・・・復号器、４３・・・・バッチ、４４・・
・・エラー検出訂正（ＦＣＣ）回路、４６・・・・再同
期化論理回路。 出願人　　インターナシロナル・ビジネス・マシーンズ
・コーポレーション 代理人　　弁理士　　山　　本　　仁　　朗（外１名） 笥４図 ９Ｂ 第５図 第７図

Claims (20)

【特許請求の範囲】
1. （１）記録媒体とデータ処理装置との間で信号を転送す
   るための装置において、 記録媒体とデータ処理装置との間で転送される所定数の
   各データ信号ごとに再同期化信号セットを処理するため
   の再同期化手段と、 記録媒体に対して、該記録媒体との間で信号を転送する
   ように動作できる位置関係にある変換器手段と、 データ処理装置に対して、該データ処理装置との間で信
   号を転送するように、及びエラー検出訂正を行なうよう
   にデータ信号でエラー検出訂正信号を処理するように動
   作可能に結合されたＥＣＣ手段と、 該ＥＣＣ手段に対して、該ＥＣＣ手段との間で信号を所
   定数のデータ信号からなる信号グループとして、所定数
   のエラー冗長信号と共に転送するように動作可能に結合
   されたインターリーブ手段と、 該インターリーブ手段に対して、該インターリーブ手段
   との間で前記のインターリーブされた複数の信号グルー
   プを含む信号を転送し、前記信号の各セグメント内のエ
   ラー指示信号、前記の各信号グループの各セグメントご
   とに１つのエラー指示信号を処理するように動作可能に
   結合され、かつ前記再同期化手段に対して、前記エラー
   冗長信号を前記セグメントのうちの限られたセグメント
   に割り当てることを含めて、インターリーブされたデー
   タ信号の固定サイズのセグメント間に前記再同期化信号
   を挿入するように結合された、エラー指示手段と、 該エラー指示手段を、前記変換器手段に対して、該変換
   器手段との間で信号を交換するように動作可能に結合す
   る手段と を組み合わせて含む信号転送装置。
2. （２）前記変換器手段と前記インターリーブ手段との間
   に動作可能に挿入される制約された記録コード手段であ
   って、前記データ及びエラー冗長信号間の情報表示、並
   びに記録媒体に記憶可能な制約された記号セットを変換
   するよう前記ＥＣＣ手段に結合された前記制約された記
   録コード手段と、前記制約された記録コード手段に結合
   されたエラー指示手段中のエラー指示信号発生手段であ
   って、前記制約された記号のセットのうちの不適正な記
   号のセットからエラー指示信号を発生し、前記ＥＣＣ手
   段に与える前記エラー指示信号発生手段とを含むことを
   特徴とする特許請求の範囲第（１）項記載の信号転送装
   置。
3. （３）前記変換器手段からの信号を再生動作中に受取る
   よう前記変換器手段に結合された前記再同期化手段中の
   検出手段であって、前記再生信号の質がデータの検出の
   役にたたないときそのことを前記エラー信号指示手段に
   指示するため読出し中の全ての信号がエラーであること
   を前記エラー信号指示手段に知らせる前記検知手段と、 前記変換器手段及び前記ＥＣＣ手段に結合された前記再
   同期化手段中の回復手段であって、前記再同期化信号の
   うちの次に発生する再同期化信号を検知するため前記読
   出し信号を走査する際のエラー時の前記信号の表示に応
   答し、前記変換器手段を付勢してデータ信号及びエラー
   冗長信号をインターリーブ解除のための前記インターリ
   ーブ手段に再度与え、前記エラー時のそのような信号が
   エラー訂正されるべきであることを前記ＥＣＣ手段に指
   示する前記回復手段とを更に含むことを特徴とする特許
   請求の範囲第（２）項記載の信号転送装置。
4. （４）前記再同期化信号のうちの次の再同期化信号を指
   示する手段が、前記回復手段中に設けた投票手段である
   ことを特徴とする特許請求の範囲第（３）項記載の信号
   転送装置。
5. （５）前記ＥＣＣ手段が、前記エラー冗長信号を冗長信
   号のセットとして受取り、エラー訂正シンドローム・ビ
   ットの所定のバイト数を有するエラー　・シンドローム
   信号を生じることを特徴とする特許請求の範囲第（３）
   項記載の信号転送装置。
6. （６）前記インターリーブ手段が、少数の前記再同期化
   相互間で処理されるようエラー冗長信号及びデータ信号
   を配列することを特徴とする特許請求の範囲第（５）項
   記載の信号転送装置。
7. （７）前記インターリーブ手段が、前記再同期化信号の
   うちの所定の二つの隣接する再同期化信号相互間で処理
   される全ての信号がエラー冗長信号だけになるようエラ
   ー冗長信号を配列することを特徴とする特許請求の範囲
   第（６）項記載の信号転送装置。
8. （８）前記制約された記録コード手段が、前記再同期化
   信号のうちの隣接する再同期化信号相互間で或る整数個
   の前記制約された記号を処理するとともに、前記制約さ
   れたセットのデータ信号の範囲内で許容されない前記再
   同期化信号を表す記録信号を生じることを特徴とする特
   許請求の範囲第（３）項記載の信号転送装置。
9. （９）前記インターリーブ手段が、前記ＥＣＣ手段で使
   用される生成多項式とは異なる生成多項式を有するエラ
   ー検出信号を前記エラー検出信号として発生し、かつ前
   記ＥＣＣ信号が所定の生成多項式を用いていることを特
   徴とする特許請求の範囲第（８）項記載の信号転送装置
   。
10. （１０）前記記録部材が、前記記録トラックを含む可撓
    性の磁気テープを含むことを特徴とする特許請求の範囲
    第（９）項記載の信号転送装置。
11. （１１）記録された信号のセットがデータ信号とエラー
    検出訂正冗長信号を有する、記録トラックを備えた記録
    部材において、 データ信号が１つの連続する信号ストリーム中にあって
    、前記エラー検出訂正信号の連続するストリームに接し
    ており、前記エラー検出訂正信号が、前記データ信号中
    にエラー訂正を行なうための訂正シンドローム境界を有
    するように、各トラックが配列されていること、及び 再同期化信号バーストが前記トラックに記録され、一定
    数の記録信号が記録されるように前記の記録された信号
    間にインターリーブされており、シンドローム境界が前
    記再同期化信号の各バーストの末端にあって、前記再同
    期化信号バーストの任意の２つの隣接するバースト間の
    信号が消去されてもエラー訂正が妨げられないようにな
    っていること を含む改良した記録部材。
12. （１２）前記隣接する信号バースト間に複数個の一様間
    隔の再枠付けマークが配設されていることを特徴とする
    特許請求の範囲第（１１）項記載の記録部材。
13. （１３）データ信号の両端のそれぞれ一次の開始及び終
    了のデータ開始マーカ信号と、 それぞれの一次のマーカ信号からのバイト単位での変位
    が等しくなる対で所定のデータ信号相互間に配設された
    二次のデータ開始マーカ信号とを更に有することを特徴
    とする特許請求の範囲第（１１）記載の記録部材。
14. （１４）情報を含む信号を記憶するための記録トラック
    を有する記録部材において、 前記データ信号のインターリーブされたグループ中のそ
    の記録トラックに記録されており、各データ信号セット
    がさらに、エラー訂正シンドローム信号によって、エラ
    ー訂正のため信号の同じサイズのＥＣＣセグメントに記
    録される、複数のデータ信号セットと、 同じサイズの前記の各ＥＣＣセグメントと共に記録され
    、最初の所定の生成多項式に従って、当該セグメントの
    データ信号中のエラーを検出するための信号パターンを
    有し、前記各信号グループが、当該グループのデータ信
    号に対する１つまたは複数のエラー検出訂正冗長信号を
    有する、エラー検出冗長信号と、 前記の記録された信号の間で所定数の信号の所に挿入さ
    れるもので、前記所定数は、エラー冗長信号を使って前
    記再同期化信号の隣接する任意の対間の信号を訂正でき
    るように、同じサイズの行の整数倍になっており、前記
    の再同期化信号の前記の隣接する対間に記録された前記
    エラー・ポインタ信号が、前記再同期化信号の対の間に
    あるエラー状態の信号を識別することができるという、
    再同期化信号と を組み合わせて含む改良された記録部材。
15. （１５）前記記録部材が、前記記録トラックを含む細長
    い可撓性の磁気テープであることを特徴とする特許請求
    の範囲第（１４）項記載の記録部材。
16. （１６）記録部材機械を操作する機械実行方法において
    、 記録部材上のレコード・トラックを選択するステップと
    、 トラックに沿ったシンドローム・セグメント中に、情報
    を含む信号を記録するステップと、所定のシンドローム
    ・セグメントの間に記録された情報を含む信号の間に、
    再同期化信号を散在させるステップと、 冗長信号を使って情報を含む信号中のエラーを訂正でき
    るように、冗長信号が記録された近くの再同期化信号以
    外の再同期化信号の間にある、所定のシンドローム・セ
    グメント中に、シンドローム・セグメント内の情報を含
    む信号から計算したエラー記録冗長信号を記録するステ
    ップ とを含む機械実行方法。
17. （１７）前記情報を含む信号を複数個のＥＣＣグループ
    となるように選択し、それぞれのＥＣＣグループ毎に別
    個のエラー訂正冗長信号を情報を含む信号のために発生
    するステップと、 前記再同期化信号の異なるもの相互間に位置づけられる
    それぞれのＥＣＣグループ中の情報を含む信号のエラー
    訂正をそれぞれの冗長信号が可能ならしめるステップと
    を更に有することを特徴とする特許請求の範囲第（１６
    ）項記載の機械実行方法。
18. （１８）前記各シンドローム・セグメントにエラー指示
    冗長信号を付随させるステップを更に含むことを特徴と
    する特許請求の範囲第（１７）項記載の機械実行方法。
19. （１９）前記情報を含む冗長信号の全てを、制約された
    セットの要素である一連の記号としてトラックに記録す
    ることを特徴とする特許請求の範囲第（１８）項記載の
    機械実行方法。
20. （２０）前記記録信号として磁気テープを選択し、前記
    再同期化信号に係る前記情報を含む信号をエラー訂正す
    る機能を維持しながら、順方向及び逆方向の読出しを可
    能ならしめるため全ての再同期化信号を対称にするステ
    ップを更に有することを特徴とする特許請求の範囲第（
    １９）項記載の機械実行方法。