CN1046806A - 实现纠错的增强型数据格式与机器操作 - Google Patents

Abstract

一种记录介质(诸如磁带、光盘、磁盘等)存储数据信号和错误冗余信号。重新同步信号插在所记录信号之间，使错误冗余信号能用于校正那些记录在这种插入的重新同步信号之间(而那里又未曾记录错误冗余信号)的信号。在所有的重新同步信号之间记录了错误指示冗余信号，用于指出出错信号，从而强化了错误校正能力。这种错误指示信号可以是循环冗余校验(CRC)信号。还描述了利用上述安排所需的控制。还披露了重定结构和时钟同步控制。

Description

本发明涉及磁性类或光学类等记录与读回系统，更具体地说，涉及利用单一记录格式进行错误控制，并在读回时能实现增强的错误检测与校正。

记录在承载记录介质上的数据信号的完整性是极其重要的。因为大多数记录介质易于出现缺陷，由此在记录与读回过程中造成错误，所以多年来一直采用错误检测与校正系统来维持读回数据的正确性。这种读回过程中包含了重新同步操作，它使得与来自记录介质的数据信号同步的读回钟（readback    clock）能够重新置位于基准时控位置（refereneed    timed    Position），从而能可靠地识别出数据字节边界和字边界。以往的实践一直是把错误检测与校正系统局限于记录在记录介质上的这类重新同步信号之间所记录的数据信号。根据本发明，这个限制被去掉了，同时仍保持可靠的信号再生能力，包括对从易产生错误的记录介质上检测或读出的信号利用扩大的多种错误校正功能。

Devore等人在美国专利（USp）3，821，703号中提供了一种多轨磁带记录器，它里面的重新同步信号被插在记录于磁带上的一个数据信号块内的数据信号之间。在Devore等人的系统中，错误校正出现在总是处于相邻重新同步信号之间的若干数据信号小组内;也就是说，在两个相邻重新同步信号之间，那里有多个错误检测与校正信号组，每一组有它自己单独的错误冗余信号供纠错之用。在每个数据块的一个纵向末端，附加一个循环冗余校检（CRC）冗余信号，它具有的产生多项式与各小组使用的纠错系统不同，用于检测在各小组中没有校正的或误校正的错误。但没有提供纠错能力。在Irwin的专利RE28265中示出了Devore等人的系统的时钟控制的重新同步与重新定帧（reframing）。Devore等人在专利4，081，844中给出，在一个多轨磁带记录器中的前信号（preamble）或后信号（postamble）中利用了三个定帧信号或标识信号。应该指出，Devore等人使用的并表示在专利3，821，703号中的重新同步信号包括一个标识信号，用以指出在重新同步信号的每个末端的数据开始点。

Molstad等人在美国专利4，791，643号中给出一种单轨磁带记录器，其中的纠错代码冗余是以记录在磁带上的数据信号来编码的游程受限（RLL）码。这种RLL编码也被用于Devore等人的专利′703号中。这种RLL编码产生一个约束记录调制（constrained    recording    modulation），它有助于使高密度记录的读回具有比不用这种约束记录调制代码时要高的可靠性。

光学存储盘片经常是硬分区的。这种硬分区由一段同步信号和一个数据标志信号构成，它们被压刻到记录盘片的表面上。对于按环形排布的分区信号之间的空间进行访问是借助刻在各分区信号中的地址来实现的。错误检验和校正局限于被完全存放在这种环形相邻分区信号之间的信号及冗余码。

本发明的目的是，通过在错误校正区段内插入重新同步信号来增强可靠地恢复所记录数据的能力。

本发明的另一个目的是提供增强的记录器操作，借以使错误校正能穿过多个重新同步信号。

根据本发明，传感器装置被置于与记录介质成工作关系，以此来传送信号。数据处理单元把数据按非记录格式沟通，同时该单元在工作时与ECC装置（误差检验与校正装置）相连，以此传送信号，于是，ECC装置能对带有记录到记录介质上的或从记录介质上读回的数据信号进行错误检测与校正信号的处理，从而实现错误检测与校正。间隔装置（interleaving    means）在运行上与ECC装置相连，从而实现按组传送信号，每组信号包含预定数目的数据信号和预定数目的错误冗余信号。各组信号在逻辑上和错误校正上都是独立的。错误指示装置在工作上与间隔装置相连，从而在传送信号时包含有多个信号组，它们被间隔开记录在记录介质上。在置于两个或多个相邻重新同步信号之间的每一个信号分段之内来处理错误指示信号。对信号组的每一分段有一个错误指示信号，它相应于由单个错误的生成冗余伴随式（syndrome）信号可校正的一分段。重新同步信号被置于各记录数据信号与错误冗余信号组之间，放在这种错误校正伴随式信号或数据信号分段组的边界上。与每个分段记录在一起的错误指示信号最好是具有给定的生成多项式的循环冗余校验（CRC）码。错误校正装置具有的生成多项式与CRC或Ep（错误指示器）的生成多项式不同。

对正在读回的记录信号检测出其时钟同步失效造成的差错，并根据对这种错误的检测情况启动重新同步以恢复时钟，由此产生出错误指示。重新同步信号的间隔距离大于会在记录信号中造成延续错误段所预期的介质中最大失效长度。本发明的另一方面是，只有当数据的时钟同步出错时才产生重新同步动作。通过选择游程受限代码而增强了记录器的操作，它排除全1数据同步组字符以及全零字符，从而使全1和全零字节处在用于代表信息的有限符号集之外。

根据下面对附图所示最佳实施方案的更具体的描述，将清楚地看出本发明的上述目的及其他目的、特点和优越性。

图件描述

图1中以图表显示出一条单轨磁带，带有根据本发明所记录的数据信号。

图2是电路的简化逻辑图，该电路用于读出图1所示磁带上的信号，并对这种读回信号实现本发明的效能。

图3简化地说明图2中的重新同步逻辑部分。

图4简化地说明图3中用于检测时钟同步丢失的错误检测电路。

图5简化说明图3中所用的组（burst）检测器。

图6以图表说明图1所用的符号检测器，该符号检测器用于指出在一个重新同步组纵向末端的数据开始点或一个终止同步组的内部末端的开始点。

图7是选择逻辑的简化逻辑方框图，该选择逻辑是图6所示选择逻辑的一部分，用于选出指示数据用的标志信号。

图8中的图表显示出图1所示磁带上记录的数据，用一套分隔开的多个数据信号组，每个信号组分别进行错误校正，还放置了重新同步信号，以便实现本发明。

图9是一个记录器的简化逻辑框图，其中采用本发明的实施方案具有其优越性。

图10、11和12是显示出本发明的操作过程的简化的机器操作流程图。

图13中给出使用本发明的一种光盘。

现在来更具体地参阅附图，在各图中相同的数码表示结构特征相同的部件。图1中所示磁带10的一部分，表示出记录在磁带10的单轨上数据信号块的格式。在所示记录块（这里也把它称作区段（sector））的纵向左端，有一个“前信号”，或者称作组外信号（outer    burst）OB11。典型情况是OB11为全1结构，用于同步公知的读回数据块32（图2）。数据起始标志MKS（标志数据起始）信号包含一个长的波形长度（全零），用以指出在相邻数据段（portion）里第一个数据信号的阶段和位置。记录在段13中的数据信号最好是游程受限码，这一点在下文中会看得更清楚。图中所示记录块包含多个数据段13，每个段存储固定数目的数据信号，这一点也将会看得清楚。下面要描述的控制段把各数据段分开，以提高记录系统的可靠性。紧邻第一个数据段13的是一个内部重定结构信号组14，也称作RS。它的模式是100010001，其中1代表信号转换（fransition），零代表没有信号转换的转换位置。RS模式用于所有的控制段中，用以指示数据转换的阶段以及它们的各自位置。下文中将描述所有的控制模式。

在个别情况下MKS没有被检测到，从而没有指出数据的起始，因此在数据块中加入了第二个数据起始模式MKS2，记作MKS215。在MKS12和MKS2    15之间有两个数据段13和一个重定结构段，但对这种排布并没有什么限制。MKS12和MKS215都是包含RS模式的唯一信号模式。数据用d，k编码来表示，这种编码具有有限个数的合法（或称有数）信号模式，用以代表数据，这一点是众所周知的。RS模式100010001不是代表数据的模式。在构成唯一的控制段模式时，建立了如下字节模式，供控制段中使用，每个字节模式有一个标号以便于参考。

标号    模式

RS    100010001

R1    010001000

R2    101000100

R3    000101010

R4    101000101

R5    000100010

R6    001000101

R7    010101000

在上表中，请注意模式R1与R5、模式R2与R6、以及模式R3与R7是分别对称的。这种对称性的用途是使之能够沿任一个扫描方向来读取数据块，即从左向右或从右向左都可以。模式RS和R4是自对称的。模式R4指示出指向数据块中央的方向，而模式RS指示出数据块的起始，这一点在下文中会清楚说明。数据开始标志MKS有4字节R1R2RSR3，而第二个（或者说是备份的）数据开始标志有4字节R7RSR1R4。R1指明这两个模式都处在数据块的起始（沿着所谓磁带相对于传感器运动的前进方向），R4指明向着数据块中央的该模式末端，而R7指明它不是第一个控制模式。下面要描述的控制段以不同的组合方式来使用这些控制字节。除了所示的模式外，还可以选择其他未使用过的模式。

跟随在MKS2    15之后是3个数据段13，由2个重定结构段14（每个重定结构段有一个单字节RS）分开。下一个主要控制段是IB16，它由一串2进制1（信号转换）用一对RS字节括起来构成“RS111111…1111RS”模式。这个模式是对称的，以两个RS字节分别指出沿磁带向前运动方向和相反运动方向的数据到达位置，从而使之能够沿两个读出方向中的任何一个对数据时钟重新同步。在每个数据块中提供了多个控制段IB16，而各个控制段由一系列数据段13和重定结构段14彼此分开（如图所示）。在MKS12与第一个IB16之间的数据段数目、各IB16之间的数据段数目以及最后一个IB16与下文将描述的控制段MKE之间的数据段数目都是相同的，而且数据段数目最好是固定的。数据块末端的标志是控制段MKE21后接OB11，OB11是一串2进制1信号，使得反方向读取（如图1所示的从右向左）时能进行数据时钟同步。MKE有字节R7RSR6R5，与MKS对称。所以，沿两个读取方向中的任何一个，其初始模式是完全相同的。控制段MKE2    20被放在从控制段MKE21向着数据块中央跳过2个数据段13的位置上，这两个数据段13又被一个重定结构段14分开。当沿反方向读取而又没有检测到MKE21时，MKE2便成为备份的数据初始模式。MKE2模式R4R5RSR3与MKS2模式对称。

由上述可以看出，如果4个模式MKS、MKS2、MKE和MKE2当中有一个而且只要有一个是可读出的，就可以启动读取数据。下面要描述的错误检测与校正能够在MKS不能读出（而且MKE和MKE2也不能读出时）时恢复位于MKS和MKS2之间的数据，而当除了不能读出MKS和MKS2外还不能读出MKE时仍能读出MKE和MKE2之间的数据。

图2以简化形式显示出记录器的一部分，其中的数据读回控制增强了错误检测与校正以及可靠的读回，它使用了描述过的内部控制段RS14和IB16。一个传感器30处在相对于磁带10上的记录道进行操作的位置上。通过一组公知设计的读出电路31提供位（bit）指示信号，从而提供出能代表由传感器30感知的信号的一组数字信号。一个数据检测器和时钟32（这里称作数据时钟）接受这组数字化信号並检测出这组数字化信号中包含的数据，再通过信号线34将数据信号提供给移位寄存器33。在数据时钟32中的计时电路受控于读回信号而产生一个计时信号，它称作一个时号（clock）。这个时号通过线路35提供给移位寄存器33及其他电路（如图所示），以使其相对于线34上的数据信号同步地操作。移位寄存器33有足够的位置，以存储完整的控制段MKE、MKE2、MKS、MKS2或IB。移位寄存器33是一个末端开放的寄存器，其信号从移位寄存器末端移出经由线39送到数据译码器42。

电缆或称总线（bus）38从移位寄存器33延伸到符号检测器40（在图6中也描述了它）。符号检测器40检测控制段模式。线41载有来自检测器40的信号，告知已经检测到一个预期的控制段模式，并且下一个来到的数据信号正在到达，该数据信号作为一个RLL代码组，将由译码器42译码并存储在缓存器43中的预先确定的存储位置上。RLL译码器42及信号缓存器和记录器的操作是众所周知的，因此不再描述。此外，一个电缆（或称总线）45从电缆38延伸，把预定的信号（下文中将会明确）送到重新同步逻辑电路46，该逻辑电路分析时钟32对所读数据的同步状况，并响应控制段IB来重建同步。从重新同步逻辑46延伸的馈线47携带的信号指出已检测到一个控制段，并把即将发生一个时钟同步通知给回放系统的其他电路部分。正如下文要说明的，只有当数据时钟32已经失掉了与所读数据的同步时才发生时钟同步。这个信号送到ECC电路44以及其他电路部分，包括译码器42。馈线48也从重新同步逻辑46处延伸，携带段尾（end-of-burst）信号送到ECC电路44，它在时间上与例如馈线41上的信号相吻合。馈线48的信号也送到缓存器43以保证正确的寻址，还送到译码器42以提供对RLL组译码的定时控制。馈线49也从重新同步逻辑46延伸，携带一个频率错误指示信号，指出数据时钟32不再与读回信号同相位（或者说不再频率同步）。馈线49的信号使数据时钟32不再检测任何额外的数据信号，因此没有数据信号经过馈线34提供给移位寄存器33，也不提供给译码器42。数据时钟32继续通过馈线35发出时钟信号以维持电路操作直至重新建立起对数据的同步为止。这一动作的效果是停止追踪磁带10上的数据磁道，就是说，停止追踪意味着由于时钟错误状态不从检测器提供任何数据信号。时钟重新同步是大家都知道的。来自读出电路31的信号不仅送到数据时钟32，还经由馈线50送到重新同步逻辑46，下文中将结合图3来描述。此外，一个晶体控制的振荡器51，以比在磁带10上记录信号所用的数据频率高得多的频率工作。这个高频信号通过馈线52对重新同步46的操作定时，这一点下文中将说明白。馈线53从译码器42延伸到ECC44，用以提供一个错误指示信号，指明一个被译码的RLL组违反了限定符号组因而是错误的。这个信号是一个错误指示，能被ECC44用于改正错误，这一点是大家已知的。

在图3中可以最清楚地看到移位寄存器33的操作和结构。移位寄存器33有4个单字节段55-58，它们串行接收来自馈线34的读回信号并与馈线35的时钟信号同步地把同一信号通过该移位寄存器移位，作为一个末端开放的移位寄存器，也就是说，数据信号离开单字节段58然后送入馈线39。当移位寄存器33被信号充满时，不管是重新同步组，还是控制符号，或是属于代表数据的有限RLL信号集范围内的符号，第一个接收的字节位于段58，第二个接收的字节位于段57，第三个接收的字节位于段56，第四个也是最后一个接收的字节位于段55。对电路的计时使它能够借助上面讲到的重新同步信号的数据标志段和末端同步信号段来识别出字节边界。当要建立数据时钟同步时，那么下文要描述的电路便响应移位寄存器33中的全部或选出的信号从而指出控制段。典型情况是，数据标志信号有一个相对而言比较长的波长，也就是由许多相继的零组成，如在RS中的情况。

逻辑46（图3）包含一个游程符号译码器61，它经过总线45接收所有来自段58的第一字节信号，以检测代表数据的有限符号集中的各符号的非法组合。在实际应用中，译码器61可以是图2中的译码器42。当检测到一个RLL符号错误时，便通过馈线63向错误检测电路70（下面将参考图4详细说明）提供一个错误指示信号。此外，总线62携带位平行（bit-Parallel）符号信号供错误检测电路70使用，这一点以后将会更明白。IB段信号的末端由段检测器80经馈线82送到状态控制器71，再到图2中的馈线48。

这个标志信号相应于Bailey在美国专利3，461，526号中所给出的标志信号。由检测器66检测的这个标志的模式不是约束符号集中任何被约束符号的成员，因而当数据被处理时绝不会经由馈线67送出一个信号。

数据块32与读回信号之间的相位同步是否失掉是由错误检测电路70来检测的。对每个数据段13都进行这种检测;失掉相位同步会给那个数据段造成一个错误指示。当检测到这种失步时，所有后续数据段13直至下一个IB16都被指定为出错，于是数据时钟32被阻止向移位寄存器33提供数据信号，也就是说，该磁道被中止跟踪，直到遇到下一个IB16，在那里重建了同步，正如大家都知道的那样。在各附图中所示电路的操作都是由状态控制71来控制的。这个控制器包括状态控制70，它接收来自各个电路的控制信号。状态控制70相当于众所周知的磁带或光记录器系统中看到的那些控制电路。这里所显示出来的是实际应用本发明时所做的改变。在这方面，状态控制70的操作示于图10-12。

由错误检测电路70检测出来的时钟32相对于读回信号的相位失步是由一个相位错误检测信号来指示的，这个信号经由馈线72送到状态控制71。由状态控制71对错误检测电路70的控制包括：由馈线73传送寄存器时钟计时信号，由馈线74从状态控制电路71向错误检测电路70传送计数器时钟信号，由馈线75传送一个复位信号使错误检测电路70复位。状态控制电路71包含有对记录器中全部电路操作的计时控制，这一类控制在技术上是人所共知的。再有，状态控制电路71记忆有关下列情况的任何指示：数据是否被检测到，磁道是否被中止跟踪，是否遇到了重新同步，数据是在被记录还是在被读回，等等。状态控制71还预告由读出头30进行的控制段扫描。这一动作是用已知技术来达到的，特别是在磁记录器和光盘记录器中都可发现这一技术。由于格式是已知的，包括已知每个格式段中位的位置的数目，因此，由一信号块起始的字节位移，表示被读信号的有效位数。也就是说，由一个信号块起始算起的字节位移能预测出读出头将要遇到什么信号。由于介质传动会在速度等方面有变化，故这种预测是不精确的。因此，状态控制电路71产生一个时隙形式的“窗口”，将在这个“窗口”中寻找控制段。这个字节位移还能预测下一次将遇到哪一个控制段。例如，MKS12是首先遇到的，因而是第一个要检验的控制段，第二个遇到的控制段是首次出现的重定结构标志RS14，而它将在首次出现的数据段13之后已知长度处及时出现，如此等等。这种字节位移在盘记录器中经常是由转动位移量来产生和标识;而在使用柔性介质的磁带记录器中，这种介质位移不够可靠，因此对数据时钟31（图2）的位指示脉冲计数作为字节位移的度量。由于这些技术是大家很熟悉的，故此地不再进一步讨论。

读电路31对输出信号数字化，经馈线50提供给段检测器80（下面将在图5中给出结节），它经过馈线82向状态控制71提供段检测信号，用以指出已经检测到一个全1段。只要测量由读电路31接收的相继信号转变之间经过的时间，然后再对这些收到的信号计数，便可以检测到这类全1段。当状态控制电路71通过馈线72收到出错信号时，便经由馈线49提供一个频率锁住错误信号，用以止住数据时钟32以便中止跟踪读回操作。

下面参考图4来描述错误检测电路70，说明如何检测数据时钟32与读回信号之间的时钟相位与频率的错误。这个电路通过使用CRC错误检测算法来检测一个数据分段（Segment）中的错误状况（每个数据段（Portion）13中有两个数据分段（Segment）），从而检测出失掉同步错误。暂时参考图8，数据分段分别由符号DATAO至ECCF代表，它们分别带有错误检测冗余码，用符号EpO至EpF命名。下面对图4所做的描述涉及对一个数据分段及其伴随的错误检测冗余码的读回信号所做的处理。当预先规定数目的数据分段处于出错状态时，便停止数据检测（磁道被停止追踪），直到数据时钟32在一个控制段IB16处能够与读回信号重新同步为止。来自译码器61的一个字节数据（9个2进制位）通过总线62送到反馈移位寄存器86。反馈移位寄存器是根据Reed-Solomon错误检测算法（众所周知，该算法使用一大批产生多项式中的任何一个）所涉及的原则最佳构成的。反馈移位寄存器86的构成使得下文要描述的一个数据分段（与伴随式有关系的）是可作错误检测的;也就是说，在一个已构成的实施例中，32字节数据被传送到反馈移位寄存器86，后面跟随错误指示冗余码，例如循环冗余校验（CRC），在没有错误时，它使反馈移位寄存器86的计数等于零，也就是所计算出的伴随式（Syndrome）为零。反馈移位寄存器经总线87把它的9位计算出的伴随式之值送到逻辑或（OR）电路88。如果在数据和错误指示冗余分段的末端，总线87上的信号全为零（伴随式＝0），那么或电路88的输出为逻辑零。当所计算的伴随式为零，则不提供任何启动信号;任何非零伴随式值都会向馈线91提供一个启动信号。经过馈线63还从译码器61接收到第二个误差指示信号;就是说，如果译码器61发现一个RLL符号不在所定义的有限记录数据符号集之内，那个符号便是错误的。馈线63上的这个错误信号把锁存器置于“Q”状态，或者说有效（active）状态。来自状态控制电路71的馈线73定时信号被送入锁存器85的计时输入端，使馈线63上的信号能被锁存。当处于馈线74上的时钟时刻时，如果该信号是有效的，那么锁存器85经馈线90向逻辑或（OR）电路89输出一个有效信号。另一方面，如果没有发现RLL符号违例，则不置锁存器，于是在馈线90上维持一个无效（inactive）信号。不管哪种情况，逻辑或（OR）电路89都要向可逆计数器95传送一个有效RLL错误指示信号或者馈线91上的错误指示信号。每当馈线92的信号为有效信号时，馈线74上的计数器时钟信号便对可逆计数器的操作计时，从而使它的内部计数增1。每当馈线92上的信号为无效信号时，计数器95的数值内容便减掉单位1，但到零为止。换句话说，可逆计数器95的内容或者为零或者为正值，以指示当前误回操作的错误状态。计数器95的模（modulus）最好是一个合理大的数，例如16。可逆计数器的数值内容经总线96送到数字比较器97。当可逆计数器95的数值内容超过了由总线98提供的一个数值门限时，便表明其错误状况是提供给传感器30的数据不再被可靠地检测，因此该磁道应被中止跟踪，这一切由经过馈线72传送到状态控制电路71的有效信号指示出来。状态控制电路71经由馈线49传送那个中止跟踪信号来停止数据时钟32的数据检测操作。在完成了处理一个控制段符号后，状态控制71便通过馈线75提供一个复位信号使锁存器85复位，以便能够由译码器61来检测下一个数据符号。馈线73上的定时信号等同于一个被处理的字节或者被处理的符号，就如同磁带记录器和盘记录器中广泛应用的符号。馈线74定时信号相应于信号的一个分段（segment）的末端，即在一个数据段13的末端。当然，馈线73上的与字节相关联的信号是由读出时钟32检测到的位数计数来决定的，也就是在大多数数据处理系统中的8位或9位。

如图5所示的重新同步段检测器80检测一系列连续的1信号。预先确定数目（例如9）的连续的1信号而没有插入的零信号则表明是一组1信号，它能用于与数据时钟32同步。这个检测器检测OB11中的前信号组和后信号组以及任何IB16中的信号组。块间间隙22可能不包含任何2进制1信号，也可能包含足够多的2进制1信号从而造成一个相对较低频率的读回信号，也就是包含若干2进制1被若干2进制零分开，而2进制零的数目大于用来代表数据的d，k代码以及在RS或其他控制符号R1至R7中允许的数目。一个最佳的重复模式是10000000。每当一个块间间隙22或任何数据或控制符号被扫描时，如果在2进制1信号之间有若干零信号从而不能遇到上述预定数目的2进制1信号，那么字符组检测器80便提供一个无效信号。当扫描到一组连续的1信号时，字符组检测器80便通过馈线82提供一个字符组检测到信号。馈线82上的信号恢复到无效状态则表明是该组2进制1信号的末端。

上述动作的实现是通过一个工作在标称数据频率的倍数上的晶体控制钟，它对相继数据脉冲（信号转变或二进制1）之间的时间间隔计数。由于介质速度的变化，对于一个单个二进制零，每个位（bit）周期的时钟51脉冲计数可能变化10%～20%;在两个相继的1之间，时钟51的脉冲计数加倍，所以10%～20%的变化仍然很容易辨别出来。计数器100对经由馈线50从读电路31收到的信号瞬变之间的时间内从馈线52收到的时钟51信号进行计数;对于二进制零，在馈线50上没有有效信号发生。每当馈线50上发生脉冲，计数器100的数值内容便被复位，所以计数器100总是当经由馈线52收到一个二进制1时便从零开始计数。二进制计数器100的当前内容经总线101分别送往一对比较器102和105，它们完成低阈值和高阈值数目比较。低阈值数是相继二进制1之间的时钟51脉冲最小数目，而高阈值数是相继二进制1之间的时钟51脉冲数的预期最大值。总线103把低阈值送到数字比较器102的一个输入端。每当计数器100的数值内容等于或大于由总线103上的信号所指示的低阈值时，则通过馈线109和110分别把信号送到逻辑或电路108。与此类似，高阈值信号经总线106提供给数字比较器电路105的一个输入端，从而进行高阈值评定。每当总线106上的高阈值大于或等于总线101上的信号时，一个信号分别经馈线112（当等于时）和113（当计数器100的计数小于高阈值时）送到逻辑或电路111。馈线116和117分别把“或”电路108和111耦合到逻辑与（AND）电路114。“与”电路114检测何时在计数器100中的计数介于总线103上指示的低阈值和总线106上指示的高阈值之间。馈线50的脉冲可以作为“与”电路114的一个附加输入，用以对比较计时，使之恰好在测量周期之前进行。“与”电路114把它的比较输出经线118送到第二个计数器120，它统计经“与”电路114的操作而检测到的连续1的数目。馈线50上的读回信号经由馈线124去触发计数器120的操作。每当“与”电路114经馈线118向计数器120提供一个有效信号时，计数便增加。每当“与”电路114的输出是无效（inacfive）的时候，反向电路121把这个无效信号变换成一个有效信号去清除计数器120的数值内容。从反向器121输出的有效信号指示出在一串1中间插入3零。计数器120的数值内容经总线126送到数字比较器127，用以检测何时已经收到预先规定的1信号串。对这类信号串的阈值（例如9）经过总线128指示给比较器127。比较器127经线82向状态控制电路71提供其输出信号。每当馈线82从一个有效信号状态变成无效信号状态时，便由图2中的馈线48上的一个信号指出这是一个字符组（burst）的末端。

图6指出用于识别控制段符号的模式识别电路。移位寄存器33把它的信号提供给下面要认识的“与”电路阵列中，这些信号被多重复合到一个选择逻辑（下面将参照图7加以描述）之中，用于识别出被检测到的控制符，然后经馈线41指出一个被检测到的信号。读出头30当前扫描到图1所示格式中的什么地方确定了哪一个模式要被检测到。状态控制71利用已知技术建立一个检测窗，并根据被扫描的格式区来选定哪一个符号要被检测到。图6所示电路在馈线41的输出若为一个有效信号，则表明在事实上已检测到了预期的控制段信号。对于重新结构（reframing）段14，在符号检测中使用移位寄存器33中的一个单字节，而在MKS，MKS2，MKE2和MKE符号中则使用了移位寄存器33中的全部4段。在错误恢复时，可以使用少于四段移位寄存器33，以便克服低质量读回的问题。这种错误恢复控制已超出了本文所披露的范围。图6所示逻辑电路的目的是使字符或模式识别生效。MKS、MKS2、MKE、MKE2，以及IB这些控制每个都是四字节长，从而使移位寄存器33中的所有各段55-58包含的位模式外在用于本系统中代表数据的信号的游程限之外。如上文中所述，提供了八个特殊的模式用于处在有限符号组之外的符号指示。R1模式由“与”电路134和167来检测;R2由“与”电路148检测;R3由“与”电路179检测;R4由“与”电路132和182检测;R5由“与”电路146和184检测;R6由“与”电路169检测;R7由“与”电路133检测，而数据标志模式RS由“与”电路147和164检测。

状态控制71使用控制线131、154、161及177来有选择地启动多路转换器（mulfiPlexor）MUX130、153、160及175，从而实现对要检测的信号的选择。对于MKS、MKS2、MKE2及MKE的上述信号模式指出了哪个多路转换器适用于如上述控制符号R1-R7及RS所指出的各个控制段。对于控制段MKS12、MKS2    15、MKS2    20及MKE21，在RS14控制段中可以发现的重定结构符号RS是由“与”电路146及MUX153检测（当沿向前读的方向时）和由“与”电路164检测（当沿反向读的方向时）。当检测RS14控制段时“与”电路142用于检测来自移位寄存器33之字节段58的符号指示信号。

符号R1-RS的组合是由一组多路转换器MUX130、153、160及175来选择的。模式的选择是由一组控制信号来实现的，由它们选择控制线131、154、161及177所代表的各多路转换器电路的四个输入之一。在实际应用中，这四根控制线可以是一个双线总线，载有四个信号状态，在各多路转换器中每个输入使用一个信号状态。特定字符的译码，如上述各“与”电路所提供的那样，包括由“与”电路131对段58中第一字节的检测，经电缆138向多路转换器130提供第三输入，而多路转换器130的第三和第四输入由来自“与”电路133的总线137和139代表，第一输入由来自“与”电路134的总线136代表。类似地，多路转换器153的输入由“与”电路146选择，它经由总线145接收来自移位寄存器33的第二字节段57的信号。“与”电路146的输出经总线151送到多路转换器153的第三输入。“与”电路147经总线150和152分别把信号145送到多路转换器153的第二输入和第四输入，而“与”电路148经总线149把它的信号送到多路转换器153的第一输入。类似地，第三字节段56把它的信号经总线163提供给下面要描述的三个“与”电路。“与”电路169经总线170把一有效信号送到多路转换器160的第四输入，“与”电路167经总线168把一有效信号送到第二输入，而第三个“与”电路164经总线165把一有效信号送到第一输入，经总线166送到多路转换器160的第三输入。类似地，移位寄存器33的第四字节位置是第四字节段55。总线178把段55的信号送到下面要描述的三个“与”电路。然后电路179检测一个模式，把一个有效信号经总线180送到多路转换器175的第一输入，并经总线181送到第三输入，“与”电路182经总线183向多路转换器175的第二输入提供一个有效信号，而“与”电路184经总线185向多路转换器175的第四输入提供一个有效信号。总线140、155、171及176分别把多路转换器130、153、160及175的输出信号送到选择逻辑电路141（图7中给出更详细的结构）。选择逻辑电路141的操作方式由控制线192-194上的输入所决定。线192上的有效信号表明：存储在四字节移位寄存器33中的四个模式中有任何两个被匹配则经馈线41提供一个有效信号，线193上的一个有效信号要求移位寄存器33中有三个字节要被匹配以得到一个有效信号，而线194上的有效信号表明在移位寄存器33中全部四个字节都必须满足上述“与”电路132-184的模式匹配标准。需要理解的是，模式的选择及模式匹配的实现都是由游程受限代码的选择来决定（orient）的，这是一项已知的设计技术。

图7详细描述了电路141的逻辑结构。选择移位寄存器33中任何二段或三段用于检测包括了对重定结构段14及段IB16中可以发现的RS的检测。全部四段的选用是用于检测上文描述的四字节控制段。四字节中任何两个模式匹配电路200将包括六个“与”电路，每一个有二个输入用于比较多路转换器的下列输出：1和2，1和3，1和4，2和3，2和4，以及3和4。与门201接收上述六个“与”电路（图中未画）的一个逻辑“或”组合，借以把一个有效信号经逻辑“或”电路202送到馈线41。以类似的方式，“任意三”电路205有四个“与”电路，每个有三个输入，以检测来自多路转换器的三个非冗余信号模式组合。这四个“与”电路分别接受来自多路转换器1、2、3，1、2、4，1、3、4，以及2、3、4这四组输入。“与”电路以线193信号控制门来传送这四个“与”电路的逻辑“或”组合，从而经过“或”电路202把检测信号送到馈线141。与此类似，“全四”检测电路208接受来自全部四个多路转换器的输入，它们以被馈线194信号启动的“与”电路209为门。“与”电路209的输出经“或”电路202送到馈线41。数字1、2、3和4分别相应于移位寄存器33的第一、第二、第三和第四字节段，所以对移位寄存器的段1识别多路转换器131的输出，对段2识别多路转换器153的输出，对段3识别多路转换器160的输出，而对段4识别多路转换器175的输出。

用于跨越重新同步（across-resync）错误检测与校正的数据排列概念性地表示于图8。图8所示阵列也代表存储地址，用于存储数据和缓存器43中的错误指示与错误冗余码。这个阵列代表了关于非游程受限编码形式的数据的信息，也就是一个数据处理单元。图中显示了五个独立的错误校正（ECC）组212-216。数字220代表文前（Preamble）同步信号11。图8中没有显示出任何重定结构段14，这类重定结构段在数据中的位置将在下文中提出。文前信号OB11直接放在第一数据段13的前面，该信号段依次包含ECC组212和213的DATAO及EpO。DATAO和EpO构成了各ECC组的第一伴随（Syndrome）段，而DATA1和Ep1构成了各ECC组的第二伴随式或数据段。然后插入第一个出现的重定结构段14，后面跟随第二数据段13，它依次包含ECC组214和215的DATAO及EpO。在这第二数据段13之后是控制段MKS2。第三数据段13包括ECC组215的DATAO和EpO以及ECC组212的DATA1和EP1。利用上面描述的算法选择二个伴随式或数据段来记录在数据段13中的各自一个段里，以此办法把图中所示阵列的其余部分插入到数据格式中。最后三个伴随式段ECCD、EpO;ECCE、EpE;及ECCF、EpF包含各相应ECC组的错误检测与校正冗余码。对于存储冗余伴随段的定位遵循上面提出的用于第一伴随段的定位算法。

尽管文前指示220在图8中显示出来作为穿过全部五个ECC组的延伸，这个记录格式只能发现记录在直接邻近DATAO的文前信号;图8中的表示式就是要识别出在（或者说存放在）由符号216代表的文前信号与符号221代表的第一次出现的IB16两者之间被记录的是哪一个伴随式段。所有的IB16代表符号221-227及文后信号OB11的符号228都代表了时钟重新同步位置或边界，这些信号的实际记录作为相邻信号可在图1中最清楚地看到。可以看出，在段ECCD、ECCE和ECCF中包含的冗余码使之能够在一组同步模式221至227上进行错误校正。上文中提到的错误指示信号指出了出错的数据段或伴随段，能够改正三个出错段（Segment）。例如，在一个光盘中，IB16控制段和OB11控制段可以是包含时钟同步信号组的分区标记。

错误校正阵列中的数据位置集体地由数字229来代表数据零到数据C（十六进制）的数据段。错误校正冗余码集体地由段ECCD至ECCF中的数字230来代表;所以在每个错误校正组中有16个分段：其中三个包含错误校正冗余码。在一个已制成的实施例中分段长度是32字节。此外，在五个组或阵列212-216中每一个分段中的错误指示冗余码集体地由数字231来代表。EpO至EpF是循环冗余校验的冗余码，它们作为错误指示器来检验数据零至ECCF各段中的错误。在重新同步信号227-228之间的最后一段不包含别的，只包含错误校正冗余码，而在重新同步信号226-227之间有半段是错误校正冗余码。错误校正冗余延伸到ECC各组，穿过所有的重新同步信号，从而当中止跟踪操作发生在例如重新同步信号222和223之间时，能够由存储在重新同步信号226和228之间各段以及全部五个ECC组中的冗余码来校正那些信号。所以，把各段内的各组插到相邻重新同步信号之间，并穿过包含多个重新同步信号的整个一块（block）来展开错误校正冗余计算，这些做法都有助于恢复因介质中的缺陷或其他问题（例如介质表面有碎屑）造成错误的数据。在读回过程中，图4中的反馈移位寄存器86计算每一分段的错误伴随式。在记录过程中，图4的反馈移位寄存器产生EpO至EpF，这是大家都知道的。类似地，ECC电路44计算ECC冗余码，由数字230代表，这也是大家都知道的。插入错误检测与校正实体（entity）与插入任何其他数据实体相似，所以是大家已知的，由于这个原因，将不再进一步解释它。

图9是使用本发明构成一个记录器回放器时所用逻辑和电路块的简化图。典型的通道电路235把记录器连接到主处理机（图中未画出），例如一台个人计算机或其他类似设备。在记录方式下，通过通道电路235接收的数据以字节挨字节为基础提供给ECC编码器236，然后再进入插入缓存器237。插入缓存器237产生一组数据，如图8所示，其中五个ECC组212-216被存储在插入缓存器的分离各段，其数据存储安排与图8所示的相似。一旦有一组数据（包括任何填加字节）存储在插入缓存器237，它足够用于记录一个数据块，于是Ep编码238便产生出EpO至EpG冗余码，它由数字231代表。这些冗余码是在数据从插入缓存器237向RLL编码器239传送的瞬间产生的。RLL编码器239从重新同步编码器251接收同步信号和重新同步信号，如箭头253所示。RLL编码器239要求重新同步信号，如箭头252所指出的。RLL编码信号经馈线30W（代表一个记录或写传感器）提供，记录在磁带10上。RLL编码器239最好是编码如0、3代码，使其8位映射成9位。Ep编码器可以使用检测代码生成多项式G（X）＝（X+T¹）。ECC编码器236可以使用一个生成多项式形如

G（X）＝X³+T¹⁹⁸X²+T¹⁹⁸×1+T³

这里各元素的加罗瓦域（有限域）由下列多项式定义：

X⁸+X⁴+X³+X²+1，

从而生成三个错误冗余，由数字230代表。结果，有三个伴随方程式来计算错误校正伴随式，它将改正由EpO至EpG和被检测的非法RLL数据符号所指示的出错信号。插入缓存器寻址遵循通常的数据信号插组技术。

记录信号的读取如箭头30所示，它代表图2中的读出传感器30。重新同步信号在格式解释电路（deformat    circuit）242中被删掉，而其他信号被传送到RLL译码器243。当然，译码器243相应于图2中的译码器42及图3中的61。基于译码器243的操作，可以经由馈线63向“或”电路247提供一个错误指示信号。其次，Ep译码器244使用反馈移位寄存器86（图4）来确定是否在段DATAO至ECCF中发生任何错误，如数字231所代表的错误指示冗余码所指示的那样。当检测出一个伴随段内的错误时，便有一信号经线91送到“或”电路247，它相当于图4中的“或”电路89。然后，这些指示信号被错误指示电路248存储到一个预先确定的地址位置，从而使错误指示在逻辑上与图8所示各伴随段（DATAO至DATAC）相关联。ECC电路246（相当于图2中的ECC44）与错误指示电路248一起操作，要求指示信号（由箭头250指出）和接收这些指示信号（由箭头249指出）。对于错误指示信号的插入，不论是其代码（内部的）或其他方面（外部的）都是大家熟知的，故不再进一步描述。内部和外部错误指示的使用在美国专利3，868，632中由Hong等人说明了;但那只是一个例子。伴随段DATAO至ECCF从Ep译码器244传送出来存储到反插入缓存器（deinterleave    buffer）245，它与插入缓存器237有互补的寻址结构。在一个实际应用例中，这两个缓存器可以有相同的电子电路，而其连接由程序控制在记录与读回操作之间改变。然后，反插入ECC组212-216提供给ECC电路246用于错误检测和校正。然后，包含在伴随段DATAO至DATAC中的校正了的数据提供给通道电路235，以连接到主处理机或其他使用数据的单元。

图10显示出的机器操作序列与图1、8和9所示内容相联系，用于把图1所示格式记录到一个记录介质的一道（track）上。假定一个写（或记录）命令已按通常方式发出，而且主处理机（没画出）已经把数据组合好（以任何必要的补充内容把一个记录块中的所有数据段13都填满）随时准备被记录下来。在机器步骤259，数据被分成五组，每组有DATAI至DATAC各段，从而准备好供建立五个ECC组212-216之用。在机器步骤261，如在ECC编码器236中那样产生（建立）出冗余码ECCD至ECCF。然后，在机器步骤261，在插入缓存器237中产生了如图8所示的格式。在插入之后，机器步骤262对DATAO至ECCF分别产生出错误检测冗余码EpO至EpF。应该指出的是，机器步骤259至262可以被复盖并以不同的顺序发生，图示的步骤只是指出了一种可能的顺序。还应指出，缓存器237操作的效果是把数据按图8所指出的地址存储到缓存器中。

现在已准备好要记录了。在机器步骤263，建立起文前符号OB11并被记录下来，这一步包括产生间隙22，然后由文前符号OB22来结束这个间隙，这和当前在磁带记录中的实际应用相同。在记录文前符号之后，在步骤264记录下第一数据段13，其头两个数据分段是ECC组212和213中的DATAO及EpO。下一个机器步骤265记录一个RS模式（如同RS模式14）。这一机器步骤后紧跟机器步骤266，它在第二数据段13中再记录两个数据段，也就是ECC组214和215的数据分段DATAO-EpO。这一记录动作后接机器步骤267，以建立和记录控制段MKS2    15。然后，在机器步骤268，再建立和记录两个数据段，即ECC组216的DATAO-EpO及ECC组212的DATA1-Ep1。在流程图中，涉及记录两个数据段的步骤意味着这些数据段是这里提出的接下来要记录的两段，从而得到图8所示数据块的串行记录。在步骤269，将决定IB16是否已准备好被记录下来。要注意的是，记录要求是由距文前信号的字节位移或距块起点的字节位移来决定的。从图8可以看到，要一直等到ECC组215和216的数据分段DATA2-Ep2已经记录下来之后，第一个OB16才被记录下来。这些数据分段将被存储在数据块中的第五数据段13。因此，对数据分段进行计数的计数器（图中未画出）是有用的，用它来指出何时要记录IB16，何时要记录控制段MKE2    20，MKE21及文后符号OB11。当然，所记录的字节数也能被计数，它用于对记录介质上的控制段定位。得到字节计数的一种简单方式是对来自写计时钟（没有画出，但这是公知的）的写脉冲数目进行计数，并用位（bit）计数（每个时钟脉冲有1位）来指出字节位移量。在任何情况下，在文前符号与第一个出现的IB16之间，在各相继IB16之间，以及在最后一个IB16与文后符号之间，要记录的数据分段（segment）都是10个。在记录每个数据分段直至第9个数据分段时，在机器步骤270便记录一个重定结构模式RS14（reframing    pattern    RS14）。然后，一个包括步骤268至270的循环重复进行，直到第10个数据分段被记录下来，此时从机器步骤269外进入一个机器步骤276，用以建立和记录一个IB16控制段。在机器步骤276之后，在机器步骤277中确定刚刚记录的IB16是否是这一块的最后一个IB16，即是否是相应于图8中的符号227。如果不是，那么便重新执行步骤268，于是上面描述的机器操作又重复进行，直至字节计数指出下一个要记录的伴随分段是ECCE。然后，从机器步骤277，有两个数据分段作为数据段13（在图1中未画出）在机器步骤278中被记录下来。然后，在机器步骤279，字节位移量计数被检验，以肯定刚刚被记录的两个数据段是否是刚好处在MKE2    20前面的数据段13。如果不是，则表明不准备记录MKE2，而是要求在机器步骤280记录重定结构模式RS。从机器步骤280起，执行一个包括机器步骤278至280的循环。这个循环进行到准备好记录MKE2时为止，这时在机器步骤285建立和记录MKE2    20。然后，在机器步骤286，下两个要记录的数据分段（ECC组213和214的ECCF-EpF）被记录下来。在机器步骤287，记录下重定结构模式RS14，后面是在步骤288记录下这一块中要记录的最后两个数据分段（ECC组215和216的ECCF-EpE）。现在要记录文后符号3，在步骤289和290分别记录MKE和尾符OB11。最后，在机器步骤291，对记录过程中检测到的一切错误进行评价，以确定是否应该重试记录。请注意，在磁带记录中，读出头30与记录头30W有一定距离，用于在记录过程中读出信号并提供读回信号用于错误检验，这是公知的，只是使用这里所描述的读操作。如果被检测出错误或者没检测出任何错误，那么退出写操作去完成记录器中的一些通常的操作，这些操作不属于本发明的一部分。例如，在一个控制段中的任何错误都可能是不可接受的，但在数据段中出现的不超过预先规定数目的少量错误是允许的。用于读一个记录的信号块的一般程序示于图11中的机器操作流程图。在机器步骤300，以已知方式着手处理一片信息（被记录的信号块）。当读出头30扫描记录道而越过间隙22时，读回电路便寻找文前符号组。这种检测是由图5所示电路来完成的。一旦检测到一个文前符号OB11，便在机器步骤301注视MKS12的到来。这一动作是如上面描述的在图6所示电路中发生。在机器动作302，对是否已检测到MKS作出决定。如果没检测到，便在机器步骤304对一个起时信号（time    out）加1，并测定该信号当前值。如果超时没有过限，则循环步骤301至304直到MKS被发现（由馈线41上的有效信号指示），或者超时已过限，这表时MKS已丢失（即检测窗已经终止）。如果检测到MKS，那么从步骤302起，在步骤303读入该信号块，图12详细说明步骤303。如果超时终止了，那么在机器步骤305对记录在MKS12和MKS2    15之间的所有数据分段都置以错误指示符，因为没有检测到数据起始。也是在步骤305，置图6所示电路，以注视MKS2，同时数据时钟32被禁止提供数据信号。请注意，这时数据时钟32可能仍然受控于读回信号，因为错误检测电路70还没有信号会已经指出失掉了同步。如果在这时存在一个时钟失步，则读出被放弃。然后，在机器步骤306，确定是否发现了MKS2（馈线41的信号是否是有效的），如果是，则进入机器步骤303。如果没有发现MKS2，则在机器步骤307测定超时（fime    out）并对其加1。如果存在超时，则表明这一块不能读出，并将按已知技术进行重试，例如逆向读，利用MKE和MKE2来找到数据的起始。如果超时尚未截止，则重复寻找MKS2的循环，即重复执行机器步骤305、306和307。

图11以简化流程图说明读的机器操作。首先，在机器步骤310，从记录介质中读出二个数据分段。在机器步骤311，确定是否为控制段而不是为重定结构段RS14建立了检测窗。请注意，重定结构段的检测是使用图6所示检测器并为这种检测使用一个窗。那重复操作不再此详细说明。在没有窗时，重定结构段是在步骤310重复扫描，直至产生一个用于处理IB16的控制窗。对于一个窗，继续进行信号处理，同时启动图6所示符号检测器以检测一个多字节的控制段。如果按步骤312的指示，没有检测到控制段（发生了读错），那么便忽略掉这个失败，继续读下去。对于读一个重定结构段14或一个多字节控制段的失败本身并不表明时钟对读回信号失步，这表明能够继续读下去，因为字节位移计数使之能够进行数据检测，也就是说符号边界是已知的。这一动作在步骤313中指出;然而，如果此时有一个时钟失步，则“中步跟踪”（dead    tracking）将继续下去。当然，如果有超过3个伴随段出错，则发生不可改正的读出，要求放弃当前读出信息和试图重读。这种检测和重试是公知的，超出了本文描述的范围。当已检测到控制符时（如机器步骤312中指出的），便在机器步骤314确定是否该控制段为MKE21。如果不是，那么控制段为MKE2    20，则表明读还没有完成。如果该符号是MKE，则使用已知的记录器操作结束该记录块的读出。如果被检测到的符号是MKE2或MKS2，则至少还有二个数据段13要读。从机器步骤314，在机器步骤315中检测时钟同步错误。若没有时钟同步错误，则重新执行步骤310。如果在机器步骤315已指出一个时钟同步错误，则在步骤316继续“中止跟踪”，直至遇到下一个IB16，此时重建时钟同步并重新执行步骤310。

图13图示一个光盘，其中，本发明的实际应用对盘上的每一道（图中未画出）使用了图1所示的格式。分区标志331有一个文前同步记号，沿着径向延伸压刻或蚀刻或用其他方法刻在盘片330上。分区标志相应于图1中的文前符号OB11和MKS12。虚线332-334及椭园线（未标数字）指出一组IB16控制段。附加的分区标志336和337使各数据块在盘330上每道（track）存储一个块;需要理解的是，在实际应用的实施方案中可能利用相当大量的分区标记。

尽管参考这里的最佳实施方案具体地表示和描述了本发明，但熟悉本门技术的人们都会理解，对这里所述内容在其构成和细节方面可以进行多种改变而不偏离本发明的精神和范围。

Claims (20)

1、在记录介质与数据处理单元之间传送信号的装置，其特征在于包括：

重新同步装置，对于在记录介质与数据处理单元之间传送的每组预定数目的数据信号，用此重新同步装置来处理一组重新同步信号。

与记录介质处于操作关系的传感器，用于传送信号；

与数据处理单元在操作上相联系的ECC装置，用于传送信号和处理与数据信号有关的错误检测与校正信号，从而使错误检测与校正有效；

与ECC装置在操作上相联系的插入装置，用于成组传送预定数目的数据信号及伴随的预定数目的错误冗余信号；

与插入装置在操作上相联系的错误指示装置，用于传送的信号包括所述被插入过的信号组。利用错误指示装置在每一个所述信号分段(Segment)内处理错误指示信号，对于所述信号组的每个分段有一个错误指示信号。该错误指示装置与重新同步装置相耦合，用于在固定大小的被插入的数据信号分段之间加入重新同步信号，包括在有限个数的所述分段中赋予所述错误冗余信号；以及

在操作上联接错误指示装置与传感器的装置，用于二者之间的信号交换。

2、根据权利要求1所述的装置，其中还包括：

限定记录代码装置，在操作上介于所述传感器和所述插入装置之间，并与所述ECC装置相连，用于在所述数据与错误冗余信号和一组可以存储在记录介质中的限定符号集之间转换信息表达形式;以及

在指示器装置中的与限定记录代码装置相连的一个装置，用于由所述限定符号集的非法符号来产生错误指示信号，并把这种错误指示信号提供给所述ECC装置。

3、根据权利要求2所述的装置，其中还包括：

在所述重新同步装置中的检测装置，与传感器相联，用于在一个读回操作期间接收信号，指出何时读回信号的质量无益于用以检测数据并向所述指示器装置指出被读的所有信号处于出错状态;以及

在重新同步装置中的恢复装置，它与ECC装置和传感器装置相联，它对所述信号出错指示作出反应，扫描读回信号以检测出下一个出现的所述重新同步信号，然后启动所述传感器装置，以向插入装置再次提供数据信号和错误冗余信号，用于反插入（deinterleaving）和向ECC装置指出这些出错信号得要进行错误校正。

4、根据权利要求3所述的装置，其中还包括：

在所述恢复装置中的表决装置（Voting  means），用于指出所述下一个重新同步信号。

5、根据权利要求3所述的装置，其中还包括：

所述ECC装置接收所述错误冗余信号，作为一组冗余码用于产生错误伴随信号，该信号有预定数目字节，包含错误校正伴随位（bit）;以及

所述重新同步装置只在能由所述冗余码组之一来校正的数据信号的字节边界处操作重新同步信号，这样，在相邻重新同步信号之间发生的所有信号能由其他所述重新同步信号之间发生的信号来做错误校正。

6、根据权利要求5所述的装置，其中还包括：

所述插入装置把要处理的数据和错误冗余信号安排在少数所述重新同步信号之间。

7、根据权利要求6所述的装置，其中还包括：

所述插入装置安排错误冗余信号，使得在预定的两个相邻的所述重新同步信号之间要处理的全部信号仅仅是错误冗余信号。

8、根据权利要求3所述的装置，其中还包括：

所述限定记录代码装置产生完整的一组所述限定符号，用于相邻所述重新同步信号之间的处理，并产生代表所述重新同步信号的记录信号，这些信号在所述限定数据信号集中是不允的。

9、根据权利要求8中提出的装置，其中还包括：

所述插入装置产生所述错误指示信号作为错误检测信号，其生成多项式不同于所述ECC装置中使用的生成多项式;以及

所述ECC装置使用一个预先规定的生成多项式。

10、根据权利要求9中提出的装置，其中还包括：

所述记录成员是包含所述记录道的灵活多变的磁带。

11、一种记录器，具有记录道（track）具有数据信号错误检测和校正冗余信号的一组记录信号，其特点是：

每一道的安排是：数据信号成为一个连续的信号流，它邻接所述错误检测与校正信号的连续流，所述错误检测与校正信号具有在所述数据信号中的校正伴随边界，从而使错误校正有效;

重新同步信号组（burst）被记录在所述记录道上，并被插在所述记录信号之间，从而使固定数目的记录信号被记录下来，而其中的伴随边界处在每个所述重新同步信号组的端部，从而使任何两个相邻的所述同步信号组之间信号的失掉都不会阻止错误校正。

12、根据权利要求11所述的记录器，其中还包括：

一组空间上均匀分布的重定结构标记，被分布在所述相邻信号组（burst）之间。

13、根据权利要求11所述的记录器，其中还包括：

初级的首端与末端数据开始标记信号，分别放在数据信号的纵向两端;以及

次级数据开始标记信号，成对放在预定的数据信号之间，它们分别到两个初级标记信号的字节位移是相等的。

14、一种记录器，具有用于存储载有信息的信号的记录道，其特点是：

多组数据信号记录在该记录道上，被分成若干所述数据信号组;

每组数据信号又被记录在大小相同的ECC信号分段中，以便由错误校正伴随信号进行错误校正;

错误检测冗余信号与每个所述大小相同的ECC分段一起被记录下来，其信号模式（pattern）用于根据第一个预定的生成多项式对各分段中的数据信号进行错误检测;

每个所述信号组具有一个或多个错误检测与校正冗余码，供各组数据信号使用;以及

重新同步信号插在所述记录信号之间，被分开的记录信号数目是预先确定的，它是大小相同的列（row）的整数倍，这样错误冗余信号便能被用来校正一对相邻的所述重新同步信号之间的信号;同时，记录在一对所述重新同步信号之间的所述错误指示信号能够识别出处在这对重新同步信号之间的出错信号。

15、根据权利要求14所述的记录器，这里所述记录器是一个包含所述记录道的长的可变的磁带。

16、一种操作记录器的方法，其特征在于步骤：

在记录器上选择一个记录道;

在其上面沿记录道把载有信息的信号记录在伴随分段中;

在被记录的载有信息信号之间，每隔预先规定的伴随段插入重新同步信号;以及

在预先规定的伴随段中记录错误校正冗余码，而该伴随段的冗余码是由不在所记录冗余码附近的那些重新同步信号之间的伴随段里的载有信息信号计算出来的，这样这个冗余便能用来校正那些载有信息信号中任何一个的错误。

17、根据权利要求16所述的方法，其中还包括如下的步骤：

选出要放在多个ECC组中的所述载有信息的信号，对各个ECC组中的载有信息信号产生各自的错误校正冗余;以及

沿记录道对多个ECC组插入信号，使各个冗余能够对于处在不同的（diverse）所述重新同步信号之间的载有信息信号进行错误校正。

18、根据权利要求17所述的方法，其中还包括如下的步骤：

对每个所述伴随段补加一个错误指示冗余。

19、根据权利要求18所述的方法，其中还包括如下的步骤：

把所述全部载有信息信号和冗余信号记录在记录道上，成为一串属于限定符号集成员的符号。

20、根据权利要求19所述的方法，其中还包括如下的步骤：

选定磁带作为所述记录介质，并使所有重新同步信号是对称的，从而使之能够向前读和向后读，而保持对跨过所述重新同步信号的载有信息信号进行错误校正的能力。

Images