KR100264141B1 - 디지탈 신호용 레코더 - Google Patents

Abstract

1. 본 발명은 디지탈 신호용 레코더에 관한 것이다.

2.1 분할된 트랙내에서 기록되는 디지탈 신호용 레코더에서, 트랙의 시작에 런-인 신호가 트랙의 끝에 런-아웃 신호가 항상 존재한다. 이러한 일을 디코딩을 위한 타이밍 신호를 발생하기 위해 동기회로를 간단하게 한다.

2.2 상기 런-인 신호는 데이타 신호에 대응하는 동기신호를 포함하며 상기 런-아웃 신호는 특정 동기신호에서 벗어나는 동기신호 비트패턴의 시간영역에 포함된다.

2.3 특히, 오디오 레코더 또는 비디오 레코더에 적용된다.

3. 제1도 참조.

Description

디지탈 신호용 레코더

본 발명은 청구범위 제1항의 전제부에 따른 디지탈 신호용 레코더에 관한 것이다. 그러한 레코더로는 소위 R-DAT(회전 디지탈 오디오 테이프) 레코더와 같은 것이 공지되어 있다.

레코더에서 직렬 데이타 신호를 처리하는데에는, 비트, 워드 및 블록사이클(타이밍)을 발생하기 위한 동기 회로가 요구된다. 일반적으로, 분할된 트랙내에서 기록 스캐닝으로부터 발생되는 데이타 신호는 각 트랙의 시작에서 런-인 신호를 갖으며 각 트랙의 끝에서 런-아웃 신호를 갖는다. 무엇보다도, 이러한 신호 영역은 테이프/헤드 접촉부의 시작 및 끝에서 균일하지 않으므로, 실제로는 데이타 신호의 손상을 방지해야 할 필요성이 생긴다. 더욱이, 런-인 신호 동안에 동기 설정이 되어야 한다. 왜냐하면 헤드 변환을 통해서 동기를 잃기 때문이다.

블록 동기를 설정하며 데이타 전송의 시작을 결정하기 위한 정보를 포함하는 특별한 런-인 신호가 독일공개공보 제 35 33 962호에 설명되어 있다. 이러한 런-인 신호의 발생 및 평가는 회로에서 부가적인 비용을 필요로 한다. 예를들어 헤드 변환으로부터의 시작 신호는 모든 트랙의 시작에서 블록 동기를 발생시키기 위해 상기 평가회로로 공급된다.

본 발명은 재생시에 디코딩을 위한 클럭 펄스(타이밍)를 발생하기 위해 동기회로를 간편하게 하기위한 것이다.

이러한 목적은 본 발명의 청구범위 제1항에 의해서 해결된다. 본 발명의 다른 유리한 이점은 종속항에 기술되어 있다.

여기에서, 런-인 신호 동안에 블록 동기를 설정하기 위한 특별한 회로는 더 이상 필요하지 않다. 데이타 영역에서 블록 동기를 유지하는 회로와 동일 회로가 사용될 수 있다. 어떤 시간동안에도 어떤 동기 신호도 주기적으로 개방된 타이밍 윈도우의 영역으로 떨어지지 않으면 유지 회로가 다시 시작된다. 런-아웃 신호로부터 손실되는 동기 신호의 결과로, 상기 회로는 모든 런-인 신호의 시작에서 자동으로 시작되며, 상기 런-인 영역의 블록 동기 설정이 시작된다. 헤드 변환과 같은 것으로부터 모든 블록의 시작에서 특별한 시작 신호의 공급은 더 이상 필요치 않다.

따라서, 상기 회로는 동기 신호와 같이 런-아웃 신호의 이탈 비트 패턴을 더이상 인식하지 않는다. 상기 비트 패턴이 특정한 비트 패턴에서 벗어나는 방식은 기본적으로 임의의 방식이다. 그것은 더이상 동기 기능을 갖지 않는다. 왜냐하면 상기 트랙이 런-아웃 신호 동안에 어떤 방법으로든 끝나며 상기 동기는 새로운 트랙에서 다시 시작되어야 하기 때문이다. 또다른 장점은, 동기 회로에 이미 존재하는, 카운터와 같은 회로 성분이 트랙의 시작에서 요구되는 측정을 적시에 시작하기 위해서 사용될 수 있다는 것이다. 상기 헤드 변환 전압은 동기 회로에 공급될 필요가 없다. 결국, 회로의 간편화에 대한 한가지 특징은, 집적 회로의 경우에 하나의 접속부(핀) 또는 회로 모드의 경우에 하나의 스트립 도체가 절약된다는 것이다.

본 발명은 도면에 의해서 설명된다.

제1도는 데이타 블록의 신호 포맷도.

제2도는 트랙의 신호 포맷도.

제3도는 동기에 대한 블록 회로도.

제1, 2도는 디지탈 신호에 대한 헬리컬 스캔 기록 장치의 신호 포맷이다. 8/10 변조가 전송에 사용되므로 각각의 데이타 블록은 (3+n)*10 비트로 구성되며 이에 따라 각각 2*10 비트는 동기를 위해 사용되는 상술된 패턴을 형성한다. 상기 10 비트 아이덴트(ident)는 데이타 블록의 수를 나타낸다. 그후 n*10 비트 데이타 신호가 따르게 된다. 각각의 기록 트랙은 시작에서 런-인 신호를 중간에 데이타 블록을 끝에서 런-아웃 신호를 포함한다. 상기 런-인 및 런-아웃 신호는 대부분 0101 순서로 구성된다. 그러나, 충분한 수의 레벨 변이를 포함하는 다른 비트 패턴이 사용될 수 있다. 본 발명에 따라서, 단지 런-인 신호만이 데이타 신호에 대응하는 동기 신호를 포함한다. 대부분의 경우에 상기 동기 패턴은, 레벨 변이(NRZI 코딩)의 존재 여부에 의해 특징지어지므로 극성에 관계없다.

제3도는 제1, 2도에 따른 신호 포맷에 대한 동기 회로의 기본 회로도를 도시한다. 이 회로는, 첫번째 경우에, 워드 및 블록 동기가 런-인 신호 동안에 설정된 후에 동기를 유지시키기 위해 사용된다. 스캐닝 및 신호 균등화에 의해 기록 매체로부터 얻어진 신호 ‘Do’는 단자 g에서 회로 입력에 공급된다. 비트 타이밍 ‘fo’는 PLL 회로(1)에 의해서 발생된다. ‘Do’가 NRZI 신호이면 NRZ 신호로의 변환은 단(2)에서 발생된다. ‘fo’에 의해 클럭되는 쉬프트 레지스터(3)는, 모든 사이클에서, 마지막 19 연속 비트를 동기 패턴의 인식에 사용되는 비교기(4)의 19 병렬 입력에 공급한다. 상기 동기 패턴을 인식할때, 비교기(4)는 한 비트의 지속 시간동안 계속되는 임펄스 ‘So’를 출력시킨다. 상기 임펄스는 카운터(5)를 규정된 계수 상태로 셋트시키며, 이것은 워드 타이밍 및 블록 타이밍 fB을 발생시키는데 사용된다. 임펄스 ‘So’가 정확히 인식된 동기 패턴으로부터 발생되면, 타이밍 신호 fw 및 fB는, 쉬프트 레지스터(3)로부터 10 병렬 라인을 통해서 8/10 복조기로 공급되는 데이타 신호의 또다른 정확한 처리를 보장한다.

상기 PLL 회로가 정확한 비트 타이밍을 연속적으로 공급하도록 된다면, 동기 처리는 각각의 트랙 시작에서 한번 수행될 필요가 있다. 그후, 카운터(5)는 방해없는 비트 타이밍으로 연속해서 주행한다. 데이타 영역의 동기 패턴 전송은 오버플로우 된다. 그러나, 드롭 아웃이 나타날때, 위험이 발생되어 전압 제어 오실레이터 VCO가 드롭-아웃의 주기동안에 하나이상의 발진이 너무 많이 또는 너무 적게 발생되게 한다. 그후, 카운터(5)는 더이상 정확한 계수상에 있지 않게되어 카운터(5)의 후동기가 발생되지 않으면 트랙의 나머지에 대한 정확한 신호 처리가 불가능하다.

동기 패턴이 나머지 신호에서 발생되지 않는 방식으로 선택된다 할지라도, 비트 에러의 결과로서 모조되는 동기 패턴의 위험이 존재하게 되는데 상기 비트에러는 다음 방해받지 않는 정규 동기 패턴이 될때까지 카운터(5)를 교정되지 않는 오 계수 상태로 가져온다.

이러한 종류의 오기능을 피하기 위해서, 임펄스 ‘So’는, 타이밍 윈도우로서 사용되는 AND 게이트(8)를 통해 카운터(5)의 동기 입력에 공급된다. 상기 윈도우 임펄스 UB 또는 OF는 블록 주파수를 갖는다. 카운터(5)를 정확히 위상 세팅시켜서, 임펄스 ‘So’는 윈도우 임펄스의 중간에 대강 놓인다. 윈도우 임펄스의 지속시간은 사용되는 동기 패턴에 의존하며 예상되는 비트 슬립의 크기에 의존한다. 예를들어, 길이가 n 비트인 동기 패턴은, 방해로 인해 +-n/2 비트 만큼 변위된 패턴 모조가 거의 생기지 않는 방식으로 선택될 수 있다. 그러므로, 이 경우에, 카운터(5)의 후동기에 대한 타이밍 윈도우는 20비트의 폭을 가져서 +-10 비트까지의 비트 슬립이 다음 방해받지않은 동기 신호에 의해 교정된다.

두가지 요구조건이 이 회로에 의해 만족될 필요가 있다.

1. 타이밍 윈도우가 각 트랙의 시작에서 무효(널, null, 0)로 존재해야 한다. 왜냐하면 ‘So’가 헤드 변환 후에 타이밍 윈도우의 영역에 더 이상 놓이지 않을 것이기 때문이다.

2. 상기 타이밍 윈도우는 모든 비트 슬립후에 무효가 되어야 하는데 이 비트 슬립은 ‘So’가 타이밍 윈도우의 영역 밖으로 이동되게 하여 비트 슬립을 보상하는 것이 가능하다.

논리 회로(6) 및 카운터(7)는 이러한 요구조건을 만족시키기 위해 사용된다. 카운터(7)의 출력에서 전압 Uc는 하이 레벨에 있거나 모든 트랙의 시작에서 “1”이다. 이에 따라서, 타이밍 윈도우를 형성하는 게이트(8)는 무효가 되어 모든 펄스 ‘So’가 카운터(5)의 계수 상태를 셋트한다. 논리 회로(6)는 전압 Uc의 상승에지에 의해 시작되는 카운터를 포함한다. 더우기, 이 카운터는 임펄스 ‘So’가 임펄스 UB의 지속시간 동안에 나타나지 않으면 리셋트된다. 따라서, 카운터(5)는, 타이밍 윈도우내의 차단된 순서에서 발생되는 임펄스 ‘So’를 계수한다. 카운터(7)는, 두개의 연속되는 임펄스 ‘So’가 타이밍 윈도우에서 발생되자마자 리셋트된다. 이것은 전압 Uc가 낮은 레벨 또는 값 “O”로 변화되는 것을 의미한다. 그에따라, 게이트(8)는 타이밍 윈도우로서 유효하게 된다.

이제부터 카운터(7)는 임펄스 UB를 계수한다. 그러나, 상기 카운터는 타이밍 윈도우내에서 발생되는 모든 임펄스 ‘So’에 의해서 리셋트된다. 마지막 상태, 즉, UC=“1”은, 임펄스 UB의 선정된 수 m, 예를들어 m=12 동안에 타이밍 윈도우내에서 임펄스 ‘So’가 발생되지 않으면 카운터(7)에 의해서 수행될 수 있다. 이 경우에, 비트슬립이 나타나는데 이것은 임펄스 ‘So’가 타이밍 윈도우 내에서 더이상 발생되지 않을 정도로 크다.

결국, 카운터(7)는 요구조건 제2가 만족되게 한다. 요구조건 제1을 만족시키기 위해서, 카운터(7)는 모든 트랙의 시작에서 Uc=‘1’로 셋트된다. 그에대해 요구되는 신호는, 이제까지, 이러한 목적으로 논리회로(6)에 공급되어야 하는 헤드 변환 전압 UD로부터 발생된다.

카운터(7)를 Uc=“1”로 셋팅시키는데 요구되는 이러한 공급 및 비용은, 본 발명에 따라서, 런-인 신호가 동기 패턴을 포함하며 런-아웃 신호가 동기패턴을 포함하지 않을때 절약될 수 있다. 이 경우에, 카운터(7)가 트랙의 거의 끝부분에서 Uc=“1”로 자동으로 셋팅되게 한다. 결국, 헤드변환전압의 효과는 완전히 변환된다. 이러한 전압의 공급은 더이상 필요치 않다.

독일 공개공보 제 35 33 962호에 설명된 방법은 런-인 신호의 동기 정보를 평가하기 위한 특별한 회로를 필요로 한다. 거기에서 부가적으로 제공되는 런-인 신호는 제1데이타 블록의 시작에서 선정을 위한 정보를 포함한다. 본 발명의 형태의 방법에 따라서, 이러한 정보는 런-인 신호내의 아이덴트 워드를 적당히 선택하여 실시될 수 있다. 예를들어, 모듈로-카운터가 트랙의 데이타 블록을 계수하기 위해 사용되면, 런-인 영역의 아이덴트 워드가 선택되게 되는데, 그 방식은, 블록을 또 계수하므로, 카운터가 제1데이타 블록의 시작에서 제로로 유지되는 방법으로 각각의 이러한 워드가 카운터를 셋트하는 방식이다. 런-인 신호후에 제1데이타 블록을 안전하게 결정하는 것은 회로에서 부가적인 비용을 더이상 필요로 하지 않게 된다.

Claims (4)

1. 각기 자기 테이프의 길이보다 짧은, 자기 테이프 상의 다수의 트랙들에 분할되어 있는 디지탈 신호를 기록하는 레코더로서, 트랙의 시작에는 런-인 신호를 기록하고 트랙의 끝에는 런-아웃 신호를 기록하며, 규칙적인 간격으로 배열되는 동기 신호를 기록하며, 상기 런-인 신호 및 런-아웃 신호 사이에 위치된 트랙의 영역에 배열되는 데이타 블록을 마킹하는 수단을 포함하는 디지탈 신호 기록용 레코더에 있어서, 런-인 영역에는 데이타 영역에서와 동일한 동기 신호가 기록되고, 런-아웃 영역에는 어떤 대응 동기 신호도 기록되지 않아서, 동기 신호 시간 영역에서의 런-아웃 신호의 비트 패턴이 동기 신호의 비트 패턴으로부터 벗어나는 것을 특징으로 하는 레코더.
2. 제1항에 있어서, 아이덴트 워드들이 런-인 영역에 기록되는데 이들은 데이타 블록을 계수하기 위한 카운터가 상기 각각의 아이덴트 워드에 의해 셋트될 수 있도록 선택되어서, 데이타 블록 주파수에서 연속적으로 계수함에 의해 데이타 블록 영역에 도달할 때의 계수 간격이 관련된 데이타 블록 수에 대응하는 것을 특징으로 하는 레코더.
3. 계수 위상이 동기신호(S₀)에 의해 셋트되는 데이타 블록 주파수(fB)를 발생하기 위한 카운터(5)를 포함하는 제1항 또는 제2항에 따른 레코더에 의해 기록된 디지탈 신호를 위한 재생회로에 있어서, 타이밍 윈도우(UF)의 지속시간 동안에만 상기 카운터(5)를 동기시키는 동기 신호를 유효하게 발생하는 회로(8)가 제공되며, 어떠한 동기 신호도 특정 시간동안 타이밍 윈도우에 나타나지 않게 되는 각 경우마다 상기 타이밍 윈도우는 스위치 오프되며 상기 동기 신호는 동기에 대하여 비효과적으로 되며, 상기 타이밍 윈도우는 둘 이상의 동기 신호(S₀)가 타이밍 윈도우 영역에서 검출된 후에 다시 스위치 온 되는 것을 특징으로 하는 재생 회로.
4. 데이타 블록을 계수하기 위한 카운터를 카운터하는 제2항에 따른 레코더용 재생회로에 있어서, 상기 카운터(5)는 런-인 신호 동안 데이타 블록 수에 대응하는 계수위상에 셋트되는 것을 특징으로 하는 레코더용 재생회로.