KR100192409B1 - 디지탈 신호처리장치 - Google Patents
디지탈 신호처리장치 Download PDFInfo
- Publication number
- KR100192409B1 KR100192409B1 KR1019960019658A KR19960019658A KR100192409B1 KR 100192409 B1 KR100192409 B1 KR 100192409B1 KR 1019960019658 A KR1019960019658 A KR 1019960019658A KR 19960019658 A KR19960019658 A KR 19960019658A KR 100192409 B1 KR100192409 B1 KR 100192409B1
- Authority
- KR
- South Korea
- Prior art keywords
- data
- ecc
- sync
- block
- digital signal
- Prior art date
Links
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11B—INFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
- G11B20/00—Signal processing not specific to the method of recording or reproducing; Circuits therefor
- G11B20/10—Digital recording or reproducing
- G11B20/18—Error detection or correction; Testing, e.g. of drop-outs
- G11B20/1833—Error detection or correction; Testing, e.g. of drop-outs by adding special lists or symbols to the coded information
Landscapes
- Engineering & Computer Science (AREA)
- Signal Processing (AREA)
- Signal Processing For Digital Recording And Reproducing (AREA)
Abstract
본 발명은 가변 데이타의 처리가 가능한 하나의 ECC를 이용하여 싱크 블럭 데이타와 서브 코드 데이타의 에러 정정이 가능토록 하는 디지탈 신호처리장치를 제공한다.
본 발명은 기록시에는 식별코드 처리부에 위치하고 재생시에는 ECC수단에 위치하여 입력되는 디지탈 데이타로부터 서브 코드 싱크와 블럭 싱크를 검출하여 제어신호를 출력하는 동기 검출부와, 상기 동기 검출부의 출력에 따라 싱크 블럭 데이타와 서브 코드 데이타를 겸용으로 에러 정정하는 ECC부를 구비한다.
Description
제1a도는 일반적인 비디오 테이프의 1트랙상의 데이타 포맷.
제1b도는 1 싱크 블럭의 데이타 포맷.
제2도는 본 발명에 따른 디지탈 신호처리장치의 구성 블록도.
제3도는 제2도의 데이타 크기 검출부의 상세 구성도.
제4a-c도는 제2도 및 제3도의 각 신호 타이밍도.
* 도면의 주요부분에 대한 부호의 설명
1 : 인터페이스부 2 : 프레임 ECC부
3 : 셔플링/디셔플링부 4 : 식별코드 처리부
5 : 블럭 ECC부 6 : 변/복조부
7 : 동기 검출부
본 발명은 디지탈 신호처리장치에 관한 것으로, 특히 가변 데이타의 처리가 가능한 하나의 ECC(Error Correction Code)를 이용하여 싱크 블럭 데이타와 서브 코드 데이타의 에러 정정이 가능토록 하는 디지탈 신호처리장치에 관한 것이다.
일반적으로 DVCR에서는 기록/재생시 발생하는 에러를 보정하기 위해 ECC와 인터리빙/디인터리빙(셔플링/디셔플링)을 행하며, 이중 ECC는 기록시 에러를 정정하기 위한 일정코드(패리티)를 삽입함으로써 재생시 이를 이용하여 에러를 정정하는 것이다.
제1a도는 비디오 테이프의 1트랙상의 데이타 포맷을 도시한 것으로, 더미 여역(Dummy Area)은 250바이트로 데이타를 연속해서 안정적으로 읽기 위한 영역이며, 서브 코드 영역(Subcode Area)는 27바이트로 변속 데이타와 같은 시스템 제어용 데이타의 기록을 위한 영역이며, 그외 영역은 실제 유효 데이타가 기록되는 영역(Valid Data Area)으로 202 싱크 블럭(Sync Block)으로 이루어져 있다.
1 싱크 블럭은 제1b도와 같이 싱크(SYNC), 유효 데이타의 위치정보인 ID, 메인 데이타, 에러정정을 위한 패리티로 구성되어 있다. DVCR의 경우 ECC는 일정 크기의 데이타에만 대응가능하도록 되어 있으며, 예를 들어 JVC가 개발한 DVCR은 메인 데이타는 싱크 블럭(96-112바이트)단위로 ECC를 하며, 서브 코드의 경우는 27바이트이므로 별도의 ECC를 사용하고 있다.
따라서 서브 코드 데이타와 싱크 블럭 데이타에 대해서 각각의 ECC를 사용함으로써 코스트가 상승되는 문제점이 있었다. 또한, 메인 데이타는 ECC를 행하고 서브 코드 데이타는 ECC를 하지 않는 방법이 있으나, 이는 재생시에 입력 데이타가 항상 맞게 들어오는 것이 아니기 때문에 그대로 처리하면 틀린 데이타를 그대로 사용할 수 있어 전반적으로 시스템의 효율을 떨어뜨릴 수 있는 문제점이 있었다.
본 발명은 이러한 문제점을 해결하기 위한 것으로, 본 발명의 목적은 하나의 ECC로 서브 코드 데이타와 싱크 블럭 데이타의 에러를 정정할 수 있도록 함으로써 코스트를 절감시킬 수 있도록 한 디지탈 신호처리장치를 제공함에 있다.
본 발명의 다른 목적은 서브 코드 데이타와 싱크 블럭 데이타를 모두 ECC함으로써 시스템의 효율을 증대시킬 수 있도록 한 디지탈 신호처리장치를 제공함에 있다.
이러한 목적을 달성하기 위한 본 발명의 특징은 디지탈 데이타의 가변 데이타를 ECC할 수 있도록 한 디지탈 신호 처리장치에 있다.
본 발명의 다른 특징은 싱크 블럭 단위와 싱크 블럭이 아닌 데이타인 서브 코드 데이타를 ECC할 수 있도록 한 디지탈 신호처리장치를 제공함에 있다.
본 발명의 또 다른 특징은 싱크 블럭이 아닌 데이타인 서브 코드 데이타의 크기를 검출하여 제어신호를 출력함으로써 ECC를 공유화할 수 있도록 한 디지탈 신호처리장치에 있다.
이하, 본 발명을 첨부된 도면을 참조로 하여 보다 상세히 설명한다.
제2도는 본 발명에 따른 디지탈 신호처리장치의 구성 블록도를 도시한 것으로, 인터페이스(1)를 통하여 입력되는 데이타를 프레임 단위로 에러정정하기 위한 프레임 ECC부(2)와, 기록시에는 상기 프레임 ECC부(2)의 출력중의 버스트 에러(Burst Error)를 정정하기 위해 하나의 프레임이나 하나의 필드내에서 적당한 크기의 블럭단위로 데이타를 섞어주고 재생시에는 이를 다시 원래의 위치로 복원시키는 셔플링(Shuffling)/디셔플링부(3)와, 기록시에는 상기 셔플링부(3)에서 출력되는 데이타의 테이프 상의 위치를 나타내는 식별코드(ID)를 삽입하고 재생시에는 재생신호로 부터 식별코드를 검출하는 식별코드 처리부(4)와, 입력되는 싱크 블럭 데이타와 서브 코드 데이타를 겸용으로 에러정정하기 위한 블럭 ECC부(5)와, 상기 블럭 ECC부(5)의 출력을 기록시에는 변조하여 기록데이타로 출력하고 재생시에는 복조하는 변/복조부(6)와, 입력 데이타로부터 서브 코드 싱크와 블럭 싱크를 검출하여 서브 코드 싱크와 블럭 싱크에 따라 상기 블럭 ECC부(5)의 에러정정을 위한 제어신호를 출력하는 동기 검출부(7)로 구성된다.
상기 동기 검출부(7)는 제3도에 도시한 바와 같이 입력 데이타로 부터 서브 코드 싱크와 블럭 싱크를 검출하여 이를 설정되어 있는 기준값(Ref)과 비교하는 비교부(7a)를 구비하여 블럭 ECC부(5)에 에러정정을 위한 제어신호를 출력하며, 상기 동기 검출부(7)는 기록시에는 상기 식별코드 처리부(4)에 위치하고 재생시에는 상기 블럭 ECC부(5)의 전단에 위치한다.
상기와 같이 구성된 본 발명에서 기록시에 프레임 ECC부(2)는 입력되는 디지탈 데이타를 프레임 단위로 에러정정하기 위한 에러정정 코드를 삽입한다. 그리고 셔플링/디셔플링부(3)는 상기 프레임 ECC부(2)의 출력중의 버스트 에러(Burst Error)를 정정하기 위해 하나의 프레임이나 하나의 필드내에서 적당한 크기의 블럭단위로 데이타를 섞어준다.
식별코드 처리부(4)는 상기 셔플링/디셔플링부(3)의 출력으로부터 데이타의테이프 상의 위치를 나타내기 위한 식별코드(ID)를 삽입한다. 이때, 기록시에 상기 식별코드 처리부(4)에는 데이타 크기 검출부(7)가 위치하여 제4a,b도와 같은 서브 코드 싱크와 블럭 싱크를 검출하여 이를 설정되어 있는 기준값과 비교하여 서브 코드 싱크와 블럭 싱크에 대응되는 제어신호(area sel)(제4c도)를 블럭 ECC부(5)에 출력한다.
이에 따라 블럭 ECC부(5)는 서브 코드 데이타와 싱크 블럭 데이타에 해당되는 패리티를 삽입한다.
예를 들어, 싱크 블럭의 데이타 크기는 100, 패리티는 20이고, 서브 코드 영역의 데이타 크기는 50, 패리티는 20이라면 상기 동기 검출부(7)에서 현재 검출된 신호가 블럭 싱크이면 상기 블럭 ECC부(5)는 싱크 블럭의 데이타 크기가 100이므로 100만큼 자리를 비워놓고 패리티 20을 삽입하며, 현재 검출된 신호가 서브 코드 영역의 데이타 크기가 50이므로 50만큼 자리를 비워놓고 패리티 20을 삽입한다. 그리고 상기 블럭 ECC부(5)의 출력은 변/복조부(6)를 거쳐 변조되어 기록 데이타로 출력된다.
한편, 재생시에는 상기 동기 검출부(7)는 재생 데이타로부터 제4a,b도와 같은 서브 코드 싱크와 블럭 싱크를 검출하여 비교부(7a)에서 이를 기준값과 비교하여 이에 따른 선택신호(제4c도)를 블럭 ECC부(5)로 출력한다.
이에 따라 상기 블럭 ECC부(5)는 변/복조부(6)의 복조출력이 서브 코드 데이타일 경우와 싱크 블럭 데이타일 경우 각각에 맞게 에러정정을 행한다. 그리고 상기 블럭 ECC부(5)의 출력은 식별코드 처리부(4)를 거쳐 식별코드가 검출되며, 식별코드 처리부(4)의 출력은 셔플링/디셔플링부(3)를 거쳐 디셔플링된 후, 프레임 ECC부(2)를 거쳐 프레임 단위로 에러정정되어 인터페이스부(1)를 통하여 출력된다.
이상에서 살펴본 바와 같이 본 발명은 하나의 ECC로 서보 코드 데이타와 싱크 블럭 데이타의 에러정정이 가능토록 함으로써 회로의 양은 거의 그대로 유지하면서 올바른 데이타로 처리함으로써 시스템의 효율을 높일 수 있게 된다.
Claims (3)
- 입력되는 디지탈 데이타의 크기를 검출하여 제어신호를 데이타 크기 검출수단과, 상기 데이타 크기 검출수단의 출력에 따라 싱크 블럭 데이타와 서브 코드 데이타를 겸용으로 에러 정정하는 ECC수단을 포함하여 구성됨을 특징으로 하는 디지탈 신호처리장치.
- 제1항에 있어서, 상기 데이타 크기 검출수단은 기록시에는 상기 ECC수단의 전단인 식별코드 처리부에 위치함을 특징으로 하는 디지탈 신호처리장치.
- 제1항에 있어서, 상기 데이타 크기 검출수단은 재생시에는 상기 ECC수단의 전단에 위치함을 특징으로 하는 디지탈 신호처리장치.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1019960019658A KR100192409B1 (ko) | 1996-06-03 | 1996-06-03 | 디지탈 신호처리장치 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1019960019658A KR100192409B1 (ko) | 1996-06-03 | 1996-06-03 | 디지탈 신호처리장치 |
Publications (2)
Publication Number | Publication Date |
---|---|
KR980004783A KR980004783A (ko) | 1998-03-30 |
KR100192409B1 true KR100192409B1 (ko) | 1999-06-15 |
Family
ID=19460693
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR1019960019658A KR100192409B1 (ko) | 1996-06-03 | 1996-06-03 | 디지탈 신호처리장치 |
Country Status (1)
Country | Link |
---|---|
KR (1) | KR100192409B1 (ko) |
-
1996
- 1996-06-03 KR KR1019960019658A patent/KR100192409B1/ko not_active IP Right Cessation
Also Published As
Publication number | Publication date |
---|---|
KR980004783A (ko) | 1998-03-30 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
WO2011005047A2 (en) | Information encoding method, information decoding method, recording/reproducing apparatus, and information storage medium | |
EP0563922B1 (en) | Data processing circuit for disc player | |
US4979192A (en) | Circuit for detecting a synchronizing signal | |
US4858235A (en) | Information storage apparatus | |
EP0762423B1 (en) | Sync detecting and protecting circuit and method thereof | |
KR100192409B1 (ko) | 디지탈 신호처리장치 | |
US6172829B1 (en) | Digital audio tape recording/reproducing apparatus for use with multiple formats | |
JPS61168173A (ja) | 記録再生方式 | |
JP3167663B2 (ja) | 誤り訂正符号の符号化復号化方法 | |
KR0127222B1 (ko) | 디지탈브이씨알의 식별코드 처리회로 | |
KR100192244B1 (ko) | 디지탈 신호처리장치 | |
JP3259359B2 (ja) | データ再生装置及び方法 | |
JPH02131625A (ja) | 誤り訂正装置 | |
JP3158897B2 (ja) | ディジタル映像信号入出力回路および記録再生装置 | |
KR100257622B1 (ko) | 데이터복조방법 | |
KR100188662B1 (ko) | 디지탈 비디오 테이프 레코더의 오디오 에러 정정 장치 | |
JP3321884B2 (ja) | 同期ブロック検出方法および同期ブロック検出装置 | |
JP3143421B2 (ja) | 誤り訂正符号の生成方法 | |
JP2959320B2 (ja) | Id符号検出方法及びid符号検出装置 | |
JPS6117271A (ja) | 光デイスク装置 | |
JPH03198432A (ja) | 符号・復号器 | |
JPH02143977A (ja) | 再生装置 | |
JPH05128414A (ja) | デイジタル信号記録再生装置 | |
JPH04360070A (ja) | 磁気記録再生装置 | |
JPH065015A (ja) | 記録再生装置、記録装置及び再生装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A201 | Request for examination | ||
E701 | Decision to grant or registration of patent right | ||
GRNT | Written decision to grant | ||
FPAY | Annual fee payment |
Payment date: 20090105 Year of fee payment: 11 |
|
LAPS | Lapse due to unpaid annual fee |