JP2606090B2 - 光学的情報制御装置 - Google Patents

光学的情報制御装置

Info

Publication number
JP2606090B2
JP2606090B2 JP5195620A JP19562093A JP2606090B2 JP 2606090 B2 JP2606090 B2 JP 2606090B2 JP 5195620 A JP5195620 A JP 5195620A JP 19562093 A JP19562093 A JP 19562093A JP 2606090 B2 JP2606090 B2 JP 2606090B2
Authority
JP
Japan
Prior art keywords
signal
clock
circuit
window
output
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP5195620A
Other languages
English (en)
Other versions
JPH0729310A (ja
Inventor
英樹 小船谷
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
NEC Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority to JP5195620A priority Critical patent/JP2606090B2/ja
Application filed by NEC Corp filed Critical NEC Corp
Priority to KR1019940016920A priority patent/KR100269498B1/ko
Priority to US08/275,105 priority patent/US5537375A/en
Priority to DE69428643T priority patent/DE69428643T2/de
Priority to EP94110975A priority patent/EP0634747B1/en
Publication of JPH0729310A publication Critical patent/JPH0729310A/ja
Priority to US08/597,576 priority patent/US5592458A/en
Priority to US08/597,580 priority patent/US5577013A/en
Application granted granted Critical
Publication of JP2606090B2 publication Critical patent/JP2606090B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11B—INFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
    • G11B19/00—Driving, starting, stopping record carriers not specifically of filamentary or web form, or of supports therefor; Control thereof; Control of operating function ; Driving both disc and head
    • G11B19/02—Control of operating function, e.g. switching from recording to reproducing
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11B—INFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
    • G11B27/00—Editing; Indexing; Addressing; Timing or synchronising; Monitoring; Measuring tape travel
    • G11B27/10—Indexing; Addressing; Timing or synchronising; Measuring tape travel
    • G11B27/19—Indexing; Addressing; Timing or synchronising; Measuring tape travel by using information detectable on the record carrier
    • G11B27/28—Indexing; Addressing; Timing or synchronising; Measuring tape travel by using information detectable on the record carrier by using information signals recorded by the same method as the main recording
    • G11B27/30—Indexing; Addressing; Timing or synchronising; Measuring tape travel by using information detectable on the record carrier by using information signals recorded by the same method as the main recording on the same track as the main recording
    • G11B27/3027—Indexing; Addressing; Timing or synchronising; Measuring tape travel by using information detectable on the record carrier by using information signals recorded by the same method as the main recording on the same track as the main recording used signal is digitally coded
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11B—INFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
    • G11B20/00—Signal processing not specific to the method of recording or reproducing; Circuits therefor
    • G11B20/10—Digital recording or reproducing
    • G11B20/12—Formatting, e.g. arrangement of data block or words on the record carriers
    • G11B20/1217—Formatting, e.g. arrangement of data block or words on the record carriers on discs
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11B—INFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
    • G11B20/00—Signal processing not specific to the method of recording or reproducing; Circuits therefor
    • G11B20/10—Digital recording or reproducing
    • G11B20/14—Digital recording or reproducing using self-clocking codes
    • G11B20/1403—Digital recording or reproducing using self-clocking codes characterised by the use of two levels
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11B—INFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
    • G11B2220/00—Record carriers by type
    • G11B2220/20—Disc-shaped record carriers

Description

【発明の詳細な説明】
【０００１】
【産業上の利用分野】光ディスクの情報を記録、再生す
る光学的情報制御装置に関する。
【０００２】
【従来の技術】図１４は、従来の光学的情報制御装置の
ブロックである。
【０００３】図１４において、1は光ディスク、2は光ヘ
ッド、3はヘッドアンプ、4は波形整形回路、5はレーザ
駆動回路、6はデコーダ、7はエンコーダ、8はフォーマ
ット制御部、9はバッファ、10はエラー訂正回路、11はS
CSI制御部、12は内部バス、13はSCSIバス、14はホスト
コンピュータ、15はアクチュエータ、16はサーボ回路、
17はPLL(Phase Locked Loop)、18はエラー検出回路、19
はマーク検出回路、20はPLLの同期完了信号であるlock
信号、21は光ディスクのデータに同期したクロック(rdc
lk)、211は水晶発振器、22は水晶発振器211から出力さ
れるクロック(rfclk)、52はマーク検出回路19の出力を
イネーブルにする出力イネーブル回路、213はセレクタ
でrdclk21とrfclk22をlock信号20により切り替える。
【０００４】23はアドレスマーク検出信号、24はセクタ
マーク検出信号、57はセレクタ213の出力(chclk)、208
は16分周回路、16分周回路208の出力はバイトクロックB
CLK、203はカウンタ、201、210はカウンタ203にロード
される値を保持するレジスタ、215はカウンタ203にロー
ドする値を選択するセレクタ、202、209はカウンタ203
の出力の比較対象となる値を保持するレジスタ、205は
比較回路、216はカウンタ203の比較対象となる値を選択
するセレクタ、204、207はゼロ検出回路、206はカウン
タ、214はウィンドウ信号、218はRSフリップフロップ、
212は論理和、217はウィンドウ中心信号である。
【０００５】図１５は、従来例の動作を示すタイミング
チャートである。
【０００６】図１４及び図１５を用いて、以下に従来例
の光学的情報制御装置について説明する。
【０００７】ここで、光ディスクのセクタフォーマット
を図４に示す。同図によれば、セクタフォーマットは、
セクタの開始位置を示す5バイトのセクタマークSMと、1
2バイトのVFO1と、2個の8バイトのVFO2と、12バイトのV
FO3と、それぞれ1バイトの3個のアドレスマークAMと、
それぞれ2バイトのトラック番号と1バイトのセクタ番号
と2バイトの誤り検出用のコードであるCRCとからなる3
個の5バイトの識別コードであるID1〜ID3とポストアン
ブルPAと、サーボ用のオフセット補正用の鏡面部である
オフセットディテクションフラグODFと、2個の3バイト
のギャップGAPと、5バイトのフラグFLAGと、レーザパワ
ー試験等に用いる2バイトのALPCと、3バイトの同期コー
ドSYNCと、CRC、ECCを含むデータ領域DATAから成る。ま
た、これらのマーク、データ等の1バイトは、16個の01
のピットで構成されている。例えば、アドレスマークAM
のピットパターンは0100100000000100である。
【０００８】図１４におけるサーボ系の動作において、
光ヘッド2より出力されるレーザ光は光ディスク1で反射
され、この反射光はヘッドアンプ3を介してエラー検出
回路18に転送される。エラー検出回路18ではこの反射光
により光ヘッド2と光ディスク1上のトラックのずれを検
出し、サーボ回路16でアクチュエータ15の制御信号を生
成し、アクチュエータ15を制御することにより光ヘッド
2の位置決めを行う。
【０００９】次に光ディスクドライブのリード動作にお
いて、光ディスク1上のデータを光ヘッド2、ヘッドアン
プ3を介して読み込む。読み込まれたデータは波形整形
回路4で波形整形され、デコーダ6に転送される。デコー
ダ6の出力はフォーマット制御部8に転送される。フォー
マット制御部8ではデコーダ6でデコードされたID1〜ID3
をリードしリードデータ処理を開始する目的のセクタを
検出する。
【００１０】目的のセクタを検出すると、このセクタの
データのリードデータ処理を開始する。データはエラー
訂正回路10においてエラーチェック／エラー訂正されて
バッファ9に転送される。そしてこのデータはSCSI制御
部11によりSCSI BUS13を介してホストコンピュータ14に
転送される。
【００１１】このとき、フォーマット制御部8でのID1〜
ID3のリードは、それぞれID1〜ID3の前のアドレスマー
クAMの検出信号であるアドレスマーク検出信号23をトリ
ガとして行われる。また、デコーダ6のリセットもアド
レスマーク検出信号23をトリガとして行われる。
【００１２】また、デコーダのリードクロックとして
は、波形整形回路4から出力されるVFO1〜VFO3のパター
ンをもとにPLL17で生成した同期信号であるrdclk21を用
いる。また、特開平1−251371号に記載されているよう
に、トラッキングサーボ用のウォブルビットの検出信号
をPLL回路に入力して復調回路(デコーダ)に供給するリ
ードクロックを生成している。また、PLLの同期完了信
号等をトリガとして復調回路をリセットしている。
【００１３】アドレスマークAMの検出はマーク検出回路
19でパターンマッチング等で行われるが、アドレスマー
クAMのパターン長は1バイトと短いため、アドレスマー
クAM以外の領域のパターンと誤って検出されることがあ
る。そこで、あらかじめある期間だけマーク検出をイネ
ーブルにするような信号であるウィンドウ信号214を用
いてアドレスマーク検出信号23を生成する。
【００１４】以下に、図１４及び図１５に基づいて、ウ
ィンドウ信号214、アドレスマーク検出信号23の生成に
ついて説明する。尚、生成するウィンドウ信号214のウ
ィンドウ幅は1個目が±2バイト、2個目が±1バイトとす
る。そのため、レジスタ202、209にはそれぞれ、
“2”、“1”を設定しておく。ウィンドウ信号214 の生
成にはカウンタ203、206を用いるが、これらのカウンタ
は、バイトクロックBCLKで動作する。
【００１５】バイトクロックBCLKはchclk57を16分周回
路208で16分周したものであり、基本的にデータ1バイト
ごとに同期している。また、chclk57は、PLLでの同期が
成立しているときはデータのビット(16ビット＝1バイ
ト)に同期したクロックrdclk21であり、そうでないとき
は、水晶発振器211より出力されるクロックrfclk22とな
る。
【００１６】まず、波形整形回路4から出力されるパタ
ーンから、パターンマッチング回路等で構成されるマー
ク検出回路19においてセクタマークSMの検出が行われセ
クタマーク検出信号24が出力される。このセクタマーク
検出信号24によりレジスタ201 に格納されている値(＝1
2)がセレクタ215で選択されカウンタ203にロードされ、
バイトクロックBCLKによりダウンカウントされる（図１
５参照）。
【００１７】また、セレクタ216ではレジスタ202が選択
されセレクタ216より“2”が出力されている。比較回路
205により、カウンタ203の値がセレクタ216の出力(＝2)
より1小さくなるとセット信号(イ)が出力される。この
セット信号(イ)の立上りでウィンドウ信号214がアクテ
ィブ（活性状態）となる。
【００１８】そして、カウンタ203の出力が“0”となる
とセレクタ216の出力である“2”がカウンタ206にロー
ドされダウンカウントされる。そしてカウンタ206の出
力が“0”となったところでリセット信号(ロ)が生成さ
れる。このリセット信号(ロ)の立上りでウィンドウ信号
214がインアクティブ（非活性状態）となる。また、カ
ウンタ203の出力が“0”となったところでウィンドウ中
心信号217が生成される。このウィンドウ中心信号217は
ウィンドウ信号214がアクティブとなっている期間にア
ドレスマークAMが検出されなかったときにマーク検出信
号の代わりに使用される。ウィンドウ信号214がアクテ
ィブとなっている期間にアドレスマークAMが検出される
と、出力イネーブル回路52よりアドレスマーク検出信号
23が出力される。
【００１９】次のウインドウ信号の生成においては、こ
のアドレスマーク検出信号23によりレジスタ210に格納
されている値(＝13)がカウンタ203にロードされダウン
カウントされる。今度は、レジスタ209が選択され、セ
レクタ216からは“1”が出力されているため、カウンタ
203の値が“0”となったところでセット信号(イ)、ウィ
ンドウ中心信号217が出力される。またカウンタ206には
“1”がロードされ、カウンタ206の値が“0”となった
ところでリセット信号(ロ)が出力される。このセット信
号(イ)、リセット信号(ロ)によりウィンドウ信号214が
生成される。
【００２０】
【発明が解決しようとする課題】上述した従来の光学的
情報制御装置は、ディスクから読み出される01のビット
データと、リードクロックrdclkの同期ズレが生じた場
合、バイトクロックBCLKとバイトデータの同期がずれ
る。そのためウィンドウ信号の中心は実際のAMの位置に
対してピット単位でずれることになる。
【００２１】一度、ウィンドウ信号がずれるとこのずれ
は伝搬し、次のアドレスマーク検出におけるウィンドウ
信号のずれに影響し、ずれが大きくなるとウィンドウ信
号がアクティブとなる位置に対してアドレスマークAMが
存在しなくなり、アドレスマーク検出信号が出力されな
くなる。実際、ウィンドウ信号の幅が広いときは少しぐ
らいウィンドウ信号がずれても影響ないが、ウィンドウ
信号の幅を小さく設定した場合に影響が出てくる。
【００２２】また、ウィンドウ中心信号のずれは、この
信号をマーク検出信号の代わりにデコーダのリセット信
号やIDのリード開始のトリガ信号として用いるような場
合を考えると、ウィンドウ中心信号の位置ずれは問題と
なる。
【００２３】そして、上述の従来例の光学的情報制御装
置は、ピット単位でウィンドウの位置やウィンドウ幅を
設定することができない。仮に、バイトクロックBCLKの
代りにピットデータに同期したクロックによりカウンタ
を動作させ、レジスタにピット単位の値を設定すること
もできるが、扱うデータの値が16倍になるためレジスタ
のビット幅、カウンタのビット幅、これらの出力信号を
伝達するための信号線の幅が4倍となるためハードウェ
アが増大する。
【００２４】したがって、本発明の目的は、簡単な回路
構成を追加することによって、バイトクロックとバイト
データの同期ずれを防止し、ウインドウ信号のずれの伝
搬を確実に抑制することが可能な回路を提供することに
ある。
【００２５】
【課題を解決するための手段】前記目的を達成するため
本発明は、ワード単位で記録されるワード同期信号のマ
ークを有する光ディスクにおいて光ディスクに記録され
ているデータを処理する際に、前記マークを検出したこ
とにより生成されるマーク検出信号をトリガ信号として
デコーダのリセット及びデータ処理の開始を行い、さら
に、前記マークを検出する際に、一定間隔で発生する前
記マーク検出信号から一定時刻ごとにウインドウ信号を
生成すると共に前記マーク検出信号を有効とするウイン
ドウ信号生成手段を有する光学的情報制御装置におい
て、光ディスクに記録されているデータに同期したクロ
ック又は内部回路によって発生されるクロックのいずれ
か一方のクロックであるピットクロックを分周すること
によって基準クロックを生成すると共に、前記マーク検
出信号が印加されることによって分周が停止する分周回
路と、前記マーク検出信号から所定の時刻後に前記分周
回路を再起動させるための再起動手段と、を備えること
を特徴とする光学的情報制御装置を提供する。
【００２６】また、本発明は、ワード単位で記録される
ワード同期信号のマークを有する光ディスクにおいて光
ディスクに記録されているデータを処理する際に、前記
マークを検出したことにより生成されるマーク検出信号
をトリガ信号としてデコーダのリセット及びデータ処理
の開始を行い、さらに、前記マークを検出する際に、一
定間隔で発生する前記マーク検出信号から一定時刻ごと
にウインドウ信号を生成すると共に前記マーク検出信号
を有効とするウインドウ信号生成手段を有する光学的情
報制御装置において、光ディスクに記録されているデー
タに同期したクロック又は内部回路によって発生される
クロックのいずれか一方のクロックであるピットクロッ
クに同期した位相の異なる複数のクロック（多相クロッ
ク）、及び該ピットクロックを分周した基準クロック、
を生成するクロック生成手段と、前記マーク検出信号が
印加されることによって、前記クロック生成手段を所定
の時刻のあいだ停止させるためのリセット信号を生成す
るリセット生成手段と、前記多相クロックを選択するセ
レクタ手段と、を備えることを特徴とする光学的情報制
御装置を提供する。
【００２７】そして、本発明は、前記再起動手段が、前
記ピットクロックを計数するカウンタ回路と、該カウン
タ回路が所定の値に達したことを検出し、停止していた
前記分周回路を再起動させる信号を出力する検出回路
と、を備えることを特徴とする光学的情報制御装置を提
供する。
【００２８】さらに、本発明は、前記クロック生成手段
が、前記ピットクロックを計数するカウンタ回路と、該
カウンタ回路の出力値に応じて前記ピットクロックに同
期した前記多相クロック、及び該ピットクロックを分周
した前記基準クロック、を出力するクロック生成回路
と、を備えることを特徴とする光学的情報制御装置を提
供する。
【００２９】
【作用】本発明の光学的情報制御装置においては、分周
回路はデータ読み出し時の基準クロックとなるバイトク
ロックを生成しており、アドレスマークの検出時にこの
分周回路を停止させ、その停止している間はピットクロ
ックをカウントし、所定のカウント値に達した時に再び
分周回路を作動させ、基準クロック（バイトクロック）
を生成することによって、基準クロックをデータのバイ
ト境界に同期させることができる。これによって、アド
レスマークの検出ごとに基準クロックとデータのバイト
境界は同期が取れ、同期のずれが伝搬することを抑制で
きる。
【００３０】また、ピットクロックに同期した多相クロ
ックを生成するクロック生成手段を備えることによっ
て、ウィンドウ幅をピット単位で設定でき、所望のウィ
ンドウを容易に生成することが可能となる。
【００３１】
【実施例】本発明の実施例について以下に詳細に説明す
る。
【００３２】図１は、本発明の第１の実施例の光学的情
報制御装置のブロック図である。図１４の従来例と同一
の構成要素には同一の参照番号が付してある。
【００３３】図１において、23はアドレスマーク検出信
号であり図１４の出力イネーブル回路52から出力され、
24はセクタマーク検出信号であり同じく図１４の出力イ
ネーブル回路52から出力され、57は図１４のセレクタ21
3の出力(chclk)、208は16分周回路、16分周回路208の出
力はバイトクロックBCLK、203はカウンタ、201、210は
カウンタ203にロードされる値を保持するレジスタ、215
はカウンタ203にロードする値を選択するセレクタ、20
2、209はカウンタ203の出力の比較対象となる値を保持
するレジスタ、205は比較回路、216はカウンタ203の比
較対象となる値を選択するセレクタ、204、207はゼロ検
出回路、206はカウンタ、103は図１４の出力イネーブル
回路52に供給されるウィンドウ信号、104はRSフリップ
フロップ、212は論理和、105はウィンドウ中心信号、10
1は15検出器、102は4bitカウンタ、219は16分周回路、2
20はバイトクロックBCLKとクロックBCLK1の位相合わせ
のクロック位相合わせ回路である。
【００３４】図２及び図３は、第１の実施例の動作を示
すタイミングチャートである。
【００３５】図１、図２、図３を用いて、以下に本発明
の第１の実施例の光学的情報制御装置について説明す
る。
【００３６】ここで、光ディスクのセクタフォーマット
については、図４のフォーマットを用いる。
【００３７】まず、サーボ系の動作であるがこれは従来
例と同一であり、ヘッドアンプ3、エラー検出回路18、
サーボ回路16、及びアクチュエータ15によって光ヘッド
2の位置決めを行う。
【００３８】次に光ディスクドライブのリード動作も従
来例と同じように行なわれフォーマット制御部8でのID1
〜ID3のリードは、それぞれID1〜ID3の前のアドレスマ
ークAMの検出信号でるアドレスマーク検出信号23をトリ
ガとして行われる。また、デコーダ6のリセットもアド
レスマーク検出信号23をトリガとして行われる。また、
デコーダのリードクロックとしては、波形整形回路4か
ら出力されるVFO1〜VFO3のパターンをもとにPLL17で生
成した同期信号であるrdclk21を用いる。
【００３９】アドレスマークAMの検出も従来例と同じよ
うにマーク検出回路19でパターンマッチング等で行わ
れ、アドレスマークAMのパターン長は1バイトと短いた
め、アドレスマークAM以外の領域のパターンと誤って検
出されることがある。そこで、あらかじめある期間だけ
マーク検出をイネーブルにするような信号であるウィン
ドウ信号103を用いてアドレスマーク検出信号23を生成
する。これまでは従来例と同じである。
【００４０】以下に本発明による、ウィンドウ信号10
3、アドレスマーク検出信号23の生成について説明す
る。尚、生成するウィンドウ信号103のウィンドウ幅は1
個目が±2バイト、2個目が±1バイトとする。そのた
め、レジスタ202、209にはそれぞれ、“2”、“1”を設
定しておく。ウィンドウ信号103の生成にはカウンタ20
3、206を用いるが、これらのカウンタは、バイトクロッ
クBCLKで動作する。
【００４１】バイトクロックBCLKはchclk57を16分周回
路208で16分周したものであり、基本的にデータ1バイト
ごとに同期している。また、chclk57は、PLLでの同期が
成立しているときはデータのビット(16ピット＝1バイ
ト)に同期したクロックrdclk21であり、そうでないとき
は、水晶発振器211より出力されるクロックrfclk22とな
る。
【００４２】まず、図１４の波形整形回路4から出力さ
れるパターンから、パターンマッチング回路等で構成さ
れるマーク検出回路19においてセクタマークSMの検出が
行われセクタマーク検出信号24が出力される。図２にお
いて、このセクタマーク検出信号24によりレジスタ201
に格納されている値(＝12)がセレクタ215で選択されカ
ウンタ203にロードされ、バイトクロックBCLKによりダ
ウンカウントされる。
【００４３】また、セレクタ216ではレジスタ202が選択
されセレクタ216より“2”が出力されている。比較回路
205により、カウンタ203の値がセレクタ216の出力(＝2)
より1小さくなるとセット信号(i)が出力される。このセ
ット信号(i)の立上りでウィンドウ信号103がアクティブ
（活性状態）となる。
【００４４】カウンタ203の出力が“0”となるとセレク
タ216の出力である“2”がカウンタ206にロードされ、
停止前(後述するが、アドレスマークの検出によりバイ
トクロックBCLKは停止する)のバイトクロックBCLKに同
期したクロックBCLK1によってカウンタ206はダウンカウ
ントされる。そしてカウンタ206の出力が“0”となった
ところでリセット信号(j)が生成される。このリセット
信号(j)の立上りでウィンドウ信号103がインアクティブ
（非活性状態）となる。
【００４５】また、カウンタ203の出力が“0”となった
ところでウィンドウ中心信号105が生成される。ウィン
ドウ信号103がアクティブとなっている期間にアドレス
マークAMが検出されると、出力イネーブル回路52よりア
ドレスマーク検出信号23が出力される。このアドレスマ
ーク検出信号23により論理和212を介して16分周回路208
をリセットし、バイトクロックBCLKを停止させる。
【００４６】また一方、このアドレスマーク検出信号23
により4bitカウンタ102のカウントアップを開始する。
図３に示すように4bitカウンタ102はchclk57をカウント
し、この4bitカウンタの出力が“15”となるのを15検出
器101で検出して信号(h)を出力し、16分周回路208の動
作を再スタートさせる。そして再スタート後のバイトク
ロックBCLKの立上りでカウンタ203にレジスタ210に格納
されている値(＝12)をダウンロードする。それと同時に
4bitカウンタをリセットする。
【００４７】このように、アドレスマークの検出によっ
てバイトクロックBCLKを停止させ、その後の再起動によ
りデータのバイト境界とバイトクロックの立上りを同期
させる。すなわち、データとバイトクロックBCLKを同期
させる。この動作のタイミングチャートを図２及び図３
に示す。
【００４８】次のウィンドウ信号103の生成であるが、
今度は、レジスタ209が選択されセレクタ216の出力は
“1”であり、比較回路205においてカウンタ203の出力
が“0”となるのが検出される。この検出によりセット
信号(i)が出力される。
【００４９】また、前回のウィンドウ信号103の生成と
同様に、カウンタ203の出力が“0”となるとセレクタ21
6の出力である“1”がカウンタ206にロードされ、停止
前のバイトクロックBCLKに同期したクロックBCLK1でカ
ウンタ206はダウンカウンタされる。そしてカウンタ206
の出力が“0”となったところでリセット信号(j)が生成
される。
【００５０】このセット信号(i)、リセット信号(j)によ
りウィンドウ信号103(図２の信号(l)に相当)は生成され
る。また、カウンタ203の出力が“0”となったところで
ウィンドウ中心信号105(図２の信号(m)に相当)が生成さ
れる。
【００５１】このように、1個前のアドレスマーク検出
信号23でバイトクロックBCLKをリセットし、データのバ
イト境界とバイトクロックBCLKを同期させることによ
り、アドレスマークAM(図２の(k)に相当)の検出以前に
生じていたバイトクロックBCLKとデータのバイト境界の
ずれが、今回のウィンドウ信号103(図２の信号(l)に相
当)、ウィンドウ中心信号105(図２の信号(m)に相当)の
生成に影響を与えることを防止できる。
【００５２】図５は、本発明の第２の実施例の光学的情
報制御装置のブロック図である。同図において、アドレ
ス及びセクタマーク検出信号23、24は第１実施例と同じ
であり、25はマーク検出用ウィンドウ生成回路であり図
１４のマーク検出回路19及び出力イネーブル回路52の出
力を有効にする信号を生成する。38はアドレスマーク検
出信号23とセクタマーク検出信号24の論理和をとる回路
である。55はOUTPUT ENABLE信号、56はリセット生成回
路、26は4bitカウンタであり図１４のセレクタ213の出
力信号であるchclk57をカウントしOUTPUT ENABLE信号55
でリセットされる。27はクロック生成回路で図７に示す
とおり4bitカウンタ26の出力を入力とし、ピットクロッ
クc0〜c15、バイトクロックBCLKを生成する。53はウィ
ンドウ中心信号、49は図１４の出力イネーブル回路52に
供給されるウィンドウ信号である。なお、第１の実施例
と共通の構成要素の説明は省略する。
【００５３】図６は、第２の実施例のマーク検出用ウィ
ンドウ生成回路25のブロック図である。図６において、
28、29、33、34はレジスタ、30はレジスタ28、レジスタ
29の出力を選択するセレクタ、31はセレクタ30の出力の
上位2bit、32はセレクタ30の出力の下位4bit、35はレジ
スタ33、レジスタ34の出力を選択するセレクタ、36はカ
ウンタ、37は論理和、39は比較回路でありカウンタ36の
出力とセレクタ30の出力の上位2bit31が等しくなったと
きに出力はアクティブとなる。
【００５４】40は比較回路でありカウンタ36の出力がセ
レクタ30の出力の上位2bit31より1大きい値になったこ
とを検出し出力をアクティブとする。54は論理回路であ
りセレクタ30の出力の上位2bit31の2倍を出力する。41
はカウンタであり論理回路54の出力と比較回路40の出力
信号によりロードしカウントを開始する。42はゼロ検出
でありカウンタ41の出力が“0”となるのを検出する。4
3は遅延回路、44、45はANDゲート、45AはANDゲート45の
出力信号とアドレスマーク検出信号の論理和、46、47は
チャネルクロックc0〜c15の中から1つを選択し出力する
セレクタ、48はRSフリップフロップ、49はウィンドウ信
号であり図５のものと同じものである。50、51はイネー
ブル信号である。
【００５５】図５〜図１３を用いて第２の実施例の光学
的情報制御装置について説明する。
【００５６】図５において、図１４のセレクタ213から
出力されたchclk57は、PLLでの同期が成立しているとき
はデータのピット(16ピット＝1バイト)に同期したクロ
ックrdclk21であり、そうでないときは、水晶発振器211
より出力されるクロックrfclk22となる。
【００５７】そして、4bitカウンタ26は、chclk57によ
りカウントアップされている。このカウンタの4bitの出
力信号とOUTPUT ENABLE信号55によりクロック生成回路2
7ではピットクロックc0〜c15およびバイトクロックBCLK
が生成される。この様子を図７に示す。
【００５８】次に、リセット生成回路56の動作を図１１
を用いて説明する。リセット生成回路56はアドレスマー
ク検出信号23あるいはセクタマーク検出信号24の入力に
より、OUTPUT ENABLE信号55をchclk57の16クロックを計
数するあいだローレベルにする。
【００５９】次に、ウィンドウ信号49、ウィンドウ中心
信号53の生成について説明する。ここで1個目のアドレ
スマークAM(図８の(n)に相当)を検出するためのウィン
ドウ信号49のウィンドウ信号幅は±(1バイト＋8チャネ
ルビット)、2個目のアドレスマークAM(図８の(o)に相
当)を検出するためのウィンドウ信号49のウィンドウ信
号幅は±4チャネルビットとする。
【００６０】このため、ウィンドウ幅を設定するレジス
タ28、29にはそれぞれ図１２に示す値を設定する。ここ
で、上位2bitにはバイト単位のウィンドウ幅を設定し、
下位4bitにはチャネルビット単位のウィンドウ幅を設定
する。すなわち、レジスタ28の上位2bitには01(＝1)、
下位4bitには1000(＝8)、レジスタ29の上位2bitには00
(＝0)、下位4itには0100(＝4)を設定する。
【００６１】まず、図１４の波形整形回路4から出力さ
れるパターンから、パターンマッチング回路等で構成さ
れるマーク検出回路19においてセクタマークSMの検出が
行われセクタマーク検出信号24が出力される。図５にお
いて、このセクタマーク検出信号24により、上述した通
りにリセット生成回路56においてOUTPUT ENABLE信号55
がローレベルに固定されクロック生成回路27は停止し、
4bitカウンタ26はリセットされる。これにより、OUTPUT
ENABLE信号55がローレベルの期間は、チャネルクロッ
クc0〜c15およびバイトクロックBCLKは出力されなくな
る(図７、図１１参照)。
【００６２】セクタマークSMの検出から1バイト後にOUT
PUT ENABLE信号55がハイレベルとなるため、バイトクロ
ックBCLKは再起動し、チャネルクロックc0〜c15は生成
が再開される。このとき、バイトクロックBCLKとデータ
1バイトは同期することになる。
【００６３】次に、図６および図８において、バイトク
ロックBCLKが再開したところでレジスタ33に格納されて
いる値(＝11)がセレクタ35で選択されカウンタ36にロー
ドされ、バイトクロックBCLKによりダウンカウントされ
る。また、セレクタ30ではレジスタ28の出力が選択され
ており、上位2bit31である“01”が比較回路39、40に入
力される。
【００６４】カウンタ36の値が“1”(上位2bit31の値)
になると比較回路39からイネーブル信号51が出力され
る。また、カウンタ36の値が“2”(上位2bit31より1だ
け大きい値)になると、比較回路40からロード信号が出
力されカウンタ41には論理回路54の出力である“2”(上
位2bit31の2倍の値)がロードされ、停止前(後述するよ
うに、アドレスマークの検出によりバイトクロックBCLK
は停止する)のバイトクロックBCLKに同期したクロックB
CLK1でカウントダウンされる。
【００６５】そして、カウンタ41の値が“0”になると
ゼロ検出42の出力がアクティブとなる。この出力をBCLK
1の1クロック分遅らせた信号がイネーブル信号50とな
る。
【００６６】また、セレクタ46、47では図１３の表に従
いc0〜c15の内の1つがそれぞれ信号a、信号bとして選択
される。この場合、信号aとしてはC7が、信号bとしては
C8が選ばれる。
【００６７】この結果、イネーブル信号50、51、信号
a、bによりウィンドウ信号49が生成される。この様子を
図８及び図９に示す。なお、アドレスマーク検出信号23
はORゲート45Aを介してRSフリップフロップ48に入力さ
れ、タイミングチャートの実線で示すとおり、アドレス
マーク検出信号23によりウィンドウ信号49はインアクテ
ィブとなる。これはアドレスマークAMを誤って2個検出
するのを防ぐためである。
【００６８】もしアドレスマークAMの検出がなかったな
らば、破線の終りの位置でウィンドウ信号49はインアク
ティブとなる。また、カウンタ36の出力が“0”になる
とゼロ検出器58より、ウィンドウ中心信号53が出力され
る。
【００６９】次に、アドレスマークAM(図８の(n)に相
当)の検出によるアドレスマーク検出信号23により、上
述した通りにリセット生成回路56においてOUTPUT ENABL
E信号55がローレベルに固定され、4bitカウンタ26はリ
セットされる。これにより、OUTPUT ENABLE信号55がロ
ーレベルの期間は、チャネルクロックc0〜c15およびバ
イトクロックBCLKの出力は停止する。
【００７０】アドレスマークAMの検出から1バイト後にO
UTPUT ENABLE信号55がハイレベルとなるため、バイトク
ロックBCLK、チャネルクロックc0〜c15の生成が再開さ
れる。これにより、バイトクロックBCLKの立上りとデー
タのバイト境界が同期する。すなわち、バイトクロック
BCLKとデータ1バイトは同期することになる。
【００７１】バイトクロックBCLKが再開したところで図
６のレジスタ34に格納されている値(＝12)がセレクタ35
で選択されカウンタ36にロードされ、バイトクロックBC
LKによりダウンカウントされる。
【００７２】また、セレクタ30ではレジスタ29の出力が
選択されており、上位2bit31である“00” が比較回路3
9、40に入力される。
【００７３】カウンタ36の値が“0”(上位2bit31の値)
になると比較回路39からイネーブル信号51が出力され
る。また、カウンタ36の値が“1”(上位2bit31より1だ
け大きい値)の時には、カウンタ41には論理回路54の出
力である“0”(上位2bit31の2倍の値)がロードされ、停
止前のバイトクロックBCLKに同期したクロックBCLK1で
ダウンカウントされる。
【００７４】そして、カウンタ41の値が“0”になると
ゼロ検出42の出力がアクティブとなる。この出力をBCLK
1の1クロック分遅らせた信号がイネーブル信号50とな
る。
【００７５】また、セレクタ46、47では図１３の表に従
いc0〜c15の内の1つがそれぞれ信号a、信号bとして選択
され、レジスタ29が選択されているので、信号aとして
はC11が、信号bとしてはC4が選ばれる。
【００７６】この結果、イネーブル信号50、51、信号
a、bによりウィンドウ信号49が生成される(図８、図１
０参照)
【００７７】また、カウンタ36の出力が“0”になると
ゼロ検出器58より、ウィンドウ中心信号53が出力され
る。
【００７８】このように、アドレスマーク検出によりバ
イトクロックBCLKとデータのバイト境界を同期させるこ
とにより、このアドレスマーク検出以前のバイトクロッ
クBCLKとデータのバイト境界のずれが、次のアドレスマ
ーク検出用のウィンドウ信号、ウィンドウ中心信号の生
成位置に影響を与えるのを回避できる。
【００７９】また、この例ではアドレスマークについて
述べたが、シンク、リシンク等の光ディスク上の特殊な
マークを検出するためのウィンドウ信号や、それらマー
ク群の位置の予測に用いることは容易である。
【００８０】そしてまた、c0〜c15のようなチャネルク
ロックを用いることによりウィンドウ幅をピット単位で
設定することができる。
【００８１】
【発明の効果】以上説明したように本発明は、光ディス
ク上のアドレスマークを検出した時に、データの読み出
し時のリードクロックとなる基準クロックを一瞬の間停
止させ、基準クロックの再起動時にデータのバイト境界
にこの基準クロックを同期させることにより、データの
バイト境界とクロックの間に生ずるピット単位のずれを
毎回ゼロにすることが可能となる。この結果、同期ずれ
の伝搬を防ぎ、マーク検出を行うためのウィンドウ信号
やマークの位置予測を正確に行うことができる。
【００８２】また、ピットクロックに同期した多相のク
ロックを用いることにより、簡単な回路構成でマーク検
出用のウィンドウ信号のウィンドウ幅をピット単位で設
定することができ、装置に最適な所望のウィンドウを容
易に生成することが可能となる。
【図面の簡単な説明】
【図１】本発明の第１の実施例の光学的情報制御装置の
ブロック図である。
【図２】第１の実施例の動作を示すタイミングチャート
である。
【図３】第１の実施例の動作を示すタイミングチャート
である。
【図４】光ディスクのセクタフォーマットである。
【図５】本発明の第２の実施例の光学的情報制御装置の
ブロック図である。
【図６】第２の実施例のマーク検出用ウィンドウ生成回
路のブロック図である。
【図７】クロック生成回路の入力信号と出力信号の関係
を示すタイミングチャートである。
【図８】第２の実施例の動作を示すタイミングチャート
である。
【図９】第２の実施例の動作を示すタイミングチャート
である。
【図１０】第２の実施例の動作を示すタイミングチャー
トである。
【図１１】リセット生成回路の動作を示すタイミングチ
ャートである。
【図１２】レジスタ28、29のビットの内容を示す図であ
る。
【図１３】セレクタ46、47の入出力の関係を表に示す図
である。
【図１４】従来の光学的情報制御装置のブロック図であ
る。
【図１５】従来例の動作を示すタイミングチャートであ
る。
【符号の説明】
6 デコーダ 7 エンコーダ 8 フォーマット制御部 17 PLL(Phase Locked Loop) 19 マーク検出回路 23 アドレスマーク検出信号 24 セクタマーク検出信号 25 マーク検出用ウィンドウ生成回路 26 4bitカウンタ 27 クロック生成回路 31 上位2bit 32 下位4bit 36 カウンタ 37,38 論理和 41 カウンタ 48 RSフリップフロップ 49 ウィンドウ信号 50,51 イネーブル信号 52 出力イネーブル回路 53 ウィンドウ中心信号 55 OUTPUT ENABLE信号 56 リセット生成回路 57 chclk 101 15検出器 102 4BITカウンタ 103 ウィンドウ信号 104 RSフリップフロップ 105 ウィンドウ中心信号 203,206 カウンタ 204,207 ゼロ検出 205 比較回路 208 16分周回路 212 論理和 214 ウィンドウ信号 217 ウィンドウ中心信号 218 RSフリップフロップ c0〜c1 ピットクロック BCLK バイトクロック（基準クロック） BCLK1 クロック

Claims (4)

    (57)【特許請求の範囲】
  1. 【請求項１】ワード単位で記録されるワード同期信号の
    マークを有する光ディスクにおいて光ディスクに記録さ
    れているデータを処理する際に、前記マークを検出した
    ことにより生成されるマーク検出信号をトリガ信号とし
    てデコーダのリセット及びデータ処理の開始を行い、さ
    らに、前記マークを検出する際に、一定間隔で発生する
    前記マーク検出信号から一定時刻ごとにウインドウ信号
    を生成すると共に前記マーク検出信号を有効とするウイ
    ンドウ信号生成手段を有する光学的情報制御装置におい
    て、 光ディスクに記録されているデータに同期したクロック
    又は内部回路によって発生されるクロックのいずれか一
    方のクロックであるピットクロックを分周することによ
    って基準クロックを生成すると共に、前記マーク検出信
    号が印加されることによって分周が停止する分周回路
    と、 前記マーク検出信号から所定の時刻後に前記分周回路を
    再起動させるための再起動手段と、 を備えることを特徴とする光学的情報制御装置。
  2. 【請求項２】ワード単位で記録されるワード同期信号の
    マークを有する光ディスクにおいて光ディスクに記録さ
    れているデータを処理する際に、前記マークを検出した
    ことにより生成されるマーク検出信号をトリガ信号とし
    てデコーダのリセット及びデータ処理の開始を行い、さ
    らに、前記マークを検出する際に、一定間隔で発生する
    前記マーク検出信号から一定時刻ごとにウインドウ信号
    を生成すると共に前記マーク検出信号を有効とするウイ
    ンドウ信号生成手段を有する光学的情報制御装置におい
    て、 光ディスクに記録されているデータに同期したクロック
    又は内部回路によって発生されるクロックのいずれか一
    方のクロックであるピットクロックに同期した位相の異
    なる複数のクロック（多相クロック）、及び該ピットク
    ロックを分周した基準クロック、を生成するクロック生
    成手段と、 前記マーク検出信号が印加されることによって、前記ク
    ロック生成手段を所定の時刻のあいだ停止させるための
    リセット信号を生成するリセット生成手段と、 前記多相クロックを選択するセレクタ手段と、 を備えることを特徴とする光学的情報制御装置。
  3. 【請求項３】前記再起動手段が、前記ピットクロックを
    計数するカウンタ回路と、該カウンタ回路が所定の値に
    達したことを検出し、停止していた前記分周回路を再起
    動させる信号を出力する検出回路と、を備えることを特
    徴とする請求項１に記載の光学的情報制御装置。
  4. 【請求項４】前記クロック生成手段が、前記ピットクロ
    ックを計数するカウンタ回路と、該カウンタ回路の出力
    値に応じて前記ピットクロックに同期した前記多相クロ
    ック、及び該ピットクロックを分周した前記基準クロッ
    ク、を出力するクロック生成回路と、を備えることを特
    徴とする請求項２に記載の光学的情報制御装置。
JP5195620A 1993-07-14 1993-07-14 光学的情報制御装置 Expired - Lifetime JP2606090B2 (ja)

Priority Applications (7)

Application Number Priority Date Filing Date Title
JP5195620A JP2606090B2 (ja) 1993-07-14 1993-07-14 光学的情報制御装置
US08/275,105 US5537375A (en) 1993-07-14 1994-07-14 Optical information control device and synchronizing method thereof
DE69428643T DE69428643T2 (de) 1993-07-14 1994-07-14 Vorrichtung zur Wiedergabe optischer Information sowie Synchronisierungsmethode dafür
EP94110975A EP0634747B1 (en) 1993-07-14 1994-07-14 Optical information control device and synchronizing method thereof
KR1019940016920A KR100269498B1 (ko) 1993-07-14 1994-07-14 광학적 정보 제어 장치 및 그 장치의 동기 방법(optical information control device and synchronizing method thereof)
US08/597,576 US5592458A (en) 1993-07-14 1996-02-02 Optical information control device and synchronizing method thereof
US08/597,580 US5577013A (en) 1993-07-14 1996-02-02 Optical information control device and synchronizing method thereof

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP5195620A JP2606090B2 (ja) 1993-07-14 1993-07-14 光学的情報制御装置

Publications (2)

Publication Number Publication Date
JPH0729310A JPH0729310A (ja) 1995-01-31
JP2606090B2 true JP2606090B2 (ja) 1997-04-30

Family

ID=16344205

Family Applications (1)

Application Number Title Priority Date Filing Date
JP5195620A Expired - Lifetime JP2606090B2 (ja) 1993-07-14 1993-07-14 光学的情報制御装置

Country Status (5)

Country Link
US (3) US5537375A (ja)
EP (1) EP0634747B1 (ja)
JP (1) JP2606090B2 (ja)
KR (1) KR100269498B1 (ja)
DE (1) DE69428643T2 (ja)

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0638900B1 (en) * 1993-08-14 2001-01-31 Kabushiki Kaisha Toshiba Disc data reproducing apparatus and signal processing circuit
US6487151B1 (en) 1994-12-20 2002-11-26 Matsushita Electric Industrial Co. Ltd. Optical information recording and reproducing system with overwrite capability and recording medium for use therewith
JP3787015B2 (ja) * 1997-04-14 2006-06-21 三菱電機株式会社 ディスク回転制御装置
JPH10293653A (ja) * 1997-04-18 1998-11-04 Fujitsu Ltd 記録データ再生方法及び記録データ再生装置
JP3619673B2 (ja) * 1997-07-02 2005-02-09 三星電子株式会社 光ディスク状態による光ディスクプレーヤーの倍速決定方法
CN1198279C (zh) 1999-07-29 2005-04-20 松下电器产业株式会社 采用光盘的信息存储/播放装置
WO2002052558A2 (en) * 2000-12-26 2002-07-04 Pioneer Corporation Information recording/reproducing apparatus, and information recording medium with linking blocks

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4453260A (en) * 1982-06-15 1984-06-05 Tokyo Shibaura Denki Kabushiki Kaisha Synchronizing circuit for detecting and interpolating sync signals contained in digital signal
US4845575A (en) * 1987-10-06 1989-07-04 Standard Microsystems Corporation Analog floppy disk data separator
JP2712212B2 (ja) * 1987-12-23 1998-02-10 ソニー株式会社 同期信号の検出及び保護回路
JPH01251371A (ja) * 1988-03-31 1989-10-06 Nippon Telegr & Teleph Corp <Ntt> 光ディスク記録再生方式
JPH0237572A (ja) * 1988-07-28 1990-02-07 Casio Comput Co Ltd 識別信号処理装置
JP2819294B2 (ja) * 1988-09-29 1998-10-30 キヤノン株式会社 デジタル情報再生装置
JP2589370B2 (ja) * 1989-04-13 1997-03-12 シャープ株式会社 光ディスク装置
EP0420667B1 (en) * 1989-09-29 1997-08-06 Kabushiki Kaisha Toshiba Phase-synchronous controller for production of reference clock signal in a disk drive system
JPH03157874A (ja) * 1989-11-15 1991-07-05 Fuji Electric Co Ltd 光磁気ディスク記憶装置のＲｅｓｙｎｃ検出装置
EP0473293B1 (en) * 1990-08-03 1996-09-25 Canon Kabushiki Kaisha Synchronous signal detection circuit and synchronous signal detection apparatus having the same
US5388090A (en) * 1991-07-09 1995-02-07 Hitachi, Ltd. Method, apparatus, and medium for recording information in data sections having number of bytes which increases with increase in circumference of tracks on medium
US5416760A (en) * 1991-12-16 1995-05-16 Advanced Micro Devices, Inc. Recovery of data from optical data disk sectors having missing or defective synchronization information
US5432762A (en) * 1992-11-12 1995-07-11 Teac Corporation Detection apparatus for detecting sector marks of optical disk and optical disk access apparatus

Also Published As

Publication number Publication date
DE69428643D1 (de) 2001-11-22
US5577013A (en) 1996-11-19
EP0634747B1 (en) 2001-10-17
EP0634747A2 (en) 1995-01-18
DE69428643T2 (de) 2002-08-01
KR960015493A (ko) 1996-05-22
US5592458A (en) 1997-01-07
US5537375A (en) 1996-07-16
JPH0729310A (ja) 1995-01-31
KR100269498B1 (ko) 2000-10-16
EP0634747A3 (en) 1998-01-28

Similar Documents

Publication Publication Date Title
JP3638758B2 (ja) サーボアドレスマーク自動検出及びタイミング補償回路
JP2819294B2 (ja) デジタル情報再生装置
JP2606090B2 (ja) 光学的情報制御装置
US4520408A (en) Clock signal synchronization apparatus and method for decoding self-clocking encoded data
US5737371A (en) Realignment of data stream from an optical disk
JPH01159872A (ja) 記録再生用クロック生成回路
JP3621149B2 (ja) 同期パターン読み取り方法、同期パターン検出回路、アドレスマーク検出回路
US5351231A (en) Programmable mark detection and windowing for optical disk controllers
US5559765A (en) Disk drive access controller
JP2793475B2 (ja) 光ディスク装置
JP2943578B2 (ja) 光ディスク再生装置
JPH03171478A (ja) 未書き込みセクタの検出装置
US5617382A (en) Optical information accessing system capable of reliable jump-back control
US7106672B1 (en) Method and apparatus for using a frequency difference to adjust a target bit for bit counting
JP2594914B2 (ja) 光デイスク装置
JP3719367B2 (ja) デコード装置及び記憶装置
JPH0831102A (ja) データ記録再生装置及び同装置に適用されるサーボセクタパルス生成方法
JPH06176501A (ja) ディスク読取装置
JPH01251371A (ja) 光ディスク記録再生方式
JPH04339362A (ja) 同期検出方法および装置
JPH06349205A (ja) データリード装置
JPS5994246A (ja) 光デイスク装置
JPH0778413A (ja) データ再生装置
JPH05234270A (ja) 情報再生装置
JPH02203475A (ja) 読み出しクロック再生回路

Legal Events

Date Code Title Description
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 19961210