JPS62165769A - デイジタルデ−タ記録再生装置 - Google Patents
デイジタルデ−タ記録再生装置Info
- Publication number
- JPS62165769A JPS62165769A JP772986A JP772986A JPS62165769A JP S62165769 A JPS62165769 A JP S62165769A JP 772986 A JP772986 A JP 772986A JP 772986 A JP772986 A JP 772986A JP S62165769 A JPS62165769 A JP S62165769A
- Authority
- JP
- Japan
- Prior art keywords
- data
- clock
- counter
- resynchronization information
- information
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000001514 detection method Methods 0.000 claims description 8
- 238000000034 method Methods 0.000 claims description 8
- 230000003287 optical effect Effects 0.000 abstract description 3
- 230000003111 delayed effect Effects 0.000 abstract description 2
- 238000011084 recovery Methods 0.000 abstract description 2
- 239000011324 bead Substances 0.000 abstract 1
- 238000012937 correction Methods 0.000 description 4
- 239000004065 semiconductor Substances 0.000 description 3
- 230000000694 effects Effects 0.000 description 2
- 238000010586 diagram Methods 0.000 description 1
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔発明の利用分野〕
本発明は、光ディスク等のように直列的にデータを記録
する装置において、データ中κ同期情報を記録し、再生
時にこの同期情報により同期回復を図るディジタルデー
タ記録再生装置に関するものである。
する装置において、データ中κ同期情報を記録し、再生
時にこの同期情報により同期回復を図るディジタルデー
タ記録再生装置に関するものである。
可変語長符号化方法により記録データを符号化して記録
媒体に直列に記録するディジタルデータ記録再生装置に
おいて、記録データの始ｐを示す同期情報の他にデータ
の途中に区切りを示す再同期情報を挿入して記録し、再
生時に、先頭の同期情報を基準にしてデコードを開始し
、再生の途中でノイズその他何らかの原因でデコーダが
タイミングずれを生じた場合に、データの途中の再同期
情報を検出してタイミングずれを修正し、正しいデータ
を回復する方式に関しては、特開昭５８−１６１１１１
号公報に開示されている。この方式によれば、タイミ
ングずれによるデータの誤りは再同期情報より先には伝
搬せず、データ全体が誤ってしまうことが防止でき、有
効である。
媒体に直列に記録するディジタルデータ記録再生装置に
おいて、記録データの始ｐを示す同期情報の他にデータ
の途中に区切りを示す再同期情報を挿入して記録し、再
生時に、先頭の同期情報を基準にしてデコードを開始し
、再生の途中でノイズその他何らかの原因でデコーダが
タイミングずれを生じた場合に、データの途中の再同期
情報を検出してタイミングずれを修正し、正しいデータ
を回復する方式に関しては、特開昭５８−１６１１１１
号公報に開示されている。この方式によれば、タイミ
ングずれによるデータの誤りは再同期情報より先には伝
搬せず、データ全体が誤ってしまうことが防止でき、有
効である。
しかしながら、該公開公報に示された方式ではビットの
同期やバイトの同期については＠復されるが、回復され
たデータが先頭の同期情報から何査目のデータにあたる
かは必ずしも保障されない。
同期やバイトの同期については＠復されるが、回復され
たデータが先頭の同期情報から何査目のデータにあたる
かは必ずしも保障されない。
このよりな状態が生じると、例えば、再同期情報の挿入
された範囲をこえて誤シ訂正符号が付された場合には、
データの並びに狂いが生じ訂正不能や誤訂正が生じると
いう問題が６つ九。
された範囲をこえて誤シ訂正符号が付された場合には、
データの並びに狂いが生じ訂正不能や誤訂正が生じると
いう問題が６つ九。
本発明の目的は、先頭の同期情報検出後のノイズ等によ
りデコードタイミングにずれが生じても、データ並びに
ずれが生じないデータ記録再生装置な提供することＫあ
る。
りデコードタイミングにずれが生じても、データ並びに
ずれが生じないデータ記録再生装置な提供することＫあ
る。
本発明は、先頭の同期情報を基準にしてデータの数を計
数する第二のカランタを、再同期情報ごとに正しい値に
直すことに工り、データ並びのずれを防止するようにし
た点に特徴がある。
数する第二のカランタを、再同期情報ごとに正しい値に
直すことに工り、データ並びのずれを防止するようにし
た点に特徴がある。
以下に、本発明を実施例を用いて説明する。この実施例
は、本発明を元ディスクメモリ装置に適用した場合であ
り、そのセクタフォーマットは第４図に示すように、各
セクタのアドレス情報が記録されているＩ Ｄ （ Ｉ
ｄｅｎｔｉｆｉｃａｔｉｏｎ Ｄａｔａ）部５０と、ユ
ーザデータ部５１と、ギャップ（ＧＡＰ）５２。
は、本発明を元ディスクメモリ装置に適用した場合であ
り、そのセクタフォーマットは第４図に示すように、各
セクタのアドレス情報が記録されているＩ Ｄ （ Ｉ
ｄｅｎｔｉｆｉｃａｔｉｏｎ Ｄａｔａ）部５０と、ユ
ーザデータ部５１と、ギャップ（ＧＡＰ）５２。
５３より構成されている。
ユーザデータ部５１は第２図に示すように、クロック再
生回路（図示せず）の再生クロックを再生信号と同期さ
せるためのＵＦＯＳＹＮＣ，先頭の同期情報（ＳＹＮＣ
）、再同期情報（ ＲＥＳＹＮＣ） 、 Ｄ ｊび１３
７６バイトのデータより構成される。
生回路（図示せず）の再生クロックを再生信号と同期さ
せるためのＵＦＯＳＹＮＣ，先頭の同期情報（ＳＹＮＣ
）、再同期情報（ ＲＥＳＹＮＣ） 、 Ｄ ｊび１３
７６バイトのデータより構成される。
この例κよれば、１ブロックはデータ３２バイトと、こ
れに付された１バイトのＲＥＳＹＮＣから構成されてお
り、１セクタ内には４３ブロックが存在する。なお、こ
のデータ溝底はおくまで一例であシ、本発明はこれに限
定されるものではなく、多種の７オーマツト構成が考え
られる。
れに付された１バイトのＲＥＳＹＮＣから構成されてお
り、１セクタ内には４３ブロックが存在する。なお、こ
のデータ溝底はおくまで一例であシ、本発明はこれに限
定されるものではなく、多種の７オーマツト構成が考え
られる。
第１図に、本発明の一実施例の回路構成を示す。
本実施例に２いては記録データ符号化方式として、ラン
長制限可変語長符号化（ Ｒｕｎ Ｌｅｎｇｔｈ Ｌｉ
ｍｉｔｅｄＶ＆ｒｉａｂｌｅ Ｌｅｎｇｔｈ Ｃｏｄｉ
ｎｇ ； ＲＬＬ）方式を採用している。
長制限可変語長符号化（ Ｒｕｎ Ｌｅｎｇｔｈ Ｌｉ
ｍｉｔｅｄＶ＆ｒｉａｂｌｅ Ｌｅｎｇｔｈ Ｃｏｄｉ
ｎｇ ； ＲＬＬ）方式を採用している。
同図において、２０はＲＬＬデコーダ、２１は５ＹＮＣ
検出器、２２はＲＥＳＹＮＣ検出器、３２はＲＥＳＹＮ
Ｃゲート発生器、２３はデータ直列−並列変換器、２４
は１バイトごとのクロックを生成する８分周器、２５は
３３バイト計数ととにキャリを発成する第一のカウンタ
、２６は第一のカウンタ２５のキャリをクロックとして
４３ブロックの計数を行なう第二のカラ／り、２７は、
直列並列変換器２３で並列信号に変換されたデータをカ
ウンタ２５．２６の出力で示されるアドレスに記憶する
半導体メモリ、２８はデコーダ、２９はデータラッチ、
３０はＯＲゲート、３１はＡＮＤゲートである。
検出器、２２はＲＥＳＹＮＣ検出器、３２はＲＥＳＹＮ
Ｃゲート発生器、２３はデータ直列−並列変換器、２４
は１バイトごとのクロックを生成する８分周器、２５は
３３バイト計数ととにキャリを発成する第一のカウンタ
、２６は第一のカウンタ２５のキャリをクロックとして
４３ブロックの計数を行なう第二のカラ／り、２７は、
直列並列変換器２３で並列信号に変換されたデータをカ
ウンタ２５．２６の出力で示されるアドレスに記憶する
半導体メモリ、２８はデコーダ、２９はデータラッチ、
３０はＯＲゲート、３１はＡＮＤゲートである。
光ディスク（図示せず）よυ再生された直列再生データ
１と、この再生データに同期するようクロゾク再生回路
（図示せず）で生成された再生クロック２は、ＲＬＬデ
コーダ２０．５ＹＮＣ検出器２１、ＲＥＳＹＮＣ検出器
２２に入力される。デコードデータ３の各ビットに対応
したデコードクロック４は、再生クロック２の１／２の
周波数であるためＲＬＬデコーダ２０の内部で再生クロ
ック２を分周して得られるが、分局後のクロックの位相
が二種類存在し、正しい位相のクロックを選択するため
に、５ＹＮＣ信号５やＲＥＳＹＮＣ信号６が使用される
。
１と、この再生データに同期するようクロゾク再生回路
（図示せず）で生成された再生クロック２は、ＲＬＬデ
コーダ２０．５ＹＮＣ検出器２１、ＲＥＳＹＮＣ検出器
２２に入力される。デコードデータ３の各ビットに対応
したデコードクロック４は、再生クロック２の１／２の
周波数であるためＲＬＬデコーダ２０の内部で再生クロ
ック２を分周して得られるが、分局後のクロックの位相
が二種類存在し、正しい位相のクロックを選択するため
に、５ＹＮＣ信号５やＲＥＳＹＮＣ信号６が使用される
。
直列データであるデコードデータ３を、データ直列−並
列変換器２３で並列データ８に変換してバイト単位で半
導体メモリ装置２７に記憶させるために、デコードクロ
ック４から８分周器２４で１バイトごとのクロック７が
生成される。このバイトクロック７を並列データ８と同
期させるため、５ＹＮＣ信号５、ＲＥＳＹＮＣ信号６を
使用して、８分周器２４をリセットする。カウンタ２５
、２６は１セクタ内のデータ数を計数するカウンタで
あシ、各セクターの先頭でリセット信号１１でリセット
される。
列変換器２３で並列データ８に変換してバイト単位で半
導体メモリ装置２７に記憶させるために、デコードクロ
ック４から８分周器２４で１バイトごとのクロック７が
生成される。このバイトクロック７を並列データ８と同
期させるため、５ＹＮＣ信号５、ＲＥＳＹＮＣ信号６を
使用して、８分周器２４をリセットする。カウンタ２５
、２６は１セクタ内のデータ数を計数するカウンタで
あシ、各セクターの先頭でリセット信号１１でリセット
される。
カラ／り２５は１ブロック長を計数するものであり、バ
イトクロック７を３３側（ＲＥＳＹＮＣ１バイト＋デー
タ３２バイト）計数ごとにキャリ９を出力し初期値にも
どる。またこのカラ／り２５はＲＥＳＹＮＣ信号６によ
っても初期値にり七ットされる。
イトクロック７を３３側（ＲＥＳＹＮＣ１バイト＋デー
タ３２バイト）計数ごとにキャリ９を出力し初期値にも
どる。またこのカラ／り２５はＲＥＳＹＮＣ信号６によ
っても初期値にり七ットされる。
通常はカラ／り２５の周期とＲＥＳＹＮＣの周期は同一
であるためカウンタ２５は連続した計数動作を行なう。
であるためカウンタ２５は連続した計数動作を行なう。
キャリ９はＯＲゲート３０を経由してカウンタ２６に入
力されカウンタ２６のイ直を１だけ進める。
力されカウンタ２６のイ直を１だけ進める。
このカウンタ２６は１セクタ内のＲＥＳＹＮｑ で区切
られたブロックを数えるためのものであり、本例の場合
は４３計数ごとにキャリ】０を出力する。
られたブロックを数えるためのものであり、本例の場合
は４３計数ごとにキャリ】０を出力する。
このキャリ１０はデータ終了信号としてシステム制御部
（図示せず）Ｋ入力される。
（図示せず）Ｋ入力される。
５ＹＮＣ検出器２１、ＲＥＳＹＮＣ検出器２２は、あら
かじめ定められたパターンを５ＹＮＣ検出器２１、ＲＥ
ＳＹＮＣ検出器２２の中に保持しておいて、これらのパ
ターンと再生データのパターンとが一致したとき、５Ｙ
ＮＣおよびＲＥＳＹＮＣと判定。
かじめ定められたパターンを５ＹＮＣ検出器２１、ＲＥ
ＳＹＮＣ検出器２２の中に保持しておいて、これらのパ
ターンと再生データのパターンとが一致したとき、５Ｙ
ＮＣおよびＲＥＳＹＮＣと判定。
検出する。したがって５ＹＮＣパターンの一要素なＲＥ
ＳＹＮＣパターンと同一のパターンに設定しておけば、
検出回路の共用も可能である。
ＳＹＮＣパターンと同一のパターンに設定しておけば、
検出回路の共用も可能である。
ＲＥＳＹＮＣパターンは、ユーザデータ中にモ同一のパ
ターンが出現するので、ＲＥＳＹＮＣゲート発生器３２
で、５ＹＮＣ信号５あるいはＲＥＳＹＮＣ信号６を基準
に、マスタクロック１２を計数してＲＥＳＹＮＣゲート
１３を生成し、該ＲＥ Ｓ ＹＮＣゲート１３がオンの
間に到来するＲＥＳＹＮＣ信号のみをＲＥＳＹＮＣ検出
器２２で検出することにより、ＲＥ Ｓ ＹＮＣの誤検
出を防止する。
ターンが出現するので、ＲＥＳＹＮＣゲート発生器３２
で、５ＹＮＣ信号５あるいはＲＥＳＹＮＣ信号６を基準
に、マスタクロック１２を計数してＲＥＳＹＮＣゲート
１３を生成し、該ＲＥ Ｓ ＹＮＣゲート１３がオンの
間に到来するＲＥＳＹＮＣ信号のみをＲＥＳＹＮＣ検出
器２２で検出することにより、ＲＥ Ｓ ＹＮＣの誤検
出を防止する。
ＲＥＳＹＮＣによるタイミング修正時の動作を第３図の
タイムチャートによって説明する。
タイムチャートによって説明する。
先ず、同図（、）に示されているように、ＲｇＳＹＮＣ
信号６が、カウンタ２５の計数１１ｉ１５がバイトクロ
ック７により初期値（、）にリセットされるよりも早い
時点で検出された場合、カウンタ２５は該ＲＥＳＹＮＣ
信号６によって１０”にリセットされる。
信号６が、カウンタ２５の計数１１ｉ１５がバイトクロ
ック７により初期値（、）にリセットされるよりも早い
時点で検出された場合、カウンタ２５は該ＲＥＳＹＮＣ
信号６によって１０”にリセットされる。
一方、デコーダ２８は、カラ／り２５の出力値をデコー
ダ２８でデコードし ＩＩＩＱ〜１５＃のときは１Ｌ”
、＠１６〜３２” のときは“Ｈ＃を出力し、データラ
ッチ２９は８分周器２４から出力されるバイトクロック
７より１クロック分遅れたタイミングで、入力信レベル
をランチする。したがって、ＲＥ Ｓ ＹＮＣ信号６が
カラ／り２５の計数値１５のバイトクロック７によるリ
セットよりも先行した場合にはゲート信号１４は１Ｈ＃
であ、り、ＡＮＤゲー）３１を通過したＲＥＳＹＮＣ信
号６，１７はＯＲゲート３０を経由してカウンタ２６に
供給されカウント値１６を１だけ進める。
ダ２８でデコードし ＩＩＩＱ〜１５＃のときは１Ｌ”
、＠１６〜３２” のときは“Ｈ＃を出力し、データラ
ッチ２９は８分周器２４から出力されるバイトクロック
７より１クロック分遅れたタイミングで、入力信レベル
をランチする。したがって、ＲＥ Ｓ ＹＮＣ信号６が
カラ／り２５の計数値１５のバイトクロック７によるリ
セットよりも先行した場合にはゲート信号１４は１Ｈ＃
であ、り、ＡＮＤゲー）３１を通過したＲＥＳＹＮＣ信
号６，１７はＯＲゲート３０を経由してカウンタ２６に
供給されカウント値１６を１だけ進める。
逆に１第３図（ｂ）に示されているように、カウンタ２
５の計数値１５がバイトクロック７によってリセットさ
れる時点より遅れた時点で、ＲＥＳＹＮＣ信号６が検出
された場合には、カウンタ２５は既に自らの周期で１０
”になっており、カウンタ２６はカウンタ２５のキャリ
によりすでにカウント値が１だけ進んでいる。一方、こ
の時には、ゲート信号１４は１Ｌ”になっているのでＲ
ＥＳＹＮＣ信号６はＡＮＤゲート３１で阻止され、カウ
ンタ２６には入力されない。このため、カウンタ２６が
該ＲＥＳＹＮＣ信号６によって再度カウントアンプされ
ることはない。
５の計数値１５がバイトクロック７によってリセットさ
れる時点より遅れた時点で、ＲＥＳＹＮＣ信号６が検出
された場合には、カウンタ２５は既に自らの周期で１０
”になっており、カウンタ２６はカウンタ２５のキャリ
によりすでにカウント値が１だけ進んでいる。一方、こ
の時には、ゲート信号１４は１Ｌ”になっているのでＲ
ＥＳＹＮＣ信号６はＡＮＤゲート３１で阻止され、カウ
ンタ２６には入力されない。このため、カウンタ２６が
該ＲＥＳＹＮＣ信号６によって再度カウントアンプされ
ることはない。
このように、本実施例によればＲＥＳＹＮＣ信号検出位
置がどこにあっても、カウンタ２６の値は正しい値にな
るので、１セクタ内のブロックの位置がメモリアドレス
上でずれることなく記憶される。
置がどこにあっても、カウンタ２６の値は正しい値にな
るので、１セクタ内のブロックの位置がメモリアドレス
上でずれることなく記憶される。
したがって、ＲＥＳＹＮＣ信号でタイミング修正が行な
われる以前のデコードデータが誤っていても、修正以降
はビット同期、バイト同期、ブロック同期がすべて正し
く再生されるので、この後、誤り訂正符号による訂正も
正しく行なえる。
われる以前のデコードデータが誤っていても、修正以降
はビット同期、バイト同期、ブロック同期がすべて正し
く再生されるので、この後、誤り訂正符号による訂正も
正しく行なえる。
本発明によれば、先頭同期情報検出後のノイズなどの影
響で可変語長符号化方式のデコードタイミングがずれ、
ビット同期、バイト同期、ブロック同期がずれたとして
も、再同期情報検出にょシ、ビット同期、バイト同期だ
けではなくブロック同期も修正されるという効果がある
。
響で可変語長符号化方式のデコードタイミングがずれ、
ビット同期、バイト同期、ブロック同期がずれたとして
も、再同期情報検出にょシ、ビット同期、バイト同期だ
けではなくブロック同期も修正されるという効果がある
。
第１図は本発明による一笑施例のブロック図、第２図は
ユーザデータ部のフォーマット、第３図は第１図の要部
の信号のタイムチャート、第４図はセクタ・７オーマノ
トである。 ２０ ・ＲＬＬｆ コ−タ、２１ ・ ５ＹＮＣ検出器
、２２・・・ＲＥＳＹＮＣ検出器、２４・・・８分周器
、２５・・・下位カウンタ、２６・・・上位カウンタ、
２７・・・半導体メモリ装置、２８・・・デコーダ、２
９・・・データラッチ、３ｏ・・・ＯＲゲート、３１・
・・ＡＮＤゲート
ユーザデータ部のフォーマット、第３図は第１図の要部
の信号のタイムチャート、第４図はセクタ・７オーマノ
トである。 ２０ ・ＲＬＬｆ コ−タ、２１ ・ ５ＹＮＣ検出器
、２２・・・ＲＥＳＹＮＣ検出器、２４・・・８分周器
、２５・・・下位カウンタ、２６・・・上位カウンタ、
２７・・・半導体メモリ装置、２８・・・デコーダ、２
９・・・データラッチ、３ｏ・・・ＯＲゲート、３１・
・・ＡＮＤゲート
Claims (4)
- （１）可変語長符号化方法により記録データを符号化し
て記録媒体に直列に記録し、その記録データの先頭を示
す同期情報と、記録データの途中に区切りを示す再同期
情報を挿入する記録手段を有するデータ記録再生装置に
おいて、先頭を示す同期情報検出手段と、データの区切
りを示す再同期情報検出手段と、該再同期情報により所
定値にリセットされ、該再同期情報で区切られるブロッ
ク内のデータ数を所定数計数するごとにキャリ信号を出
力して前記所定値に戻る第一の計数手段と、該第一の計
数手段の値により、該再同期情報を通過させたり阻止し
たりするゲート手段と、該第一の計数手段のキャリ信号
および該ゲート手段の出力信号とをクロックとする第二
の計数手段とを具備したことを特徴とするディジタルデ
ータ記録再生装置。 - （２）前記第一の計数手段は、再同期情報を含む１ブロ
ック長を計数する計数手段であることを特徴とする前記
特許請求の範囲第１項記載のディジタルデータ記録再生
装置。 - （３）前記第二の計数手段は、１セクタ内の再同期情報
で区切られたブロック数を計数し、所定のブロック数に
達するとデータ終了信号を出力するものであることを特
徴とする前記特許請求の範囲第１項記載のディジタルデ
ータ記録再生装置。 - （４）前記ゲート手段は、前記第一の計数手段がデータ
数の計数によりキャリ信号を出力する前に前記再同期情
報が到来したときには、該再同期情報を通過させ、逆に
前記第一の計数手段がデータ数の計数によりキャリ信号
を出力した後に前記再同期情報が到来したときには、該
再同期情報の通過を阻止するようにしたことを特徴とす
る前記特許請求の範囲第１項記載のディジタルデータ記
録再生装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP772986A JPH0646485B2 (ja) | 1986-01-17 | 1986-01-17 | デイジタルデ−タ記録再生装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP772986A JPH0646485B2 (ja) | 1986-01-17 | 1986-01-17 | デイジタルデ−タ記録再生装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS62165769A true JPS62165769A (ja) | 1987-07-22 |
| JPH0646485B2 JPH0646485B2 (ja) | 1994-06-15 |
Family
ID=11673798
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP772986A Expired - Lifetime JPH0646485B2 (ja) | 1986-01-17 | 1986-01-17 | デイジタルデ−タ記録再生装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0646485B2 (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5444680A (en) * | 1993-02-16 | 1995-08-22 | Pioneer Electronic Corporation | Digital signal processing apparatus with a read error correction function |
-
1986
- 1986-01-17 JP JP772986A patent/JPH0646485B2/ja not_active Expired - Lifetime
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5444680A (en) * | 1993-02-16 | 1995-08-22 | Pioneer Electronic Corporation | Digital signal processing apparatus with a read error correction function |
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0646485B2 (ja) | 1994-06-15 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4596981A (en) | Synchronizing signal detecting circuit in a digital signal transmitting system | |
| JPH07254231A (ja) | 記録媒体およびその信号記録装置ならびに信号再生装置 | |
| KR0124314B1 (ko) | 동기신호검출회로 | |
| US4423440A (en) | Code signal reading apparatus | |
| JP2819294B2 (ja) | デジタル情報再生装置 | |
| JPS6215946B2 (ja) | ||
| EP0232144B1 (en) | Data demodulation system | |
| US5623467A (en) | Data recording apparatus for recording data in sector units | |
| JPS62165769A (ja) | デイジタルデ−タ記録再生装置 | |
| JP3442945B2 (ja) | 同期回路 | |
| JP3210323B2 (ja) | Ｒｅｓｙｎｃ検出回路 | |
| JPS6129582B2 (ja) | ||
| JP2003059184A (ja) | Ｄｖｄ−ｒおよびｄｖｄ−ｒｗにおける記録位置ずれ補正方法およびその装置 | |
| JPH0343814B2 (ja) | ||
| KR100223883B1 (ko) | 광 디스크 기록재생기의 회전제어장치 | |
| JPH0793904A (ja) | 情報記録装置および情報再生装置および光ディスク | |
| KR860000164B1 (ko) | Pcm 신호처리장치 | |
| JPS59221809A (ja) | デイジタル信号伝送における同期信号検出回路 | |
| JPS6028076A (ja) | デ−タ復調方式 | |
| JPH05205402A (ja) | 記録再生方法 | |
| JPH04232663A (ja) | データ復号装置 | |
| JPS63293768A (ja) | デ−タ復調回路 | |
| JPH06119715A (ja) | 情報記録媒体の記録再生方法 | |
| JPS58161111A (ja) | デ−タ記録再生装置 | |
| JPH0883471A (ja) | 同期信号の保護回路 |