JP3271209B2 - 同期回路及びデータ再生装置 - Google Patents

同期回路及びデータ再生装置

Info

Publication number
JP3271209B2
JP3271209B2 JP09023793A JP9023793A JP3271209B2 JP 3271209 B2 JP3271209 B2 JP 3271209B2 JP 09023793 A JP09023793 A JP 09023793A JP 9023793 A JP9023793 A JP 9023793A JP 3271209 B2 JP3271209 B2 JP 3271209B2
Authority
JP
Japan
Prior art keywords
synchronization
detection signal
circuit
signal
decoding
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP09023793A
Other languages
English (en)
Other versions
JPH06302126A (ja
Inventor
浩幸 井野
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sony Corp
Original Assignee
Sony Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sony Corp filed Critical Sony Corp
Priority to JP09023793A priority Critical patent/JP3271209B2/ja
Publication of JPH06302126A publication Critical patent/JPH06302126A/ja
Application granted granted Critical
Publication of JP3271209B2 publication Critical patent/JP3271209B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Landscapes

  • Signal Processing For Digital Recording And Reproducing (AREA)
  • Synchronisation In Digital Transmission Systems (AREA)

Description

【発明の詳細な説明】
【0001】
【産業上の利用分野】本発明は、同期回路及びデータ再
生装置に関し、特にデータ伝送における受信装置、光デ
ィスクや磁気ディスク等の記録媒体からデータを再生す
るディスク駆動装置、磁気テープ装置等に用いられるも
のである。
【0002】
【従来の技術】データ伝送における受信装置、例えば光
ディスク、磁気ディスク等の記録媒体からデータを再生
するディスク駆動装置、磁気テープ装置等では、伝送路
を介して供給される入力データや記録媒体を再生して得
られる入力データから、入力データ列において周期的に
挿入されている同期パターンを検出して所謂同期引込み
を行い、またクロックを再生し、このクロックを用いて
データを再生するようになっている。
【0003】上述のクロック再生には、一般的には所謂
PLL(Phase Lock Loop )回路が用いられ、このPL
L回路では、所謂局部発振器の出力(クロック)と入力
データの位相差を検出し、帰還ループにより、局部発信
器の周波数と位相が入力データの周波数と位相に一致す
るように制御を行って、クロックを再生するようになっ
ている。
【0004】ところで、伝送路等において同期パターン
に誤りが生じたり、データが誤って同期パターンと一致
することがあり、これにより、同期パターンを検出する
ことができない同期検出エラーや、データ中に生じたパ
ターンを誤って同期パターンとして認識する誤同期が生
じる。
【0005】そこで、誤同期を防止する手段として、同
期パターンの間隔に基づいて次の同期パターンが挿入さ
れている入力データ列上での位置を予測し、その位置に
ウィンドウ(窓)を設けて、このウィンドウ内の入力デ
ータ列から同期パターンを検出するウィンドウ処理が知
られている。
【0006】また、同期検出エラーに対しては、1つ前
の同期パターンの検出位置から予測して、疑似の同期検
出信号を挿入する内挿処理が知られている。
【0007】
【発明が解決しようとする課題】ところで、従来の装置
では、例えば光ディスク等の記録媒体の所謂ドロップア
ウト等により、PLL回路が自走すると、上述の内挿処
理が正しく動作せず、すなわち正しい同期検出信号を得
ることができなかった。このため、特にドロップアウト
等のバーストエラーをランダムエラーに変換すると共
に、エラー訂正能力を高めるためにデータをインターリ
ーブして(並び替えて)記録しているときは、同期検出
信号がデインターリーブの基準となるため、デインター
リーブの際に大量のデータが誤りとして検出されてしま
い、大量のデータ欠損が生じるという問題があった。
【0008】本発明は、このような実情に鑑みてなされ
たものであり、同期パターンの検出エラーや誤検出が生
じても正しく同期をかけることができる同期回路、及び
その同期回路を用いたデータ再生装置の提供を目的とす
る。
【0009】
【課題を解決するための手段】上記課題を解決するため
に、本発明に係る同期回路は、データがインターリーブ
されている入力データから同期パターンを検出して、同
期パターン検出信号を生成する同期パターン検出手段
と、同期パターン検出手段からの同期パターン検出信号
を第1のウィンドウパルスでゲーティングして、同期検
出信号を生成する第1のゲート手段と、第1のゲート手
段からの同期検出信号と内挿同期信号に基づいて同期パ
ターンの間隔をカウントするカウント手段と、カウント
手段からのカウント値をデコードして、第1のウィンド
ウパルスを生成し、第1のウィンドウパルスを第1のゲ
ート手段に供給する第1のデコード手段と、カウント手
段からのカウント値をデコードして、第2のウィンドウ
パルスを生成する第2のデコード手段と、第1のゲート
手段からの同期検出信号を第2のデコード手段からの第
2のウィンドウパルスでゲーティングする第2のゲート
手段と、カウント手段からのカウント値をデコードし
て、内挿同期信号を生成し、内挿同期信号をカウント手
段に供給する第3のデコード手段と、第3のデコード手
段からの内挿同期信号と第2のゲート手段でゲーティン
グされた同期検出信号との論理和を求め、インターリー
ブされているデータをデインターリーブするために必要
な外部リセット信号として出力する演算手段と、第1の
ゲート手段からの同期検出信号と第3のデコード手段か
らの内挿同期信号を比較して、内挿同期信号のみが所定
回数連続したときに、第1のウィンドウパルスが継続す
るように第1のデコード手段を制御する制御手段とを備
える。第2のデコード手段は、ドロップアウトから正常
状態に戻った直後の同期検出信号を無効にする第2のウ
ィンドウパルスを生成する。
【0010】また、本発明に係るデータ再生装置は、入
力データとしてインターリーブされたデータが供給さ
れ、上記同期回路と、この同期回路からの外部リセット
信号に基づいて、入力データをデインターリーブするデ
インターリーブ回路とを備えることを特徴とする。
【0011】
【作用】本発明に係る同期回路では、データがインター
リーブされている入力データから同期パターンを検出し
て同期パターン検出信号を生成し、この同期パターン検
出信号を第1のウィンドウパルスでゲーティングして同
期検出信号を生成する。この同期検出信号と内挿同期信
号に基づいて同期パターンの間隔をカウントし、カウン
ト値をデコードして第1のウィンドウパルスを生成し、
またカウント値をデコードして第2のウィンドウパルス
を生成すると共に、カウント値をデコードして内挿同期
信号を生成する。そして、同期検出信号を第2のウィン
ドウパルスでゲーティングし、内挿同期信号とゲーティ
ングされた同期検出信号との論理和を求め、インターリ
ーブされているデータをデインターリーブするために必
要な外部リセット信号として出力する。そして、ドロッ
プアウトから正常状態に戻った直後は、第2のウィンド
ウパルスは、同期検出信号を無効にする。
【0012】また、本発明に係るデータ再生装置では、
同期回路からの外部リセット信号に基づいて、入力デー
タをデインターリーブする。
【0013】
【実施例】以下、本発明に係る同期回路及びデータ再生
装置の一実施例を図面を参照しながら説明する。図1
は、本発明を適用したデータ再生装置の要部の回路構成
を示すブロック図であり、図2は、このデータ再生装置
を構成する同期回路の回路構成を示すブロック図であ
る。
【0014】本発明を適用したデータ再生装置は、例え
ば図1に示すように、入力データに挿入されている同期
パターンに基づいて、同期を引き込む同期回路1と、該
同期回路1からのタイミング信号を用いて入力データを
復号化するデータ復号化回路2と、上記同期回路1から
の外部リセット信号に基づいて、上記データ復号化回路
2からのインターリーブされているデータをデインター
リーブすると共に、エラー訂正を行うECC回路3とを
備える。
【0015】さらに、同期回路1は、例えば上述の図1
に示すように、入力データから同期パターンを検出し
て、同期検出信号を生成する同期パターン検出回路10
と、該同期パターン検出回路10からの同期検出信号に
基づいて、上記タイミング信号及び外部リセット信号を
生成する同期引込み回路20とを備える。
【0016】そして、同期回路1は、入力データ列にお
いて周期的に挿入されている同期パターンを検出して同
期を引込み、また、復号化のためのタイミング信号をデ
ータ復号化回路2に供給すると共に、インターリーブさ
れているデータをデインターリーブするために必要な外
部リセット信号をECC回路3に供給するようになって
いる。また、この同期回路1は、例えば光ディスク、磁
気ディスク等の記録媒体の所謂ドロップアウトにより、
同期パターンが入力データ列から欠落したとき、同期検
出信号を内挿することによって同期を維持すると共に、
ECC回路3に正しい外部リセット信号を供給するよう
になっている。
【0017】具体的には、同期パターン検出回路10
は、例えば図2に示すように、同期パターンと一致する
入力データを検出する一致検出回路11と、該一致検出
回路11からの同期パターン検出信号を第1のウィンド
ウパルスでゲーティンして、同期検出信号を生成するゲ
ート回路12とを備える。
【0018】そして、一致検出回路11は、例えば入力
データを順次シフトしながら、同期パターンと一致する
入力データを検出し、例えば図3Aに示すように、一致
を検出したときに同期パターン検出信号をゲート回路1
2に供給する。
【0019】ゲート回路12は、例えば論理積(AN
D)回路からなると共に、入力データ列において同期パ
ターンが周期的に挿入されている位置に対応した第1の
ウィンドウパルスが同期引込み回路20から供給されて
おり、このゲート回路12は、同期パターン検出信号を
第1のウィンドウパルスでゲーティングして、第1のウ
ィンドウパルスが例えばハイレベルのときに、同期パタ
ーン検出信号をそのまま出力して同期検出信号を生成
し、この同期検出信号を同期引込み回路20に供給す
る。
【0020】同期引込み回路20は、例えば上述の図2
に示すように、上記ゲート回路12からの同期検出信号
に基づいて同期パターンの間隔をカウントするブロック
長カウンタ21と、該ブロック長カウンタ21のカウン
ト値をデコードして上記第1のウィンドウパルスを生成
するデコーダ22と、上記ブロック長カウンタ21のカ
ウント値をデコードして第2のウィンドウパルスを生成
するデコーダ23と、上記ゲート回路12からの同期検
出信号をゲーティングするゲート回路24と、上記ブロ
ック長カウンタ21のカウント値をデコードして内挿同
期信号を生成するデコーダ25と、該デコーダ25から
の内挿同期信号と上記ゲート回路24からのゲーティン
グされた同期検出信号との論理和を求める論理和(以下
ORという)回路26と、上記ゲート回路12からの同
期検出信号とデコーダ25からの内挿同期信号に基づい
て、上記デコーダ22を制御する制御回路27とを備え
る。
【0021】そして、ブロック長カウンタ21は、例え
ば同期パターンの間隔であるブロック長をカウントする
ブロック長カウンタからなり、ゲート回路12から供給
される同期検出信号及びデコーダ25から供給される内
挿同期信号によりリセットされると共に、この同期回路
1に内蔵される所謂PLL(Phase Lock Loop )回路
(図示せず)から供給されるデータの1ビットに相当す
るクロックをカウントして、ブロック長をカウントす
る。ここで、先ず記録媒体にドロップアウトがなく、正
常な入力データが供給されるものとして説明を続ける。
【0022】デコーダ22は、ブロック長カウンタ21
のカウント値をデコードして、例えば図3Cに示すよう
に、入力データ列において同期パターンが周期的に挿入
されている位置に対応した第1のウィンドウパルスを生
成し、この第1のウィンドウパルスをゲート回路12に
供給する。すなわち、ゲート回路12、ブロック長カウ
ンタ21、デコーダ22で構成される回路において、同
期パターンの間隔に基づいて次の同期パターンの位置を
予測して、その位置にウィンドウ(窓)を設け、このウ
ィンドウに入る入力データ列から同期パターンの検出を
行うウィンドウ処理が行われる。この結果、入力データ
が誤って同期パターンと一致しても、これを同期パター
ンとして検出するのを防止することができる。
【0023】デコーダ23は、ブロック長カウンタ21
のカウント値をデコードして、例えば図3Dに示すよう
に、入力データ列において同期パターンが周期的に挿入
されている位置に対応した第2のウィンドウパルスを生
成し、この第2のウィンドウパルスをゲート回路24に
供給する。
【0024】ゲート回路24は、第2のウィンドウパル
スにより、ゲート回路12から供給される同期検出信号
をゲーティングして、この同期検出信号をOR回路26
に供給する。ところで、入力データが正常なとき、すな
わちPLLがロックしているときは、同期検出信号と第
2のウィンドウパルスが同期していることから、ゲート
回路12からの同期検出信号がそのままOR回路26に
供給される。
【0025】一方、デコーダ25は、例えば図3Bに示
すように、ブロック長カウンタ21のカウント値をデコ
ードして、入力データが正常なときには、同期検出信号
に同期した内挿同期信号を生成し、この内挿同期信号を
OR回路26及び制御回路27に供給する。
【0026】OR回路26は、例えば図3Eに示すよう
に、内挿同期信号とゲート回路24を介して供給される
同期検出信号との論理和を求め、その結果を外部リセッ
ト信号としてECC回路3に供給する。したがって、入
力データが正常なときは、同期検出信号と内挿同期信号
が同期していることから、同期検出信号が外部リセット
信号としてECC回路3に供給される。
【0027】ECC回路3は、この外部リセット信号を
基準としてデインターリーブ、すなわちデータを元の順
序に並べ替えると共に、エラー訂正を行い、データを再
生する。
【0028】つぎに、例えば光ディスク等の記録媒体の
ドロップアウトにより、同期パターンが入力データ列か
ら欠落すると共に、上述したPLL回路が自走したとき
の動作について説明する。
【0029】同期パターンが欠落すると、上述の図3A
に示すように、ドロップアウトの期間、一致検出回路1
1からは同期パターン検出信号が出力されない(出力さ
れない同期パターン検出信号を破線で示す)。また、P
LL回路が自走することにより、このPLL回路からブ
ロック長カウンタ21に供給されるクロックの周波数が
例えば高くなり、デコーダ25からは、内挿同期信号が
継続して出力されると共に、上述の図3Bに示すよう
に、その間隔は狭まる。この結果、OR回路26から
は、上述の図3Eに示すように、ドロップアウトの期
間、同期パターンの間隔よりも狭い内挿同期信号が外部
リセット信号として出力される。
【0030】また、このとき、制御回路27は、ゲート
回路12から供給される同期検出信号が停止してから後
のデコーダ25から供給される内挿同期信号の連続する
回数をカウントし、所定回数、例えば2回以上連続する
ときは、上述の図3Cに示すように、第1のウィンドウ
パルスが常にハイレベルとなるようにデコーダ22を制
御する。この結果、同期パルス検出信号から同期検出信
号のみを抽出するウィンドウが常に開いた状態となり、
例えば次に同期パターンが検出されたときに、直ちにブ
ロック長カウンタ21をリセットすることができ、正常
な同期引込み状態に復帰させることができる。
【0031】さらに、デコーダ23では、ドロップアウ
ト期間中に内挿同期信号に基づいて動作しているブロッ
ク長カウンタ21のカウント値をデコードすることによ
り、上述の図3Dに示すように、ドロップアウトから正
常状態に戻った直後の同期検出信号をマスクする(無効
にする)第2のウィンドウパルスを生成する。この結
果、OR回路26からは、上述の図3Eに示すように、
ドロップアウトが発生しない場合と同じ数の外部リセッ
ト信号が出力される。したがって、ECC回路3でのデ
インターリーブを正しく動作させることができる。
【0032】ところで、この第2のウィンドウパルスで
同期検出信号をマスク(ゲーティング)しない場合は、
例えば図3Fに示すように、同期検出信号と内挿同期信
号がそれぞれ外部リセット信号として出力されるため
に、デインターリーブの際のデータの順序が変わってし
まい、インターリーブの1単位全体のデータがエラーと
なってしまう。換言すると、上述のように外部リセット
信号の数を正常状態と一致させることにより、エラーと
して扱われるデータ量を大幅に削減することができる。
【0033】具体的には、正常状態、すなわちブロック
数と同期検出信号の数が一致するときは、例えば図4A
に示すように、各ブロックにはエラーは発生せず、第2
のウィンドウパルスにより同期検出信号をマスクして、
ブロック数と外部リセット信号の数を一致させたとき
は、例えば図4Bに示すように、ドロップアウトが発生
している期間のブロックに対してのみエラーが発生す
る。一方、第2のウィンドウパルスにより同期検出信号
をマスクしないときは、例えば図4Cに示すように、ブ
ロック数と外部リセット信号の数が一致しないため、ド
ロップアウトが発生してから後の全ブロックのデータに
エラーが発生する。
【0034】以上の説明で明らかなように、本発明を適
用した同期回路及びデータ再生装置では、同期パターン
の欠落や誤検出が生じても、正しく同期をかけることが
できると共に、デインターリーブの際にブロック数と外
部リセットの数の違いに起因した大量のデータ欠損を防
止することができる。
【0035】なお、本発明は、上述の実施例に限定され
るものではなく、例えば磁気ディスク装置、磁気テープ
装置、伝送装置等の同期回路及びデータ再生回路におい
ても適用できることは言うまでもない。
【0036】
【発明の効果】以上の説明で明らかなように、本発明に
係る同期回路及びデータ再生装置では、データがインタ
ーリーブされている入力データから同期パターンを検出
して同期パターン検出信号を生成し、この同期パターン
検出信号を第1のウィンドウパルスでゲーティングして
同期検出信号を生成する。この同期検出信号と内挿同期
信号に基づいて同期パターンの間隔をカウントし、カウ
ント値をデコードして第1のウィンドウパルスを生成
し、またカウント値をデコードして第2のウィンドウパ
ルスを生成すると共に、カウント値をデコードして内挿
同期信号を生成する。そして、同期検出信号を第2のウ
ィンドウパルスでゲーティングし、内挿同期信号とゲー
ティングされた同期検出信号との論理和を求め、インタ
ーリーブされているデータをデインターリーブするため
に必要な外部リセット信号として出力する。そして、ド
ロップアウトから正常状態に戻った直後は、第2のウィ
ンドウパルスは、同期検出信号を無効にすることによ
り、例えば光ディスク等の記録媒体にドロップアウトが
発生しても、ドロップアウトがない場合と同じ数の外部
リセット信号を出力することができ、デインターリーブ
回路においてデインターリーブを正しく動作させること
ができる。すなわち、従来の装置で問題とされていた大
量のデータ欠損を防止することができる。
【図面の簡単な説明】
【図1】本発明を適用したデータ再生装置の要部の具体
的は回路構成を示すブロック図である。
【図2】上記データ再生装置を構成する同期回路の具体
的な回路構成を示すブロック図である。
【図3】上記同期回路の動作を説明するためのタイムチ
ャートである。
【図4】デインターリーブにおけるエラー発生状態を説
明するための図である。
【符号の説明】
1・・・同期回路 2・・・データ復号化回路 3・・・ECC回路 10・・・同期パターン検出回路 11・・・一致検出回路 12・・・ゲート回路 20・・・同期引込み回路 21・・・ブロック長カウンタ 22、23、25・・・デコーダ 24・・・ゲート回路 26・・・OR回路 27・・・制御回路

Claims (2)

    (57)【特許請求の範囲】
  1. 【請求項1】 データがインターリーブされている入力
    データから同期パターンを検出して、同期パターン検出
    信号を生成する同期パターン検出手段と、 該同期パターン検出手段からの同期パターン検出信号を
    第1のウィンドウパルスでゲーティングして、同期検出
    信号を生成する第1のゲート手段と、 該第1のゲート手段からの同期検出信号と内挿同期信号
    に基づいて同期パターンの間隔をカウントするカウント
    手段と、 該カウント手段からのカウント値をデコードして、上記
    第1のウィンドウパルスを生成し、該第1のウィンドウ
    パルスを上記第1のゲート手段に供給する第1のデコー
    ド手段と、 上記カウント手段からのカウント値をデコードして、第
    2のウィンドウパルスを生成する第2のデコード手段
    と、 上記第1のゲート手段からの同期検出信号を上記第2の
    デコード手段からの第2のウィンドウパルスでゲーティ
    ングする第2のゲート手段と、 上記カウント手段からのカウント値をデコードして、内
    挿同期信号を生成し、 該内挿同期信号を上記カウント手段に供給する第3のデ
    コード手段と、 該第3のデコード手段からの内挿同期信号と上記第2の
    ゲート手段でゲーティングされた同期検出信号との論理
    を求め、上記インターリーブされているデータをデイ
    ンターリーブするために必要な外部リセット信号として
    出力する演算手段と、 上記第1のゲート手段からの同期検出信号と上記第3の
    デコード手段からの内挿同期信号を比較して、内挿同期
    信号のみが所定回数連続したときに、上記第1のウィン
    ドウパルスが継続するように上記第1のデコード手段を
    制御する制御手段とを備え、上記第2のデコード手段は、ドロップアウトから正常状
    態に戻った直後の同期検出信号を無効にする上記第2の
    ウィンドウパルスを生成する ことを特徴とする同期回
    路。
  2. 【請求項2】 請求項1記載の同期回路と、 該同期回路からの外部リセット信号に基づいて、上記入
    力データをデインターリーブするデインターリーブ回路
    とを備えることを特徴とするデータ再生装置。
JP09023793A 1993-04-16 1993-04-16 同期回路及びデータ再生装置 Expired - Fee Related JP3271209B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP09023793A JP3271209B2 (ja) 1993-04-16 1993-04-16 同期回路及びデータ再生装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP09023793A JP3271209B2 (ja) 1993-04-16 1993-04-16 同期回路及びデータ再生装置

Publications (2)

Publication Number Publication Date
JPH06302126A JPH06302126A (ja) 1994-10-28
JP3271209B2 true JP3271209B2 (ja) 2002-04-02

Family

ID=13992894

Family Applications (1)

Application Number Title Priority Date Filing Date
JP09023793A Expired - Fee Related JP3271209B2 (ja) 1993-04-16 1993-04-16 同期回路及びデータ再生装置

Country Status (1)

Country Link
JP (1) JP3271209B2 (ja)

Also Published As

Publication number Publication date
JPH06302126A (ja) 1994-10-28

Similar Documents

Publication Publication Date Title
GB2038593A (en) Apparatus for extracting a synchronizing signal
CA1317671C (en) Phase discrimination and data separation method and apparatus
EP0395347B1 (en) Sampling frequency reproduction system
WO1993013591A1 (en) Digital phase-locked loop filter
JPH0711852B2 (ja) 可変窓を用いるデ−タ再生方法
JP4303888B2 (ja) 記録媒体のトラックへの情報信号の記録及び記録されている情報信号の再生
US4393419A (en) Synchronizing signal detection protective circuit
JP3271209B2 (ja) 同期回路及びデータ再生装置
EP0432539B1 (en) Phase locked loop circuit
JP3895088B2 (ja) 情報再生装置と再生情報の同期検出回路と再生情報の同期検出方法と通信情報の同期検出回路と通信情報の同期検出方法
JPS6136306B2 (ja)
JP3210323B2 (ja) Resync検出回路
JP2001503204A (ja) ディジタルコンポーネントビデオ信号の安定性検出の方法および装置
JP3060742B2 (ja) 符号化信号復号化装置
JPH04345967A (ja) 同期データ取り込み方法および回路
JPH06132923A (ja) デジタルデータ受信回路
JPH02306472A (ja) 同期回路
JPS6320774A (ja) デイジタル信号伝送装置
JP2000260131A (ja) 同期信号の検出保護方法およびその検出保護回路
JPH0620390A (ja) 同期パターン検出装置
JPH1013792A (ja) シンク制御回路およびディジタル信号再生装置
JPS60245334A (ja) デジタル信号再生装置
JP2001210026A (ja) 再生装置及び再生方法
JPS6272242A (ja) デイジタル信号の伝送方法及び装置
JP4336594B2 (ja) 再生装置

Legal Events

Date Code Title Description
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20011218

LAPS Cancellation because of no payment of annual fees