JPH10163901A

JPH10163901A - Ｒｄｓ受信装置

Info

Publication number: JPH10163901A
Application number: JP31659996A
Authority: JP
Inventors: Takahiko Masumoto; 隆彦増本
Original assignee: Sanyo Electric Co Ltd
Current assignee: Sanyo Electric Co Ltd
Priority date: 1996-11-27
Filing date: 1996-11-27
Publication date: 1998-06-19
Anticipated expiration: 2016-11-27
Also published as: JP3561595B2

Abstract

(57)【要約】【課題】誤り訂正回路に入力される信頼度の低いデー
タ量を少なくし、誤訂正の発生を押さえると共に、従来
より多くの場合において軟判定誤り訂正を適用できるよ
うにする。【解決手段】バイフェーズデコード回路４を含む復調
回路２にＲＤＳ信号を入力し、ここで、差動デコード前
のバイフェーズデコード後の差動符号化データとそれに
対応する信頼度データを得、これらを軟判定誤り訂正処
理回路１０に入力する。そして、信頼度データが「０」
である差動符号化データが取り得る全ての組み合わせの
差動符号化データパターンを生成し、これらを順次差動
デコード回路１０８でデコードしてＲＤＳデータを得、
このＲＤＳデータについて誤り訂正回路１０９で誤り訂
正を実行する。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、ＲＤＳ放送信号中
に含まれるＲＤＳデータを復調して、誤り訂正処理を実
行するＲＤＳ受信装置に係わり、特に、信頼度データを
用いた軟判定誤り訂正方式を行う同装置に関する。

【０００２】

【従来の技術】ＲＤＳ受信装置において、一般に、受信
信号は、伝送路上で発生したフェージングなどの影響に
よりノイズ成分を多く含んでおり、復調回路で受信信号
を正確に１か０か判定できない場合がある。従来は、適
当な閾値との比較により０,１を判定して復号し、その
後の同期再生回路や誤り訂正回路に入力していたが、上
記復号されたデジタル信号の信頼度を表すデータ（以
下、これを信頼度データと呼ぶ）を受信信号レベルに応
じて新たに出力し、後段の誤り訂正等においてこの信頼
度データを用いることで、受信システムの精度を向上す
ることが可能である。そして、本願出願人は、このよう
な軟判定誤り訂正方式については特願平７−１３４５１
４号に、また、信頼度データの生成方式については特願
平８−１００３６７号において出願済みである。

【０００３】そこで、これらの出願に記載した従来のＲ
ＤＳ受信装置について、図７を参照して説明する。ま
ず、ＲＤＳ信号は、ＲＤＳデータが差動符号化され、こ
の差動符号化データが更にバイフェーズシンボルデータ
に符号化され、その後、５７ＫＨｚのキャリア信号によ
り振幅変調されて伝送される。従って、受信装置側で
は、入力されたＲＤＳ信号をデジタルデータに変換した
後、バイフェーズデコードして差動符号化データを得、
次に、この差動符号化データを差動デコードすることで
元のＲＤＳデータを得ることができる。

【０００４】即ち、図７に示すように、ＲＤＳ信号は、
５７ＫＨｚバンドパスフィルター１によりＦＭ音声信号
より分離され、復調回路２に入力される。復調回路２に
おいては、同期検波回路３でＲＤＳ信号の同期検波が行
われ、続いて、バイフェーズデコード回路４でバイフェ
ーズデコード処理が実行され、差動符号化データａとそ
の信頼度を示す信頼度データｂが出力される。差動符号
化データａは、差動デコード回路５に入力され、ここ
で、連続する差動符号化データがＥＸＯＲ処理されるこ
とにより差動デコードされ、ＲＤＳデータｃが得られ
る。一方、信頼度データｂは、Ｄフリップフロップ６及
び選択回路７に入力され、連続する差動符号化データに
対応する信頼度データのうちどちらか低い信頼度データ
が選択され、選択された信頼度データが差動デコード回
路５からのＲＤＳデータに対応する信頼度データとして
出力される。

【０００５】例えば、バイフェーズデコード回路４の差
動符号化データ出力ａが図８ア、その対応する信頼度デ
ータ出力ｂが図８イに示すようであるとすると、差動デ
コード回路５では直前の差動符号化データとのＥＸＯＲ
処理が行われるため、ＲＤＳデータ出力ｃは図８ウに示
すようになり、また、選択回路７では信頼度の低いデー
タが選択されるので、信頼度データ出力ｄは図８エに示
すようになる。

【０００６】また、差動デコード回路５から出力される
ＲＤＳデータｃは、同期再生回路８に入力され、ＲＤＳ
データの同期再生が行われ、軟判定誤り訂正処理回路９
に所定のタイミング信号を出力する。軟判定誤り訂正処
理回路９には、差動デコード回路５からのＲＤＳデータ
ｃと選択回路７からの信頼度データｄが入力され、同期
再生回路８からのタイミング信号に基づいて、軟判定誤
り訂正を実行する。

【０００７】軟判定誤り訂正については、上記の特願平
７−１３４５１４号に示したように、信頼度データのう
ち低い信頼度を示すＲＤＳデータ、つまり、信頼度デー
タが「０」であるＲＤＳデータについて、軟判定制御を
行う。即ち、信頼度データが「０」であるＲＤＳデータ
は、その信頼度が低いので「１」の場合は「０」、
「０」の場合は「１」というように、本来のデータは差
動デコード回路５から出力されたデータの逆であるかも
しれない。そこで、軟判定誤り訂正処理回路９では、信
頼度データが「０」であるＲＤＳデータについて、取り
得る可能性のある全ての組み合わせのＲＤＳデータパタ
ーンを生成して、これらの全ての組み合わせについて内
部の誤り訂正回路で誤り訂正を行う。図８ウ，エに示す
データｃ，ｄの例では、第３ビットと第４ビットの信頼
度データが「０」であるので、第３ビットと第４ビット
のＲＤＳデータが取り得る全ての組み合わせは、図８オ
〜クに示すｅ１〜ｅ４の４通りであり、この４通りのパ
ターンについて誤り訂正が実行される。

【０００８】

【発明が解決しようとする課題】上述したように、従来
は、差動デコード処理後のＲＤＳデータに対して、信頼
度データを用いた軟判定誤り訂正が行われていた。しか
し、もともと信頼度データは差動デコード処理前のバイ
フェーズデコード回路で生成され出力されているもので
ある。このため、図８の例では、差動符号化データａ中
で、信頼度が低い「０」と判定されているのは第４ビッ
トだけなので、取り得る差動符号化データパターンとし
ては、本来、第４ビットが「０」か「１」となる２通り
の場合しか考えられないはずである。ところが、従来で
は、差動デコードする際に隣り合うデータとの間でＥＸ
ＯＲ処理し、これに伴って、信頼度データとしては隣り
合う信頼度データのうち信頼度が低いデータを選択する
ため、信頼度の低いデータがひとつあると相前後する差
動符号化データの信頼度に影響を及ぼしてしまう。この
結果、差動デコード出力であるＲＤＳデータｃの信頼度
データｄは、第３ビットだけでなく、第４ビットも
「０」となり、誤り訂正回路では合計４通りのデータパ
ターンについて誤り訂正を行わなければならなくなる。
つまり、結果として信頼度の低いデータを増やすことに
なっていた。

【０００９】そして、信頼度の低いデータが多くあれば
あるほど、組み合わせの数が多くなり、誤り訂正が成功
する確率が高くなる一方で、誤って誤り訂正が成功して
しまう確率も高くなる。特にＲＤＳ信号の場合、ＣＲＣ
などのチェックビットが付加されていないため、このよ
うな誤訂正を避けることが難しい。そこで、信頼度の低
いデータの数が一定の閾値以上ある場合は軟判定誤り訂
正を実行しないようにすることが考えられるが、従来で
は、上述したように信頼度の低いデータを増やす構成で
あったため、誤り訂正を実行できない場合が増加するこ
ととなってしまう。

【００１０】

【課題を解決するための手段】本発明は、ＲＤＳデータ
を差動符号化し、更にバイフェーズ符号化した後変調し
て得られるＲＤＳ信号を受信するＲＤＳ受信装置におい
て、バイフェーズデコード回路を含み、入力されるＲＤ
Ｓ信号に基づいてバイフェーズデコード後の差動符号化
データ及び該差動符号化データの信頼度を示す信頼度デ
ータを出力する復調回路と、前記信頼度データに従って
前記差動符号化データが取り得る可能性のある全ての組
み合わせの差動符号化データパターンを生成するパター
ン生成回路と、該生成した差動符号化データパターン中
の差動符号化データをデコードしてＲＤＳデータを出力
する差動デコード回路と、前記ＲＤＳデータを誤り訂正
する誤り訂正回路とを備えたことを特徴とする。

【００１１】本発明では、差動デコード前、即ちバイフ
ェーズデコード後の差動符号化データについて、信頼度
データに従って軟判定するデータの組み合わせを決定
し、その後差動デコードして誤り訂正が実行されるの
で、誤り訂正する組み合わせの数が少なくなる。

【００１２】

【発明の実施の形態】図１に、本発明によるＲＤＳ受信
装置のブロック図を示す。図において、ＲＤＳ信号は、
５７ＫＨｚバンドパスフィルター１によりＦＭ音声信号
より分離され復調回路２に入力される。復調回路２中で
は、同期検波回路３によりＲＤＳ信号が検波された後、
バイフェーズデコード回路４により差動符号化データａ
とそれに対応する信頼度データｂが出力される。この差
動符号化データａは差動デコード回路５に入力され、連
続する差動データをＥＸＯＲ処理することにより差動デ
コードされ、ＲＤＳデータが得られる。このＲＤＳデー
タは同期再生回路５に入力され、ＲＤＳデータのブロッ
ク・グループ同期が検出再生され、ここから、各ブロッ
クデータ毎に誤り訂正を実行するように、誤り訂正制御
回路１０５にタイミング制御信号が出力される。以上
は、従来と同様の動作である。

【００１３】しかしながら、本実施形態においては、バ
イフェーズデコード回路４からの差動符号化データａ及
びそれに対応する信頼度データｂは軟判定誤り訂正処理
回路１０に入力される。具体的には、差動符号化データ
ａ及びそれに対応する信頼度データｂは、スイッチ１０
３，１０４を各々介して、それぞれシフトレジスタ１０
１，１０２に入力される。この時、スイッチ１０３，１
０４は上側に接続される。そして、同期再生回路８から
誤り訂正タイミング信号が誤り訂正制御回路１０５に入
力されると、まず、ビット数判定回路１０６によりシフ
トレジスタ１０２に入力された信頼度データ「０」の数
を検出し、その数が所定の閾値よりも少ないかどうか判
定する。少ない場合、軟判定誤り制御を実行し、超える
場合は通常の硬判定誤り訂正を実行する。

【００１４】軟判定誤り訂正を実行する場合、スイッチ
１０３，１０４は下側に接続され、シフトレジスタ１０
１，１０２の各データを繰り返し循環させて、信頼度デ
ータに応じて差動符号化データが取り得る可能性のある
全ての差動符号化データパターンｇを生成する。即ち、
誤り訂正制御回路１０５はシフトレジスタ１０２から信
頼度データを受け取り、その信頼度データが「１」のと
きに「０」レベルの差動データ制御信号ｆをＥＸＯＲ回
路１０７に出力し、信頼度データが「０」のときには
「０」レベルと「１」レベルの差動データ制御信号ｆを
シフトレジスタ１０１、１０２の循環毎に順次変更して
ＥＸＯＲ回路１０７に出力する。このＥＸＯＲ回路１０
７の他方の入力にはシフトレジスタ１０１から差動符号
化データが順次入力されおり、従って、この差動データ
制御信号ｆは、差動符号化データの信頼度が「０」を示
すタイミングにおいて、シフトレジスタ１０１からの差
動符号化データを反転・非反転制御する働きをする。

【００１５】この差動データ制御信号ｆの働きを図２に
基づき説明する。例えば、シフトレジスタ１０１，１０
２の差動符号化データａ及び信頼度データｂが各々図２
ア，イに示す状態であるとする。尚、本来のＲＤＳデー
タは２６ビットをひとつのブロックとして構成されてい
るため、シフトレジスタには差動符号化データとしては
２７ビット分のデータがあるわけであるが、ここでは説
明を簡単にするため、１０ビットとしている。この場
合、信頼度データｂは第４ビットと第８ビットにおいて
信頼度が低い値「０」となっている。そこで、誤り訂正
制御回路１０５は差動データ制御信号ｆとして、図２ウ
〜カに示すように、シフトレジスタ１０１から第４ビッ
ト目と第８ビット目が出力されるタイミングで、シフト
レジスタ１０１の１循環毎に、順次、「０，０」「０，
１」「１，０」「１，１」となり、他のビットが出力さ
れるときは「０」となるｆ１〜ｆ４の４通りの差動デー
タ制御信号パターンを出力する。その結果、ＥＸＯＲ回
路１０７からは図２キ〜コに示すような４通りの差動符
号化データパターンｇ１〜ｇ４が順次発生する。これら
の４つの差動符号化データパターンは差動デコード回路
１０８に入力されてＲＤＳデータｈにデコードされ、こ
のＲＤＳデータが誤り訂正回路１０９に入力される。従
って、誤り訂正回路１０９では、差動符号化データパタ
ーンの４通りの組み合わせについて、各々誤り訂正が実
行される。

【００１６】尚、従来例において説明したように、バイ
フェーズデコード回路４からの差動符号化データａとそ
の信頼度データｂが、各々、図８ア，イ（図３ア，イ）
に示すような場合、図１の構成では、図３ウ，エに示す
ように、ＥＸＯＲ回路１０７から、信頼度データが
「０」である第４ビット目の差動符号化データが「０」
と「１」となる２通りの差動符号化データパターンｇ
１，ｇ２が生成されて順次出力され、その差動デコード
結果として図３オ，カに示すＲＤＳデータｈ１，ｈ２が
得られる。よって、従来４通りのＲＤＳデータを誤り訂
正しなければならなかったのに対し、図１の構成では２
通りのＲＤＳデータについて誤り訂正を実行するだけで
よくなる。

【００１７】また、誤訂正を防ぐために、ビット数判定
回路１０６において信頼度の低いデータの数が一定の閾
値以上か判定し、閾値以上の場合軟判定誤り訂正を行わ
ないようにしている。例えば、閾値が４ビットであると
すると、バイフェーズデコード出力に信頼度の低いデー
タが２ビットあれば、差動デコード出力に信頼度の低い
データが４ビット生じることになり、従来方式では軟判
定誤り訂正は行われない。しかし、本実施形態では、差
動デコード前の差動符号化データに対する信頼度データ
により軟判定誤り訂正が制御されるため、信頼度の低い
データが２ビットあっても閾値以下となり、軟判定誤り
訂正が実行される。つまり、本実施形態では、従来方式
では軟判定誤り訂正が行われなかったような場合でも軟
判定誤り訂正が可能となる。

【００１８】ところで、復調回路２の構成としては、上
述した特願平８−１００３６７号に示す構成を用いれば
よい。即ち、復調回路２中の同期検波回路２及びバイフ
ェーズデコード回路４を、図４に示すように構成する。
この構成では、５７ＫＨｚバンドパスフィルター１でＦ
Ｍコンポジット信号から分離されたＲＤＳ信号がコンパ
レータ２０に入力され、０，１のデジタル信号に２値化
される。コンパレータ出力は、キャリア再生回路２１及
びＤフリップフロップ（以下、Ｄ−ＦＦという）２２に
入力され、キャリア再生回路２１で５７ＫＨｚのキャリ
アに同期したクロック信号が再生され、この再生クロッ
ク信号に基づきＤ−ＦＦ２２により、コンパレータ出力
がサンプリングされる。

【００１９】図６に信号波形を示して説明すると、バン
ドパスフィルター１から図６アに示すようなＲＤＳ信号
ｉが出力され、コンパレータ出力には図６イに示すデジ
タル信号ｊが得られる。キャリア再生回路２１により再
生される５７ＫＨｚの再生クロックｋは図６ウに示すタ
イミング(キャリア信号に対して９０度の位相）で、Ｄ
−ＦＦ２２にクロック信号として入力される。この結
果、Ｄ−ＦＦ２２のサンプリング出力として図６エに示
す信号ｌが得られ、この信号がバイフェーズクロック再
生回路２３と加算器２４に入力される。バイフェーズク
ロック再生回路２３では、バイフェーズシンボルレート
のクロックパルスｍを再生し、加算器２４においては、
加算器２４の出力を入力するＤ−ＦＦ２５の出力とＤ−
ＦＦ２２の出力とを加算する。そして、Ｄ−ＦＦ２５
は、バイフェーズシンボルレートのクロックパルスｍに
よりリセットされるので、このＤ−ＦＦ２５と加算器２
４により累算器が構成され、Ｄ-ＦＦ２２からのサンプ
リング出力データは、１シンボル期間にわたり累算され
る。より具体的には、サンプリング出力データの「１」
の数が累算される。

【００２０】ここで、サンプリングデータが理想的なデ
ータであれば、ＲＤＳ信号の場合、１シンボル期間に２
４キャリアの信号が入力されるので、この加算器におけ
る積算値ｎは２４または０となるはずである(この実施
形態では６または０）。そして、Ｄ−ＦＦ２６にはバイ
フェーズシンボルレートのクロックパルスｍにより累算
結果がラッチされ、バイフェーズデコード回路４に入力
される。

【００２１】バイフェーズデコード回路４は、Ｄ−ＦＦ
２６の出力をバイフェーズシンボルレートのクロックパ
ルスｍにより更にラッチするＤ−ＦＦ４０と、このＤ−
ＦＦ４０の出力データからＤ−ＦＦ２６の出力データを
減算する減算回路４１と、減算結果を判定して信頼度デ
ータを生成する信頼度判定回路４２と、データクロック
再生回路４５を備え、隣り合うバイフェーズシンボルデ
ータ間での減算を行う。そして、減算結果の符号ビット
を差動符号化データとしてＤ−ＦＦ４３を介して出力す
る。また、減算結果は、信頼度判定回路４２にも入力さ
れる。理想的なノイズのないＲＤＳ信号が入力されてい
れば、減算結果は、２４−０＝＋２４または０−２４＝
−２４となるが、ノイズなどの影響でこの減算結果が、
０近傍の値となることがある。そこで、信頼度判定回路
４２では、例えば＋−５を閾値として、この減算結果が
＋−５以下となればデコードされた差動符号化データの
信頼度は低いものとして判断してその信頼度データを０
に設定し、＋−５を越えるようであれば信頼度データを
１とする。

【００２２】尚、データクロック再生回路４５は、Ｄ−
ＦＦ２６の出力に基づいてバイフェーズシンボルデータ
のペアを判定し、シンボル毎のバイフェーズクロックｍ
からペアとなる１シンボル置きのタイミングでのクロッ
クを分離し、これをデータクロックｐとしてＤ−ＦＦ４
３，４４に出力している。よって、Ｄ−ＦＦ４３，４４
には、ペアを構成する２つのバイフェーズシンボルデー
タからバイフェースデコードされた差動符号化データと
その信頼度データがラッチされる。

【００２３】図２に示す具体回路においては、サンプリ
ング出力の積算結果を得るのに、サンプリングデータを
１シンボル期間にわたり単純に累算する累算器（加算器
２４及びＤ−ＦＦ２５）を用いたが、その代わりにロー
パスフィルタを用いることもできる。即ち、図３に示す
ように、加算器２４およびＤ−ＦＦ２５の代わりにＲＤ
Ｓバイフェーズシンボルレートである２.３７５ＫＨｚ
を通過帯域とするデジタルローパスフィルタ２７を設
け、このフィルタ２７にＤ−ＦＦ２２からのサンプリン
グ出力を入力する。また、バイフェーズクロック再生回
路２８においては、図６クに示すように１シンボル期間
のほぼ中点でバイフェーズシンボルレートのクロックｑ
を発生するよう構成し、このバイフェーズクロックｑを
Ｄ−ＦＦ２６のクロック端子に印加してデジタルローパ
スフィルタ２７の出力をラッチする。このラッチ出力に
はフィルタ演算による小数点以下のレベルも出力すれば
複数ビットの結果が得られる。即ち、入力信号がノイズ
のない理想的な信号であれば、このラッチ出力には１.
００または０.００の出力が得られるが、ノイズ等によ
り波形が歪んでいれば０.５０近傍の出力が得られるこ
とになる。このラッチ出力は、前述の実施形態と同様に
バイフェーズデコード回路４に入力され、バイフェーズ
デコード回路４においてペアを構成しているバイフェー
ズシンボルデータ間で減算が行われ、減算結果が正とな
れば差動符号化データは１となり、負となれば０とな
る。この時、理想的なノイズのないＲＤＳ信号が入力さ
れておれば、減算結果は１．００−０．００＝＋１また
は０．００−１．００＝−１となるが、ノイズ成分を含
む場合±０近傍の値となる。そこで、この減算結果が例
えば±０.３以下となればデコードされた差動符号化デ
ータの信頼度は低いものと判断して信頼度データを０に
設定し、±０.３を越えるようであれば信頼度データを
１とする。

【００２４】尚、ＲＤＳデータの再生は、必ずしも積算
結果に基づいて行う必要はなく、サンプリングデータそ
のものから再生しても良い。

【００２５】

【発明の効果】本発明によれば、誤り訂正回路に入力さ
れる信頼度の低いデータ量を従来の半分に押さえること
ができ、従って、誤訂正の発生を押さえることが可能と
なる。また、信頼度の低いデータ数が一定の閾値より多
いときには軟判定誤り訂正を実行しないようなシステム
においては、従来より多くの場合において軟判定誤り訂
正が適用できるようになる。

【図面の簡単な説明】

【図１】本発明の実施形態としてのＲＤＳ受信装置の構
成を示すブロック図である。

【図２】本実施形態の動作を説明するためのデータパタ
ーンを示す説明図である。

【図３】本実施形態の動作を説明するための他のデータ
パターンを示す説明図である。

【図４】本実施形態における復調回路の具体構成を示す
ブロック図である。

【図５】本実施形態における復調回路の他の具体構成を
示すブロック図である。

【図６】本実施形態の復調回路の動作を説明するための
タイミングチャートである。

【図７】従来のＲＤＳ受信装置の構成を示すブロック図
である。

【図８】従来のＲＤＳ受信装置の動作を説明するための
データパターンを示す説明図である。

【符号の説明】

１バンドパスフィルター２復調回路３同期検波回路４バイフェーズデコード回路５差動デコード回路７選択回路８同期再生回路９、１０軟判定誤り訂正処理回路２０コンパレータ２１キャリア再生回路２２、２５、２６、４０、４３、４４Ｄフリップフロ
ップ２３、２８バイフェーズクロック再生回路２４加算器２７ローパスフィルタ４１減算器４２信頼度判定回路４５データクロック再生回路１０１、１０２シフトレジスタ１０５誤り訂正制御回路１０６ビット数判定回路１０７ＥＸＯＲ回路１０８差動デコード回路１０９誤り訂正回路

Claims

【特許請求の範囲】

【請求項１】ＲＤＳデータを差動符号化し、更にバイ
フェーズ符号化した後変調して得られるＲＤＳ信号を受
信するＲＤＳ受信装置において、バイフェーズデコード
回路を含み、入力されるＲＤＳ信号に基づいてバイフェ
ーズデコード後の差動符号化データ及び該差動符号化デ
ータの信頼度を示す信頼度データを出力する復調回路
と、前記信頼度データに従って前記差動符号化データが
取り得る可能性のある全ての組み合わせの差動符号化デ
ータパターンを生成するパターン生成回路と、該生成し
た差動符号化データパターン中の差動符号化データをデ
コードしてＲＤＳデータを出力する差動デコード回路
と、前記ＲＤＳデータを誤り訂正する誤り訂正回路とを
備えたことを特徴とするＲＤＳ受信装置。
【請求項２】前記復調回路は、入力されるＲＤＳ信号
をデジタル化した信号のサンプリング出力を積算する積
算回路と、該積算結果に基づいて前記信頼度データを生
成する信頼度データ生成回路とを有することを特徴とす
る請求項１記載のＲＤＳ受信装置。
【請求項３】前記パターン生成回路は、前記信頼度デ
ータが所定レベルである差動符号化データを取り得る可
能性のある全ての差動符号化データに置き換えて、前記
差動符号化パターンを生成することを特徴とする請求項
１記載のＲＤＳ受信装置。