JP3097578B2 - データ伝送装置 - Google Patents

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明はデータ伝送装置に関
し、特に変調方式として直交変調方式を用い、畳込み符
号化器及び誤り訂正復号器を用いて誤り訂正を行うデー
タ伝送装置に関する。

【０００２】

【従来の技術】この種のデータ伝送装置の従来技術とし
て、例えば（１）特開昭６１−１３７４４７号公報、
（２）特開昭６０−３８９５７号公報等の記載が参照さ
れる。

【０００３】伝送誤りを受けた畳込み符号を誤り訂正復
号するのに用いられるビタビ（Ｖｉｔｅｒｂｉ）復号器
の装置規模は、拘束長Ｋの大きさと共に大きくなる。例
えば、拘束長Ｋ＝７、符号化率Ｒ＝１／２のビタビ復号
器が復号できる現在の最高速度は３０Ｍｂｐｓ程度であ
り、この最高速度によって、情報伝送速度が制限されて
いる。

【０００４】この問題点を克服するために、畳込み符号
化器及びビタビ復号器をそれぞれ複数設置し、伝送すべ
き情報ビット列を並列処理するデータ伝送装置の実現が
要請されている。

【０００５】図６は、従来のデータ伝送装置の構成を説
明するための図であり、図６Ｊ（ａ）は変調部の構成を
示すブロック図、図６（ｂ）は復調部の構成を示すブロ
ック図である。

【０００６】データ伝送装置は、符号化器６１ａ〜６１
ｄ、並列／直列変換器（Ｐ／Ｓ）６３ａ、６３ｂ、及び
直交変調器６４より構成される変調部と、直交復調器６
５、直列／並列変換器（Ｓ／Ｐ）６６ａ、６６ｂ、ビタ
ビ復号器６７ａ〜６７ｄ、同期ワード検出器６８、及び
切替器６９より構成される復調部と、からなる。以下、
各構成部について詳しく説明する。

【０００７】符号化器６１ａは、伝送すべき情報ビット
列Ｔ０１を入力とし、これを符号化率１／２で畳込み符
号化し、ビット列Ｔ１１とビット列Ｔ１２の２列からな
る符号化ビット列を出力する。

【０００８】同様にして、符号化器６１ｂは、ビット列
Ｔ０２を入力とし、ビット列Ｔ１３とビット列Ｔ１４の
２列からなる符号化ビット列を出力し、符号化器６１ｃ
は、ビット列Ｔ０３を入力とし、ビット列Ｔ１５とビッ
ト列Ｔ１６の２列からなる符号化ビット列を出力し、符
号化器６１ｄは、ビット列Ｔ０４を入力とし、ビット列
Ｔ１７とビット列Ｔ１３の２列からなる符号化ビット列
を出力する。

【０００９】並列／直列変換器６３ａは、符号化器６１
ａ〜６１ｄからそれぞれ出力されたビット列Ｔ１１、Ｔ
１３、Ｔ１５、Ｔ１７を入力とし、これらを並列／直列
変換してビット列Ｔ２１を出力する。

【００１０】同様に、並列／直列変換器６３ｂは、符号
化器６１ａ〜６１ｄからそれぞれ出力されたビット列Ｔ
１２、Ｔ１４、Ｔ１６、Ｔ１８を入力とし、これらを並
列／直列変換してビット列Ｔ２２を出力する。

【００１１】直交変調器６４は、並列／直列変換器６３
ａ、６３ｂからそれぞれ出力されたビット列Ｔ２１、Ｔ
２２を入力とし、これらを直交軸のそれぞれに対応させ
た４相位相変調して変調信号Ｔ３１を伝送路に送出す
る。

【００１２】直交復調器６５は、伝送路を介して伝送さ
れた受信信号Ｒ０１を入力とし、４相位相復調してビッ
ト列Ｒ１１、Ｒ１２を出力する。

【００１３】直列／並列変換器６６ａは、直交復調器６
５から出力されたビット列Ｒ１１を入力とし、これを直
列／並列変換してビット列Ｒ２１、Ｒ２３、Ｒ２５、Ｒ
２７を出力する。同様に、直列／並列変換器６６ｂは、
直交復調器６５から出力されたビット列Ｒ１２を入力と
し、これを直列／並列変換してビット列Ｒ２２、Ｒ２
４、Ｒ２６、Ｒ２８を出力する。

【００１４】ビタビ復号器６７ａは、直列／並列変換器
６６ａ、６６ｂから出力されたビット列Ｒ２１、Ｒ２２
を入力とし、これらを誤り訂正復号してビット列Ｒ３１
を出力する。

【００１５】同様に、ビタビ復号器６７ｂは、直列／並
列変換器６６ａ、６６ｂから出力されたビット列Ｒ２
３、Ｒ２４を入力とし、これらを誤り訂正復号してビッ
ト列Ｒ３２を出力し、ビタビ復号器６７ｃは、直列／並
列変換器６６ａ、６６ｂから出力されたビット列Ｒ２
５、Ｒ２６を入力とし、これらを誤り訂正復号してビッ
ト列Ｒ３３を出力し、ビタビ復号器６７ｄは、直列／並
列変換器６６ａ、６６ｂから出力されたビット列Ｒ２
７、Ｒ２８を入力とし、これらを誤り訂正復号してビッ
ト列Ｒ３４を出力する。

【００１６】同期ワード検出器６８は、ビタビ復号器６
７ａ〜６７ｄから出力されたビット列Ｒ３１〜Ｒ３４を
入力とし、例えば送信側で挿入されたフレーム同期ワー
ドを検出することにより、直列／並列変換器６６ａ、６
６ｂの分周位相不確定性により入れ替わったビット列の
順序を判定し、分周位相判定信号Ｃ１１を出力する。

【００１７】切替器６９は、ビタビ復号器６７ａ〜６７
ｄから出力されたビット列Ｒ３１〜Ｒ３４を入力とし、
同期ワード検出器６８から出力された分周位相判定信号
Ｃ１１に従い、ビット列の並びが、符号化器６１ａ〜６
１ｄ入力の情報ビットＴ０１〜Ｔ０４と対応するよう切
り替えて、ビット列Ｒ４１〜Ｒ４４を出力する。

【００１８】次に、この従来のデータ伝送装置の動作に
ついて説明する。

【００１９】まず、変調部における動作を、図７を参照
して説明する。伝送すべき４列の情報ビット列Ｔ０１〜
Ｔ０４を Ｔ０１：Ｄ１１、Ｄ１２、Ｄ１３、… Ｔ０２：Ｄ２１、Ｄ２２、Ｄ２３、… Ｔ０３：Ｄ３１、Ｄ３２、Ｄ３３、… Ｔ０４：Ｄ４１、Ｄ４２、Ｄ４３、… とすると、符号化器６１ａ〜６１ｄは、入力された各情
報ビット列Ｔ０１〜Ｔ０４列が畳込み符号化され、符号
化ビット列Ｔ１１〜Ｔ１８が出力される。

【００２０】このときの各ビット列を Ｔ１１：Ｘ１１、Ｘ１２、Ｘ１３、… Ｔ１２：Ｙ１１、Ｙ１２、Ｙ１３、… Ｔ１３：Ｘ２１、Ｘ２２、Ｘ２３、… Ｔ１４：Ｙ２１、Ｙ２２、Ｙ２３、… Ｔ１５：Ｘ３１、Ｘ３２、Ｘ３３、… Ｔ１６：Ｙ３１、Ｙ３２、Ｙ３３、… Ｔ１７：Ｘ４１、Ｘ４２、Ｘ４３、… Ｔ１８：Ｙ４１、Ｙ４２、Ｙ４３、… とする。

【００２１】符号化器６１ａ〜６１ｄから出力された符
号化ビット列Ｔ１１〜Ｔ１８は、並列／直列変換器６３
ａ、６３ｂに入力される。

【００２２】並列／直列変換器６３ａ、６３ｂでは、入
力された各符号化ビット列Ｔ１１〜Ｔ１８が並列／直列
変換され、以下のようなビット列Ｔ２１、Ｔ２２が出力
される。

【００２３】 Ｔ２１：Ｘ１１、Ｘ２１、Ｘ３１、Ｘ４１、… Ｔ２２：Ｙ１１、Ｙ２１、Ｙ３１、Ｙ４１、…

【００２４】各並列／直列変換器６３ａ、６３ｂから出
力されたビット列Ｔ２１、Ｔ２２は、直交変調器６４に
て変調され、変調信号Ｔ３１が伝送路へ送出される。

【００２５】次に復調部における動作について図８を参
照して説明する。

【００２６】上述のようにして変調部から伝送路に送出
された変調信号Ｔ３１は、伝送路を介して受信信号Ｒ０
１として直交復調器６５に入力される。

【００２７】直交復調器６５では、入力された受信信号
Ｒ０１が４相位相復調され、復調ビットＲ１１、Ｒ１２
が出力される。

【００２８】この直交復調器６５から出力された各復調
ビットＲ１１、Ｒ１２は、それぞれ直列／並列変換器６
６ａ、６６ｂに入力されて並列／直列変換され、ビット
列Ｒ２１〜Ｒ２８として出力される。

【００２９】直列／並列変換器６６ａ、６６ｂから出力
されたビット列Ｒ２１〜Ｒ２８はそれぞれビタビ復号器
６７ａ〜６７ｄに入力される。

【００３０】各ビタビ復号器６７ａ〜６７ｄでは、それ
ぞれビット列Ｒ２１〜Ｒ２８について誤り訂正復号が行
われ、上述の伝送すべき４列の情報ビット列Ｔ０１〜Ｔ
０４に対応するビット列Ｒ３１〜Ｒ３４が出力される。

【００３１】図６（ｂ）の直交復調器６５において行わ
れる４相位相復調方式は、直交変調方式の一種であり、
直交変調方式における復調には４相位相不確定性がある
ため、直交復調器６５の出力であるビット列Ｒ１１、Ｒ
１２は伝送誤りを無視しても必ずしも直交変調器６４に
入力したビット列Ｔ２１、Ｔ２２とは一致しない。

【００３２】例えば、ビット列Ｔ２１、Ｔ２２のビット
Ｘ１１、Ｙ１１に対するビット列Ｒ１１、Ｒ１２のビッ
トは、伝送誤りを無視すると、（Ｘ１１、Ｙ１１）、
（Ｙ１１￣、Ｘ１１）、（Ｘ１１￣、Ｙ１１￣）、（Ｙ
１１、Ｘ１１￣）のいずれかとなる。但し、記号￣は相
補（反転）信号を示す。

【００３３】この４相位相不確定性を除去する方法とし
ては種々の方式が提案されている。例えば、ＴＤＭＡ方
式に適用したものとして、特開昭６１−１３７４４７号
公報には、ビタビ復号器における遷移パス長の計算と、
ユニークワード検出回路におけるユニークワードの検出
とを時間的に並行して実行することにより、綜合的な処
理時間を短縮し、位相不確定性除去回路のシフトレジス
タの省略を図るようにした多相ＰＳＫ信号の復号装置が
提案されている。同公報に開示された復号装置では、バ
ースト信号のプリアンブル部にある位相情報が利用され
る。

【００３４】また特開昭６０−３８９５７号公報には、
位相不確定性除去のための制御信号の組合せを最小必要
限とするように位相不確定性除去回路を構成することに
より、不確定性除去にいたるまでの時間を短くするよう
にした、４相ＰＳＫ波の位相不確定除去回路が提案され
ている。

【００３５】

【発明が解決しようとする課題】上述した従来のデータ
伝送装置では、直列／並列変換器（Ｓ／Ｐ）６６ａの出
力ビット列Ｒ２１、Ｒ２３、Ｒ２５、Ｒ２７の並びは、
直列／並列変換における分周位相不確定性により、必ず
しも送信側のビット列Ｔ１１、Ｔ１３、Ｔ１５、Ｔ１７
の並びとは一致せず、全部で４通りある。このことは、
直列／並列変換器（Ｓ／Ｐ）６６ｂについても同様であ
る。

【００３６】図８には、直交復調器６５の基準搬送波の
位相と、直交変調器６４の搬送波の位相とが一致し、直
列／並列変換器６６ａ、６６ｂの分周位相が、送信側と
受信側とで１ビット分ずれている場合の各出力の一例を
示す。ただし、伝送誤りを考慮し、受信側のビットに
は、記号「Ｒ」を付記してある。

【００３７】図８に示すように、直列／並列変換器６６
ａ、６６ｂの分周位相が、送信側と受信側とでずれてい
る場合には、ビット列Ｒ２１〜Ｒ２８の並びは、図７に
示した送信側におけるビット列Ｔ１１〜Ｔ１８の並びと
は異なることになる。

【００３８】この場合でも、各ビタビ復号器６７ａ〜６
７ｄでは正常に誤り訂正が行われる。

【００３９】従って、直列／並列変換器６６ａ、６６ｂ
から出力されたビット列Ｒ２１〜Ｒ２８はその並びのま
ま各ビタビ復号器６７ａ〜６７ｄにて誤り訂正復号さ
れ、その結果、図７に示した送信側のビット列Ｔ０１〜
Ｔ０４の並びとは異なるビット列Ｒ３１〜Ｔ３４が出力
されることになる。

【００４０】この受信側における列の並びを検出するに
は、例えば送信側で挿入したフレーム同期ワードを使用
する方法がある。これは、同期ワードの並びに着目し、
復号ビット列Ｒ３１から並んでいれば送信側と受信側と
の並びは一致している。

【００４１】また、復号ビット列Ｒ３２から始まり復号
ビット列Ｒ３４まで続き、次に１または２ビット離れて
復号ビットＲ３１に続いている場合には、送信側の第１
列目の情報ビットが受信側では第２列目に対応している
ことが分かる。

【００４２】ここで、１または２ビット離れというの
は、ビタビ復号器６７ａ〜６７ｄの符号化率およびハー
ドウェアの構成により決まり、符号化率Ｒ＝１／２では
１ビット離れとなるが、符号化率Ｒが１に近づくと２ビ
ット離れとなる場合もある。

【００４３】このように、並列数が増加するほど、受信
側での同期ワードのパターンが増加することになる。

【００４４】以上のように、符号化器及び誤り訂正復号
器をそれぞれ複数並列に設置する場合、直列／並列変換
器における分周位相不確定性のために、誤り訂正復号器
の出力において、並列データの順序が送信側と異なって
しまう場合がある。

【００４５】そして、この順序を検出するために、フレ
ーム同期ワードを使用すると、並列数及び畳込み符号化
器の符号化率によって、受信側での同期ワードのパター
ンが複数通り出てくるため、検出回路の規模が増大し、
また複数のパターンと同期ワードとの照合に時間がかか
り、検出処理時間が長くなる、という問題点を有するこ
とになる。

【００４６】したがって、本発明は、上記問題点に鑑み
てなされたものであって、その目的は、符号化器及び誤
り訂正復号器をそれぞれ複数並列に設置する場合、簡単
な構成で、かつ短い処理時間で、直列／並列変換器（Ｓ
／Ｐ）による分周位相不確定性の除去を行うデータ伝送
装置を提供することにある。

【００４７】

【課題を解決するための手段】上記目的を達成するため
に、本発明は、伝送すべき複数の情報ビット列を各々の
列ごとに畳込み符号化して符号化ビット列を出力する符
号化手段と、該符号化手段からの各符号化ビット列を並
列／直列変換する並列／直列変換手段と、該並列／直列
変換手段の出力を直交変調して変調信号を伝送路に送出
する直交変調手段と、伝送された前記各変調信号を直交
復調し復調信号を出力する直交復調手段と、該直交復調
手段の出力をそれぞれ直列／並列変換する直列／並列変
換手段と、該直列／並列変換手段で変換された各復調ビ
ット列を誤り訂正復号し、前記複数の情報ビット列に対
応する復号ビット列を出力する復号手段と、を有するデ
ータ伝送装置において、前記並列／直列変換手段に入力
される各符号化ビット列のデータを変換するデータ変換
手段と、前記復号手段より出力される４相位相不確定性
の除去パターン信号により前記直列／並列変換手段にお
ける分周位相を判定し、判定信号を出力する分周位相判
定手段と、前記分周位相判定手段より出力される判定信
号により復号ビット列の並びを入れ替える切替手段とを
備えたデータ伝送装置において、前記符号化手段が、伝
送すべきｎ（ｎ≧３）列の情報ビット列を各々の列ごと
に畳込み符号化し、第１及び第２のビット列からなる符
号化ビットを出力するｎ個の符号化器を備え、前記デー
タ変換手段が、前記ｎ列中第１列の第１のビット列と、
該第１列以外のビット列の第２のビット列の符号を反転
させたビット列とからなる第１のビット列群と、前記ｎ
列中第１列の第２のビット列と該第１列以外のビット列
の第１のビット列とからなる第２のビット列群と、を出
力し、前記並列／直列変換手段が、前記第１のビット列
群を並列／直列変換する第１の並列／直列変換器と、前
記第２のビット列群を並列／直列変換する第２の並列／
直列変換器と、を備え、前記直列／並列変換手段が、前
記直交復調手段の出力をそれぞれ各ｎ列のビット列に直
列／並列変換する第１及び第２の直列／並列変換器を備
え、前記復号手段が、前記第１及び第２の直列／並列変
換器から出力される２つのビット列群の中で互いに対応
する列対ごとにビタビ復号し、復号ビット列及び４相位
相不確定性の除去パターン信号を出力するｎ個のビタビ
復号器を備え、前記分周位相判定手段が、ｎ個の前記ビ
タビ復号器より出力さ れる４相位相不確定性の除去パタ
ーン信号により、第１列目の復号ビット列を検出して、
前記切替手段に分周位相判定信号を出力し、前記切替手
段が、前記分周位相判定器より出力される分周位相判定
信号に従い各復号ビット列の並びを前記情報ビット列の
並びに対応するよう切替える、ことを特徴とする。

【００４８】また、本発明においては、送信側が、伝送
すべきｎ（ｎ≧３）列の情報ビット列を各々の列ごとに
畳込み符号化し、第１及び第２のビット系列からなる符
号化ビットを出力する第１乃至第ｎの符号化手段を備
え、前記符号化手段の第１及び第２のビット系列出力を
（Ｘｉ、Ｙｉ）（但し、１≦ｉ≦ｎ）とすると、前記第
１の符号化手段の出力（Ｘ１、Ｙ１）はそのまま出力
し、前記第２乃至第ｎの符号化手段の出力（Ｘｊ、Ｙ
ｊ）については（Ｙｊ￣、Ｘｊ）（但し、ｊは２≦ｊ≦
ｎ、また記号￣は反転を表しＹｊ￣は信号Ｙｊを反転し
た信号を示す）に変換して出力するデータ変換手段と、
前記データ変換手段から出力される第１のビット列群
（Ｘ１、Ｙ２￣、…、Ｙｎ￣）を並列／直列変換する第
１の並列／直列変換手段と、前記データ変換手段から出
力される第２のビット列群（Ｙ１、Ｘ２、…、Ｘｎ）を
並列／直列変換する第２の並列／直列変換手段と、前記
第１及び第２の並列／直列変換器の出力を直交変調して
変調信号を伝送路に送出する直交変調手段と、を備え、
受信側が、伝送された各変調信号を直交復調し復調信号
を出力する直交復調手段と、前記直交復調手段の出力を
それぞれ各ｎ列のビット列に直列／並列変換する第１及
び第２の直列／並列変換手段と、前記第１及び第２の直
列／並列変換手段から出力される２つのビット列群の中
で互いに対応する列対ごとにビタビ復号し、復号ビット
列及び４相位相不確定性の除去パターン信号を出力する
第１乃至第ｎの復号手段を備え、前記第１乃至第ｎの復
号手段より出力される４相位相不確定性の除去パターン
信号により前記直列／並列変換手段における分周位相を
判定し、判定信号を出力する分周位相判定手段と、前記
分周位相判定手段より出力される判定信号により復号ビ
ット列の並びを前記送信側のビット列の並びに対応する
よう切替える切替手段と、を備える。

【００４９】上記のように構成される本発明によれば、
直列／並列変換手段による分周位相不確定性のために誤
ったビット列が出力された場合の検出手段として、ビタ
ビ復号器から出力される直交変復調手段による４相位相
不確定性の除去パターン信号を用いることにより、簡単
な構成で容易に検出が可能となる。

【００５０】

【発明の実施の形態】本発明の実施の形態について図面
を参照して以下に説明する。図１は、本発明の実施の形
態の構成をブロック図にて示したものであり、図１
（ａ）は変調部の構成を示すブロック図であり、図１
（ｂ）は復調部の構成を示すブロック図である。

【００５１】図１を参照すると、本発明の実施の形態に
係るデータ伝送装置は、その変調部は、伝送すべき複数
の情報ビット列を各々の列ごとに畳込み符号化して符号
化ビット列を出力する符号化手段１１ａ〜１１ｄと、符
号化手段１１ａ〜１１ｄからの各符号化ビット列を並列
／直列変換する並列／直列変換手段１３ａ、１３ｂと、
並列／直列変換手段１３ａ、１３ｂに入力される各符号
化ビット列のデータを変換するデータ変換手段１２と、
並列／直列変換手段１３ａ、１３ｂの出力を直交変調し
て変調信号を伝送路に送出する直交変調手段１４と、を
備えて構成されており、また復調部は、伝送された各変
調信号を直交復調し復調信号を出力する直交復調手段１
５と、直交復調手段１５の出力をそれぞれ直列／並列変
換する直列／並列変換手段１６ａ、１６ｂと、直列／並
列変換手段１６ａ、１６ｂで変換された各復調ビット列
を誤り訂正復号し、複数の情報ビット列に対応する復号
ビット列を出力する復号手段１７ａ〜１７ｄと、復号手
段１７ａ〜１７ｄより出力される４相位相不確定性の除
去パターン信号により直列／並列変換手段１６ａ、１６
ｂにおける分周位相を判定し、判定信号を出力する分周
位相判定手段１８と、分周位相判定手段１８より出力さ
れる判定信号により復号ビット列の並びを入れ替える切
替手段１９と、を備えて構成されている。

【００５２】送信側（変調器側）では、符号化手段１１
ａ〜１１ｎの各出力を（Ｘ、Ｙ）とすると、データ変換
手段１２は、符号化手段１１ａの出力はそのままもとの
（Ｘ、Ｙ）に、他の符号化手段１１ｂ〜１１ｎの出力を
（Ｙ￣、Ｘ）に変換し、各々並列／直列変換手段１３
ａ、１３ｂにて並列直列変換し、直交変調手段１４によ
り直交変調し出力する。

【００５３】一方、受信側では、直交復調手段１５によ
り直交復調し、直列／並列変換手段１６ａ、１６ｂの出
力を各々復号手段１７ａ〜１７ｎにて復号する。このと
き各復号手段では同期がとれるように直交変復調による
４相位相不確定性を除去するが、この除去パターン信号
を分周位相判定手段２８にてモニタし、送信側に対応す
る並列データの列順序を判定し、直列／並列変換手段に
よる分周位相不確定性を除去するよう切替手段１９にて
各復号手段出力のデータ列順を入れ替えて出力する。本
発明の実施の形態においては、直列／並列変換手段によ
る分周位相不確定性を復号器の４相位相不確定性除去パ
ターン情報を用いて除去可能であり、そのため、簡単な
構成で容易に分周位相が確定でき、複雑なフレーム同期
回路が不要となる。

【００５４】

【実施例】上記した実施の形態について更に詳細に説明
すべく本発明の実施例について図面を参照して説明す
る。

【００５５】図２は、本発明の一実施例の回路構成を説
明するための図であり、図２（ａ）は変調部の回路構成
を示す図、図２（ｂ）は復調部の回路構成を示す図であ
る。

【００５６】図２を参照すると、本実施例のデータ伝送
装置は、畳込み符号化器２１ａ〜２１ｄ、データ反転器
２２ｂ〜２２ｄ、並列／直列変換器２３ａ、２３ｂ、直
交変調器２４より構成される変調部と、直交復調器２
５、直列／並列変換器２６ａ、２６ｂ、ビタビ復号器２
７ａ〜２７ｄ、分周位相判定器２８、切替器２９より構
成される復調部と、からなる、以下、各構成部について
詳しく説明する。

【００５７】畳込み符号化器２１ａは、伝送すべき情報
ビット列Ｔ０１を入力とし、これを符号化率１／２で畳
込み符号化し、ビット列Ｔ１１とビット列Ｔ１２の２系
列からなる符号化ビット列を出力する。

【００５８】同様にして、符号化器２１ｂはビット列Ｔ
０２を入力とし、ビット列Ｔ１３とビット列Ｔ１４の２
列からなる符号化ビット列を出力し、符号化器２１ｃは
ビット列Ｔ０３を入力とし、ビット列Ｔ１５とビット列
Ｔ１６の２列からなる符号化ビット列を出力し、符号化
器２１ｄはビット列Ｔ０４を入力とし、ビット列Ｔ１７
とビット列Ｔ１８の２列からなる符号化ビット列を出力
する。

【００５９】データ反転器２２ｂは、畳込み符号化器２
２ｂから出力されるビット列Ｔ１４を入力とし、入力ビ
ット列の符号を反転させたビット列Ｔ１４￣を出力す
る。

【００６０】同様に、データ反転器２２ｃは、畳込み符
号化器２２ｃから出力されるビット列Ｔ１６を入力と
し、入力ビット列の符号を反転させたビット列Ｔ１６￣
を出力し、データ反転器２２ｄは、畳込み符号化器２２
ｄから出力されるビット列Ｔ１８を入力とし、入力ビッ
ト列の符号を反転させたビット列Ｔ１８￣を出力する。

【００６１】並列／直列変換器（Ｐ／Ｓ）２３ａは、畳
込み符号化器２１ａ及びデータ反転器２２ｂ〜２２ｄか
らそれぞれ出力されたビット列Ｔ１１、Ｔ１４￣、Ｔ１
６￣、Ｔ１８￣を入力とし、これらを並列／直列変換し
てビット列Ｔ２１を出力する。

【００６２】同様に、並列／直列変換器（Ｐ／Ｓ）２３
ｂは、畳込み符号化器２１ａ〜２１ｄからそれぞれ出力
されたビット列Ｔ１２、Ｔ１３、Ｔ１５、Ｔ１７を入力
とし、これらを並列／直列変換してビット列Ｔ２２を出
力する。

【００６３】直交変調器２４は、並列／直列変換器２３
ａ、２３ｂからそれぞれ出力されたビット列Ｔ２１、Ｔ
２２を入力とし、これらを直交軸のそれぞれに対応させ
た４相位相変調して変調信号Ｔ３１を伝送路に送出す
る。

【００６４】直交復調器２５は、伝送路を介して伝送さ
れた受信信号Ｒ０１を入力とし、４相位相復調してビッ
ト列Ｒ１１、Ｒ１２を出力する。

【００６５】直列／並列変換器（Ｓ／Ｐ）２６ａは、直
交復調器２５から出力されたビット列Ｒ１１を入力と
し、これを直列／並列変換して、ビット列Ｒ２１、Ｒ２
３、Ｒ２５、Ｒ２７を出力する。

【００６６】同様に、直列／並列変換器（Ｓ／Ｐ）２６
ｂは、直交復調器２５から出力されたビット列Ｒ１２を
入力とし、これを直列／並列変換してビット列Ｒ２２、
Ｒ２４、Ｒ２６、Ｒ２８を出力する。

【００６７】ビタビ復号器２７ａは、直列／並列変換器
２６ａ、２６ｂから出力されたビット列Ｒ２１、Ｒ２２
を入力とし、これらを誤り訂正復号してビット列Ｒ３１
を出力する。また、ビタビ同期をとるために、直交変復
調により生じた４相位相不確定性のうち少なくとも９０
度の不確定性を除去する必要があるが、その除去パター
ンを分周位相不確定性除去信号Ｃ０１として出力する。

【００６８】同様に、ビタビ復号器２７ｂは、直列／並
列変換器２６ａ、２６ｂから出力されたビット列Ｒ２
３、Ｒ２４を入力とし、これらを誤り訂正復号したビッ
ト列Ｒ３２及び分周位相不確定性除去信号Ｃ０２を出力
する。またビタビ復号器２７ｃは、直列／並列変換器２
６ａ、２６ｂから出力されたビット列Ｒ２５、Ｒ２６を
入力とし、これらを誤り訂正復号したビット列Ｒ３３を
及び分周位相不確定性除去信号Ｃ０３を出力する。さら
に、ビタビ復号器２７ｄは、直列／並列変換器２６ａ、
２６ｂから出力されたビット列Ｒ２７、Ｒ２８を入力と
し、これらを誤り訂正復号したビット列Ｒ３４及び分周
位相不確定性除去信号Ｃ０４を出力する。

【００６９】分周位相判定器２８は、ビタビ復号器２７
ａ〜２７ｄから出力された分周位相不確定性除去信号Ｃ
０１〜Ｃ０４を入力とし、入力信号Ｃ０１〜Ｃ０４のう
ち、いづれか１つのみ他と異なるパターンがある場合、
これを検出し、その信号を送出した列を受信側の第１列
に並べ替えるよう制御する分周位相判定信号Ｃ１１を、
切替器２９に対して出力する。

【００７０】切替器２９は、ビタビ復号器２７ａ〜２７
ｄから出力されたビット列Ｒ３１〜Ｒ３４を入力とし、
分周位相判定器２８から出力された分周位相判定信号Ｃ
１１に従い、ビット列の並びが、符号化器２１ａ〜２１
ｄ入力の情報ビットＴ０１〜Ｔ０４と対応するよう切り
替えて、ビット列Ｒ４１〜Ｒ４４を出力する。

【００７１】次に、本実施例のデータ伝送装置の動作を
詳細に説明する。図３は、本発明の一実施例における変
調部における動作を説明するためのタイムチャートであ
る。

【００７２】まず、変調部における動作を、図３を参照
して説明する。伝送すべき４列の情報ビット列Ｔ０１〜
Ｔ０４を各々、 Ｔ０１：Ｄ１１、Ｄ１２、Ｄ１３、… Ｔ０２：Ｄ２１、Ｄ２２、Ｄ２３、… Ｔ０３：Ｄ３１、Ｄ３２、Ｄ３３、… Ｔ０４：Ｄ４１、Ｄ４２、Ｄ４３、… とすると、符号化器２１ａは、情報ビット列Ｔ０１列が
符号化率１／２で畳込み符号化し、ビット列Ｔ１１、Ｔ
１２の２列からなる符号化ビット列を出力する。なおＤ
１２はビット列の第１列目の２番目のビットデータを示
している。

【００７３】同様に、符号化器１ｂはＴ１３、Ｔ１４
を、符号化器１ｃはＴ１５、Ｔ１６を、符号化器１ｄは
Ｔ１７、Ｔ１８をそれぞれ出力する。

【００７４】このときの各ビット列を、 Ｔ１１：Ｘ１１、Ｘ１２、Ｘ１３、… Ｔ１２：Ｙ１１、Ｙ１２、Ｙ１３、… Ｔ１３：Ｘ２１、Ｘ２２、Ｘ２３、… Ｔ１４：Ｙ２１、Ｙ２２、Ｙ２３、… Ｔ１５：Ｘ３１、Ｘ３２、Ｘ３３、… Ｔ１６：Ｙ３１、Ｙ３２、Ｙ３３、… Ｔ１７：Ｘ４１、Ｘ４２、Ｘ４３、… Ｔ１８：Ｙ４１、Ｙ４２、Ｙ４３、… とする。

【００７５】データ反転器２２ｂ〜２２ｄは、符号化ビ
ット列Ｔ１４、Ｔ１６、Ｔ１８をそれぞれ、Ｔ１４￣、
Ｔ１６￣、Ｔ１８￣に変換し出力する。但し、記号￣は
相補（反転）を示している。

【００７６】並列／直列変換器２ａは、ビット列Ｔ１
１、Ｔ１４￣、Ｔ１６￣、Ｔ１８￣をビット列Ｔ２１に
変換し、並列／直列変換器２ｂは、ビット列Ｔ１２、Ｔ
１３、Ｔ１５、Ｔ１７をビット列Ｔ２２に変換する。

【００７７】このとき、各ビット列Ｔ２１、Ｔ２２は、 Ｔ２１：Ｘ１１、Ｙ２１￣、Ｙ３１￣、Ｙ４１￣、Ｘ１
２、… Ｔ２２：Ｙ１１、Ｘ２１、Ｘ３１、Ｘ４１、Ｙ１２、…
となる。

【００７８】直交変調器２４は、ビット列Ｔ２１、Ｔ２
２を直交軸のそれぞれに対応させた４相位相変調信号Ｔ
３１を伝送路へ送出する。

【００７９】次に、変調部からの４相位相変調信号Ｔ３
１を復調する復調部の動作について、図４を参照して説
明する。図４は、本発明の一実施例における復調部にお
ける動作を説明するためのタイムチャートである。

【００８０】直交復調器２５は、伝送路で伝送された受
信信号Ｒ０１を４相位相復調し復調ビット列Ｒ１１、Ｒ
１２を出力する。

【００８１】この出力には４相位相不確定性があるが、
基準搬送波の位相が直交変調器２４の搬送波の位相と一
致した場合は、図４に示す通り、 Ｒ１１：ＲＸ１１、ＲＹ２１￣、ＲＹ３１￣、ＲＹ４１
￣、… Ｒ１２：ＲＹ１１、ＲＸ２１、ＲＸ３１、ＲＸ４１、… となる。但し、伝送誤りを考慮し受信側のビットには
「Ｒ」を付記してある。

【００８２】直交復調器２５からＲ１１、Ｒ１２が出力
されると、直列／並列変換器２６ａは、ビット列Ｒ１１
をＲ２１、Ｒ２３、Ｒ２５、Ｒ２７に変換する。同様に
直列／並列変換器２６ｂはビット列Ｒ１２をＲ２２、Ｒ
２４、Ｒ２６、Ｒ２８に変換する。この変換の際、Ｒ２
１〜Ｒ２８には直列／並列変換における分周位相不確定
性があることから、本実施例では、以下のような動作が
行われる。

【００８３】（１）並列／直列変換器２３ａ、２３ｂと
直列／並列変換器２６ａ、２６ｂの分周位相が一致した
場合について以下に説明する。

【００８４】並列／直列変換器２３ａ、２３ｂと直列／
並列変換器２６ａ、２６ｂの分周位相が一致した場合に
は、図４に示す通り、 Ｒ２１：ＲＸ１１、ＲＸ１２、ＲＸ３１、… Ｒ２２：ＲＹ１１、ＲＹ１２、ＲＹ３１、… Ｒ２３：ＲＹ２１￣、ＲＹ２２￣、ＲＹ２３￣、… Ｒ２４：ＲＸ２１、ＲＸ２２、ＲＸ２３、… Ｒ２５：ＲＹ３１￣、ＲＹ３２￣、ＲＹ３３￣、… Ｒ２６：ＲＸ３１、ＲＸ３２、ＲＸ３３、… Ｒ２７：ＲＹ４１￣、ＲＹ４２￣、ＲＹ４３￣、… Ｒ２８：ＲＸ４１、ＲＸ４２、ＲＸ４３、… となる。

【００８５】上記復調ビット列の対のうち、Ｒ２１、Ｒ
２２については、そのままビタビ復号器２７ａでビタビ
復号が可能であり、復号ビット列Ｒ３１を得る。その他
のビット列対については、直交復調器２５の基準搬送波
の位相が直交変調器２４の搬送波に対し９０度ずれた場
合に対応している。

【００８６】一般に、ビタビ復号器ではこの位相不確定
性を除去してビタビ同期をとる構成となっており、各列
対ごとに、（ＲＹ￣、ＲＸ）の組を、（ＲＸ、ＲＹ）に
入れ替えて、復号ビット列Ｒ３２〜Ｒ３４を出力する。

【００８７】このビット列の入れ替え操作の有無を、分
周位相不確定性除去信号Ｃ０１〜Ｃ０４として出力す
る。

【００８８】本実施例では、分周位相不確定性除去信号
Ｃ０１〜Ｃ０４は、各々（０度、９０度、９０度、９０
度）となる。

【００８９】これらを分周位相判定器２８でモニタし、
ビタビ復号器にて１つだけ他と異なる処理を行っている
第１列目のビット列対Ｒ２１、Ｒ２２が変調部の第１列
目の畳込み符号化器２１ａに対応することが分かる。

【００９０】従って、この場合、変調部と復調部とのビ
ット列の順序は一致しているので、分周位相判定器２８
の分周位相判定信号Ｃ１１により、切替器２９にて入力
ビット列Ｒ３１〜Ｒ３４は、そのままの順序で、Ｒ４１
〜Ｒ４４として、出力される。

【００９１】（２）次に並列／直列変換器２３ａ、２３
ｂと直列／並列変換器２６ａ、２６ｂの分周位相が１ビ
ット分ずれた場合について説明する。

【００９２】並列／直列変換器２３ａ、２３ｂと直列／
並列変換器２６ａ、２６ｂの分周位相が１ビット分ずれ
た場合には、図５に示す通り、 Ｒ２１：ＲＹ２１￣、ＲＹ２２￣、ＲＹ２３￣、… Ｒ２２：ＲＸ２１、ＲＸ２２、ＲＸ２３、… Ｒ２３：ＲＹ３１￣、ＲＹ３２￣、ＲＹ３３￣、… Ｒ２４：ＲＸ３１、ＲＸ３２、ＲＸ３３、… Ｒ２５：ＲＹ４１￣、ＲＹ４２￣、ＲＹ４３￣、… Ｒ２６：ＲＸ４１、ＲＸ４２、ＲＸ４３、… Ｒ２７：ＲＸ１２、ＲＸ１３、ＲＸ１４、… Ｒ２８：ＲＹ１２、ＲＹ１３、ＲＹ１４、… となる。

【００９３】上記復調ビット列の対のうち、Ｒ２７、Ｒ
２８については、そのままビタビ復号器２７ｄでビタビ
復号が可能であり復号ビット列Ｒ３４を得る。

【００９４】その他のビット列対については、各ビタビ
復号器２７ａ〜２７ｃにて、各列対ごとに、（ＲＹ￣、
ＲＸ）の組を、（ＲＸ、ＲＹ）に入れ替えて、復号ビッ
ト列Ｒ３１〜Ｒ３３を出力する。このときの分周位相不
確定性除去信号Ｃ０１〜Ｃ０４は各々（９０度、９０
度、９０度、０度）となる。

【００９５】これらを分周位相判定器２８でモニタし、
ビタビ復号器にて１つだけ他と異なる処理を行っている
第４列のビット列対Ｒ２７、Ｒ２８が変調部の第１列目
の畳込み符号化器２１ａに対応することが分かる。

【００９６】従って、この場合、変調部と復調部とのビ
ット列の順序がずれていると判定し、分周位相判定器２
８の分周位相判定信号Ｃ１１により、切替器２９にて入
力ビット列Ｒ３１〜Ｒ３４は、各々Ｒ４２、Ｒ４３、Ｒ
４４、Ｒ４１として出力される。

【００９７】また同時にＲ４１のみ１ビット他よりも先
行しているため、１ビット分遅延させて出力する。

【００９８】以上は、直交復調器２５の基準搬送波の位
相が直交変調器２４の搬送波に一致している場合につい
て説明したが、４相位相不確定性により位相がずれた場
合でも同様に動作する。

【００９９】例えば、位相が９０度ずれた場合、畳込み
符号化器２１ａの出力を（ＲＸ、ＲＹ）、畳込み符号化
器２１ｂ〜２１ｄの出力を（ＲＹ￣、ＲＸ）とすると、
ビタビ復号器２７ａ〜２７ｄの入力は、直列／並列変換
器２６ａ、２６ｂの分周位相が変調部と一致していれ
ば、第１列のみ（ＲＹ￣、ＲＸ）、他の３列は（ＲＸ
￣、ＲＹ￣）となる。このときの分周位相不確定性除去
信号Ｃ０１〜Ｃ０４は各々（９０度、１８０度、１８０
度、１８０度）となり、第１列目が変調部の第１列目に
対応していることが分かる。

【０１００】以上説明した実施例は、ビタビ復号器２７
ａ〜２７ｄを４並列に動作させているのでビタビ復号器
２７ａ〜２７ｄの復号速度の制限の４倍の伝送速度でデ
ータを伝送できる。符号化器、ビタビ復号器の設置数を
増加すれば、更に高速のデータ伝送が可能となる。

【０１０１】また、上記実施例のデータ伝送装置は、符
号化率１／２の畳込み符号を用いているが、１／２以外
の符号化率の畳込み符号を用いた場合にも、本発明を適
用して同様の作用効果を得ることができる。

【０１０２】更に、上記実施例のデータ伝送装置は、い
ずれも誤り訂正を行う復号器にビタビ復号器を用いる場
合について説明したが、畳込み符号を誤り訂正する他の
復号器を用いる場合にも、本発明を適用することによ
り、同様の作用効果が得られる。

【０１０３】

【発明の効果】以上説明したように、本発明によれば、
符号化器及び誤り訂正復号器をそれぞれ複数並列に設置
する場合、直列／並列変換器における分周位相不確定性
による並列データの順序の入れ替わりを、簡易な回路構
成により、容易に検出でき、送信側の順序に一致させる
ことができる、という効果を奏する。

【０１０４】また、本発明によれば、ビット列順を確定
した後フレーム同期を行えるため、フレーム同期回路も
簡単に構成でき、装置の小型化、低コスト化すなわち経
済化を図ることができるという効果を奏する。

【図面の簡単な説明】

【図１】本発明の実施の形態の構成を示すブロック図で
あり、（ａ）は変調部の構成を示すブロック図、（ｂ）
は復調部の構成を示すブロック図である。

【図２】本発明の一実施例の回路構成を示す図で、
（ａ）は変調部の構成を示す図、（ｂ）は復調部の構成
を示す図である。

【図３】本発明の一実施例における変調部の動作を説明
するためのタイムチャートである。

【図４】本発明の一実施例において、変復調部における
基準搬送波の位相が変調部の搬送波の位相と一致し、分
周位相が一致している場合の動作を説明するためのタイ
ムチャートである。

【図５】本発明の一実施例において、復調部における基
準搬送波の位相が変調部の搬送波の位相と一致し、分周
位相が１ビットずれている場合の動作を説明するための
タイムチャートである。

【図６】従来のデータ伝送装置の構成を示す図であり、
（ａ）は変調部の構成を示す図、（ｂ）は復調部の構成
を示す図である。

【図７】従来のデータ伝送装置の変調部における動作を
説明するためのタイムチャートである。

【図８】従来のデータ伝送装置の復調部における基準搬
送波の位相が変調部の搬送波の位相と一致し、分周位相
が１ビットずれている場合の動作を説明するためのタイ
ムチャートである。

【符号の説明】

１１ 符号化手段 １２ データ変換手段 １３ 並列／直列変換手段 １４ 直交変調手段 １５ 直交復調手段 １６ 直列／並列変換手段 １７ 復号手段 １８ 分周位相判定手段 １９ 切替手段 ２１、６１ 符号化器 ２２ データ反転器 ２３、６３ 並列／直列変換器 ２４、６４ 直交変調器 ２５、６５ 直交復調器 ２６、６６ 直列／並列変換器 ２７、６７ ビタビ復号器 ２８ 分周位相判定器 ２９、６９ 切替器 ６８ 同期ワード検出器

───────────────────────────────────────────────────── フロントページの続き (58)調査した分野(Int.Cl.⁷，ＤＢ名) H04L 27/00 - 27/38 H03M 13/23 H04L 1/00

Claims (2)

(57)【特許請求の範囲】
1. 【請求項１】伝送すべき複数の情報ビット列を各々の列
   ごとに畳込み符号化して符号化ビット列を出力する符号
   化手段と、 該符号化手段からの各符号化ビット列を並列／直列変換
   する並列／直列変換手段と、 該並列／直列変換手段の出力を直交変調して変調信号を
   伝送路に送出する直交変調手段と、 伝送された前記各変調信号を直交復調し復調信号を出力
   する直交復調手段と、 該直交復調手段の出力をそれぞれ直列／並列変換する直
   列／並列変換手段と、 該直列／並列変換手段で変換された各復調ビット列を誤
   り訂正復号し、前記複数の情報ビット列に対応する復号
   ビット列を出力する復号手段と、 前記並列／直列変換手段に入力される各符号化ビット列
   のデータを変換するデータ変換手段と、 前記復号手段より出力される４相位相不確定性の除去パ
   ターン信号により前記直列／並列変換手段における分周
   位相を判定し、判定信号を出力する分周位相判定手段
   と、 前記分周位相判定手段より出力される判定信号により復
   号ビット列の並びを入れ替える切替手段と、 を含むデータ伝送装置において、 前記符号化手段が、伝送すべきｎ（ｎ≧３）列の情報ビ
   ット列を各々の列ごとに畳込み符号化し、第１及び第２
   のビット列からなる符号化ビットを出力するｎ個の符号
   化器を備え 、前記データ変換手段が、前記ｎ列中第１列の第１のビッ
   ト列と、該第１列以外のビット列の第２のビット列の符
   号を反転させたビット列とからなる第１のビット列群
   と、前記ｎ列中第１列の第２のビット列と該第１列以外
   のビット列の第１のビット列とからなる第２のビット列
   群と、を出力し 、前記並列／直列変換手段が 、前記第１のビット列群を並列／直列変換する第１の並列
   ／直列変換器と 、前記第２のビット列群を並列／直列変換する第２の並列
   ／直列変換器と、を備え 、前記直列／並列変換手段が、前記直交復調手段の出力を
   それぞれ各ｎ列のビット列に直列／並列変換する第１及
   び第２の直列／並列変換器を備え 、前記復号手段が、前記第１及び第２の直列／並列変換器
   から出力される２つのビット列群の中で互いに対応する
   列対ごとにビタビ復号し、復号ビット列及び４相位相不
   確定性の除去パターン信号を出力するｎ個のビタビ復号
   器を備え 、前記分周位相判定手段が、ｎ個の前記ビタビ復号器より
   出力される４相位相不確定性の除去パターン信号によ
   り、第１列目の復号ビット列を検出して、前記切替手段
   に分周位相判定信号を出力し 、前記切替手段が、前記分周位相判定器より出力される分
   周位相判定信号に従い各復号ビット列の並びを前記情報
   ビット列の並びに対応するよう切替える 、 ことを特徴とするデータ伝送装置。
2. 【請求項２】送信側が、伝送すべきｎ（ｎ≧３）列の情
   報ビット列を各々の列ごとに畳込み符号化し、第１及び
   第２のビット系列からなる符号化ビットを出力する第１
   乃至第ｎの符号化手段を備え、前記符号化手段の第１及
   び第２のビット系列出力を（Ｘｉ、Ｙｉ）（但し、１≦
   ｉ≦ｎ）とすると、 前記第１の符号化手段の出力（Ｘ１、Ｙ１）はそのまま
   出力し、 前記第２乃至第ｎの符号化手段の出力（Ｘｊ、Ｙｊ）に
   ついては（Ｙｊ￣、Ｘｊ）（但し、ｊは２≦ｊ≦ｎ、ま
   た記号￣は反転を表しＹｊ￣は信号Ｙｊを反転した信号
   を示す）に変換して出力するデータ変換手段と、 前記データ変換手段から出力される第１のビット列群
   （Ｘ１、Ｙ２￣、…、Ｙｎ￣）を並列／直列変換する第
   １の並列／直列変換手段と、 前記データ変換手段から出力される第２のビット列群
   （Ｙ１、Ｘ２、…、Ｘｎ）を並列／直列変換する第２の
   並列／直列変換手段と、 前記第１及び第２の並列／直列変換器の出力を直交変調
   して変調信号を伝送路に送出する直交変調手段と、を備
   え、 受信側が、 伝送された各変調信号を直交復調し復調信号を出力する
   直交復調手段と、 前記直交復調手段の出力をそれぞれ各ｎ列のビット列に
   直列／並列変換する第１及び第２の直列／並列変換手段
   と、 前記第１及び第２の直列／並列変換手段から出力される
   ２つのビット列群の中で互いに対応する列対ごとにビタ
   ビ復号し、復号ビット列及び４相位相不確定性の除去パ
   ターン信号を出力する第１乃至第ｎの復号手段を備え、 前記第１乃至第ｎの復号手段より出力される４相位相不
   確定性の除去パターン信号により前記直列／並列変換手
   段における分周位相を判定し、判定信号を出力する分周
   位相判定手段と、 前記分周位相判定手段より出力される判定信号により復
   号ビット列の並びを前記送信側のビット列の並びに対応
   するよう切替える切替手段と、 を備えたことを特徴とするデータ伝送装置。