JPH09181618A - データ伝送装置 - Google Patents

データ伝送装置

Info

Publication number
JPH09181618A
JPH09181618A JP7340714A JP34071495A JPH09181618A JP H09181618 A JPH09181618 A JP H09181618A JP 7340714 A JP7340714 A JP 7340714A JP 34071495 A JP34071495 A JP 34071495A JP H09181618 A JPH09181618 A JP H09181618A
Authority
JP
Japan
Prior art keywords
bit string
parallel
phase
serial
bit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP7340714A
Other languages
English (en)
Inventor
Shingo Okamoto
眞吾 岡本
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
NEC Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp filed Critical NEC Corp
Priority to JP7340714A priority Critical patent/JPH09181618A/ja
Priority to EP96309426A priority patent/EP0782292A3/en
Priority to US08/773,950 priority patent/US5787121A/en
Publication of JPH09181618A publication Critical patent/JPH09181618A/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L1/00—Arrangements for detecting or preventing errors in the information received
    • H04L1/004—Arrangements for detecting or preventing errors in the information received by using forward error control
    • H04L1/0045—Arrangements at the receiver end
    • H04L1/0052—Realisations of complexity reduction techniques, e.g. pipelining or use of look-up tables
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/03—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words
    • H03M13/23—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words using convolutional codes, e.g. unit memory codes
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/37—Decoding methods or techniques, not specific to the particular type of coding provided for in groups H03M13/03 - H03M13/35
    • H03M13/39—Sequence estimation, i.e. using statistical methods for the reconstruction of the original codes
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L1/00—Arrangements for detecting or preventing errors in the information received
    • H04L1/004—Arrangements for detecting or preventing errors in the information received by using forward error control
    • H04L1/0045—Arrangements at the receiver end
    • H04L1/0047—Decoding adapted to other signal detection operation
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L1/00—Arrangements for detecting or preventing errors in the information received
    • H04L1/20—Arrangements for detecting or preventing errors in the information received using signal quality detector
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L5/00—Arrangements affording multiple use of the transmission path
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L1/00—Arrangements for detecting or preventing errors in the information received
    • H04L1/004—Arrangements for detecting or preventing errors in the information received by using forward error control
    • H04L1/0045—Arrangements at the receiver end
    • H04L1/0054—Maximum-likelihood or sequential decoding, e.g. Viterbi, Fano, ZJ algorithms

Abstract

(57)【要約】 【課題】 分周位相不確定性のために誤ったビット列が
出力されても符号化器入力のビット列の順序と一致した
出力を得られるデータ伝送装置を提供する。 【解決手段】 送信側に符号化器１ａ〜１ｄが並列配置
され、受信側にビタビ復号器７ａ〜７ｄが配並列配置さ
れるデータ伝送装置において、Ｐ／Ｓ２ａ，２ｂに入力
される各符号化ビット列およびビタビ復号器に入力され
る各復調ビット列の配列を、分周位相不確定性により誤
ったビット列が出力された場合にいずれかの復調ビット
列の誤り訂正復号が不可能となる配列とし、訂正復号不
可能な場合にビタビ復号器に入力される各復調ビット列
の並びをシフトして復号ビット列の並びを符号化器の入
力ビット列の並びに対応させる位相シフト器６ａ，６ｂ
を備える。さらに、４位相不確定性による位相ずれを生
じた場合にビタビ復号器の出力ビット列の並びを符号化
器の入力ビット列の並びに対応させる切替器８を備え
る。

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本発明は、データ伝送装置に
関し、特に変調方式として直交変調方式及び２相位相変
調方式を用い、畳込み符号化器及び誤り訂正復号器を用
いて誤り訂正を行うデータ伝送装置に関する。
【０００２】
【従来の技術】伝送誤りを受けた畳込み符号を誤り訂正
復号するのに用いられるビタビ復号器の装置規模は拘束
長Ｋの大きさと共に大きくなる。例えば、拘束長Ｋ＝７
のビタビ復号器が復号できる現在の最高速度は３０Ｍｂ
ｐｓ程度であり、この最高速度によって情報伝送速度が
制眼されている。これを克服するために、畳込み符号化
器及びビタビ復号器をそれぞれ複数設置し、伝送すべき
情報ビット列を並列処理するデータ伝送装置の実現が要
請されている。
【０００３】図１２は従来のデータ伝送装置の構成を説
明するための図で、（ａ）は変調部の構成を示すブロッ
ク図、（ｂ）は復調部の構成を示すブロック図である。
【０００４】データ伝送装置は、符号化器１０１ａ〜１
０１ｄ、並列／直列変換器（Ｐ／Ｓ）１０２ａ，１０２
ｂ、変調器１０３より構成される復調部（図１２（ａ）
参照）と、復調器１０４、直列／並列変換器（Ｓ／Ｐ）
１０５ａ，１０５ｂ、ビタビ符号器１０７ａ〜１０７ｄ
より構成される復調部（図１２（ｂ）参照）とからな
る。以下、各構成部について詳しく説明する。
【０００５】符号化器１０１ａは、伝送すべき情報ビッ
ト列Ｔ０１を入力とし、これを符号化率１／２で畳込み
符号化し、ビット列Ｔ１１とビット列Ｔ１２の２列から
なる符号化ビット列を出力する。同様に、符号化器１０
１ｂは、ビット列Ｔ０２を入力とし、ビット列Ｔ１３と
ビット列Ｔ１２の２列からなる符号化ビット列を出力
し、符号化器１０１ｃは、ビット列Ｔ０３を入力とし、
ビット列Ｔ１５とビット列Ｔ１６の２列からなる符号化
ビット列を出力し、符号化器１０１ｄは、ビット列Ｔ０
４を入力とし、ビット列Ｔ１７とビット列Ｔ１８の２列
からなる符号化ビット列を出力する。
【０００６】Ｐ／Ｓ１０２ａは、符号化器１０１ａ〜１
０１ｄからそれぞれ出力されたビット列Ｔ１１，Ｔ１
３，Ｔ１５，Ｔ１７を入力とし、これらを並列／直列変
換してビット列Ｔ２１を出力する。Ｐ／Ｓ１０２ｂは、
符号化器１０１ａ〜１０１ｄからそれぞれ出力されたビ
ット列Ｔ１２，Ｔ１４，Ｔ１６，Ｔ１８を入力とし、こ
れらを並列／直列変換してビット列Ｔ２２を出力する。
【０００７】変調器３はＰ／Ｓ１０２ａ，１０２ｂから
それぞれ出力されたビット列Ｔ２１，２２を入力とし、
これらを直交軸のそれぞれに対応させた４相位相変調し
て変調信号Ｔ３１を伝送路へ送出する。
【０００８】復調器１０４は、伝送路を介して伝送され
た受信信号Ｒ０１（すなわち、伝送された変調信号Ｔ３
１）を入力とし、４相位相復調してビット列Ｒ１１，Ｒ
１２を出力する。
【０００９】Ｓ／Ｐ１０５ａは、復調器１０４から出力
されたビット列Ｒ１１を入力とし、これを直列／並列変
換してビット列Ｒ３１，Ｒ３３，Ｒ３５，Ｒ３７を出力
する。同様に、Ｓ／Ｐ１０５ｂは、復調器１０４からの
ビット列Ｒ１２を入力とし、これを直列／並列変換して
ビット列Ｒ３２，Ｒ３４，Ｒ３６，Ｒ３８を出力する。
【００１０】ビタビ復号器１０７ａは、Ｓ／Ｐ１０５
ａ，１０５ｂから出力されたビット列Ｒ３１、Ｒ３２を
入力とし、これらを誤り訂正復号してビット列Ｒ４１を
出力する。同様に、ビタビ復号器１０７ｂは、ビット列
Ｒ３３、Ｒ３４を入力とし、ビット列Ｒ４２を出力す
る。ビタビ復号器１０７ｃは、ビット列Ｒ３５、Ｒ３６
を入力とし、ビット列Ｒ４３を出力する。ビタビ復号器
１０７ｄは、ビット列Ｒ３７、Ｒ３８を入力とし、ビッ
ト列Ｒ４４を出力する。
【００１１】次に、このデータ伝送装置の動作について
説明する。
【００１２】まず、変調部における動作を図１３参照し
て説明する。伝送すべき４列の情報ビット列ＴＯ１〜Ｔ
Ｏ４を ＴＯ１：Ｄ１１，Ｄ１２，Ｄ１３，・・・ ＴＯ２：Ｄ２１，Ｄ２２，Ｄ２３，・・・ ＴＯ３：Ｄ３１，Ｄ３２，Ｄ３３，・・・ ＴＯ４：Ｄ４１，Ｄ４２，Ｄ４３，・・・ とすると、符号化器１０１ａ〜１０１ｄでは、入力され
た各情報ビット列ＴＯ１〜Ｔ０４が畳込み符号化され、
符号化ビット列Ｔ１１〜Ｔ１８が出力される。このとき
の各ビット列を Ｔ１１：Ｘ１１，Ｘ１２，Ｘ１３，・・・ Ｔ１２：Ｙ１１，Ｙ１２，Ｙ１３，・・・ Ｔ１３：Ｘ２１，Ｘ２２，Ｘ２３，・・・ Ｔ１４：Ｙ２１，Ｙ２２，Ｙ２３，・・・ Ｔ１５：Ｘ３１，Ｘ３２，Ｘ３３，・・・ Ｔ１６：Ｙ３１，Ｙ３２，Ｙ３３，・・・ Ｔ１７：Ｘ４１，Ｘ４２，Ｘ４３，・・・ Ｔ１８：Ｙ４１，Ｙ４２，Ｙ４３，・・・ とする。
【００１３】符号化器１０１ａ〜１０１ｄから出力され
た符号化ビット列Ｔ１１〜Ｔ１８はＰ／Ｓ１０２ａ，１
０２ｂに入力される。Ｐ／Ｓ１０２ａ，１０２ｂでは、
入力された各符号化ビット列Ｔ１１〜Ｔ１８が並列／直
列変換され、以下のようなビット列Ｔ２１，Ｔ２１が出
力される。
【００１４】Ｔ２１：Ｘ１１，Ｘ２１，Ｘ３１，Ｘ４
１，・・・ Ｔ２２：Ｙ１１，Ｙ２１，Ｙ３１，Ｙ４１，・・・ 各Ｐ／Ｓ１０２ａ，１０２ｂから出力されたビット列Ｔ
２１，Ｔ２１は、変調器１０３にて変調され、変調信号
Ｔ３１が伝送路へ送出される。
【００１５】上述のようにして変調部から伝送路に送出
された変調信号Ｔ３１は、伝送路を介して受信信号ＲＯ
１として復調器１０４に入力される。受信信号ＲＯ１が
入力されると、復調器１０４では、入力された受信信号
ＲＯ１が４相位相復調され、復調ビット列Ｒ１１，Ｒ１
２が出力される。この復調器１０４から出力された復調
ビット列Ｒ１１，Ｒ１２はそれぞれＳ／Ｐ１０５ａ，１
０５ｂに入力されて並列／直列変換され、ビット列Ｒ３
１〜Ｒ３８として出力される。Ｓ／Ｐ１０５ａ，１０５
ｂから出力されたビット列Ｒ３１〜Ｒ３８はそれぞれビ
タビ復号器１０７ａ〜１０７ｄに入力される。各ビタビ
復号器１０７ａ〜１０７ｄでは、それぞれビット列Ｒ３
１〜Ｒ３８について誤り訂正復号が行われ、上述の伝送
すべき４列の情報ビット列ＴＯ１〜ＴＯ４に対応するビ
ット列Ｒ４１〜Ｒ４４が出力される。
【００１６】上記復調器１０４において行われる４相位
相復調方式は直交変調方式の一種であり、直交変調方式
における復調には４相位相不確定性があるため、復調器
１０４の出力であるビット列Ｒ１１，Ｒ１２は伝送誤り
を無視しても必ずしも変調器１０３に入力したビット列
Ｔ２１，Ｔ２２とは一致しない。例えば、ビット列Ｔ２
１，Ｔ２２のビットＸ１１，Ｙ１１に対するビット列Ｒ
１１，Ｒ１２のビットは、伝送誤りを無視すると、（Ｘ
１１、Ｙ１１）、（Ｙ１１バー、Ｘ１）１、（Ｘ１１バ
ー、Ｙ１１バー）、（Ｙ１１、Ｘ１１バー）のいずれか
となる。この４相位相不確定性を除去する方法としては
種々の方式が提案されている。例えぱ、特開昭６１−１
３７４４７号公報には、ＴＤＭＡ方式に適用したものと
して「多相ＰＳＫ信号の復号装置」が開示されている。
この公報に開示された復号装置では、バースト信号のプ
リアンプル部にある位相情報が利用される。また、特開
昭６０−０３８９５７号公報には、「４相ＰＳＫ波の位
相不確定除去回路」が開示されている。
【００１７】
【発明が解決しようとする課題】上述した従来のデータ
伝送装置では、直列／並列変換器１０５ａの出力の並び
は、Ｓ／Ｐ変換における分周位相不確定性により必ずし
も送信側のビット列Ｔ１１、Ｔ１３、Ｔ１５、Ｔ１７の
並びとは一致せず、全部で４通りある。このことは直列
／並列変換器１０５ｂについても同様である。図１４
に、復調器の基準搬送波の位相と変調器の搬送波の位相
とが一致し、直列／並列変換器（Ｓ／Ｐ）の分周位相が
送信側と受信側とでずれている場合の各出力の一例を示
す。但し、伝送誤りを考慮し受信側のビットにはＲを付
記してある。
【００１８】図１４に示すように、直列／並列変換器
（Ｓ／Ｐ）の分周位相が送信側と受信側とでずれている
場合には、ビット列Ｒ３１〜Ｒ３８の並びは図１３図に
示した送信側におけるビット列Ｔ１１〜Ｔ１８の並びと
は異なることになる。この場合でも、ビタビ復号器１０
７ａ〜１０７ｄでは正常に誤り訂正が行われる。したが
って、直列／並列変換器１０５ａ，１０５ｂから出力さ
れたビット列Ｒ３１〜Ｒ３８はその並びのまま各ビタビ
復号器１０７ａ〜１０７ｄにて誤り訂正復号されてしま
い、その結果、図１３に示した送信側のビット列Ｔ０１
〜Ｔ０４の並びとは異なるビット列Ｒ４１〜Ｒ４４が出
力されることとなる。
【００１９】以上のように、符号化器及び誤り訂正復号
器をそれぞれ複数並列に設置する場合、従来のデータ伝
送装置はＳ／Ｐにおける分周位相不確定性のために誤り
訂正復号器出力では並列データの順序が送信側と異なっ
てしまう場合がある。これは、分周位相が送受で異なっ
ていても並列に設置する各誤り訂正復号器では正常に誤
り訂正可能であり、分周位相不確定性を除去できないた
めである。このように誤り訂正復号器出力の並列データ
の順序が送信側と異なってしまう従来のデータ伝送装置
においては、ビット列の順序誤りを検出して送信側と同
じ順序に入れ替える手段を必要とするので、装置が大型
になるという問題点がある。
【００２０】本発明の目的は、上記問題を解決し、簡単
な構成で、Ｓ／Ｐによる分周位相不確定性のために誤っ
たビット列が出力されても符号化器入力のビット列の順
序と一致した出力を得られるデータ伝送装置を提供する
ことにある。
【００２１】
【課題を解決するための手段】上記目的を達成するた
め、本発明は、伝送すべき複数の情報ビット列を各々の
列ごとに畳込み符号化して符号化ビット列を出力する符
号化手段と、該符号化手段からの各符号化ビット列を並
列／直列変換する並列／直列変換手段と、該並列／直列
変換手段の出力を変調して変調信号を伝送路に送出する
変調手段と、伝送された前記各変調信号を復調し復調信
号を出力する復調手段と、該復調手段の出力をそれぞれ
直列／並列変換する直列／並列変換手段と、該直列／並
列変換手段で変換された各復調ビット列を誤り訂正復号
し、前記複数の情報ビット列に対応する復号ビット列を
出力する誤り訂正復号手段と、を有するデータ伝送装置
において、前記並列／直列変換手段に入力される各符号
化ビット列および誤り訂正復号手段に入力される各復調
ビット列の各配列を、前記直列／並列変換手段の分周位
相不確定性により誤ったビット列が出力された場合にい
ずれかの復調ビット列の誤り訂正復号が不可能となる配
列とし、前記誤り訂正復号手段における誤り訂正復号の
可能・不可能をモニタし、訂正復号不可能な場合には誤
り訂正復号手段に入力される各復調ビット列の並びをシ
フトして前記復号ビット列の並びを前記情報ビット列の
並びに対応させるシフト手段を有することを特徴とす
る。
【００２２】上記の発明において、前記変調手段が、前
記並列／直列変換手段の出力を変調して直交軸のそれぞ
れに対応した直交変調信号を伝送路に送出する直交変調
器であり、前記復調手段が、伝送された前記各直交変調
信号を直交復調し直交軸のそれぞれに対応した直交復調
信号を出力する直交復調器であり、前記直交変調信号と
前記直交復調信号の位相のずれをモニタし、位相にずれ
が生じた場合に前記誤り訂正復号手段から出力された復
号ビット列の並びを前記情報ビット列の並びと一致する
ように切り替える切替手段を備えるものであってもよ
い。
【００２３】さらに、前記符号化手段が、伝送すべきｎ
（ｎ≧３）列の情報ビット列を各々の列ごとに畳込み符
号化し、第１及び第２のビット列からなる符号化ビット
列を出力するｎ個の符号化器より構成され、前記並列／
直列変換手段が、前記ｎ列中２列を除いた列の第１のビ
ット列と該除いた２列の一方の列の第１および第２のビ
ット列とからなるビット列群を並列／直列変換する第１
の並列／直列変換器と、前記ｎ列中２列が除かれた列の
第２のビット列と前記除いた２列のもう一方の列の第１
および第２のビット列とからなるビット列群を並列／直
列変換する第２の並列／直列変換器より構成され、前記
直列／並列変換手段が、前記直交復調器の出力を、前記
第１および第の並列／直列変換器に入力された各ビット
列群に対応するビット列群にそれぞれ直列／並列変換す
る第１および第２の直列／並列変換器より構成され、前
記シフト手段が、前記第１および第２の直列／並列変換
器から出力されたビット列群のビット列の順序をそれぞ
れシフトする第１および第２の位相シフト器より構成さ
れ、前記誤り訂正復号手段が、前記第１および第２の位
相シフト器の２つのビット列群の出力の中で互いに対応
する列対ごとに誤り訂正復号し復号ビット列を出力する
ｎ個の誤り訂正復号器より構成され、前記切替手段が、
前記ｎ列中２列に対応する誤り訂正復号器の出力を切替
えるよう構成されたものであってもよい。
【００２４】また、上記発明において、前記変調手段
が、前記並列／直列変換手段の出力を２相位相変調して
２相位相変調信号を伝送路に送出する２相位相変調器で
あり、前記復調手段が、伝送された前記２相位相変調信
号を２相位相復調して復調信号を出力する２相位相復調
器であり、前記符号化手段が、伝送すべきｎ（ｎ≧３）
列の情報ビット列を各々の列ごとに畳込み符号化し、第
１及び第２のビット列からなる符号化ビット列を出力す
るｎ個の符号化器より構成され、前記並列／直列変換手
段が、前記ｎ列中２列を除いた列の第１のビット列と該
除いた２列の一方の列の第１および第２のビット列とか
らなるビット列群、および前記ｎ列中２列が除かれた列
の第２のビット列と前記除いた２列のもう一方の列の第
１および第２のビット列とからなるビット列群を並列／
直列変換する並列／直列変換器より構成され、前記直列
／並列変換手段が、前記２相位相復調器の出力を、前記
並列／直列変換器に入力された各ビット列群に対応する
ビット列群に直列／並列変換する直列／並列変換器より
構成され、前記シフト手段が、前記直列／並列変換器か
ら出力されたビット列群のビット列の順序をそれぞれシ
フトする位相シフト器より構成され、前記誤り訂正復号
手段が、前記位相シフト器のビット列群の出力の中で互
いに対応する列対ごとに誤り訂正復号し復号ビット列を
出力するｎ個の誤り訂正復号器より構成されたものであ
ってもよい。
【００２５】＜作用＞上記のように構成される本発明で
は、直列／並列変換手段による分周位相不確定性のため
に誤ったビット列が出力されると、誤り訂正復号手段で
は、いずれかの復調ビット列の誤り訂正復号が不可能と
なる。復調ビット列の誤り訂正復号が不可能となると、
その状態がシフト手段により検出され、直列／並列変換
手段の出力ビット列の順序がシフトされる。このシフト
は、全ての誤り訂正復号が可能となるまで順次行われ、
これにより符号化手段入力のビット列の順序に一致した
出力が得られる。
【００２６】
【発明の実施の形態】次に、本発明の実施例について図
面を参照して説明する。
【００２７】図１は本発明の第１の実施例のデータ伝送
装置の構成を説明するための図で、（ａ）は変調部の構
成を示すブロック図、（ｂ）は復調部の構成を示すブロ
ック図である。
【００２８】本実施例のデータ伝送装置は、符号化器１
ａ〜１ｄ、並列／直列変換器（Ｐ／Ｓ）２ａ，２ｂ、変
調器３より構成される変調部と、復調器４、直列／並列
変換器（Ｓ／Ｐ）５ａ，５ｂ、位相シフト器６ａ，６
ｂ、ビタビ符号器７ａ〜７ｄより構成される復調部とか
らなる。以下、各構成部について詳しく説明する。
【００２９】符号化器１ａは、伝送すべき情報ビット列
Ｔ０１を入力とし、これを符号化率１／２で畳込み符号
化し、２列からなる符号化ビット列Ｔ１１，Ｔ１２を出
力する。同様に、符号化器１ｂは、ビット列Ｔ０２を入
力とし、符号化ビット列Ｔ１３，Ｔ１４を出力する。符
号化器１ｃは、ビット列Ｔ０３を入力とし、符号化ビッ
ト列Ｔ１５，Ｔ１６を出力する。符号化器１ｄは、ビッ
ト列Ｔ０４を入力とし、符号化ビット列Ｔ１７，Ｔ１８
を出力する。
【００３０】並列／直列変換器２ａは、符号化器１ａ，
１ｂから出力された符号化ビット列Ｔ１１，Ｔ１３およ
び符号化器１ｃから出力された符号化ビット列Ｔ１５，
Ｔ１６を入力とし、これらを並列／直列変換してビット
列Ｔ２１を出力する。並列／直列変換器２ｂは、符号化
器１ａ，１ｂから出力された符号化ビット列Ｔ１２，Ｔ
１４および符号化器１ｄから出力された符号化ビット列
Ｔ１７，Ｔ１８を入力とし、これらを並列／直列変換し
てビット列Ｔ２２を出力する。
【００３１】変調器３は並列／直列変換器２ａ，２ｂか
らそれぞれ出力されたビット列Ｔ２１，２２を入力と
し、これらを直交変調し直交軸のそれぞれに対応した変
調信号Ｔ３１を伝送路へ送出する。
【００３２】復調器４は、伝送路を介して受信された受
信信号Ｒ０１（すなわち、変調信号Ｔ３１が伝送路を介
して受信された信号）を入力とし、これを直交復調し直
交軸のそれぞれに対応した復調ビット列Ｒ１１，Ｒ１２
を出力する。
【００３３】直列／並列変換器５ａは、復調器４から出
力された復調ビット列Ｒ１１を入力とし、これを直列／
並列変換して４列の復調ビット列Ｒ２１〜Ｒ２４を出力
する。直列／並列変換器５ｂは、復調器４から出力され
た復調ビット列Ｒ１２を入力とし、これを直列／並列変
換して４列の復調ビット列Ｒ２５〜Ｒ２８を出力する。
【００３４】位相シフト器６ａは、直列／並列変換器５
ａから出力された復調ビット列Ｒ２１〜Ｒ２４を入力と
し、復調ビット列Ｒ３１，Ｒ３３，Ｒ３５，Ｒ３６を出
力する。この位相シフト器６ａは、ビタビ非同期信号Ｃ
Ｏ１より各復調ビット列Ｒ２１〜Ｒ２４に関するビタビ
復号の非同期状態をモニタしており、いずれかのビタビ
複合が不可能な状態となった場合には、復調ビット列Ｒ
２１〜Ｒ２４の間でその順序をシフトする。位相シフト
器６ｂは、直列／並列変換器５ａから出力された復調ビ
ット列Ｒ２５〜Ｒ２８を入力とし、復調ビット列Ｒ３
２，Ｒ３４，Ｒ３７，Ｒ３８を出力する。この位相シフ
ト器６ｂおいても、位相シフト器６ａと同様、ビタビ非
同期信号ＣＯ１より非同期状態を検出した場合には復調
ビット列Ｒ２５〜Ｒ２８の間でその順序がシフトされ
る。
【００３５】ビタビ復号器７ａは、位相シフト器６ａ，
６ｂから出力されたＲ３１，Ｒ３２を入力とし、これら
を送信側の列対に対応する列対とし、直交変調方式にお
ける４相位相不確定性を除去するようビタビ復号しＲ４
１を出力する。同様に、ビタビ復号器７ｂは、Ｒ３３，
Ｒ３４を入力とし、これらをビタビ復号してＲ４２を出
力し、ビタビ復号器７ｃは、Ｒ３５，Ｒ３６を入力と
し、これらをビタビ復号してＲ４３を出力し、ビタビ復
号器７ｄは、Ｒ３７，Ｒ３８を入力とし、これらをビタ
ビ復号してＲ４４を出力する。また、各ビタビ復号器７
ａ〜７ｄは、直列／並列変換器による分周位相不確定性
のために誤ったビット列が出力されると、いずれかのビ
タビ復号器がビタビ復号不可能な状態となり、その状態
が非同期信号Ｃ０１により各位相シフト器６ａ，６ｂに
対して入力されるようになっている。さらに、各ビタビ
復号器７ａ〜７ｄはビット誤りにより同期状態をモニタ
しており、非同期状態が継続している場合には復調器４
の基準搬送波の位相が変調器３の搬送波の位相と異なっ
ているものとし、同期状態となるように例えば入力され
る列対（２入力）のビット列を入れ替える。これにより
４相位相不確定性が除去される。このときの状態、すな
わち、入力される列対に４相位相不確定性が含まれる状
態は４相位相確定信号ＣＯ２によりビタビ復号器７ａか
ら切替器８へ出力されている。
【００３６】切替器８は、ビタビ復号器７ｃ、７ｄの出
力ビット列Ｒ４３、Ｒ４４を、ビタビ復号器７ａが出力
する４相位相確定信号ＣＯ２を基に、送受信の搬送波位
相が一致または１８０゜ずれている場合は切り替えず
に、また士９０゜ずれている場合にはＲ４３とＲ４４の
ビット列が入れ替わるよう切り替えてビット列Ｒ５１、
Ｒ５２を出力する。
【００３７】次に、このデータ伝送装置の動作を詳細に
説明する。
【００３８】まず、変調部における動作を図２参照して
説明する。伝送すべき４列の情報ビット列ＴＯ１〜ＴＯ
４を ＴＯ１：Ｄ１１，Ｄ１２，Ｄ１３，・・・ ＴＯ２：Ｄ２１，Ｄ２２，Ｄ２３，・・・ ＴＯ３：Ｄ３１，Ｄ３２，Ｄ３３，・・・ ＴＯ４：Ｄ４１，Ｄ４２，Ｄ４３，・・・ とすると、符号化器１ａは、情報ビット列ＴＯ１列を符
号化率１／２で畳込み符号化し、ビット列Ｔ１１、Ｔ１
２の２列からなる符号化ビット列を出力する。同様に、
符号化器１ｂはＴ１３、Ｔ１４を、符号化器１ｃはＴ１
５、１６を、符号化器１ｄはＴ１７、Ｔ１８をそれぞれ
出力する。このときの各ビット列を Ｔ１１：Ｘ１１，Ｘ１２，Ｘ１３，・・・ Ｔ１２：Ｙ１１，Ｙ１２，Ｙ１３，・・・ Ｔ１３：Ｘ２１，Ｘ２２，Ｘ２３，・・・ Ｔ１４：Ｙ２１，Ｙ２２，Ｙ２３，・・・ Ｔ１５：Ｘ３１，Ｘ３２，Ｘ３３，・・・ Ｔ１６：Ｙ３１，Ｙ３２，Ｙ３３，・・・ Ｔ１７：Ｘ４１，Ｘ４２，Ｘ４３，・・・ Ｔ１８：Ｙ４１，Ｙ４２，Ｙ４３，・・・ とする。
【００３９】Ｐ／Ｓ２ａはビット列Ｔ１１、Ｔ１３、Ｔ
１５、Ｔ１６をビット列Ｔ２１に変換し、Ｐ／Ｓ２ｂは
ビット列Ｔ１２、Ｔ１４、Ｔ１７、Ｔ１８をビット列Ｔ
２２に変換する。このときの各ビット列Ｔ２１、Ｔ２２
は、 Ｔ２１：Ｘ１１，Ｘ２１，Ｘ３１，Ｙ３１，Ｘ１２，Ｘ
２２，Ｘ３２，・・・ Ｔ２２：Ｙ１１，Ｙ２１，Ｘ４１，Ｙ４１，Ｙ１２，Ｙ
２２，Ｘ４２，・・・ となる。変調器３はビット列Ｔ２１，Ｔ２２を４相位相
変調して直交軸のそれぞれに対応させた４相位相変調信
号Ｔ３１を伝送路ヘ送出する。
【００４０】次に、上述の変調部からの４相位相変調信
号Ｔ３１を復調する復調部の動作について、図３〜図８
を参照して説明する。
【００４１】復調器４は、伝送路で伝送された受信信号
ＲＯ１（すなわち、変調信号Ｔ３１が伝送路を介して受
信された信号）を４相位相復調し復調ビット列Ｒ１１，
Ｒ１２を出力する。この出力には４相位相不確定性が含
まれるが、基準搬送波の位相が変調器３の搬送波の位相
と一致した場合は図３に示す通り、復調ビット列Ｒ１
１，Ｒ１２は、 Ｒ１１：ＲＸ１１，ＲＸ２１，ＲＸ３１，ＲＹ３１，Ｒ
Ｘ１２，・・・ Ｒ１２：ＲＹ１１，ＲＹ２１，ＲＸ４１，ＲＹ４１，Ｒ
Ｙ１２，・・・ となる。ここで、受信側のビットには伝送誤りを考慮し
てＲを付記してある。
【００４２】変調器３からビット列Ｒ１１，Ｒ１２が出
力されると、Ｓ／Ｐ５ａは、ビット列Ｒ１１をＲ２１〜
Ｒ２４に変換する。同様に、Ｓ／Ｐ５ｂはビット列Ｒ１
２をＲ２５〜Ｒ２８に変換する。この変換の際、Ｒ２１
〜Ｒ２８には各Ｓ／Ｐにおける分周位相不確定性がある
ことから、本実施例では以下のような動作が行われる。
【００４３】（１）Ｓ／Ｐ５ａ，５ｂとＰ／Ｓ２ａ，２
ｂの分周位相が一致 Ｓ／Ｐ５ａ，５ｂとＰ／Ｓ２ａ，２ｂの分周位相が一致
した場合は図３に示す通り、 Ｒ２１：ＲＸ１１，ＲＸ１２，ＲＸ１３，・・・ Ｒ２２：ＲＸ２１，ＲＸ２２，ＲＸ２３，・・・ Ｒ２３：ＲＸ３１，ＲＸ３２，ＲＸ３３，・・・ Ｒ２４：ＲＹ３１，ＲＹ３２，ＲＹ３３，・・・ Ｒ２５：ＲＹ１１，ＲＹ１２，ＲＹ１３，・・・ Ｒ２６：ＲＹ２１，ＲＹ２２，ＲＹ２３，・・・ Ｒ２７：ＲＸ４１，ＲＸ４２，ＲＸ４３，・・・ Ｒ２８：ＲＹ４１，ＲＹ４２，ＲＹ４３，・・・ となる。位相シフト器６ａ，６ｂでは、分周位相が碓定
しているため、Ｓ／Ｐ５ａ，５ｂのビット列をシフトす
る必要はなく、図３に示す通りそのままＲ３１〜Ｒ３８
を出力する。これら復調ビット列の対はビタビ復号器７
ａ〜７ｄではビタビ復号が可能であり、図３に示すよう
な復号出力Ｒ４１〜Ｒ４４を得る。この例では、基準搬
送波の位相が確定している例であるため、Ｒ４１〜Ｒ４
４は伝送誤りを無視すると正しく復号されており、切替
器８は入力ビット列Ｒ４３，Ｒ４４をそのままＲ５１，
Ｒ５２として出力する。
【００４４】（２）復調器４の基準搬送波の位相が変調
器３の搬送波の位相と９０°ずれ、Ｓ／Ｐ５ａ，５ｂの
分周位相がＰ／Ｓ２ａ，２ｂと一致している場合 復調器４の基準搬送波の位相が変調器３の搬送波の位相
と９０°ずれ、Ｓ／Ｐ５ａ，５ｂの分周位相がＰ／Ｓ２
ａ，２ｂと一致している場合は、図４に示すように復調
器出力Ｒ１１，Ｒ１２は、 Ｒ１１：ＲＹ１１バー，ＲＹ２１バー，ＲＸ４１バー，
ＲＹ４１バー，・・・ Ｒ１２：ＲＸ１１，ＲＸ２１，ＲＸ３１，ＲＹ３１，・
・・ となる。位相シフト器６ａ，６ｂは、ビット列をシフト
させずにビット列Ｒ３１〜Ｒ３８を出力する。このとき
ビタビ復号器７ａ〜７ｄの入力は、 Ｒ３１：ＲＹ１１バー，ＲＹ１２バー，ＲＹ１３バー，
・・・ Ｒ３２：ＲＸ１１，ＲＸ１２，ＲＸ１３，・・・ Ｒ３３：ＲＹ２１バー，ＲＹ２２バー，ＲＹ２３バー，
・・・ Ｒ３４：ＲＸ２１，ＲＸ２２，ＲＸ２３，・・・ Ｒ３５：ＲＸ４１バー，ＲＸ４２バー，ＲＸ４３バー，
・・・ Ｒ３６：ＲＹ４１バー，ＲＹ４２バー，ＲＹ４３バー，
・・・ Ｒ３７：ＲＸ３１，ＲＸ３２，ＲＸ３３，・・・ Ｒ３８：ＲＹ３１，ＲＹ３２，ＲＹ３３，・・・ となる。ここで、各ビタビ復号器７ａ〜７ｄはビット誤
りにより同期状態をモニタしており、非同期状態が継続
している場合には復調器４の基準搬送波の位相が変調器
３の搬送波の位相と異なっているものとし、同期状態と
なるように例えばビタビ復号器７ａ〜７ｄの各２入力の
ビット列を入れ替える。これにより４相位相不確定性を
除去できる。この結果、ビタビ復号器７ａ〜７ｄの各出
力は、 Ｒ４１：ＲＤ１１，ＲＤ１２，ＲＤ１３，・・・ Ｒ４２：ＲＤ２１，ＲＤ２２，ＲＤ２３，・・・ Ｒ４３：ＲＤ４１，ＲＤ４２，ＲＤ４３，・・・ Ｒ４４：ＲＤ３１，ＲＤ３２，ＲＤ３３，・・・ となる。ここで、各ビタビ復号は確立したが、ビット列
Ｒ４３、Ｒ４４については上記４相位相不確定性のため
に順序が送信側のビット列ＴＯ３、ＴＯ４と異なってし
まっている。この場合には、切替器８によりビット列Ｒ
４３がＲ５２に、またＲ４４がＲ５１に出力される。こ
れにより正しい復号ビット列が得られる。この切替器８
による切替動作は、ビタビ復号器７ａが４相位相不碓定
性を除去するために動作した場合に出力する４相位相確
定信号ＣＯ２により動作する。
【００４５】（３）Ｓ／Ｐ５ａ，５ｂの分周位相がＰ／
Ｓ２ａ，２ｂとずれた場合 Ｓ／Ｐ５ａ，５ｂの分周位相がＰ／Ｓ２ａ，２ｂとずれ
た場合においては、復調器４の基準搬送波の位相が変調
器３の搬送波の位相と一致あるいは異なった場合でもそ
の位相の確定は図４に示した通り各ビタビ復号器７ａ〜
７ｄ及び切替器８で行うため同様に扱える。
【００４６】図５にＳ／Ｐ５ａ，５ｂの分周位相がＰ／
Ｓ２ａ，２ｂと３ビット分ずれた場合を示す。このとき
復調器出力Ｒ１１，Ｒ１２は、 Ｒ１１：ＲＹ３１，ＲＸ１２，ＲＸ２２，ＲＸ３２，・
・・ Ｒ１２：ＲＹ４１，ＲＹ１２，ＲＹ２２，ＲＸ４２，・
・・ となる。ここで、位相シフト器６ａ，６ｂはビット列を
シフトさせずにビット列Ｒ３１〜Ｒ３８を出力したとす
ると、このときビタビ復号器７ａ〜７ｄの入力は Ｒ３１：ＲＹ３１，ＲＹ３２，ＲＹ３３，・・・ Ｒ３２：ＲＹ４１，ＲＹ４２，ＲＹ４３，・・・ Ｒ３３：ＲＸ１２，ＲＸ１３，ＲＸ１４，・・・ Ｒ３４：ＲＹ１２，ＲＹ１３，ＲＹ１４，・・・ Ｒ３５：ＲＸ２２，ＲＸ２３，ＲＸ２４，・・・ Ｒ３６：ＲＸ３３，ＲＸ３３，ＲＸ３４，・・・ Ｒ３７：ＲＹ２２，ＲＹ２３，ＲＹ２４，・・・ Ｒ３８：ＲＸ４２，ＲＸ４３，ＲＸ４４，・・・ となる。このときビタビ復号器７ａについては出力Ｒ４
１が得られるが、他のビタビ復号器７ｂ〜７ｄは２入力
のビット列の対が符号器１ａ〜１ｄの対と異なってお
り、ビタビ復号不可能であるので、その旨がビタビ非同
期信号ＣＯ１として位相シフト器６ａ，６ｂに出力され
る。なお、各ビタビ復号器７ａ〜７ｄでは独立に４相位
性の除去に必要な時間を経過した後、ビタビ同期が確立
しない場合には上記ビタビ非同期信号ＣＯ１が出力され
る。
【００４７】上記ビタビ非同期信号Ｃ０１により位相シ
フト器６ａ，６ｂにてビット列を１列シフトさせた場合
を図６に示す。ここでは、位相シフト器６ａにてビット
列Ｒ２１をＲ３３に、Ｒ２２をＲ３５に、Ｒ２３をＲ３
６にシフトさせる。またＲ２４についてはストアしてお
いた１ビット前のデータをＲ３１にシフトさせる。同様
に、位相シフト器６ｂにてＲ２５をＲ３４、Ｒ２６をＲ
３７、Ｒ２７をＲ３８、またＲ２８の１ビット前のデー
タをＲ３２にシフトする。このときはビタビ復号器７ａ
〜７ｄはいずれも復号不可能となっている。この位相シ
フトは、例えばビット列が４並列の場合、過去の３並列
分のビット情報をストアしておけば容易に実現できる。
【００４８】更に、上記ビタビ非同期信号ＣＯ１により
位相シフト器６ａ，６ｂにてビット列をもう１列シフト
させた場合を図７に示す。
【００４９】位相シフト器６ａにてビット列Ｒ２１をＲ
３５に、Ｒ２２をＲ３６に、またＲ２３、Ｒ２４につい
てはストアしておいた１ビット前のデータを各々Ｒ３
１、Ｒ３３にシフトさせる。同様に、位相シフト器６ｂ
にて、Ｒ２５をＲ３７、Ｒ２６をＲ３８、またＲ２７、
Ｒ２８についてはストアしておいた１ビット前のデータ
を各々Ｒ３２、Ｒ３４にシフトさせる。このときはビタ
ビ復号器７ａのみ復号可能で、他のビタビ復号器７ｂ〜
７ｄはいずれも復号不可能となっている。
【００５０】更に、前記ビタビ非同期信号ＣＯ１により
位相シフト器６ａ，６ｂにてビット列をもう１列シフト
させた場合を図８に示す。
【００５１】位相シフト器６ａにてビット列Ｒ２１をＲ
３６に、またＲ２２、Ｒ２３、Ｒ２４についてはストア
しておいた１ビット前のデータを各々Ｒ３１、Ｒ３３、
Ｒ３５にシフトさせる。同様に、位相シフト器６ｂにて
Ｒ２５をＲ３８に、またＲ２６、Ｒ２７、Ｒ２８につい
てはストアしておいた１ビット前のデータを各々Ｒ３
２、Ｒ３４、Ｒ３７にシフトさせる。このときは、ビタ
ビ復号器７ａ〜７ｄはいずれも復号可能となっており、
各ビタビ復号器７ａ〜７ｄの出力Ｒ４１〜Ｒ４４は Ｒ４１：ＲＤ１１，ＲＤ１２，ＲＤ１３，・・・ Ｒ４３：ＲＤ３１，ＲＤ３２，ＲＤ３３，・・・ Ｒ４４：ＲＤ４１，ＲＤ４２，ＲＤ４３，・・・ となり、伝送誤りを除けば伝送すべきビット列ＴＯ１〜
ＴＯ４と一致する。
【００５２】以上説明したように、図１に示した構成と
すれば、複数の並列に設置した全てのビタビ復号器の同
期が確立するように分周位相をシフトしていくことで、
Ｓ／Ｐによる分周位相不確定性が除去できる。また、４
相位相不確定性を除去したことによるビット列の入れ替
えについても対応できる。
【００５３】次に、本発明の第２の実施例のデータ伝送
装置について説明する。
【００５４】図９は本発明の第２の実施例のデータ伝送
装置の構成を説明するための図で、（ａ）は変調部の構
成を示すブロック図、（ｂ）は復調部の構成を示すブロ
ック図である。
【００５５】本実施例のデータ伝送装置は、上述したＰ
／Ｓ２ａ，２ｂをＰ／Ｓ２に、変調器３を２相位相変調
器３に、復調器４を２相位相復調器４に、Ｓ／Ｐ５ａ，
５ｂをＳ／Ｐ５に、位相シフト器６ａ，６ｂを位相シフ
ト器６に置き換え、切替器８を省略した以外は、上述し
た第１の実施例のものと同様に構成されている。図中、
同じ構成には同じ符号を付してある。
【００５６】Ｐ／Ｓ２はビット列Ｔ１１〜Ｔ１８をビッ
ト列Ｔ２１に変換する。本実施例の場合、ビット列Ｔ２
１は図１０に示す通り、 Ｔ２１＝Ｘ１１，Ｘ２１，Ｘ３１，Ｙ３１，Ｘ４１，Ｙ
４１，・・・ となる。
【００５７】変調器３は、ビット列Ｔ２１を２相位相変
調した変調信号Ｔ３１を伝送路ヘ送出する。
【００５８】復調器４は、伝送路で伝送された受信信号
ＲＯ１を２相位相復調し復調ビット列Ｒ１１を出力す
る。このビット列Ｒ１１は、Ｓ／Ｐ５で８列のビット列
Ｒ２１〜Ｒ２８に変換される。ここではＳ／Ｐ５の分周
位相が４列ずれた場合を図１０に示す。位相シフト器６
でビット列をシフトさせないと、ビタビ復号器７ｃ，７
ｄでは復号可能だが、ビタビ復号器７ａ，７ｂでは復号
不可能な入力ビット列対となる。このときビタビ非同期
信号ＣＯ１を基に、位相シフト器６はビット列の順序を
シフトさせ、ビタビ同期が碓立するまでシフトを繰り返
す。そして、図１１に示す通りＲ２１をＲ３２に、Ｒ２
２をＲ３４に、以下同様にＲ２８をＲ３７、Ｒ２４をＲ
３８、Ｒ２５をＲ３１、Ｒ２６をＲ３３、Ｒ２７をＲ３
５、Ｒ２８をＲ３６にシフトしたときのみ全てのビタビ
復号器７ａ〜７ｄで復号可能となり、各々ビット列Ｒ４
１〜Ｒ４４を得る。これは伝送誤りを除けば伝送すべビ
ット列Ｔ０１〜Ｔ０４と一致する。
【００５９】以上説明した第１および第２の実施例は、
ビタビ復号器７ａ〜７ｄを４並列に動作させているの
で、ビタビ復号器７ａ〜７ｄの復号速度の制限の４倍の
伝送速度でデータを伝送できる。符号化器、ビタビ復号
器の設置数を増加すれば更に高速のデータ伝送が可能と
なる。
【００６０】また、上述の各実施例のデータ伝送装置は
いずれも符号化率１／２の畳込み符号を用いているが、
１／２以外の符号化率の畳込み符号を用いる場合におい
ても本発明を適用して同じ効果を得ることができる。
【００６１】更に、各実施例のデータ伝送装置は、いず
れも誤り訂正を行う復号器にビタビ復号器を用いる場合
について説明したが、畳込み符号を誤り訂正する他の復
号器を用いる場合においても本発明を用いて同様の効果
が得られる。
【００６２】
【発明の効果】本発明は、以上説明したように構成され
ているので、従来の装置に必要であった、誤り訂正後に
ビット列の順序誤りを検出して符号化器入力のビット列
の順序と一致するようにビット列を入れ替える手段が不
要になり、装置の小型化を図れるという効果がある。
【図面の簡単な説明】
【図１】本発明の第１の実施例のデータ伝送装置の構成
を説明するための図で、（ａ）は変調部の構成を示すブ
ロック図、（ｂ）は復調部の構成を示すブロック図であ
る。
【図２】図１の変調部における動作を説明するためのタ
イムチャートである。
【図３】図１の復調部における基準搬送波の位相が送信
側の搬送波の位相と一致した場合の動作を説明するため
のタイムチャートである。
【図４】図１の復調部における基準搬送波の位相が送信
側の搬送波の位相と９０°ずれ、分周位相が一致してい
る場合の動作を説明するためのタイムチャートである。
【図５】図１の復調部における分周位相が３ビット分ず
れた場合の動作を説明するためのタイムチャートであ
る。
【図６】図１の復調部における位相シフト器６ａ，６ｂ
にてビット列を１列シフトさせた場合の動作を説明する
ためのタイムチャートである。
【図７】図１の復調部における位相シフト器６ａ，６ｂ
にてビット列を２列シフトさせた場合の動作を説明する
ためのタイムチャートである。
【図８】図１の復調部における位相シフト器６ａ，６ｂ
にてビット列を３列シフトさせた場合の動作を説明する
ためのタイムチャートである。
【図９】本発明の第２の実施例のデータ伝送装置の構成
を説明するための図で、（ａ）は変調部の構成を示すブ
ロック図、（ｂ）は復調部の構成を示すブロック図であ
る。
【図１０】図９の変調部における動作を説明するための
タイムチャートである。
【図１１】図９の復調部における位相シフト器６にてビ
ット列をシフトさせた場合の動作を説明するためのタイ
ムチャートである。
【図１２】従来のデータ伝送装置の構成を説明するため
の図で、（ａ）は変調部の構成を示すブロック図、
（ｂ）は復調部の構成を示すブロック図である。
【図１３】図１２の変調部における動作を説明するため
のタイムチャートである。
【図１４】図１２の復調部における基準搬送波の位相が
送信側の搬送波の位相と一致し、分周位相がずれている
場合の動作を説明するためのタイムチャートである。
【符号の説明】
１ａ〜１ｄ 符号化器 ２，２ａ，２ｂ 並列／直列変換器（Ｐ／Ｓ） ３ 変調器 ４ 復調器 ５，５ａ，５ｂ， 直列／並列変換器（Ｓ／Ｐ） ６，６ａ，６ｂ， 位相シフト器 ７ａ〜７ｄ ビタビ復号器 ８ 切替器

Claims (4)

    【特許請求の範囲】
  1. 【請求項１】 伝送すべき複数の情報ビット列を各々の
    列ごとに畳込み符号化して符号化ビット列を出力する符
    号化手段と、該符号化手段からの各符号化ビット列を並
    列／直列変換する並列／直列変換手段と、該並列／直列
    変換手段の出力を変調して変調信号を伝送路に送出する
    変調手段と、伝送された前記各変調信号を復調し復調信
    号を出力する復調手段と、該復調手段の出力をそれぞれ
    直列／並列変換する直列／並列変換手段と、該直列／並
    列変換手段で変換された各復調ビット列を誤り訂正復号
    し、前記複数の情報ビット列に対応する復号ビット列を
    出力する誤り訂正復号手段と、を有するデータ伝送装置
    において、 前記並列／直列変換手段に入力される各符号化ビット列
    および誤り訂正復号手段に入力される各復調ビット列の
    各配列を、前記直列／並列変換手段の分周位相不確定性
    により誤ったビット列が出力された場合にいずれかの復
    調ビット列の誤り訂正復号が不可能となる配列とし、 前記誤り訂正復号手段における誤り訂正復号の可能・不
    可能をモニタし、訂正復号不可能な場合には誤り訂正復
    号手段に入力される各復調ビット列の並びをシフトして
    前記復号ビット列の並びを前記情報ビット列の並びに対
    応させるシフト手段を有することを特徴とするデータ伝
    送装置。
  2. 【請求項２】 請求項１に記載のデータ伝送装置におい
    て、 前記変調手段が、前記並列／直列変換手段の出力を変調
    して直交軸のそれぞれに対応した直交変調信号を伝送路
    に送出する直交変調器であり、 前記復調手段が、伝送された前記各直交変調信号を直交
    復調し直交軸のそれぞれに対応した直交復調信号を出力
    する直交復調器であり、 前記直交変調信号と前記直交復調信号の位相のずれをモ
    ニタし、位相にずれが生じた場合に前記誤り訂正復号手
    段から出力された復号ビット列の並びを前記情報ビット
    列の並びと一致するように切り替える切替手段を有する
    ことを特徴とするデータ伝送装置。
  3. 【請求項３】 請求項２に記載のデータ伝送装置におい
    て、 前記符号化手段が、伝送すべきｎ（ｎ≧３）列の情報ビ
    ット列を各々の列ごとに畳込み符号化し、第１及び第２
    のビット列からなる符号化ビット列を出力するｎ個の符
    号化器より構成され、 前記並列／直列変換手段が、前記ｎ列中２列を除いた列
    の第１のビット列と該除いた２列の一方の列の第１およ
    び第２のビット列とからなるビット列群を並列／直列変
    換する第１の並列／直列変換器と、前記ｎ列中２列が除
    かれた列の第２のビット列と前記除いた２列のもう一方
    の列の第１および第２のビット列とからなるビット列群
    を並列／直列変換する第２の並列／直列変換器より構成
    され、 前記直列／並列変換手段が、前記直交復調器の出力を、
    前記第１および第の並列／直列変換器に入力された各ビ
    ット列群に対応するビット列群にそれぞれ直列／並列変
    換する第１および第２の直列／並列変換器より構成さ
    れ、 前記シフト手段が、前記第１および第２の直列／並列変
    換器から出力されたビット列群のビット列の順序をそれ
    ぞれシフトする第１および第２の位相シフト器より構成
    され、 前記誤り訂正復号手段が、前記第１および第２の位相シ
    フト器の２つのビット列群の出力の中で互いに対応する
    列対ごとに誤り訂正復号し復号ビット列を出力するｎ個
    の誤り訂正復号器より構成され、 前記切替手段が、前記ｎ列中２列に対応する誤り訂正復
    号器の出力を切替えるよう構成されたことを特徴とする
    データ伝送装置。
  4. 【請求項４】 請求項１に記載のデータ伝送装置におい
    て、 前記変調手段が、前記並列／直列変換手段の出力を２相
    位相変調して２相位相変調信号を伝送路に送出する２相
    位相変調器であり、 前記復調手段が、伝送された前記２相位相変調信号を２
    相位相復調して復調信号を出力する２相位相復調器であ
    り、 前記符号化手段が、伝送すべきｎ（ｎ≧３）列の情報ビ
    ット列を各々の列ごとに畳込み符号化し、第１及び第２
    のビット列からなる符号化ビット列を出力するｎ個の符
    号化器より構成され、 前記並列／直列変換手段が、前記ｎ列中２列を除いた列
    の第１のビット列と該除いた２列の一方の列の第１およ
    び第２のビット列とからなるビット列群、および前記ｎ
    列中２列が除かれた列の第２のビット列と前記除いた２
    列のもう一方の列の第１および第２のビット列とからな
    るビット列群を並列／直列変換する並列／直列変換器よ
    り構成され、 前記直列／並列変換手段が、前記２相位相復調器の出力
    を、前記並列／直列変換器に入力された各ビット列群に
    対応するビット列群に直列／並列変換する直列／並列変
    換器より構成され、 前記シフト手段が、前記直列／並列変換器から出力され
    たビット列群のビット列の順序をそれぞれシフトする位
    相シフト器より構成され、 前記誤り訂正復号手段が、前記位相シフト器のビット列
    群の出力の中で互いに対応する列対ごとに誤り訂正復号
    し復号ビット列を出力するｎ個の誤り訂正復号器より構
    成されたことを特徴とするデータ伝送装置。
JP7340714A 1995-12-27 1995-12-27 データ伝送装置 Pending JPH09181618A (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP7340714A JPH09181618A (ja) 1995-12-27 1995-12-27 データ伝送装置
EP96309426A EP0782292A3 (en) 1995-12-27 1996-12-20 Receiver which ensures the proper separation of convolutionally encoded, multiplexed signals
US08/773,950 US5787121A (en) 1995-12-27 1996-12-26 Data transmission system

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP7340714A JPH09181618A (ja) 1995-12-27 1995-12-27 データ伝送装置

Publications (1)

Publication Number Publication Date
JPH09181618A true JPH09181618A (ja) 1997-07-11

Family

ID=18339619

Family Applications (1)

Application Number Title Priority Date Filing Date
JP7340714A Pending JPH09181618A (ja) 1995-12-27 1995-12-27 データ伝送装置

Country Status (3)

Country Link
US (1) US5787121A (ja)
EP (1) EP0782292A3 (ja)
JP (1) JPH09181618A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100689039B1 (ko) * 2005-02-01 2007-03-09 삼성전자주식회사 순환형 디코딩부를 병렬 연결하여 사용하는 아날로그비터비 디코더

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH10285653A (ja) * 1997-04-10 1998-10-23 Sony Corp 伝送速度推定装置及び伝送速度推定方法
JPH1168696A (ja) 1997-08-19 1999-03-09 Sony Corp 通信方法及び送信装置及び受信装置並びにセルラー無線通信システム
KR100346152B1 (ko) * 1999-09-17 2002-08-01 주식회사 하이닉스반도체 코드 분할 다중 접속방식의 이동통신 기지국 시스템
US7318189B2 (en) * 2002-08-01 2008-01-08 Zarbana Digital Fund Llc Parallel convolutional encoder
EP2408209A2 (en) * 2007-04-27 2012-01-18 Panasonic Corporation Image decoding device, image decoding system, image decoding method, and integrated circuit
EP2356787B1 (en) 2008-11-17 2017-10-04 Thomson Licensing Fec frame header design for cable television signals
BRPI0922876A2 (pt) 2008-12-10 2018-05-29 Thomson Licensing metodo e aparelho para a transmissão e recepção de cabeçalhos de quadros de correção fec com modulação de cabeçalho variável
CN107068169B (zh) * 2017-03-01 2019-09-27 中国电子科技集团公司第三十八研究所 一种可任意配置码元序列的相位编码信号产生系统及方法

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6038957A (ja) * 1983-08-11 1985-02-28 Nec Corp ４相ｐｓｋ波の位相不確定除去回路
JPS61137447A (ja) * 1984-12-07 1986-06-25 Mitsubishi Electric Corp 多相ｐｓｋ信号の復号装置
JPH0481054A (ja) * 1990-06-01 1992-03-13 Nec Corp データ伝送方式
US5469452A (en) * 1991-09-27 1995-11-21 Qualcomm Incorporated Viterbi decoder bit efficient chainback memory method and decoder incorporating same
JP2845705B2 (ja) * 1993-01-14 1999-01-13 日本電気株式会社 多レベル符号化変調通信装置
FR2716588B1 (fr) * 1994-02-18 1996-03-29 Alcatel Telspace Système de codage convolutionnel et de décodage de viterbi transparent aux sauts de phase de pi et pi/2, applicable notamment aux transmissions AMRT.

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100689039B1 (ko) * 2005-02-01 2007-03-09 삼성전자주식회사 순환형 디코딩부를 병렬 연결하여 사용하는 아날로그비터비 디코더

Also Published As

Publication number Publication date
US5787121A (en) 1998-07-28
EP0782292A2 (en) 1997-07-02
EP0782292A3 (en) 1999-09-22

Similar Documents

Publication Publication Date Title
JP3093562B2 (ja) 多重レベル／位相変調データの復元方法及びその装置
JPH09238125A (ja) 誤り制御方法および装置
US20150078486A1 (en) Code modulation and demodulation method and apparatus for high order modulation
US5570379A (en) Coded modulation apparatus
EP0777354B1 (en) Digital transmission apparatus using differential coding and forward error correction
JPH07114419B2 (ja) Ｑａｍ通信システム
JPH09181618A (ja) データ伝送装置
KR100331715B1 (ko) 에러 검출기, 이 에러 검출기를 구비하는 반도체 장치와 통신 시스템 및 에러 검출 방법
KR0157546B1 (ko) 디지탈 전송신호의 복원 장치
CN101499992B (zh) 解码设备和方法、接收设备和方法
US6157683A (en) Method and system for automatic invariancy compensation in digital communication receivers
JP3097578B2 (ja) データ伝送装置
WO2006090856A1 (ja) 通信システム、通信装置、誤り訂正方法、及び通信制御プログラム
EP2328313A1 (en) Method and apparatus for demodulating differential binary phase shift keying modulated signals
WO1992010899A1 (en) Improved qam encoding
US6700938B1 (en) Method for determining quality of trellis decoded block data
JP2701702B2 (ja) ビタビ復号回路
US20030106013A1 (en) Architecture for multi-symbol encoding and decoding
JPH0993295A (ja) 符号化変調装置
JP2717987B2 (ja) 短縮化ｂｃｈ符号を用いた位相不確定除去方式
JP2871140B2 (ja) 復調基準位相曖昧度除去システムおよびその受信装置
JP2610999B2 (ja) データ伝送装置の誤り制御方式
AU652978B2 (en) Improved QAM encoding
JPH04275744A (ja) 誤り検出装置および誤り訂正装置
JP2900974B2 (ja) 位相曖昧度除去器