JPH0481054A - データ伝送方式 - Google Patents

データ伝送方式

Info

Publication number
JPH0481054A
JPH0481054A JP2144874A JP14487490A JPH0481054A JP H0481054 A JPH0481054 A JP H0481054A JP 2144874 A JP2144874 A JP 2144874A JP 14487490 A JP14487490 A JP 14487490A JP H0481054 A JPH0481054 A JP H0481054A
Authority
JP
Japan
Prior art keywords
bit string
bit
strings
error correction
string
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2144874A
Other languages
English (en)
Inventor
Toshiharu Yagi
八木　敏晴
Shuzo Kato
加藤　修三
Shuji Kubota
周治 久保田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Nippon Telegraph and Telephone Corp
Original Assignee
NEC Corp
Nippon Telegraph and Telephone Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp, Nippon Telegraph and Telephone Corp filed Critical NEC Corp
Priority to JP2144874A priority Critical patent/JPH0481054A/ja
Priority to AU78143/91A priority patent/AU653339B2/en
Priority to CA002043782A priority patent/CA2043782C/en
Priority to DE69130965T priority patent/DE69130965T2/de
Priority to EP91109029A priority patent/EP0459524B1/en
Publication of JPH0481054A publication Critical patent/JPH0481054A/ja
Priority to US08/184,341 priority patent/US5384809A/en
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L1/00—Arrangements for detecting or preventing errors in the information received
    • H04L1/004—Arrangements for detecting or preventing errors in the information received by using forward error control
    • H04L1/0045—Arrangements at the receiver end
    • H04L1/0052—Realisations of complexity reduction techniques, e.g. pipelining or use of look-up tables
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L1/00—Arrangements for detecting or preventing errors in the information received
    • H04L1/004—Arrangements for detecting or preventing errors in the information received by using forward error control
    • H04L1/0041—Arrangements at the transmitter end
    • H04L1/0043—Realisations of complexity reduction techniques, e.g. use of look-up tables
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L1/00—Arrangements for detecting or preventing errors in the information received
    • H04L1/004—Arrangements for detecting or preventing errors in the information received by using forward error control
    • H04L1/0045—Arrangements at the receiver end
    • H04L1/0054—Maximum-likelihood or sequential decoding, e.g. Viterbi, Fano, ZJ algorithms
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L1/00—Arrangements for detecting or preventing errors in the information received
    • H04L1/004—Arrangements for detecting or preventing errors in the information received by using forward error control
    • H04L1/0056—Systems characterized by the type of code used
    • H04L1/0059—Convolutional codes
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L1/00—Arrangements for detecting or preventing errors in the information received
    • H04L1/004—Arrangements for detecting or preventing errors in the information received by using forward error control
    • H04L1/0056—Systems characterized by the type of code used
    • H04L1/0064—Concatenated codes
    • H04L1/0066—Parallel concatenated codes
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L27/00—Modulated-carrier systems
    • H04L27/32—Carrier systems characterised by combinations of two or more of the types covered by groups H04L27/02, H04L27/10, H04L27/18 or H04L27/26
    • H04L27/34—Amplitude- and phase-modulated carrier systems, e.g. quadrature-amplitude modulated carrier systems
    • H04L27/3405—Modifications of the signal space to increase the efficiency of transmission, e.g. reduction of the bit error rate, bandwidth, or average power
    • H04L27/3416—Modifications of the signal space to increase the efficiency of transmission, e.g. reduction of the bit error rate, bandwidth, or average power in which the information is carried by both the individual signal points and the subset to which the individual points belong, e.g. using coset coding, lattice coding, or related schemes
    • H04L27/3427—Modifications of the signal space to increase the efficiency of transmission, e.g. reduction of the bit error rate, bandwidth, or average power in which the information is carried by both the individual signal points and the subset to which the individual points belong, e.g. using coset coding, lattice coding, or related schemes in which the constellation is the n - fold Cartesian product of a single underlying two-dimensional constellation
    • H04L27/3433—Modifications of the signal space to increase the efficiency of transmission, e.g. reduction of the bit error rate, bandwidth, or average power in which the information is carried by both the individual signal points and the subset to which the individual points belong, e.g. using coset coding, lattice coding, or related schemes in which the constellation is the n - fold Cartesian product of a single underlying two-dimensional constellation using an underlying square constellation

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Artificial Intelligence (AREA)
  • Error Detection And Correction (AREA)
  • Digital Transmission Methods That Use Modulated Carrier Waves (AREA)
  • Detection And Prevention Of Errors In Transmission (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明はデータ伝送方式に関し、特に変調方式として直
交変調方式又は２相位相変調方式を用い、畳込み符号化
器及び誤り訂正復号器を用いて誤り訂正を行うデータ伝
送方式に関する。
〔従来の技術〕
伝送誤りを受けた畳込み符号を誤り訂正復号するのに用
いられているビタビ復号器のノ１−ドウエアサイスはン
速長にの大きさと共に大きくなり、１旬 現在、高速長に＝７のビタビ復号器が実用化されている
。ツ速長に＝７のビタビ復号器が復号できる現在の最高
速度は１５Ｍｂｐｓ〜２５Ｍｂｐｓであり、この最高速
度によって情報伝送速度が制限されている。
この情報伝送速度の制限を克服するため、符号化器及び
ビタビ復号器をそれぞれ複数設置し、伝送すべき情報ビ
ット列を並列処理するデータ伝送方式の実現が要請され
ている。
第７図は従来考えられたかかるデータ伝送方式の第１の
例のフロック図、第８図〜第１０図はこの第１の従来例
のタイムチャートである。
伝送すべき情報ヒツト列であるヒツト列Ｄ　］、　０は
直列並列変換器（以下Ｓ／Ｐという）１０によって２列
のビット列Ｄ２１．Ｄ２２に変換される。ビット列ＤＩ
ＯをＢｌ、Ｂ２．Ｂ３．Ｂ４゜・・・とすると、第８図
に図示するように、ヒツト列Ｄ２１はＢｌ、Ｂ３．・・
・・・・　ビット列Ｄ２２はＢ２．Ｂ４．　　・・・・
・となる。符号化器２１はヒツト列Ｄ２１を符号化率１
／２で畳込み符号化し、ビット列Ｄ３１．Ｄ３２の２列
からなる符号化ビット列を出力する。ビット列Ｄ３１を
、第８図に図示するように、ＰＬ、Ｂ３．・・・・・と
し、ヒツト列Ｄ３２をＱｌ、Ｑ３．・・・・・・とする
。符号化器２２も、同様に、ビット列Ｄ２２を畳込み符
号化し、ヒツト列Ｄ３３．Ｄ３４を出力する。ビット列
Ｄ３３をＢ２．Ｂ３．・・・・・・とし、ビット列Ｄ３
４をＱ２．Ｑ４．・・・・・・とする。ビット列Ｄ３１
．Ｄ３２は並列直列変換器（以下Ｐ／Ｓという）３１に
よってビット列Ｄ４３に変換され、ビット列Ｄ３３．Ｄ
３４はＰ／Ｓ　３２によってビット列Ｄ４４に変換され
る（第８図参照）。変調器４０は、ビット列Ｄ４３．Ｄ
４４を直交２軸のそれぞれに対応させた４相位相変調信
号を伝送路へ送出する。
この変調信号が伝送路で伝送され、復調器５０で４相位
相復調される。４相位相変調方式は直交変調方式の１種
であり、直交変調方式における復調には周知の４相位相
不確定性があるので、復調器５０の復調出力であるビッ
ト列Ｄ５３．Ｄ５４は伝送誤りを無視しても必らずしも
変調器４０に入力したビット列Ｄ４３．Ｄ４４とは一致
しない。
例えば、ビット列Ｄ４３．Ｄ４４のビットＰＬ。
Ｂ２に対するビット列Ｄ５３．Ｄ５４のビットは、伝送
誤りを無視すると、（Ｐ　１　、Ｐ　２）、（丁子、Ｐ
１）、（Ｐ　１．７丁）、又は、（Ｐ２２丁Ｔ）のいず
れかとなる。
復調器５０の基準搬送波の位相が変調器４０の搬送波の
位相と一致した場合のビット列Ｄ５３゜Ｂ５４の各ビッ
トを第９図に示す。但し、伝送誤りも考慮して、ビット
列Ｄ５３．Ｄ５４のビットの表現にはビット列Ｄ４３．
Ｄ４４の対応するビットの表現に符号γを付記しである
。
ビット列Ｄ５３及びＢ５４はＳ／Ｐ　６１及びＳ／Ｐ６
２によってビット列Ｄ６５．Ｄ６６及びＢ６７、Ｂ６８
に変換され、ビタビ復号器７１及び７２で誤り訂正復号
されてヒツト列Ｄ７３及びＢ７４となり、Ｐ／Ｓ　８０
で１列に変換されてヒツト列Ｄ８１となる。第９図に示
すように、ビット列Ｄ８１は、ヒタビ復号器７１．７２
で誤り訂正できなかったヒツトを除いては、伝送すべき
ビット列ＤＩＯと一致している。
次に、復調器５０の基準搬送波の位相が変調器４０の搬
送波の位相から９０度ずれた場合のビット列Ｄ５３．Ｄ
５４を第１０図に示す。この場合、ビタビ復号器７１及
び７２に入力するビット列Ｄ６５、Ｄ６６及びＢ６７、
Ｂ６８は、（用いられる符号がトランスペアレントの場
合）第１０図かられかるように、いずれも誤り訂正復号
可能なビット配置となっている。その結果、ビタビ復号
器７１及び７２はビット列Ｄ６５．Ｄ６６及びＢ６７゜
Ｄ６８を誤り訂正復号してビット列Ｄ７３及びＤ７４を
出力し、Ｐ／Ｓ　８０が出力するビット列Ｄ８１は、第
１０図に示すように、伝送すべきビット列ＤＩＯとはま
ったく異ったものとなる。
第７図に示す従来例は４相位相変調方式を用いているが
、２相位相変調方式を用いる例（以下第２の従来例とい
う）も考えられた。
この第２の従来例は、第７図におけるビット列Ｄ４３．
Ｄ４４をＰ／Ｓによってビット列Ｄ９５（第１１図参照
）に変換してから２相位相変調器に入力して２相位相変
調信号を得る。この２相位相変調信号が伝送された信号
を２相位相復調器で復調してビット列Ｄ９６を得、ビッ
ト列Ｄ９６をＳ／Ｐでビット列Ｄ９７．Ｄ９８に変換し
、ビット列Ｄ９７．Ｄ９８を第７図におけるＳ／Ｐ　６
１　。
６２に入力する。この場合、ビット列Ｄ９６をビット列
Ｄ９７．Ｄ９８に変換するＳ／Ｐにおける周知の分周位
相不確定性のために、ビット列Ｄ９７　、’Ｄ　９８の
ビット配列に２つのケースがある。
一方のケースではビット列Ｄ９７．Ｄ９８は第９図に示
すビット列Ｄ５３．Ｄ５４と一致し、このときＰ／Ｓ　
８０が出力するビット列Ｄ８１は第９図に示すビット列
Ｄ８１となり、正しい伝送ができる。しかし、他方のケ
ースではビット列Ｄ９７゜Ｄ９８は第１１図に示す如く
になる。このときビタビ復号器７１及び７２に入力する
ビット列Ｄ６５゜Ｄ６６及びＤ６７、Ｄ６８は、第１１
図に示すように、いずれも誤り訂正復号可能なビット配
置になることがあり得る。しかも、第１１図におけるビ
ット列Ｄ６５．Ｄ６６及びＤ６７、Ｄ６ｇは第９図にお
けるビット列Ｄ６７、Ｄ６８及びＤ６５゜Ｄ６６とそれ
ぞれ一致している、いいかえれば、ビット列Ｄ６５．Ｄ
６６とＤ６７、Ｄ６８との順序が第１１図と第９図とで
逆になっているので、このとき、Ｐ／Ｓ　８０が出力す
るビット列Ｄ８１がγＢ２．γＢｌ、γＢ４．γＢ３と
誤ったビット列になることがある。
〔発明が解決しようとする課題〕
以上説明したように、符号化器及び誤り訂正復号器をそ
れぞれ複数設置するために従来考えられたデータ伝送方
式は、直交変調方式における４相位相不確定性やＳ／Ｐ
における分周位相不確定性のために、誤ったビット列を
出力する欠点があり、実現し得す、この欠点を解消した
データ伝送方式はいまだかつて提案されていない。
本発明の目的は、４相位相不確性や分周位相不確定性の
ために誤ったビット列を出力する可能性があるとき、誤
り訂正復号器に入力するビット列が誤り訂正復号不能な
ビット配置になるようにし、誤り訂正復号器の誤り訂正
不能状態を検出することにより、復調器出力あるいはＳ
／Ｐ出力をデータ変換し、常に正しいビット列を出力す
ることができるデータ伝送方式を提供することにある。
〔課題を解決するための手段〕
第１の発明のデータ伝送方式！！ヨ、伝送すべき情報ビ
ット列をｎ　（ｎは２以上の整数）列に変換する直列並
列変換器と、この直列並列変換器から入力したそれぞれ
の列を列ごとに畳込み符号化し第１及び第２のビット列
からなる符号化ビーット列を出力する符号化器と、ｎ列
の前記第１のビット列からなる群及びｎ列の前記第２の
ビット列からなる群を直交２軸のそれぞれに対応させた
直交変調信号を出力する直交変調器と、前記直交変調信
号が伝送された信号を直交復調し直交２軸のそれぞれに
対応してそれぞれｎ列の復調ビット列からなる２つの群
を出力する直交復調器と、この直交復調器が出力した前
記２つの群の間で互に対応する２列からなる列対のそれ
ぞれを列対ごとに誤り訂正復号しｎ列の復号ビット列を
出力する誤り訂正復号器と、前記ｎ列を復号ビット列を
１列に変換する並列直列変換器とを備えている。
第２の発明のデータ伝送方式は、第１の発明における符
号化器が出力したｎ列の第１のビット列からなる群及び
ｎ列の第２のビット列からなる群をそれぞれ１列に変換
して得た２列を更に１列に変換する並列直列変換器と、
この並列直列変換器の出力で変調した２値位相変調信号
を出力する２相位相変調器と、前記２相位相変調信号が
伝送された信号を復調する２相位相復調器と、この２相
位相復調器が出力した復調ビット列を２列に変換しこれ
ら２列をそれぞれ更にｎ列に変換してそれぞれｎ列から
なる２つの群を第１の発明における誤り訂正復号器へ出
力する直列並列変換器とて第１の発明のデータ伝送方式
の直交変調器及び直交復調器を置換えて構成される。
〔実施例〕
次に、本発明について図面を参照して説明する。
第１図は本発明の第１の実施例のブロック図、第２図〜
第４図は第１図に示す実施例のタイムチャートである。
第１図に示す実施例は、伝送すべき情報ビット列である
ビット列ＤＩＯを２列のビット列Ｄ２１゜Ｄ２２に変換
す°るＳ／Ｐ　１０と、ヒツト列Ｄ２１を符号化率１／
２で畳込み符号化しビット列Ｄ３１゜Ｄ３２からなる符
号化ビット列を出力する符号化器２１と、ビット列Ｄ２
２を同様に畳込み符号化しビット列Ｄ３３．Ｄ３４を出
力する符号化器２２と、ビット列Ｄ３１．Ｄ３３をビッ
ト列Ｄ４１に変換するＰ／Ｓ　３１と、ビット列Ｄ３２
．Ｄ３４をビット列Ｄ４２に変換するＰ／Ｓ　３２と、
ビット列Ｄ４１．Ｄ４２を直交２軸のそれぞれに対応さ
せた４相位相変調信号を伝送路へ出力する変調器４０と
、変調器４０出力が伝送路で伝送さハた信号を４相位相
復調しビ、７・ト列Ｄ５１．Ｄ５２を出力する復調器５
０と、ビット列Ｄ５１をヒツト列Ｄ６１．Ｄ６３に変換
するＳ／Ｐ６１と、ヒツト列Ｄ５２をヒツト列Ｄ６２．
Ｄ６４に変換するＳ／Ｐ　６２と、ヒツト列Ｄ６１．Ｄ
６２を誤り訂正復号しヒツト列Ｄ７１を出力するビタビ
復号器７１と、ビット列Ｄ６３．Ｄ６４を誤り訂正復号
しビット列Ｄ７２を出力するビタビ復号器Ｄ７２と、ビ
ット列Ｄ７１．Ｄ７２をビット列Ｄ８０に変換するＰ／
Ｓ　８０とを備えて構成されている。
第２図を参照すると、ビットＢｌ、Ｂ２．Ｂ３゜Ｂ４．
・・・・からなるビット列ＤＩＤはＳ／Ｐ　１０で２列
に変換されてヒツト列Ｄ２１．Ｄ２２となり、ビット列
Ｄ２１及びＤ２２は符号化器２１及び２２によって畳込
み符号化されてヒツト列Ｄ３１．Ｄ３２及びビット列Ｄ
３３．Ｄ３４となる。ヒント列Ｄ２１がＢｌ、Ｂ３．Ｂ
５．・・・・・・であるのに対応してビット列Ｄ３１を
ＰＬ、Ｂ３．Ｂ５．・・・・とし、同様にビット列Ｄ３
２をＱｌ、Ｑ３．Ｑ５、・・・・・とする。ビット列Ｄ
３３．Ｄ３４も同様にして第２図に示すように表現する
。Ｐ／Ｓ　３１は符号化器２１．２２が出力した各第１
列、すなわち、ビット列Ｄ３１．Ｄ３３をビット列Ｄ４
１に変換する。Ｐ／Ｓ　３２は符号化器２１．２２が出
力した各第２列、すなわちＤ３２．Ｄ３４をヒツト列Ｄ
４２に変換する。ビット列Ｄ４１．Ｄ４２は変調器４０
．伝送路（図示せず）、復調器５０を介して伝送され、
ビット列Ｄ５１．Ｄ５２となる。
復調器５００基準搬送波位相が変調器４０の搬送波位相
と一致している場合のビット列Ｄ５１〜Ｄ８０を第３図
に示す。但し、伝送誤りも考慮して第３図における各ビ
ットの表現には符号γを付記しである。Ｓ／Ｐ６１はビ
ット列Ｄ５１をビット列Ｄ６１．Ｄ６３に変換し、Ｓ／
Ｐ　６２はビット列Ｄ５２をビット列Ｄ６２．Ｄ６４に
変換する。
ビタビ復号器７１はＳ／Ｐ６１，６２が出力した各第１
列、すなわち、ビット列Ｄ６１．Ｄ６２を入力する。ヒ
ツト列Ｄ６１．Ｄ６２は符号化器２１か出力したビット
列Ｄ３１．Ｄ３２と伝送誤りを除いて一致する（第２図
をも参照）ので、ヒタビ復号器７１で誤り訂正復号され
、ビット列Ｄ７１となる。同様に、ビット列Ｄ６３．Ｄ
６４はビタビ復号器７２で誤り訂正復号され、ヒツト列
Ｄ７２となる。ビット列Ｄ７１．Ｄ７２はＰ／Ｓ　８０
で１列に変換され、ヒタビ復号器７１．７２で誤り訂正
できなかったヒツトを除いては伝送すべきビット列ＤＩ
Ｏと一致するヒツト列Ｄ８０として出力される。
次に、復調器５０の基準搬送波位相が変調器４０の搬送
波位相から９０度ずれた場合のビット列Ｄ５１〜Ｄ６４
を第４図に示す。この場合、ビタビ復号器７１に入力す
るビット列Ｄ６１．Ｄ６２は（第３図に示す）正しいビ
ット列Ｄ６１．Ｄ６２の列順を逆にし、しかも、一方の
列の各ビットを反転したビット列になっているから、ビ
タビ復号器７１は誤り訂正復号不能となり、誤りを多発
する。ビタビ復号器７２においても同様なことが起る。
一般に、ヒタヒ復号器はビット誤り率を監視しており、
ヒツト誤り率がしきい値を超えて劣化するとアラーム信
号を出力するので、このアラーム信号で復調器５０の基
準搬送波再生回路を制御して基準搬送波位相を強制的に
９０度変えさせる。
その結果、基準搬送波位相のずれは０度又は１８０度と
なる。基準搬送波位相のずれが第４図に示す場合と逆の
方向に９０度である場合も同様にビタビ復号器７１．７
２が誤り訂正復号不能になり、基準搬送波位相が９０度
変えられてそのずれは０度又は１８０度となる。なお、
基準搬送波位相を変えるのと等価なデータ変換を行って
もよい。
ずれが１８０度の場合、ビタビ復号器７１．７２に入力
する各ビット列はいずれも正しいビット列の各ビットを
反転したビット列になっており、誤り訂正復号は可能で
あり、Ｐ／Ｓ　８０が出力するビット列Ｄ８０は（誤り
訂正できなかったビットを無視して）ビット列ＤＩＯの
各ビットを反転したビット列になる。この反転の影響は
、符号化器２１．２２からビタビ復号器７１．７２に至
る区間の外側で２相位相変調方式用の周知の差動変換を
行うことにより取除くことができるから、第１図に示す
実施例によって常に正しいヒツト列Ｄ８０を得ることが
できる。
以上説明した第１図に示す実施例は変調方式に４相位相
変調方式を用いているが、その他の直交変調方式を用い
る場合にも僅かな変更を加えるたけて適用できる。例え
ば、１６値直交振幅変調方式を用いる場合、この変調方
式用の変調器及び復調器も変調器４０及び復調器５０を
置換え、直交２軸のうち一方の軸にビット列Ｄ３１．Ｄ
３３が対応し他方の軸にビット列Ｄ３２．Ｄ３４が対応
するようにビット列Ｄ３１〜Ｄ３４を、直接、置換えた
変調器に入力し、置換えた復調器が直交２軸のうち一方
の軸に対応して出力する２列のビット列をビット列Ｄ６
１．Ｄ６３、他方の軸に対応して出力する２列のビット
列をビット列Ｄ６２゜Ｄ６４であるとしてヒタビ復号器
７１．７２に入力する。この場合、Ｐ／Ｓ３１，３２及
びＳ／Ｐ６１．６２は不要である。
第５図は本発明の第２の実施例のフロック図、第６図は
第５図に示す実施例のタイムチャートである。
第５図に示す実施例は、第１図に示す実施例の変調器４
０をＰ／Ｓ　９１及び変調器９２で置換え、復調器５０
を復調器９３及びＳ／Ｐ　９４で置換えて構成されてい
る。
Ｐ／Ｓ　９１はビット列Ｄ４１．Ｄ４２をビット列Ｄ９
１に変換する。変調器９２はヒツト列Ｄ９１て２相位相
変調した変調信号を伝送路へ出力する。
伝送された変調信号は復調器９３によって２相位相復調
され、ビット列Ｄ９２となる。Ｓ／Ｐ　９４はビット列
Ｄ９２をビット列Ｄ９３．Ｄ９４に変換する。この変換
における分周位相不確定性により、ビット列Ｄ９３．Ｄ
９４のビット配列には２つのケースがある。一方のケー
スでは、ビット列Ｄ９３．Ｄ９４が第３図に示すビット
列Ｄ５１゜Ｄ５２と一致し、この場合、第１図に示す実
施例の説明で既に述べたように、Ｐ／Ｓ　８０からビッ
ト列Ｄ８０が正しく得られる。
他方のケースでは、ヒツト列Ｄ９３．Ｄ９４が第６図に
示す如くになり、この場合、ビタヒ復号器７１に入力す
るビット列Ｄ６１．Ｄ６２は畳込み符号を構成するビッ
ト列になっていない。ビタビ復号器７２に入力するヒツ
ト列Ｄ６３．Ｄ６４についても同じである。そのため、
ヒタヒ復号器７１．７２は誤り訂正復号不能となる。こ
のことをヒタビ復号器７１．７２のヒツト誤り率監視に
よって検出し、検出出力によってＳ／Ｐ　９４の分周位
相を強制的に変えることにより、あるいはビット列Ｄ９
３．Ｄ９４のデータ変換により、第３図に示すビット列
Ｄ５１．Ｄ５２と同じビット列Ｄ９３．Ｄ９４を得るこ
とができ、この場合も、結局は正しいビット列Ｄ８０を
Ｐ／Ｓ　８０から得ることができる。このように、第５
図に示す実施例は常に正しいビット列Ｄ８０を得ること
ができる。
以上説明した２つの実施例はビタビ復号器７１゜７２を
並列に動作させているので、ビタビ復号器７１．７２の
復号速度の制限の２倍の伝送速度でデータを伝送できる
。符号化器、ヒタヒ復号器並列設置数を増加すれば更に
高速のデータ伝送できる。この場合、並列設置数の増加
に対応しＳ／ＰＩ０，６１，６２．　及び、Ｐ／Ｓ３１
，３２８０に相当するＳ／Ｐ及びＰ／Ｓの列数変換比変
更する。
又、以上説明した２つの実施例はいずれも符化率】／２
の畳込み符号を用いているが、ｌ／と異る符号化率の畳
込み符号を用いる場合も本；明を適用して同じ効果を得
ることができる。こ（場合、用いる畳込み符号に適応し
た符号化器及？ヒタビ復号器を用い、符号化器出力、ビ
タビ復→器入力が一般には等速の２群のビット列ではな
しので、符号化器８カを等速の２群のビット列し。
データ変換し、このデータ変換の逆変換をビグ上復号器
の入力側で行う必要がある。
以上、誤り訂正を復号器にビグ上復号器を用しる場合に
ついて説明したが、たたａ込み符号を訂り訂正するビグ
上復号器以外の復号器を用いる場合にも本発明を用いて
同様の効果が得られる。
〔発明の効果〕・ 以上説明したように本発明は、複数の誤り訂正復号器を
並列に設置することにより、誤り訂正復号器の復号上限
速度を超えて高速にデータ伝送でき、しかも、直交変調
方式における４相位相不確性やＳ／Ｐにおける分周位相
不確定性のために受端で正しいヒツト列が得られないと
き必らず誤つ訂正復号器が誤り訂正復号不能になるよう
にすることにより、誤り訂正復号器で誤り訂正不能なヒ
ツトが多発するのを検出して直交復調器における基準搬
送波の引込み位相を修正したりＳ／Ｐの分周位相を修正
したりして、受端で常に正しいヒツト列を得ることがで
きる効果がある。
【図面の簡単な説明】
第１図は本発明の第１の実施例のブロック図、第２図、
第３図及び第４図は第１図に示す実施例のタイムチャー
ト、第５図は本発明の第２の実施例のブロック図、第６
図は第５図に示す実施例のタイムチャート、第７図は従
来のデータ伝送方式の第１の例のフロック図、第８図、
第９図及び第１０図は第７図に示す従来例のタイムチャ
ート、第１１図は従来のデータ伝送方式の第２の例のタ
イムチャートである。 １０・　直列並列変換器、２１．２２・・・・・符号化
器、３１．３２・・・・並列直列変換器、４ｏ・・・・
変調器、５０・・・・・復調器、６１．６２・・・・・
直列並列変換器、７１．７２・・・・・・ビグ上復号器
、８０゜９１・・・・・・並列直列変換器、９２・・・
・・・変調器、９３・・・・・・復調器、９４・・・・
・・直列並列変換器。 代理人　弁理士　　内　原　　　晋 Ｄ５／ γＰｌ　１−Ｐ２　　γＰ３ｙＰ４ＰＳ　　ンＰ乙？６
／ ｙｏ３ ヒ９４ ｙＱ５１／Ｑ 井 回 Ｆ１ ン ビＰ３ ？／’、５ 乙 尤４ 図 Ｄ／θ ｆ３１　　Ｂ、；）　　１３３　　８ｄ　　８５　　Ｂ
乙Ｂ乙 ′Ｄ３４ Ｑノ θ Ｏ５ 茅 ？ 閘

Claims (1)

  1. 【特許請求の範囲】 １、伝送すべき情報ビット列をｎ（ｎは２以上の整数）
    列に変換する直列並列変換器と、この直列並列変換器か
    ら入力したそれぞれの列を列ごとに畳込み符号化し第１
    及び第２のビット列からなる符号化ビット列を出力する
    符号化器と、ｎ列の前記第１のビット列からなる群及び
    ｎ列の前記第２のビット列からなる群を直交２軸のそれ
    ぞれに対応させた直交変調信号を出力する直交変調器と
    、前記直交変調信号が伝送された信号を直交復調し直交
    ２軸のそれぞれに対応してそれぞれｎ列の復調ビット列
    からなる２つの群を出力する直交復調器と、この直交復
    調器が出力した前記２つの群の間で互に対応する２列か
    らなる列対のそれぞれを列対ごとに誤り訂正復号しｎ列
    の復号ビット列を出力する誤り訂正復号器と、前記ｎ列
    を復号ビット列を１列に変換する並列直列変換器とを備
    えたことを特徴とするデータ伝送方式。 ２、請求項１記載の符号化器が出力したｎ列の第１のビ
    ット列からなる群及びｎ列の第２のビット列からなる群
    をそれぞれ１列に変換して得た２列を更に１列に変換す
    る並列直列変換器と、この並列直列変換器の出力で変調
    した２値位相変調信号を出力する２相位相変調器と、前
    記２相位相変調信号が伝送された信号を復調する２相位
    相復調器と、この２相位相復調器が出力した復調ビット
    列を２列に変換しこれら２列をそれぞれ更にｎ列に変換
    してそれぞれｎ列からなる２つの群を請求項１記載の誤
    り訂正復号器へ出力する直列並列変換器とで請求項１記
    載のデータ伝送方式の直交変調器及び直交復調器を置換
    えたことを特徴とするデータ伝送方式。
JP2144874A 1990-06-01 1990-06-01 データ伝送方式 Pending JPH0481054A (ja)

Priority Applications (6)

Application Number Priority Date Filing Date Title
JP2144874A JPH0481054A (ja) 1990-06-01 1990-06-01 データ伝送方式
AU78143/91A AU653339B2 (en) 1990-06-01 1991-06-03 Error control coding arrangement for digital communications system
CA002043782A CA2043782C (en) 1990-06-01 1991-06-03 Error control coding arrangement for digital communications system
DE69130965T DE69130965T2 (de) 1990-06-01 1991-06-03 Kodierungsanordnung zur Fehlerüberwachung bei der Nachrichtenübertragung mit faltungskodierter QAM oder PSK
EP91109029A EP0459524B1 (en) 1990-06-01 1991-06-03 Error control coding arrangement for communication using convolutionally encoded QAM or PSK
US08/184,341 US5384809A (en) 1990-06-01 1993-12-23 Error control coding arrangement for digital communications system

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2144874A JPH0481054A (ja) 1990-06-01 1990-06-01 データ伝送方式

Publications (1)

Publication Number Publication Date
JPH0481054A true JPH0481054A (ja) 1992-03-13

Family

ID=15372395

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2144874A Pending JPH0481054A (ja) 1990-06-01 1990-06-01 データ伝送方式

Country Status (6)

Country Link
US (1) US5384809A (ja)
EP (1) EP0459524B1 (ja)
JP (1) JPH0481054A (ja)
AU (1) AU653339B2 (ja)
CA (1) CA2043782C (ja)
DE (1) DE69130965T2 (ja)

Families Citing this family (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CA2116736C (en) * 1993-03-05 1999-08-10 Edward M. Roney, Iv Decoder selection
US5493584A (en) * 1993-12-27 1996-02-20 Emeott; Stephen P. Method for determining a channel quality metric in a receiver
FR2716588B1 (fr) * 1994-02-18 1996-03-29 Alcatel Telspace Système de codage convolutionnel et de décodage de viterbi transparent aux sauts de phase de pi et pi/2, applicable notamment aux transmissions AMRT.
JPH07283740A (ja) * 1994-04-05 1995-10-27 Sony Corp 送信装置、受信装置、および伝送システム
JPH09153918A (ja) * 1995-11-30 1997-06-10 Nippon Telegr & Teleph Corp <Ntt> ディジタル伝送装置
JPH09181618A (ja) * 1995-12-27 1997-07-11 Nec Corp データ伝送装置
KR100346152B1 (ko) * 1999-09-17 2002-08-01 주식회사 하이닉스반도체 코드 분할 다중 접속방식의 이동통신 기지국 시스템
RU2160509C1 (ru) * 2000-02-04 2000-12-10 Виноградов Сергей Михайлович Способ и устройство синтеза, передачи, приема, анализа и оценки многовариантных по форме, многопозиционных и локальных по спектру сигналов
BRPI0309327B1 (pt) * 2002-04-16 2017-12-12 Thomson Licensing S. A "Apparatus and method for providing transformer-decoded data in a system for processing of video data"
US7318189B2 (en) * 2002-08-01 2008-01-08 Zarbana Digital Fund Llc Parallel convolutional encoder
KR100689039B1 (ko) * 2005-02-01 2007-03-09 삼성전자주식회사 순환형 디코딩부를 병렬 연결하여 사용하는 아날로그비터비 디코더
CN101286816B (zh) * 2008-03-05 2011-05-18 中国科学院嘉兴无线传感网工程中心 一种应用于多媒体传感网的并行信道编码装置

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS57155857A (en) * 1981-03-23 1982-09-27 Kokusai Denshin Denwa Co Ltd <Kdd> Maximum likelihood method and apparatus for error
US4426101A (en) * 1981-09-21 1984-01-17 Dyer Curtis A Automotive vehicle with improved suspension system
CA1217233A (en) * 1982-12-29 1987-01-27 Susumu Sasaki Qam with dc bias in one channel
US4534040A (en) * 1983-01-04 1985-08-06 At&T Information Systems Method and apparatus for coding a binary signal
US4489418A (en) * 1983-04-18 1984-12-18 At&T Bell Laboratories Differential encoding technique
US4873703A (en) * 1985-09-27 1989-10-10 Hewlett-Packard Company Synchronizing system

Also Published As

Publication number Publication date
EP0459524B1 (en) 1999-03-10
AU7814391A (en) 1991-12-05
EP0459524A3 (en) 1993-03-03
CA2043782A1 (en) 1991-12-02
AU653339B2 (en) 1994-09-29
EP0459524A2 (en) 1991-12-04
US5384809A (en) 1995-01-24
CA2043782C (en) 1998-07-07
DE69130965T2 (de) 1999-08-26
DE69130965D1 (de) 1999-04-15

Similar Documents

Publication Publication Date Title
US10461781B2 (en) Apparatus and method for communicating data over a communication channel
Lin et al. Error Control
CA2989608C (en) Bit interleaver for low-density parity check codeword having length of 16200 and code rate of 10/15 and 256-symbol mapping, and bit interleaving method using same
BRPI0315001B1 (pt) recepção de um sinal modulado de acordo com uma técnica de codificação com múltiplos níveis
CA3193950C (en) Forward error correction with compression coding
JPH0481054A (ja) データ伝送方式
JP2008518545A5 (ja)
RU2310273C2 (ru) Способ кодирования-декодирования информации в системах передачи данных
Wu et al. New multilevel codes over GF (q)
JPH0738448A (ja) 誤り訂正方式
KR20150134505A (ko) 송신 장치 및 그의 신호 처리 방법
Mrutu et al. Assessment of non transmittable codewords enhancement to Viterbi Algorithm Decoding
US6898757B1 (en) Decoding multi-block product code
Berger et al. Security of the Niderreiter Form of the GPT public-key cryptosystem
Khandekar et al. Irregular repeat accumulate codes for non-binary modulation schemes
KR101411720B1 (ko) 엘디피시 부호의 패리티 체크 행렬을 이용해 서로 다른 여러 개의 복호기를 만드는 엘디피시 부호의 복호 방법 및 이를 포함하는 엘디피시 부호 시스템
CN102148619A (zh) 一种应用于ldpc码的自适应线性规划译码算法
Rajpal et al. Product coded modulation
JPS5923946A (ja) デイジタル信号伝送の誤り訂正方式
Shibata et al. Shift-Interleave Coding for DNA-Based Storage: Correction of IDS Errors and Sequence Losses
Husni Reed Solomon coded MPSK modulation for a Gaussian channel
Al Zaman et al. ML decoding for convolutional code for short codeword of short constraint length and alternate use of block code
Lin Multi-level modulation codes and multi-stage decoding
Varma et al. Reconfigurable Viterbi Decoder
Kostadinov et al. On±1-error correctable integer residue codes