CN101286816B - 一种应用于多媒体传感网的并行信道编码装置 - Google Patents

Abstract

本发明公开了一种应用于无线多媒体传感网络的并行信道编码装置，包括一个串并变换器，一个并行卷积编码器，一个打孔器和一个并行交织器。本发明采用将串行的数据拆分成两路并行数据进行信道编码操作，它与传统的信道编码装置相比，在相同的工作时钟条件下，本发明的信道编码装置通过略增加一倍的卷积编码器中移位寄存器存储空间的方式，将数据的吞吐率提高了一倍；在相同的数据速率的条件下，本发明的信道编码装置的工作时钟可以降低一半，根据集成电路的能耗计算公式本发明的信道编码装置的工作能耗只有传统的信道编码装置的1/4，能有效缓解无线多媒体传感网能量受限的问题。

Description

一种应用于多媒体传感网的并行信道编码装置

技术领域

本发明涉及一种基于OFDM(Orthogonal Frequency Division Multiplexing，正交频分复用)体制的无线多媒体传感网络的传输节点，尤其涉及其中的信道编码装置。 

背景技术

随着通信技术、嵌入式计算技术和传感器技术的飞速发展和日益成熟，具有感知能力、计算能力和通信能力的无线传感器节点开始出现，并且引起了人们的极大关注。这种无线传感器节点构成无线传感网能够协调地感知、采集和处理网络覆盖区域内的各种环境或监测对象信息，并发布给需要这些信息的用户。无线传感网将逻辑上的信息世界与真实的物理世界融合在一起，深刻地改变了人与自然的交互方式；可以广泛地应用于军事、工农业控制、生物医疗、环境监测等诸多领域。 

目前，感器网络研究的一个重要方面是在能量严重受限的微型节点上如何实现简单的环境数据(如温度、湿度、光强等)采集、传输与处理。然而，随着监测环境的日趋复杂多变，由这些传统传感器网络所获取的简单数据愈加不能满足人们对环境监测的全面需求，迫切需要将信息量丰富的图像、音频、视频等媒体引入到以传感器网络为基础的环境监测活动中来，实现细粒度、精准信息的环境监测。由此，多媒体传感器网络应运而生。 

在大多数的无线传感器节点的布设环境中都存在着各种各样的噪声、干扰等，对无线信道中传输的信号造成损伤，降低无线通信系统的性能。因此，在无线通信系统中，都需要加入信道编码装置，对信源给出的数据按照预定的格式进行封装，并加入一些冗余的信息，配合上接收端的信道译码装置可以有效地对抗无线信道中的干扰和噪声等造成的损伤，从畸变的信号中提取出正确的数据。 

在已有的多媒体传感器节点中，对信道编码装置包括卷积编码器，打孔器和交织器三个部分。在卷积编码器部分，由一个移位寄存器组成，将信源部分送入的数据串行地输入移位寄存器中。再根据选定的生成多项式，从移位寄存器中取出特定的比特送入加法器。加法器的数目根据选定的码率来确定，对于1/2码率的卷积编码器则需要两个加法器。卷积编码器的数据再送入打孔器，打孔器根据预先确定的码率对应的打孔方式，对加法器输出的码流进行选通并作并串变换。打孔器的设置是为了在信道质量相对较好的情况下，可以灵活的去掉卷积编码器编码的码流中不必要的冗余数据，改变卷积编码的码率，以提高系统的频谱效率。 

由于卷积编码得到的码流是具有很强的相关性的，译码时就是利用这种相关性来纠正码流中一些突发的误码。当码流遭遇到持续较长时间的干扰和噪声时，会导致较长序列的误码，以致于译码器无法恢复，因此需要在卷积编码器后设置一个交织器，将卷积编码的码流打散，从而分散持续时间较长的误码序列。交织器本质是大小预先确定的一个寄存器矩阵，码流按行写入后再按列读出。在实现时通常用一个RAM来构造这个寄存器矩阵，由一个写地址产生器来计算码字写入的地址，并由一个读地址产生器来计算码字读出的地址。参见图1。 

在无线多媒体传感器网络中，为了支持对实时视频，语音等的传输，需要信道编码器能够具备较高的数据吞吐率。传统的传感器节点中都是通过提高编码器的工作时钟来实现，这种做法一方面需要编码器工作在较高的时钟上，导致造成较大的能耗(因为在集成电路中能耗与工作时钟的平方成正比)；另一方面，这种方式在实现时需要严格约束路径的延时，增加设计上的困难。 

发明内容

本发明的目的设计出一种一种应用于无线多媒体传感网络的并行信道编码装置。 

本发明要解决的是现有多媒体传感器节点中的信道编码器工作时钟较高的问题。 

为了达到上述目的，本发明至少包括：一个串并变换器，一个并行卷积编码器，一个打孔器和一个并行交织器。 

所述的串并变换器将信源输入的数据按序号奇偶拆分成两路并行的数据，奇序号作为第一路，偶序号作为第二路。 

所述的并行卷积编码器与串并变换起相连，它由一个移位寄存器和若干个位异或器组成。移位寄存器的长度根据所选择的生成多项式而定。位异或器的数目与所选择的码率对应，若选择1/2的码率，则需要两个位异或器。根据选定的生成多项式，位异或器读取移位寄存器某些元素的值进行处理，得到两路并行的卷积编码码流。移位寄存器的每个存储单元都由两位存储空间，分别存放串并变换器输出的两个比特。位异或运算器根据位异或运算法则对移位寄存器中读出的数据进行异或处理。 

所述的打孔器包括一个并串变换器和一个数据有效指示信号发生器，串并变换器将两个位异或运算器的输出和成一路，第一位异或运算器的输出在前，第二位异或运算器的输出在后。数据有效指示信号发生器根据所选择的码率来确定打孔的图案，并给出一个与并串变换器的输出对应的数据有效指示信号，高电平对应保留的码字，低电平对应去掉的码字，从而去掉不必要的冗余码字，以提高系统的频谱效率。 

所述的并行交织器与打孔器相连，对并行卷积编码器编码产生的两路并行码流进行交织，并输出交织后的码流。它包括一个写地址产生器，一个RAM，一个读地址产生器和一个位选择器。 

写地址产生器根据输入码字的序号和打孔器给出的有效数据指示信号来产生一个写RAM的地址和RAM的写使能信号。 

读地址产生器根据要读取码字的序号和交织表的格式来产生读RAM的地址和读使能信号，位指示信号。 

RAM是一个与交织表同样大小的存储器，存储器的每个元素有两个比特，分别存放并行输入的两路码流，与写地址产生器和读地址产生器配合实现一个按行输入按列读出的操作。 

位选择器则根据读地址产生器给出的位指示信号来选择从RAM中读出的元素的高位或者低位输出。 

本发明的并行信道编码装置中在卷积编码器，打孔器和交织器部分都采用两路并行的方式进行处理，与传统的信道编码装置相比，在相同的工作时钟条件下，本发明的信道编码装置通过略增加一倍的卷积编码器中移位寄存器存储空间的方式，将数据的吞吐率提高了一倍；在相同的数据速率的条件下，本发明的信道编码装置的工作时钟可以降低一半，根据集成电路的能耗计算公式，本发明的信道编码装置的工作能耗只有传统的信道编码装置的1/4。 

附图说明

图1为现有的信道编码装置结构图。 

图2是本发明的应用于多媒体传感网的并行信道编码装置。 

图3是本发明的并行卷积编码器结构图。 

图4是本发明的并行交织器结构图。 

具体实施方式

下面结合附图及实施例对本发明作进一步说明； 

如图2、图3和图4所示，本发明至少包括串并变换器，并行卷积编码器，打孔器和并行交织器。 

所述的串并变换器与信源编码器的输出端口相连，根据输入数据的序号将数据拆分成两路序列，奇数序号数据给第一路，偶数序号数据给第二路。经过串并变换后，输出的数据时 钟降为输入数据时钟的一半。 

所述的并行卷积编码器由一组移位寄存器和若干个位异或运算器组成。移位寄存器与串并变换器相连，它的每个元素都由两比特的存储空间，分别用于存放输入的两路数据位；它的元素的数目则由选定的卷积编码的格式来确定。移位寄存器由与输入数据相同频率的时钟驱动，没个周期向右移动一位。根据所选定的编码格式和生成多项式，移位寄存器的某些元素被送入位异或器进行位异或运算，位异或运算的结果即位并行卷积编码器的输出。我们以格式为(2，1，7)的卷积编码为例，它的移位寄存器中就需要7个存储空间，需要两个位异或器。另外，对于(2，1，7)的卷积编码，它的生成多项式为 

C1＝S7+S6+S5+S4+S1 

C2＝S7+S5+S4+S2+S1 

于是，第一位异或器读取移位寄存器的第7、6、5、4、1个元素中的值进行位异或运算，第二位异或器读取移位寄存器的第7、5、4、2、1个元素中的值进行位异或运算，对应于移位寄存器的每次移位操作，两个位异或运算器分别输出一个两比特的码字。 

所述的打孔器包括一个并串变换器和一个数据有效指示信号发生器。并串变换器与并行卷积编码器中的两个位异或器相连，按照第一位异或运算器的输出在前，第二位异或运算器的输出在后的顺序，依次串行输出卷积编码的码流。数据有效指示信号发生器根据预先设定的码率来选择打孔的图案，给出一个与并串变换器的输出对应的数据有效指示信号，高电平对应保留的码字，低电平对应去掉的码字，从而去掉不必要的冗余码字，以提高系统的频谱效率。 

所述的并行交织器与打孔器相连，对并行卷积编码器编码产生的两路并行码流进行交织，并输出交织后的码流。它包括一个写地址产生器，一个RAM，一个读地址产生器和一个位选择器。 

写地址产生器受打孔器输出的数据有效指示信号控制，当数据有效指示信号为高电平时，写地址产生器将输出的地址加1，并将RAM写使能信号置高。当数据有效指示信号为低电平时，写地址产生器保持输出的地址不变，并将RAM的写使能信号置低。 

读地址产生器根据交织表的格式来产生读RAM的地址，同时给出读使能信号和位选择信号。以N*M的交织表为例，产生的读地址为addr＝i*N+j，其中0≤i＜M，0≤j＜N，同时每读取一个码字，i的值加1，当i记到M时重新清零，同时j的值加1。当j记到N时清零， 并将位选择信号取反。读地址产生器在输出读地址的同时，将读使能信号置高；其他时候读使能信号置低。 

RAM是一个与交织表同样大小的2比特存储空间，它的写使能端口与写地址产生器输出的RAM写使能信号相连，写地址端口与写地址产生器输出的地址相连，写数据端口与打孔器的输出端口相连。由写地址产生器控制卷积输出码字写入的位置，并对码字进行筛选，去除不必要的冗余码字。RAM的读地址端口与读地址产生器输出的地址相连，读使能信号与读地址产生器的读使能信号相连，在读地址产生器的控制下输出特定地址上的数据。 

位选择器由一个选择器组成，它的控制信号端口与读地址产生器的位选择信号相连，它的数据输入端口分别与RAM的数据输出端口相连，两个数据输入端口分别对应输出数据的两个比特。第一数据输入端口对应于数据的地位，第二数据输入端口对应于数据的高位。当位选择信号为低时，选通第一数据输入端口，当位选择信号为高时，选通第二数据输入端口。 

综上所述，本发明的应用与多媒体传感网的并行信道编码装置，采用将串行的数据拆分成两路并行数据进行信道编码操作的方式，与传统的信道编码装置相比，在相同的工作时钟条件下，本发明的信道编码装置通过略增加一倍的卷积编码器中移位寄存器存储空间的方式，将数据的吞吐率提高了一倍；在相同的数据速率的条件下，本发明的信道编码装置的工作时钟可以降低一半，根据集成电路的能耗计算公式，本发明的信道编码装置的工作能耗只有传统的信道编码装置的1/4。 

Claims (3)

1.一种应用于无线多媒体传感网的并行信道编码装置，其特征在于该装置包括：一个串并变换器，一个并行卷积编码器，一个打孔器和一个并行交织器；串并变换器与并行卷积编码器连接，并行卷积编码器与打孔器连接，打孔器与并行交织器连接；

所述的并行卷积编码器包括一个移位寄存器和若干个位异或运算器；打孔器包括一个并串变换器和一个数据有效指示信号发生器；并行交织器包括一个写地址发生器，一个读地址发生器，一个随机存储存取器RAM和一个位选择器，写地址发生器与RAM连接，读地址发生器分别是与RAM和位选择器连接；RAM和并串变换器连接；

串并变换器将输入的数据拆分成两路并行的数据；

移位寄存器接收串并变换器的输入，并在时钟控制下进行移位操作；

移位寄存器每一个元素有两个比特，位异或运算器对从移位寄存器中读取的元素中的两个比特进行两比特的异或运算，同时得到两个比特的编码输出；

并串变换器将各个位异或运算器输出的并行码流和为一路；

数据有效指示信号发生器给出一个与并串变换器的输出对应的数据有效指示信号，；

写地址产生器产生一个写RAM的地址和RAM的写使能信号，写地址产生器与数据有效指示信号发生器连接；

RAM用于构建交织表；RAM是2比特RAM，RAM存储器的每个元素有两个比特；

读地址产生器产生读RAM的地址和读使能信号；

位选择器选择从RAM中读出的元素的高位或者低位输出。

2.如权利要求1所述的一种应用于无线多媒体传感网的并行信道编码装置，其特征在于所述的打孔器中的并串变换器将多个位异或运算器输出的码流转换成一路输出，同时数据有效指示信号发生器根据打孔的图案给出一个信号，指示当前输出的数据是否有效。

3.如权利要求1所述的一种应用于无线多媒体传感网的并行信道编码装置，其特征在于所述的并行交织器中的写地址发生器，根据打孔器给出的数据有效指示信号来控制给出的RAM数据写地址和写使能信号；位选择器根据读地址发生器中给出的位选择信号来选择RAM中输出数据的高位或者低位输出。

Images