CN102136878B

CN102136878B - 一种速率匹配实现方法和系统

Info

Publication number: CN102136878B
Application number: CN2010101035245A
Authority: CN
Inventors: 王卫涛; 甄守洪
Original assignee: ZTE Corp Nanjing Branch
Current assignee: Sanechips Technology Co Ltd
Priority date: 2010-01-26
Filing date: 2010-01-26
Publication date: 2013-12-04
Anticipated expiration: 2030-01-26
Also published as: WO2011091672A1; CN102136878A

Abstract

本发明提供了一种速率匹配实现方法，包括：根据系统位数据、校验1数据、校验2数据建立系统位矩阵、校验1矩阵和校验2矩阵，在各矩阵添加无效数据后，对各矩阵进行交织处理；获取交织处理后所述系统位矩阵、校验1矩阵和校验2矩阵中有效数据的位置信息，根据该位置信息确定存储地址；确定起始位置和软缓冲区末尾位置在存储器中的位置；根据所述存储地址将所述系统位矩阵、校验1矩阵和校验2矩阵中的有效数据存入存储器；根据起始位置和软缓冲区末尾位置在存储器中的位置从所述存储器中读取所需数据。本发明还提供一种速率匹配实现系统。本发明节约了存储空间，提高了处理速度。

Description

一种速率匹配实现方法和系统

技术领域

本发明涉及通信领域，具体而言，尤其涉及LTE(长期演进)中一种速率匹配实现方法和系统。

背景技术

在移动通信系统中，信道中传输的数据经过信道编码后产生部分冗余数据，这些冗余信息用于给解码器提供更多的解码信息，提高解码成功率。如果将这些冗余信息全部传输，会造成传输效率下降。因此一个比较好的方法就是根据信道的质量选择传输信息的多少，例如信道质量比较好时只传输原始信息，反之信道质量比较差时，除传输原始信息位还要传输较多的校验位。因此需要对信道编码器产生的数据进行选择传输，而速率匹配就是实现编码数据选择传输的功能。

当前速率匹配的处理方法主要采用按照TS36.212中协议描述的方法。如图1所示，首先对系统位，校验1和校验2分别进行交织处理，并存储在3个缓冲区中，然后根据起始位置和软缓冲区(NCB)的大小从这三个缓冲区中读取数据，其中如果是在系统位缓冲区中则顺序读取，如果在校验位缓冲区中则交错读取校验位缓冲区，判断读出的数据是否为有效数据，如果非有效数据则忽略，继续读取，否则，输出有效数据。这里无效数据指码块分割时第一个数据块添加的NULL和速率匹配时第一行不够32个数据而添加的NULL。

这种实现方式中由于要存储的数据有三种格式，分别为0，1和NULL数据，这样就需要2bit表示一个数据，因此缓冲区只有不到一半的空间用于存储有效数据，存储效率比较低。而且这种处理方式非常耗费时间，例如最大写入数据个数为6176个数据，如果不计循环读取就顺序读取3个这样的数据，总共18528个数据，那么写入时间至少6176个时钟周期，读出时间至少18528个时钟周期，所以需要19204个时钟周期，对于比特级处理造成了瓶颈。

在LTE基带处理中，速率匹配是比特级处理的一个瓶颈，提高速率匹配处理速率是一项迫切需求。

发明内容

本发明要解决的技术问题是提供一种速率匹配实现方法和系统，提高存储效率和处理速度。

为了解决上述问题，本发明提供了一种速率匹配实现方法，包括：

根据系统位数据、校验1数据、校验2数据建立系统位矩阵、校验1矩阵和校验2矩阵，在各矩阵添加无效数据后，对各矩阵进行交织处理；

获取交织处理后所述系统位矩阵、校验1矩阵和校验2矩阵中有效数据的位置信息，根据该位置信息确定存储地址；确定起始位置和软缓冲区末尾位置在存储器中的位置；

根据所述存储地址将所述系统位矩阵、校验1矩阵和校验2矩阵中的有效数据存入存储器；

根据起始位置和软缓冲区末尾位置在存储器中的位置从所述存储器中读取所需数据。

进一步地，上述方法还可具有以下特点，进行交织处理前，将所述校验2矩阵的所有数据进行移位，使得移位后校验2矩阵的交织操作与系统位矩阵、校验1矩阵的交织操作相同。

进一步地，上述方法还可具有以下特点，将所述校验2矩阵的所有数据进行移位包括，将所述校验2矩阵的所有数据向左移一位，其中，每行第一列的数据移动到前一行的最后一列，第一行第一列的数据移至最后一行最后一列。

进一步地，上述方法还可具有以下特点，所述获取系统位矩阵中有效数据的位置信息，根据位置信息确定存储地址包括：

设置参考位置，计算有效数据与参考位置的绝对距离，以及所述有效数据与参考位置之间的无效数据的个数，二者相减得到有效数据与参考位置的有效距离，根据所述有效距离确定有效数据的存储地址。

进一步地，上述方法还可具有以下特点，获取校验1矩阵、校验2矩阵中有效数据的位置信息，根据位置信息确定存储地址包括：

对校验1矩阵和校验2矩阵任一相同位置，如果校验1矩阵或者校验2矩阵在该位置上存在有效数据，则计算校验1矩阵该位置与参考位置的有效距离，得到第一有效距离，计算校验2矩阵该位置与参考位置的有效距离，得到第二有效距离，将二者相加，得到第三有效距离；根据第三有效距离确定校验1矩阵和校验2矩阵该位置上的有效数据的存储地址；

其中，按如下方式计算任一位置与参考位置的有效距离：

设置参考位置，计算该位置与参考位置的绝对距离，以及所述位置与参考位置之间的无效数据的个数，二者相减得到该位置与参考位置的有效距离。

进一步地，上述方法还可具有以下特点，所述根据第三有效距离确定校验1矩阵和校验2矩阵该位置上的有效数据的存储地址包括：

根据第三有效距离确定一存储地址；

如果校验1矩阵该位置上存在有效数据，将该存储地址作为校验1矩阵该位置的有效数据的存储地址；如果校验2矩阵该位置上存在有效数据，将该存储地址的下一存储地址作为校验2矩阵该位置上的有效数据的存储地址。

进一步地，上述方法还可具有以下特点，根据所述存储地址将所述系统位矩阵的有效数据存储在一个存储器中，将所述校验1矩阵和校验2矩阵中的有效数据存入一个双口存储器中，校验1矩阵和校验2矩阵各占用该双口存储器的一个端口。

本发明还提供一种速率匹配实现系统，包括：

地址计算模块，用于根据系统位数据、校验1数据、校验2数据建立系统位矩阵、校验1矩阵和校验2矩阵，在各矩阵添加无效数据后，对各矩阵进行交织处理，获取交织处理后所述系统位矩阵、校验1矩阵和校验2矩阵中有效数据的位置信息，根据位置信息确定存储地址；

数据存储模块，用于根据所述存储地址将所述系统位矩阵、校验1矩阵和校验2矩阵中的有效数据存入存储器；

预处理模块，用于确定起始位置和软缓冲区末尾位置在存储器中的位置；

读出模块，根据起始位置和软缓冲区末尾位置在存储器中的位置从所述存储器中读取所需数据。

进一步地，上述系统还可具有以下特点，所述地址计算模块，还用于在进行交织处理前，将所述校验2矩阵的所有数据进行移位，使得移位后校验2矩阵的交织操作与系统位矩阵、校验1矩阵的交织操作相同。

进一步地，上述系统还可具有以下特点，所述地址计算模块，用于在对所述校验2矩阵进行交织处理前，将所述校验2矩阵的所有数据向左移一位，其中，每行第一列的数据移动到前一行的最后一列，第一行第一列的数据移至最后一行最后一列，然后再对移位后的校验2矩阵进行交织处理。

进一步地，上述系统还可具有以下特点，所述地址计算模块，用于按如下方式获取系统位矩阵中有效数据的位置信息，根据位置信息确定存储地址：

进一步地，上述系统还可具有以下特点，所述地址计算模块，用于按如下方式获取校验1矩阵、校验2矩阵中有效数据的位置信息，根据位置信息确定存储地址：

其中，按如下方式计算任一位置与参考位置的有效距离：

进一步地，上述系统还可具有以下特点，所述地址计算模块，用于根据第三有效距离确定一存储地址；如果校验1矩阵该位置上存在有效数据，将该存储地址作为校验1矩阵该位置的有效数据的存储地址；如果校验2矩阵该位置上存在有效数据，将该存储地址的下一存储地址作为校验2矩阵该位置上的有效数据的存储地址。

采用本发明所述方法和系统，与现有技术相比，只存储有效数据，提高了存储效率，另外，不需要进行有效数据和无效数据的判断，提高了处理速度，达到了消除系统瓶颈的效果，节省了存储面积节省50％和处理时间最多可以提高1个数量级，提高了系统性能。

附图说明

图1是3GPP TS36.212中速率匹配框图；

图2是数据矩阵未进行交织变换的模型；

图3是数据矩阵进行交织变换后的模型；

图4是系统位和校验1输入数据形成的矩阵；

图5是校验2输入数据进行变换后的矩阵；

图6是本发明速率匹配实现系统框图。

具体实施方式

本发明的核心思想是：获取交织后有效数据的位置信息，根据该位置信息只将有效数据存储到存储器中，可以节约存储空间，而且存储时直接对校验1数据和校验2数据交错存储，读取数据时直接读取存储器中的有效数据，不需要进行有效数据和无效数据的判断，可以提高处理速度。

本发明提供的速率匹配实现方法包括：

步骤101，将系统位，校验1和校验2数据根据码块大小建立矩阵模型，系统位矩阵，校验1矩阵和校验2矩阵大小均为r_sub*32，其中r_sub＝code_size/32的向上取整值。

r_sub代表矩阵行数，code_size表示码块大小。本实施例中矩阵列数为32，也可根据需要设置为其它值。

步骤102，在系统位和校验1，校验2中添加NULL(即无效数据)，包括两部分产生的NULL，一部分是速率匹配中添加的，个数等于r_sub*32-code_size，另一部分是对第一个码块进行码块分割时添加的，码块分割时添加的无效数据个数可以通过上游模块计算传递。总的无效数据个数用null_all表示，此时，各矩阵中前null_all个位置均为无效数据，其余为有效数据。如图2、4所示，其中n代表NULL，即无效数据，d代表有效数据，图2中第一行表示有若干个NULL空行，第二行表示有NULL的数据行，其余全为数据行，图2仅为示例，具体包含多少个NULL空行根据产生的NULL决定。

步骤103，将所述校验2矩阵的所有数据进行移位，使得移位后校验2矩阵的交织操作与校验1矩阵的交织操作相同；一种移位方法为：对校验2矩阵进行变换，将校验2矩阵的所有数据向左移一位，即第1行第1列的数据移到最后一行最后一列(第32列)位置，第1行第2列的数据移到第1行第1列的位置，每一行的第一列的数据移动到前一行的最后一列的位置，其余数据依次类推完成矩阵变换。变换后，校验2矩阵的最后一行的最后一列的数据为无效数据，校验2矩阵的前null_all-1个位置为无效数据。图3、5表示经过交织变换后的矩阵结构，其中第二行变成了数据和NULL的交错列。作了该变换后，校验2矩阵可以进行和系统位矩阵、校验1矩阵相同的交织处理，简化了交织过程。当然，也可以根据需要移动多位，本发明对此不做限定，只要使得变换后的校验2矩阵可以进行和系统位矩阵、校验1矩阵相同的交织处理即可。

步骤104，对系统位矩阵，校验1矩阵和变换后的校验2矩阵进行交织变换，交织规则如下：

表1列间交织图样表

列间交换图样<P(0)，P(1)，…，P(C-1)>
	<0，16，8，24，4，20，12，28，2，18，10，26，6，22，14，30，1，17，9，25，5，21，13，29，3，19，11，27，7，23，15，31>

步骤105，获取交织处理后系统位矩阵、校验1矩阵和校验2矩阵中有效数据的位置信息，根据位置信息确定存储地址；

步骤106，确定起始位置和软缓冲区末尾位置在存储器中的位置；

其中，起始位置和软缓冲区末尾位置是读取数据时数据的起始和结束位置。

步骤107，根据所述存储地址将所述系统位矩阵、校验1矩阵和校验2矩阵中的有效数据存入存储器；其中系统位矩阵的有效数据存储在一个存储器中，校验1矩阵和校验2矩阵的有效数据存储在一个双口存储器中，校验1矩阵和校验2矩阵各占用该双口存储器的一个端口。

步骤108，根据起始位置和软缓冲区末尾位置在存储器中的位置从所述存储器中读取所需数据。

其中，步骤106中确定有效数据的位置信息，根据位置信息确定存储地址的方法如下：

1)对系统位矩阵

设置参考位置，计算系统位矩阵中有效数据与参考位置的绝对距离，以及该有效数据与参考位置之间的无效数据的个数，二者相减得到有效数据与参考位置的有效距离，根据有效距离确定有效数据的存储地址。

参考位置可以是当前要计算的位置，或者，当前要计算的位置之前的位置。

2)对校验1矩阵和校验2矩阵

对校验1矩阵和校验2矩阵任一相同位置，如果校验1矩阵或者校验2矩阵在该位置上存在有效数据，则计算校验1矩阵该位置与参考位置的有效距离，得到第一有效距离，计算校验2矩阵该位置与参考位置的有效距离，得到第二有效距离，将二者相加，得到第三有效距离；

根据第三有效距离确定一存储地址；如果校验1矩阵该位置上存在有效数据，将根据第三有效距离确定的存储地址作为校验1矩阵该位置的有效数据的存储地址；如果校验2矩阵该位置上存在有效数据，将根据第三有效距离确定的存储地址的下一存储地址作为校验2矩阵该位置上的有效数据的存储地址。

其中，按如下方式计算任一位置与参考位置的有效距离：

设置参考位置，计算该位置与参考位置的绝对距离，以及所述位置与参考位置之间的无效数据的个数，二者相减得到该位置与参考位置的有效距离。其中，计算校验1矩阵和校验2矩阵同一位置的有效距离时，选择两个矩阵中相同位置作为参考位置。

同一矩阵中的位置顺序为，从第一列起始位置开始，到第一列结束位置，然后从第二列的起始位置到第二列的结束位置，依次类推，直至最后一列的结束位置。计算绝对距离时，按该位置顺序进行计算，比如，第一列的第一个数据和第一列的最后一个数据绝对距离相差一列，第一列第一行的数据和第三行的数据其绝对距离为3，依次类推。

下面给出一个计算位置信息的具体算法。

步骤201，对系统位矩阵、校验1矩阵和校验2矩阵，记录每个矩阵第一个非全NULL行每个位置的统计信息，其中包括每个位置前面包括本位置NULL个数的统计信息，以及本位置是否为NULL的标志。

步骤202，假设起始位置在第一行，那么计算一个有效数据与第一个有效数据的相对距离可按如下步骤计算：

(1)计算当前数据与参考位置的绝对距离。

计算公式为：(data_col-k_col)×r_sub+r_d+1-k_r。

其中data_col表示当前数据的列位置，k_col表示参考位置的列位置，k_r表示参考位置的行位置(k_r＜r_null时k_r＝r_null)，r_null表示全NULL的行的个数，r_sub表示矩阵的行数，r_d表示当前数据的行位置。由于r_d从0开始计数所以加1修正。

(2)计算当前数据与参考位置之间的NULL数据的个数。

计算公式为：(data_col-k_col)×r_null+(d_c_t-k_c_t+k_flg)

其中data_col-k_col与(1)中相同，r_null表示全NULL的行的个数，d_c_t表示数据所在的列在图3中第二行位置的前面NULL个数的统计，例如：如果当前数据在第4行第3列，其中第2行为NULL和数据交错存放的行，那么d_c_t就表示第2行第3列这个位置及前面NULL的总个数。k_c_t表示参考位置所在列在图3中第二行位置的前面NULL个数的统计。k_flg表示参考位置所在列在图3中第二行位置是否为NULL，是NULL时k_flg为1否则为0。

(3)用(1)计算的值减去(2)计算的结果，就得到了当前数据位置与参考位置的有效距离。计算公式：

(data_col-k_col)×r_sub+r_d+1-k_r-((data_col-k_col)×r_null+(d_c_t-k_c_t+k_flg))

(4)由于存储地址是从0开始计数，因此(3)计算结果减1得到最终存储地址。该存储地址仅为一相对地址，也可在此基础上加上相同的偏移地址，得到最终存储地址。

(data_col-k_col)×r_sub+r_d+1-k_r-((data_col-k_col)×r_null+(d_c_t-k_c_t+k_flg))-1

＝(data_col-k_col)×(r_sub-r_null)-(d_c_t-k_c_t+k_flg)+r_d-k_r

上述算法仅为示例，也可根据其他方法计算有效数据和参考位置的有效距离及存储地址，本发明对此不作限定。

(5)校验位矩阵中数据距离的计算

由于校验1，2数据是交错存储的，因此需要分别计算变换后校验1矩阵和校验2矩阵同一个位置与参考位置的距离，然后将这两个距离相加就得到了实际的距离。其中校验1矩阵和系统位矩阵按以上公式计算，校验2的r_null值为0。由于校验2矩阵处于奇数位置，也就是处于校验1矩阵同位置数据之后，因此计算校验1矩阵数据的距离后加1就是校验2矩阵同位置数据的距离。

本发明还提供一种速率匹配实现系统，如图6所示，包括地址计算模块、数据存储模块、预处理模块和读出模块，其中：

地址计算模块，用于计算每个输入数据的存储地址，计算方法见方法实施例；

数据存储模块，用于根据计算所得存储地址存储数据，其中系统数据存储在一个存储器中，校验1和校验2存储在一个双口存储器中，校验1和校验2数据各占用一个存储器接口；

预处理模块，用于计算起始位置和软缓冲区末尾位置在存储器中的位置；

读出模块，用于根据预处理模块计算得到的起始位置和软缓冲区末尾位置在存储器中的位置，从存储器中读出所需数据。

实施例一

首先是预处理操作，根据起始位置行列信息和软缓冲区结束位置行列信息使用方法步骤106计算方法计算得到起始位置和软缓冲区结束位置。

接下来根据输入数据的变换后的行列信息使用步骤106计算方法计算有效数据的位置信息和存储地址。

根据存储地址将系统位矩阵有效数据存储在一个存储器中，校验1矩阵的有效数据和校验2矩阵的有效数据存储在一个双口存储器中。

最后根据预处理模块计算得到的起始和结束位置，从存储器中读出需要数量的数据个数。其中当读到软缓冲区末尾位置时还没有获得足够数量的数据那么从系统位存储器0地址开始继续读取，直到取得足够数量的数据。

实施例二

假设参考位置k0在系统位矩阵第2列起始位置，软缓冲区ncb为3倍矩阵大小。其中数据输入按照图2的方式按行输入，根据步骤202中(4)的计算公式可以计算输入数据的相对位置，0列和1列的数据以第一行第一列的数据为参考位置计算数据的存储地址并存放到存储器中。第2列到第31列以第2列的第一行为参考位置计算有效数据的地址并存放到存储器中。校验1矩阵和校验2矩阵的地址根据步骤202中(5)的方式计算。校验2矩阵的数据计算得到的地址和校验1矩阵计算得到的地址相加为校验1矩阵的数据地址，再给此地址加1就是校验2矩阵数据的地址。最终所有数据存储在两个缓冲区，然后在读取时只要从第一个缓冲区一次读出数据，然后再读第二个缓冲区就完成了速率匹配完整过程。

与现有技术相比，采用本发明所述的方法和装置，具有如下特点：

1)只用存储有效数据，节省了存储面积。可以越过NULL直接处理有效数据，加快了处理速率。即不用再对NULL进行编码缓冲，然后再消除NULL，节省了系统空间和处理时间。

2)通过计算的方式直接完成了速率匹配的交织，比特收集，打孔等主要步骤，只要将需要的数据读出就彻底实现了速率匹配的过程。因此理论上本发明可以将速率匹配由计算过程直接完成，将处理过的数据直接送到下一级处理。这样使速率匹配处理速率可以最多节省19000多个时钟周期，也就是说使系统处理性能提高一个数量级。

本发明通过对每个输入数据的独立交织地址计算，直接确定了数据在去NULL后软缓冲区中的位置，节省了判断NULL的时间，而且所有数据都是有效数据，只用1bit就可以表示，大大节省了存储空间。而且采用本算法理论上可以消除速率匹配的瓶颈，即将速率匹配和后续的码块合并做成一个模块，对每个码块的数据记录起始和结束点，需要时直接从缓冲区读取即可。

Claims

1.一种速率匹配实现方法，其特征在于，包括：

根据起始位置和软缓冲区末尾位置在存储器中的位置从所述存储器中读取所需数据；

其中，获取校验1矩阵、校验2矩阵中有效数据的位置信息，根据位置信息确定存储地址包括：

其中，按如下方式计算任一位置与参考位置的有效距离：

2.如权利要求1所述的方法，其特征在于，进行交织处理前，将所述校验2矩阵的所有数据进行移位，使得移位后校验2矩阵的交织操作与系统位矩阵、校验1矩阵的交织操作相同。

3.如权利要求2所述的方法，其特征在于，将所述校验2矩阵的所有数据进行移位包括，将所述校验2矩阵的所有数据向左移一位，其中，每行第一列的数据移动到前一行的最后一列，第一行第一列的数据移至最后一行最后一列。

4.如权利要求1所述的方法，其特征在于，所述获取系统位矩阵中有效数据的位置信息，根据位置信息确定存储地址包括：

5.如权利要求1所述的方法，其特征在于，所述根据第三有效距离确定校验1矩阵和校验2矩阵该位置上的有效数据的存储地址包括：

根据第三有效距离确定一存储地址；

6.如权利要求1所述的方法，其特征在于，根据所述存储地址将所述系统位矩阵的有效数据存储在一个存储器中，将所述校验1矩阵和校验2矩阵中的有效数据存入一个双口存储器中，校验1矩阵和校验2矩阵各占用该双口存储器的一个端口。

7.一种速率匹配实现系统，其特征在于，包括：

读出模块，根据起始位置和软缓冲区末尾位置在存储器中的位置从所述存储器中读取所需数据；

其中，所述地址计算模块按如下方式获取校验1矩阵、校验2矩阵中有效数据的位置信息，根据位置信息确定存储地址：

其中，按如下方式计算任一位置与参考位置的有效距离：

8.如权利要求7所述的系统，其特征在于，所述地址计算模块，还用于在进行交织处理前，将所述校验2矩阵的所有数据进行移位，使得移位后校验2矩阵的交织操作与系统位矩阵、校验1矩阵的交织操作相同。

9.如权利要求8所述的系统，其特征在于，所述地址计算模块，用于在对所述校验2矩阵进行交织处理前，将所述校验2矩阵的所有数据向左移一位，其中，每行第一列的数据移动到前一行的最后一列，第一行第一列的数据移至最后一行最后一列，然后再对移位后的校验2矩阵进行交织处理。

10.如权利要求7所述的系统，其特征在于，所述地址计算模块，用于按如下方式获取系统位矩阵中有效数据的位置信息，根据位置信息确定存储地址：

11.如权利要求7所述的系统，其特征在于，所述地址计算模块，用于根据第三有效距离确定一存储地址；如果校验1矩阵该位置上存在有效数据，将该存储地址作为校验1矩阵该位置的有效数据的存储地址；如果校验2矩阵该位置上存在有效数据，将该存储地址的下一存储地址作为校验2矩阵该位置上的有效数据的存储地址。