CN101060374B - Turbo编码流水处理装置及方法 - Google Patents

Abstract

本发明公开了一种宽带码分多址数字移动通信系统中有关基站高速下行链路共享信道(HS-DSCH)的Turbo码编码处理装置。本发明采用乒乓缓存技术在码块数据存储单元中设置两个码块数据存储空间，在处理一个码块数据的同时可以读取下一个码块数据，节省了数据存取的时间；交织处理单元中设置两个s、a序列存储空间，在交织计算的同时可以预计算下一传输块的s、a序列，节省了s、a序列的计算时间。采用本发明的编码处理装置克服了传统的Turbo编码硬件装置内部存储开销过大或处理实时性差的缺点，保证了WCDMA高速下行数据业务情况下Turbo编码处理的实时性。

Description

Turbo编码流水处理装置及方法

技术领域

本发明涉及宽带码分多址(WCDMA)移动通信系统，特别涉及一种基站高速下行分组接入(HSDPA)处理技术中高速下行链路共享信道(HS-DSCH)的Turbo码编码处理装置及方法。

背景技术

第三代合作项目(3GPP)WCDMA技术规范中将Turbo编码作为误码率10^-6以下数据业务的信道编码，应用已经非常广泛，Turbo编码算法在3GPPTS25.212协议文档中有详细的描述，本文中将引用标准Turbo编码算法中的部分公式及变量定义。标准的Turbo码编码器由两个相同的带有反馈机制的递归系统卷积码编码器和一个内交织器并行级联构成，其中，内交织器设计非常复杂，是Turbo码编码器的核心模块，该内交织器的主要作用是完成交织处理，即在输出数据前重新排列数据帧中数据的顺序，包括行内及行间交织。

Turbo码编码器由硬件实现，具有速度快的优点，但交织处理的复杂性给硬件实现制造了困难，传统的硬件Turbo码编码器通过两种方案解决：

第一种，预存交织表，待编码序列全部输入之后，通过查交织表的方式直接得到交织后序列的存储地址。这种方案优点是处理实时性高；缺点是交织表会随交织矩阵规模增加而显著增加，需要很大的硬件内部存储开销。

第二种，实时计算交织表，根据交织算法实时计算交织后序列在原始序列中的存储地址。这种方案的优点是对硬件存储空间要求有限，仅需存储原始交织序列；缺点是由于交织算法复杂，每个存储地址计算需要花费时间较多，硬件实时性差。

WCDMA R5协议版本引入了HSDPA概念，下行链路的数据速率最高可达10Mbit/s。为了满足WCDMA基站系统HSDPA高速处理的需要，对配套的编码硬件处理实时性要求很高。针对基站系统HSDPA高速处理的要求，传统的两种Turbo编码硬件实现方案中，第一种方案实现成本过高，商业价值低；第二种方案硬件实时性差，无法满足WCDMA基站系统HSDPA处理的需求。

发明内容

有鉴于此，本发明的主要目的在于提供一种WCDMA系统的Turbo编码流水处理装置及方法，能充分保证WCAMA高速下行数据业务情况下Turbo编码处理的实时性。

为达到上述目的，本发明的技术方案是这样实现的：

一种Turbo编码流水处理装置，包括：码块数据存储单元、交织处理单元和子编码器单元，待编码数据经过码块数据存储单元输入到子编码器单元，交织处理单元输出的交织后数据输入到子编码器单元，子编码器单元的输出数据为编码后数据；所述码块数据存储单元及交织处理单元中均设置有成对且相互独立的存储空间，所述存储空间分别通过各自的控制单元采用乒乓缓存方式实现空间的管理与控制。

基于上述方案，所述码块数据存储单元中成对且相互独立的存储空间为：码块数据存储空间1、码块数据存储空间2，所述码块数据存储单元中的控制单元为码块数据控制器；所述码块数据存储空间1和码块数据存储空间2，用于缓存待编码数据，其输出输入到子编码器单元；所述码块数据控制器，与所述码块数据存储空间1、码块数据存储空间2、交织处理单元及子编码器单元控制信号相连，外部控制信号线与所述码块数据控制器相连；用于对码块数据存储空间1和码块数据存储空间2进行管理，并负责所述码块数据存储单元与交织处理单元及子编码器单元之间的同步控制。

基于上述方案，所述交织处理单元中成对且相互独立的存储空间为：分别由s序列存储空间1和a序列存储空间1、s序列存储空间2和a序列存储空间2构成的两组s序列和a序列存储空间，用于存储当前传输块和下一传输块的s序列和a序列；所述交织处理单元中的控制单元为预计算子单元，用于计算s序列和a序列以及对s序列和a序列的存储空间进行管理；所述交织处理单元还包括交织计算子单元，用于依据存储于s序列和a序列存储空间中的s序列和a序列进行交织计算；所述交织计算子单元进行交织计算得到交织后数据在码块数据存储空间中的地址，并依据计算出的地址从码块数据存储空间中读取交织后数据输入到子编码器单元；所述交织计算子单元及预计算子单元分别与所述码块数据控制器控制信号相连。

基于上述方案，所述码块数据控制器通过外部数据线接收外部传输块编码参数及码块参数；所述交织计算子单元通过所述码块数据控制器获取外部传输块编码参数及码块参数、或直接通过外部数据线获取外部传输块编码参数及码块参数。

一种基于上述Turbo编码流水处理装置的Turbo编码流水处理方法，至少包括码块数据输入处理和交织处理两部分；

所述码块数据输入处理包括：

判断码块数据存储单元中是否有空闲的码块数据存储空间，若有，则允许新的待编码数据进入码块数据存储单元，否则，阻止新的待编码数据进入；

在一个码块数据存储空间输入数据的同时，允许另一码块数据存储空间向子编码器单元输出待编码数据；

所述交织处理包括：

判断交织处理单元中是否有空闲的一组s序列存储空间和a序列存储空间，若有，则交织处理单元中的预计算子单元开始计算s序列和a序列并将结果存储于该组序列存储空间中，否则等待；

在交织计算子单元使用一组有效的s序列和a序列进行交织计算的同时，允许预计算子单元进行下一传输块的s序列和a序列的计算。

基于上述方法，进一步地包括如下步骤：一个传输块的第一个码块数据进入码块数据存储单元时，码块数据控制器向预计算子单元发送第一码块控制信号，预计算子单元依据收到的信号进行s序列和a序列的计算。

基于上述方法，进一步地包括如下步骤：一个传输块的最后一个码块数据处理完毕后，交织计算子单元向预计算子单元发送传输块结束控制信号，预计算子单元依据收到的信号释放当前使用的s序列存储空间和a序列存储空间。

基于上述方法，进一步地包括如下步骤：所述交织计算子单元处理完当前码块数据后，向码块数据控制器发送计算完毕的控制信号，码块数据控制器依据收到的控制信号释放当前使用的码块数据存储空间。

基于上述方法，进一步地包括如下步骤：预计算子单元在计算完s序列和a序列，并将s序列和a序列存储于空闲的s序列存储空间和a序列存储空间后，向交织计算子单元发送序列有效的控制信号；

码块数据完全写入码块数据存储空间时，码块数据控制器向交织计算子单元发送码块数据有效的控制信号；

交织计算子单元在接收到所述序列有效的控制信号和码块数据有效的控制信号开始交织计算。

本发明所提出的Turbo编码流水处理装置及方法，通过乒乓缓存技术减少了数据的读取和处理时间，通过预计算技术提高了交织计算的处理效率，从而克服了传统Turbo编码硬件装置内部存储开销过大、处理实时性差的缺点，在增加有限硬件开销的前提下，大幅提高了硬件处理的实时性。

附图说明

图1为本发明Turbo编码流水处理装置的组成结构及原理示意图；

图2为本发明所述装置中码块数据控制器数据输入部分的信号响应及处理流程图；

图3为本发明所述装置中码块数据控制器数据输出及空间释放部分的信号响应及处理流程图；

图4为本发明所述装置中预计算子单元s序列、a序列生成部分的信号响应及处理流程图；

图5为本发明所述装置中预计算子单元s序列、a序列输出及空间释放部分的信号响应及处理流程图；

图6为本发明所述装置中交织计算子单元的信号响应及处理流程图。

具体实施方式

以下结合附图描述本发明的优选实施例，在下文的说明书中对涉及Turbo编码协议方面公知技术的细节未详细描述，主要描述涉及本发明装置的功能与原理。

如图1所示，本发明提出的WCDMA系统的Turbo编码流水处理装置从逻辑上分为三大处理模块，分别是码块(code block)数据存储单元、交织处理单元、子编码器单元。与现有技术相比，本发明的关键主要集中于码块数据存储单元及交织计算处理单元，具体来说，在码块数据存储单元中引入了乒乓缓存技术；在交织处理单元中引入了乒乓缓存技术和预计算技术。图1中用抽象的数据流向线和控制总线表示出各个主要模块间、以及模块内部的数据流向及控制关系，带箭头的粗线条表示数据流向，细线条的部分表示模块间的控制信号连接线。以下分别对各个模块的组成及其完成的功能进行详细描述。

码块数据存储单元进一步包括码块数据存储空间1、码块数据存储空间2及码块数据控制器三个主要模块，每块码块数据存储空间存储一个码块数据，码块数据存储空间大小为最大码块规模，最大码块规模由Turbo编码参数确定。码块数据存储单元主要完成以下两方面的任务：一个是，接收并缓存待编码的码块数据，并对码块数据存储空间进行管理；另一个是，进行码块数据存储单元与交织处理单元及子编码器单元之间的同步控制。

为了提高处理速度，实现流水处理，码块数据存储单元引入了乒乓缓存技术，乒乓缓存技术基本原理是：在第1个缓冲周期，将输入的码块数据缓存到码块数据存储空间1中；在第2个缓冲周期，码块数据控制器进行输入数据选择切换，将输入的码块数据缓存到码块数据存储空间2中，同时，将码块数据存储空间1缓存的第1个缓冲周期的码块数据通过码块数据控制器的输出数据选择，送到子编码器单元进行处理；第3个缓冲周期，再次切换数据输入与输出的码块数据存储空间，如此循环，周而复始。如果两个码块数据存储空间都写满了，则禁止后续的待编码数据写入。乒乓缓存技术的引入使得码块数据的接收与处理可以相对独立的同时进行，在对第一个码块数据存储空间的数据进行编码时，待编码数据可以写入第二个码块数据存储空间，从而节省了码块数据存取的时间，提高了码块数据的处理效率。

码块数据控制器主要完成的功能是：对两个码块数据存储空间的读写控制、实现码块数据存储单元与交织处理单元及子编码器单元之间的同步。

对于两个码块数据存储空间的读写控制，当有空闲的码块数据存储空间时允许新的码块数据写入，进行输入码块数据存储空间的地址选择及产生相应的写控制信号；当两块存储空间都存满时，停止申请新的码块数据；在向子编码器输出码块数据前，进行码块数据存储空间的地址选择及产生相应的读控制信号；根据码块参数或者根据交织处理单元及子编码器单元的反馈，判断是否完成对当前处理的码块数据的处理，当一个码块数据处理完毕后，释放该编码完毕的码块数据存储空间。

对于实现码块数据存储单元与交织处理单元及子编码器单元之间的同步，当一个码块数据完全写入码块数据存储空间后，向交织处理单元传送码块数据有效的控制信号，该控制信号是交织处理单元中交织计算子单元进行交织计算的必要条件之一。当交织计算子单元处理完一个码块数据的最后一位后，要向码块数据控制器反馈当前码块处理完毕的控制信号；当一个传输块(TB，Transport Block)中的最后一个码块数据处理完毕后，就可以释放交织处理正在使用的s序列存储空间和a序列存储空间，因此，码块数据控制器还要负责向预计算子单元传送当前TB处理完毕的控制信号，以便预计算子单元释放已使用完毕的s序列存储空间和a序列存储空间，准备开始计算下一个传输块的s序列和a序列计算。

交织处理单元负责完成交织计算，通过交织计算得到交织后数据在码块数据存储空间中的访问地址，进而根据该访问地址从当前正在处理的码块数据存储空间中读取交织后数据输入到子编码器单元。交织处理单元包括预计算子单元、交织计算子单元、两个s序列存储空间和两个a序列存储空间。s序列存储空间1和a序列存储空间1构成一组序列存储空间，s序列存储空间2和a序列存储空间2构成一组序列存储空间，每一组存储一个TB的s序列和a序列。预计算子单元负责根据TB编码参数产生一个TB全部码块交织计算需要用到的s序列和a序列，并将其存储在一组s序列存储空间和a序列存储空间中。

本发明的装置在交织计算过程中引入了预计算技术，以下就预计算原理以及基于的公式进行详细描述。本发明中引用以下两个在协议中已定义的序列：s序列和U序列，s序列为内部行交织的基本序列，U序列为交织后数据比特在原始比特序列中的地址构成的地址序列，s序列和U序列的定义由公式(1)～公式(3)给出，其中p，v，r，q的含义在协议中已定义，是已知的：

s(j)＝(v×s(j-1))mod(p)，j＝1，2，...，(p-2)，and s(0)＝1  (1)

U_i(j)＝s((j×r_i)mod(p-1))，j＝0，1，...，(p-2)             (2)

U_i(j)＝s(x_i(j))                                            (3)

为使交织计算能够实现流水处理，即在一个时钟周期(cycle)内输出一个交织结果，特引入中间变量a、w、x序列，其定义由公式(4)～公式(7)给出：

x_i(j)＝(j×r_i)mod(p-1)                               (4)

x_T(i)(j)＝(j×r_T(i))mod(p-1)＝(j×q_i)mod(p-1)         (5)

w_i(j)＝x_T(i)(j)＝(j×r_T(i))mod(p-1)＝(j×q_i)mod(p-1)  (6)

a_i＝w_i(1)＝q_imod(p-1)                                (7)

根据公式(7)及公式(6)便可计算出a序列：

a₀＝w₀(1)＝x_T(0)(1)

a₁＝w₁(1)＝x_T(1)(1)

…

a_R-1＝w_R-1(1)＝x_T(R-1)(1)

通过计算a₀、a₁、...、a_R-1可以得到x₀(1)、x₁(1)、...、x_R-1(1)。

假设交织后第i行j列的数据位在原始矩阵中的第T(i)行第U_T(i)(j)列，那么，交织计算就是计算得到T(i)、U_T(i)(j)，即交织后数据在码块数据存储空间中的存储地址。T(i)在协议中已定义，很方便计算，关键是U_T(i)(j)的计算。从上面的公式推导可知，s序列是基本序列，如果计算出x_T(i)(j)，便可根据公式U_T(i)(j)＝s(x_T(i)(j))计算出U_T(i)(j)。

本发明使用预计算子单元相对独立的进行s序列和a序列的计算，在a序列已知的情况下，通过公式(4)～公式(7)可知，交织计算子单元便可通过a序列计算得到x_T(i)(1)，x_T(i)(2)可以通过x_T(i)(1)计算得到，x_T(i)(j)可以通过x_T(i)(j-1)和x_T(i)(1)计算得到。计算出x序列后，通过公式(3)便可得到U序列。

当交织计算子单元接收到码块数据控制器传送码块数据有效的控制信号、且预计算子单元针对当前TB的s序列和a序列计算完毕时，交织计算子单元开始进行交织计算，交织计算根据预计算得到的s序列和a序列计算出交织后第i行第j列数据在原始矩阵中的行数(T(i))、列数(U_T(i)(j))，进而得到交织后数据在码块数据存储空间中的存储地址。交织计算利用已有的s序列和a序列可以实现流水处理，一个时钟周期输出一个交织后数据的存储地址，再一个时钟周期从码块数据存储单元中读出一个交织后数据送入子编码器进行编码。

为了使交织计算能够真正流水处理，交织处理单元也引入了乒乓缓存技术，使用两组s序列存储空间和a序列存储空间，一组存储编码正在使用的s序列和a序列，一组存储下一个TB数据编码需要使用的s序列和a序列。预计算子单元负责两组s序列存储空间和a序列存储空间的管理。预计算子单元和交织计算子单元分别独立的进行运算，在交织计算子单元处理当前TB中码块数据的同时，预计算子单元便可开始计算产生下一个TB的s序列和a序列。

为了判断是否是当前TB的最后一个码块以及当前码块是否处理完毕，交织计算子单元需要知道TB编码参数及该TB的码块参数，本发明不限制两参数的获取方式，可由码块数据控制器获得并传送给交织计算子单元，也可由交织计算子单元直接从外部获取。预计算子单元在计算s序列、a序列时要用到TB编码参数，本发明不限制获取该参数的方式，可通过码块数据控制器来传送，也可由预计算子单元直接从外部获取。

子编码器单元是Turbo码编码器的编码部件，如图1所示，包括子编码器1、子编码器2和一个数据输出控制器，用来完成由码块数据存储单元输入的待编码数据①和交织后数据②的Turbo编码处理，生成校验1比特和校验2比特；同时，合并来自码块数据存储单元的系统比特和格栅操作产生的最后4比特系统比特，得到最后的系统比特数据流。子编码器1、子编码器2负责完成待编码比特和交织后比特的编码工作；数据输出控制器负责格栅操作的控制以及系统比特、校验1比特、校验2比特的输出选择。其中，在编码过程中，子编码器1编码之前的数据为系统比特③，子编码器1编码之后的比特为校验1比特④，子编码器2编码之后的比特为校验2比特⑤；在格栅操作过程中，两个子编码器依次进行格删操作，输出数据流如下：x_K+1，z_K+1，x_K+2，z_K+2，x_K+3，z_K+3，x′_K+1，z′_K+1，x′_K+2，z′_K+2，x′_K+3，z′_K+3，这12比特中每三个比特依次为系统比特、校验1比特、校验2比特。

以下结合附图分别对三大模块的处理流程及信号相应关系进行说明，图中用圆圈加数字来表示控制信号。

图2、图3为码块数据存储单元的信号响应及处理流程图；

步骤110：当外部待编码数据准备好后，产生外部数据请求控制信号11，码块数据控制器收到该信号后，依据码块数据存储空间的状态判断是否有空闲的码块数据存储空间，若有，则执行步骤111；若没有，则阻止新的待编码数据进入，处于循环等待状态。

步骤111：码块数据控制器通过外部输入的传输块编码参数及码块数据参数判断即将写入的码块是否是一个新的TB的第一个码块，若是，则执行步骤112，若否，则表明该码块数据属于前一TB，则执行步骤113；

步骤112：码块数据控制器向预计算子单元发送第一码块控制信号12；然后执行步骤113；

步骤113：码块数据控制器给空闲的码块数据存储空间发送空间选择信号，并在同步时钟的控制下将新码块数据位一个个写入空闲的码块数据存储单元；当写入完毕后执行步骤114；

在初始情况下，一个TB的第一个码块数据首先写入码块数据存储空间1中；第二个码块数据写入码块数据存储空间2中；第三个码块数据在码块数据存储空间1中的码块数据处理完毕并被码块数据控制器释放后，存入码块数据存储空间1中，以此类推，交替使用两个码块数据存储空间。

步骤114：码块数据控制器向交织计算子单元发送码块数据有效的控制信号13，该信号是交织计算子单元进行交织计算的必要条件之一。

由于码块数据存储单元采用了乒乓缓存技术，两个码块数据存储空间可以相对独立的进行处理，在一个码块数据存储空间进行写入的时候，另外一个码块数据存储空间可能正在进行编码处理。图3所示的流程与图2所示的流程可并行处理，图3的流程是：

步骤120：该步骤需要满足两个条件：一是待处理码块数据有效，二是交织计算子单元向码块数据控制器发送了准备就绪的控制信号33；两个条件满足后，码块数据控制器进行码块数据存储空间的输出地址选择，然后向交织计算子单元及子编码器单元输出同步时钟控制信号，在同步时钟控制信号的控制下，将码块数据存储空间中的待编码数据及交织计算子单元交织处理后输出的交织后数据输出到子编码器单元。当交织计算子单元完成当前码块数据最后一个比特位的处理后，会向码块数据控制器发送当前码块处理完毕的控制信号31，当码块数据控制器接收到该控制信号31时执行步骤121；

步骤121：码块数据控制器释放使用完毕的码块数据存储空间，然后执行步骤122；

步骤122：将被释放的码块数据存储空间状态标识为空闲，以供后续新的码块数据进入。

图4、图5、图6分别为交织处理单元的信号响应及处理流程图。

图4及图5为预计算子单元的信号响应及处理流程图，如图4所示，预计算子单元的信号响应及处理流程包括：

步骤210：预计算子单元接收到码块数据控制器发送的第一码块控制信号12后，根据两组s序列存储空间和a序列存储空间的空间状态，判断是否有空闲的s序列存储空间和a序列存储空间，若有则执行步骤211；否则继续等待。

步骤211：预计算子单元根据TB编码参数，开始计算新TB的s序列和a序列，并存储在空闲的一组s序列存储空间和a序列存储空间中，然后执行步骤212；

步骤212：预计算子单元向交织计算子单元发送该组s序列和a序列数据有效的控制信号21。

由于交织处理单元引入了乒乓缓存技术，两组s序列存储空间和a序列存储空间可以相对独立的进行处理，在一组s序列存储空间和a序列存储空间进行计算的时候，另外一组s序列存储空间和a序列存储空间可供交织计算子单元进行交织计算使用。图5所示的流程与图4所示的流程可并行处理，图5的流程包括：

步骤220：预计算子单元进行s序列和a序列存储空间地址的选择，为交织计算子单元的交织计算提供所需的s序列和a序列；当交织计算处理完当前TB的最后一个码块后将向预计算子单元发送TB结束的控制信号32；然后执行步骤221；

步骤221：预计算子单元在收到控制信号32后，预计算子单元释放当前s、a序列占用的序列存储空间；

步骤222：预计算子单元将被释放的s、a序列存储空间状态标识为空闲。

图6为交织计算子单元的信号响应及处理流程图，如图6所示，交织计算子单元的信号响应及处理流程包括：

步骤310：交织计算子单元开始交织计算需要满足两个条件：一是接收到码块数据控制器发送的码块数据有效的控制信号13；二是接收到预计算子单元发送的当前TB的s、a序列有效的控制信号21；在满足两个条件后，交织计算子单元向码块数据控制器发送准备就绪信号33；然后执行步骤311；

步骤311：交织计算子单元在同步时钟控制信号14的控制下，开始交织计算并输出交织后数据给子编码器处理单元，然后执行步骤312；

步骤312：交织计算子单元判断当前码块处理是否处理完毕，若处理完毕，则执行步骤313；否则继续执行步骤311；

步骤313：交织计算子单元向码块数据控制器发送当前码块数据处理完毕的控制信号31，然后执行步骤314；

步骤314：交织计算子单元判断当前码块数据是否为当前TB的最后一个码块数据，若是则执行步骤315；否则进行下一码块数据处理循环，即执行步骤310；

步骤315：交织计算子单元向预计算子单元发送当前TB结束的控制信号32，然后进行下一码块数据处理循环，即执行步骤310；

综上所述，由于本发明采用了双码块数据存储空间的乒乓缓存设计，节省了数据的读取时间，提高了系统的吞吐量。又由于本发明采用了双s序列和a序列存储空间的设计，在前一个TB编码的同时，预计算子单元就可以计算下一个TB的s序列和a序列，从而节省了s序列和a序列计算时间。将上述两项技术应用到HSDPA中HS-DSCH的Turbo码编码处理装置中，辅以必要的逻辑控制便可实现Turbo编码的流水处理，充分保证了处理的实时性，可以满足HSDPA高速数据处理的需要。

本发明还可有其它多种实施例，在不背离本发明精神及其实质的情况下，本领域技术人员当可根据本发明作出各种相应的改变和变形，但这些相应的改变和变形都应属于本发明所附的权利要求的保护范围。

Claims (7)

1.一种Turbo编码流水处理装置，其特征在于：码块数据存储单元、交织处理单元和子编码器单元，待编码数据经过码块数据存储单元输入到子编码器单元，交织处理单元输出的交织后数据输入到子编码器单元，子编码器单元的输出数据为编码后数据；所述码块数据存储单元及交织处理单元中均设置有成对且相互独立的存储空间，所述存储空间分别通过各自的控制单元采用乒乓缓存方式实现空间的管理与控制；

所述码块数据存储单元中成对且相互独立的存储空间为：码块数据存储空间1、码块数据存储空间2，所述码块数据存储单元中的控制单元为码块数据控制器；所述码块数据存储空间1和码块数据存储空间2，用于缓存待编码数据，其输出输入到子编码器单元；

所述码块数据控制器，与所述码块数据存储空间1、码块数据存储空间2、交织处理单元及子编码器单元控制信号线相连，外部控制信号线与所述码块数据控制器相连；用于对码块数据存储空间1和码块数据存储空间2进行管理，并负责所述码块数据存储单元与交织处理单元及子编码器单元之间的同步控制；

所述交织处理单元中成对且相互独立的存储空间为：分别由s序列存储空间1和a序列存储空间1、s序列存储空间2和a序列存储空间2构成的两组s序列和a序列存储空间，用于存储当前传输块和下一传输块的s序列和a序列；所述交织处理单元中的控制单元为预计算子单元，用于计算s序列和a序列以及对s序列和a序列的存储空间进行管理；所述交织处理单元还包括交织计算子单元，用于依据存储于s序列和a序列存储空间中的s序列和a序列进行交织计算；

所述交织计算子单元进行交织计算得到交织后数据在码块数据存储空间中的地址，并依据计算出的地址从码块数据存储空间中读取交织后数据输入到子编码器单元；所述交织计算子单元及预计算子单元分别与所述码块数据控制器控制信号相连。

2.如权利要求1所述的Turbo编码流水处理装置，其特征在于，所述码块数据控制器通过外部数据线接收外部传输块编码参数及码块参数；

所述交织计算子单元通过所述码块数据控制器获取外部传输块编码参数及码块参数、或直接通过外部数据线获取外部传输块编码参数及码块参数。

3.一种基于权利要求1所述Turbo编码流水处理装置的Turbo编码流水处理方法，其特征在于，至少包括码块数据输入处理和交织处理两部分；

所述码块数据输入处理包括：

判断码块数据存储单元中是否有空闲的码块数据存储空间，若有，则允许新的待编码数据进入码块数据存储单元，否则，阻止新的待编码数据进入；

在一个码块数据存储空间输入数据的同时，允许另一码块数据存储空间向子编码器单元输出待编码数据；

所述交织处理包括：

判断交织处理单元中是否有空闲的一组s序列存储空间和a序列存储空间，若有，则交织处理单元中的预计算子单元开始计算s序列和a序列并将结果存储于该组序列存储空间中，否则等待；

在交织计算子单元使用一组有效的s序列和a序列进行交织计算的同时，允许预计算子单元进行下一传输块的s序列和a序列的计算。

4.如权利要求3所述的Turbo编码流水处理方法，其特征在于，一个传输块的第一个码块数据进入码块数据存储单元时，码块数据控制器向预计算子单元发送第一码块控制信号，预计算子单元依据收到的信号进行s序列和a序列的计算。

5.如权利要求4所述的Turbo编码流水处理方法，其特征在于，一个传输块的最后一个码块数据处理完毕后，交织计算子单元向预计算子单元发送传输块结束控制信号，预计算子单元依据收到的信号释放当前使用的s序列存储空间和a序列存储空间。

6.如权利要求3至5任一项所述的Turbo编码流水处理方法，其特征在于，该方法进一步包括：所述交织计算子单元处理完当前码块数据后，向码块数据控制器发送计算完毕的控制信号，码块数据控制器依据收到的控制信号释放当前使用的码块数据存储空间。

7.如权利要求6所述的Turbo编码流水处理方法，其特征在于，该方法进一步包括：预计算子单元在计算完s序列和a序列，并将s序列和a序列存储于空闲的s序列存储空间和a序列存储空间后，向交织计算子单元发送序列有效的控制信号；

码块数据完全写入码块数据存储空间时，码块数据控制器向交织计算子单元发送码块数据有效的控制信号；

交织计算子单元在接收到所述序列有效的控制信号和码块数据有效的控制信号开始交织计算。

Images