JP4558966B2 - 次世代移動通信システムの伝送率マッチング装置及びその方法 - Google Patents
次世代移動通信システムの伝送率マッチング装置及びその方法 Download PDFInfo
- Publication number
- JP4558966B2 JP4558966B2 JP2001055667A JP2001055667A JP4558966B2 JP 4558966 B2 JP4558966 B2 JP 4558966B2 JP 2001055667 A JP2001055667 A JP 2001055667A JP 2001055667 A JP2001055667 A JP 2001055667A JP 4558966 B2 JP4558966 B2 JP 4558966B2
- Authority
- JP
- Japan
- Prior art keywords
- block interleaver
- bits
- column
- bit
- radio frame
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L1/00—Arrangements for detecting or preventing errors in the information received
- H04L1/004—Arrangements for detecting or preventing errors in the information received by using forward error control
- H04L1/0056—Systems characterized by the type of code used
- H04L1/0071—Use of interleaving
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04B—TRANSMISSION
- H04B1/00—Details of transmission systems, not covered by a single one of groups H04B3/00 - H04B13/00; Details of transmission systems not characterised by the medium used for transmission
- H04B1/69—Spread spectrum techniques
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L1/00—Arrangements for detecting or preventing errors in the information received
- H04L1/004—Arrangements for detecting or preventing errors in the information received by using forward error control
- H04L1/0041—Arrangements at the transmitter end
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L1/00—Arrangements for detecting or preventing errors in the information received
- H04L1/004—Arrangements for detecting or preventing errors in the information received by using forward error control
- H04L1/0056—Systems characterized by the type of code used
- H04L1/0067—Rate matching
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L25/00—Baseband systems
- H04L25/02—Details ; arrangements for supplying electrical power along data transmission lines
- H04L25/05—Electric or magnetic storage of signals before transmitting or retransmitting for changing the transmission rate
Landscapes
- Engineering & Computer Science (AREA)
- Computer Networks & Wireless Communication (AREA)
- Signal Processing (AREA)
- Power Engineering (AREA)
- Detection And Prevention Of Errors In Transmission (AREA)
- Error Detection And Correction (AREA)
- Communication Control (AREA)
- Transmission Systems Not Characterized By The Medium Used For Transmission (AREA)
- Mobile Radio Communication Systems (AREA)
Description
【発明の属する技術分野】
本発明は、誤り訂正符号化された符号語ビットをブロックインターリーブした後、伝送率のマッチングを行って、基地局と端末機間のデータを伝送する有無線通信システムにおいて、ブロックインターリーバの各列のデータビットを偏ることなく、均一に分布させるための次世代移動通信システムに係るもので、詳しくは、前記偏ったデータビットを均一に分布させるように、スイッチングアルゴリズムを利用して符号語ビットを交互に変換するか、又は仮想ビットをインターリーバーに入力して、効率的な伝送率マッチング(Rate Matching)を行うことができる次世代移動通信システムの伝送率マッチング装置及びその方法に関するものである。
【0002】
【従来の技術】
従来の次世代移動通信システムにおいては、一般の多様な伝送速度及びサービス品質を満足させるために、誤り訂正符号化を行うための符号器及びチャンネルインターリーバーを一緒に使用している。特に、3GPP(3rdgeneration partnership project)において、IMT−2000を実現するために、伝送方式を採択している。
【0003】
現在、多様なインターリーバーの方式が利用されているが、その中、行と列からなるブロックインターリーバー方式が広用されている。GPPでもやはりブロックインターリーバー方式を採択している。
【0004】
このような従来の次世代移動通信システムにおいては、図30に示したように、入力されるビット列(X(t))を誤り訂正符号化する符号器(101)と、符号器(101)で符号化された符号語ビットを順次スイッチングするスイッチング部(102)と、
スイッチング部(102)でスイッチングされた符号語ビットをインターリーブするブロックインターリーバー(103)と、
ブロックインターリーバー(103)でインターリーブされたビットを一つのラジオフレーム単位に分割するラジオフレームセグメント処理部(104)と、
ラジオフレームセグメント処理部(104)で分割されたラジオフレームを入力して、適切な一定の伝送率及び伝送形態に伝送率マッチング過程を行う伝送率マッチング部(105)と、を備えて構成されていた。
【0005】
以下、このように構成された従来の次世代移動通信システムの動作に対し、図面を参照して説明する。
【0006】
先ず、符号器(101)は、入力ビット列(X(t))を誤り訂正符号化し、誤り訂正符号化された入力ビット列から符号語ビットY(t)を生成する。
【0007】
そして、スイッチング部(102)は、符号器(101)で生成された符号語ビットを順次スイッチングする。このとき、スイッチングされる符号語ビットY(t)は、y0,y1,yN-2,yN-1のビット列から構成される。
【0008】
その後、スイッチング部(102)は、ブロックインターリーバー(103)の第1行目の左側から右側に亘って、スイッチングされた符号語ビットを入力し、第1行目の入力が終わると、第2行、第3行順次同様な過程を繰り返して、最終行まで入力する。
【0009】
ブロックインターリーバー(103)への符号語ビットの入力が終了すると、ブロックインターリーバー(103)は、先ず、第1列に含まれたデータビットを上方向から下方向に出力し、次いで、第2列に含まれたデータビットを上方向から下方向に出力し、次いで、第3列の順に最終の列(Fi)まで過程を繰り返す。
【0010】
このとき、出力される符号語ビットY'(t)は、y0,yFi,y2Fi、・・・、y(R-1)Fi,y1,yFi+1、・・・、y(R-1)Fi+1,y2、・・・、yFi-1、・・・、yRFi-1iのビット列として構成される。
【0011】
このとき、ブロックインターリーバー(103)の列数(Fi)は、伝送時間間隔(TTI)によって決められる。例えば、TTI=10msecであるとFi=1,TTI=20msecであるとFi=2、TTI=40msecであるとFi=4、TTI=80msecであるとFi=8にそれぞれ設定される。
【0012】
もし、TTI=40msec(Fi=4)である場合、ラジオフレームセグメント処理部(104)は、ブロックインターリーバー(103)の各列のR個のビットを一つのラジオフレームになるように、ブロックインターリーバー(103)のデータビットを分割して4個のラジオフレームに生成し、これをラジオフレーム単位に伝送率マッチング部(105)に入力する。このとき、伝送率マッチング部(105)に入力される一つのラジオフレームZ(t)は、Z1,Z2,ZFi-1,ZFiの符号語ビットから構成され、符号語ビットは、y(j-1),yFi+(j-1),y2Fi+(j-1),y(R-2)Fi+(j-1),y(R-1)Fi+(j-1)のビット列から構成される。
【0013】
伝送率マッチング部(105)は、ラジオフレームに含まれたデータビットに対して伝送形態に適合するように伝送率マッチングを行って基地局に伝送する。
このとき、基地局に伝送されるラジオフレームZ'(t)は、Z'1,Z'2、・・・、Z'Fi-1,Z'Fiの符号語ビットから構成され、符号語ビットは、Z'j(t)は、Z0 j ,Z1 j 、・・・、ZN'-1 j ZN'の符号語ビットから構成される。
【0014】
このような従来のアップリンク型の次世代移動通信システムにおいては、端末機から基地局にデータビットを伝送するとき、各ラジオフレーム単位にデータビットを伝送しているので、効率的な伝送率マッチングを行うためには、ブロックインターリーバー(103)の各列に含まれて伝送されるデータビットを均一に分布させなければならない。
【0015】
【発明が解決しようとする課題】
然るに、このような従来の次世代移動通信システムにおいては、スイッチング部は、符号器の符号語ビットをブロックインタリバーに単純に順次スイッチングして入力するため、データビットが偏るという不都合な点があった。
【0016】
このような問題点は、特に、誤り訂正符号化された符号語ビット数(n)と、ブロックインタリバーの列数(Fi)とが互いに素でない場合に発生する。
【0017】
そこで、本発明は、このような従来の問題点を鑑みてなされたもので、本発明の目的は、誤り訂正符号化過程を行って生成された符号語ビットをブロックインタリバーでインターリビングするとき、符号語ビットの出力順序を交互に変換して、ブロックインターリバーに入力させて、ブロックインタリバーの各列に偏ったデータビットを均一に分布させることができる次世代移動通信システムの伝送率マッチング装置及びその方法を提供することである。
【0018】
且つ、本発明の他の目的は、誤り訂正符号化過程で生成された符号語ビットをブロックインターリバーでインターリビングした後、ブロックインターリバーの各列に対して伝送率マッチングを行う場合、インターリバーに仮想ビットを入力して、ブロックインターリバーから出力される偏ったデータビットを均一に分布させ得る次世代移動通信システムの伝送率マッチング装置及びその方法を提供することにある。
【0019】
又、本発明の又他の目的は、ブロックインターリバーが仮想ビットを入力するため、実際のメモリバッファよりも多い量のメモリバッファを要するという欠点を解決するため、メモリバッファ及びアドレスカウンタを包含するブロックインタリバーを備え、仮想ビット入力の際にカウント動作を行わないようにして、メモリバッファ量を減らすことができる次世代移動通信システムの伝送率マッチング装置及びその方法を提供することにある。
【0020】
【課題を解決するための手段】
このような目的を達成するため、本発明に係る次世代移動通信システムの伝送率マッチング装置は、
入力ビット列を誤り訂正符号化し、誤り訂正符号化された入力ビット列から符号語ビットを生成して出力する符号器と、
符号語ビットを入力してインターリビングするブロックインターリバーと、
符号語ビット数(n)と、ブロックインターリバーの列数(Fi)とが互いに素でない場合、符号語ビットの出力順序を交互に変換して、ブロックインターリバーに入力させて、ブロックインターリバーの各列に偏ったデータビットを均一に分布させるスイッチングアルゴリズムを行うスイッチング部と、
ブロックインターリバーの各列に含まれたデータビットを一つのラジオフレームになるように、複数のデータビットをラジオフレーム単位のビット列に分割するラジオフレームセグメント処理部と、
ラジオフレームに含まれたデータビットをマッチングさせる伝送率マッチング部とを備えたことを特徴とする。
【0021】
また、本発明に係る次世代移動通信システムの伝送率マッチング方法は、
誤り訂正符号化された入力ビット列から符号語ビットを生成する段階と、
符号語ビットを入力してインターリビングする段階と、
符号語ビット数(n)と、ブロックインターリバーの列数(Fi)とが互いに素であるか否かを判断する段階と、
符号語ビット数(n)と、ブロックインターリバーの列数(Fi)とが互いに素でない場合、ブロックインターリバーの各列に偏ったデータビットが均一に分布されるように、符号語ビットの出力順序を交互に変換する段階と、
変換された符号語ビットをブロックインターリバーに入力する段階と、
ブロックインターリバーの各列に含まれた均一なデータビットを一つのラジオフレームになるように、複数のデータビットをラジオフレーム単位のビット列に分割する段階と、
ラジオフレームに含まれたデータビットをマッチングする段階と
を備えていることを特徴とする。
【0022】
【発明の実施の形態】
以下、本発明の実施の形態について図面を用いて説明する。
本発明に係る次世代移動通信システムの伝送率マッチング装置の第1実施形態は、入力ビット列を誤り訂正符号化し、誤り訂正符号化された入力ビット列から符号語ビットを生成する符号器(201)と、符号語ビットを入力してインターリビングするブロックインターリバー(203)と、符号器(201)の符号語ビット数(n)とブロックインターリバー(203)の列数(Fi)が互いに素でない場合、符号語ビットの出力順序を交互に変換して、ブロックインターリバー(203)に入力して、ブロックインターリバー(203)の各列に偏ったデータビットを均一に分布させるスイッチングアルゴリズム(206)を行うスイッチング部(202)と、ブロックインターリバー(203)の各列に含まれたデータビットを一つのラジオフレームになるように、データビットをラジオフレーム単位のビット列に分割するラジオフレームセグメント処理部(204)と、ラジオフレームに含まれたデータビットをマッチングする伝送率マッチング部(205)とを備えている。
【0023】
以下、このように構成された本発明に係る次世代移動通信システムの伝送率マッチング装置の第1実施形態の動作及び作用について、図面を参照して説明する。
【0024】
図1に示したように、符号器(201)は、K個の入力ビット、即ち、X1(t),X2(t),・・・,Xk(t)を入力して誤り訂正符号化を行って、誤り訂正符号化されたnビットの符号語ビット(Y1(t),Y2(t),・・・,Yn(t))を出力する。このとき、出力される符号語ビットY1(t)は、yi 0,yi 1,....yi N-2,.yi N-1のビット列に構成される。
【0025】
その後、スイッチング部(202)は、ブロックインターリバー(203)の各列に符号語ビットが偏らないように、符号語ビットを均一に分布させるスイッチングアルゴリズム(206)を使用して、符号語ビットの出力順序を交互に変換し、その変換された符号語ビットをブロックインターリバー(203)に入力する。
【0026】
このとき、スイッチングアルゴリズム(206)は、図2に示したように、符号器(201)から出力された符号語ビット数nと、ブロックインターリバー(203)の列数Fiとが互いに素であるか否かを判断する。
【0027】
符号器(201)の符号語ビット数(n)と、ブロックインターリバー(203)の列数(Fi)とが互いに素である場合は、符号語ビット数(n)と、ブロックインターリバーの列数(Fi)との最大公約数(GCM)が1である場合である。その以外は、全て互いに素ではない。
【0028】
このように、互いに素である場合、スイッチングアルゴリズム(206)は、符号器(201)の出力シーケンス値(index)及び符号語ビット数(n)に対するモジュロ演算(index%n)を行った値に“1”を加算した値(k)からスイッチングしようとする値(Yk)を算出する。このようにして、スイッチング部(202)は、算出された値をスイッチングしてブロックインターリバー(203)に入力する。なお、本明細書及び添付図面において%はモジュロ演算を表している。
【0029】
このような動作は、符号器(201)から誤り訂正符号化されて出力されるビット数が、総ビット数(index_Limit)となるまで繰り返して行われる。
【0030】
しかし、互いに素でない場合は、スイッチングアルゴリズム(206)は、符号器(201)の出力シーケンス値(index)と、符号語ビット数(n)に対してモジュロ演算(index%n)を行って得た値に再び定数値(m)を加算し、加算値(m)と符号語ビット数(n)とに対してモジュロ演算を再び行って算出された値に1を加算した値(k)からスイッチングしようとする値(Yk)を算出する。算出された値をスイッチングしてブロックインターリバー(203)に入力する。
【0031】
スイッチングアルゴリズム(206)は、もし、符号語ビット数(n)と、ブロックインターリバーの列数(Fi)とを乗じて算出された値と、符号器の出力シーケンス値(index)とのモジュロ演算(index%(n×Fi))を行って算出された値が0であると、定数値(m)をゼロ(0)にする。
【0032】
算出された値が0でない場合、もし、(index%LCM(n,Fi))のモジュロ演算を行って算出された値が0であると、定数値(m)に“1”を加算して定数値を調節する。
【0033】
スイッチングアルゴリズム(206)を適用された符号器(201)から出力される符号語ビットがブロックインターリバー(203)に交互に入力される。
【0034】
この場合、符号器から出力される符号語ビットは、Yi(t)は、yi 0,yi 1,・・・yi N-2,yi N-1のビット列からなる。
【0035】
従って、図1の符号器(201)から出力される符号語ビット数(n)が4で、ブロックインターリーバー(203)の列数(Fi)が8である場合に、図2のスイッチングアルゴリズムを適用すると、図3に示したように、符号語ビットは、(yi,y2,y3,y4)、(y2,y3,y4,y1)(y3,y4,y1,y2)(y4,y1,y2,y3)の順にブロックインターリバー(203)に交互に入力される。
【0036】
また、図1の符号器(201)から出力される符号語ビット数(n)が2で、ブロックインターリーバー(203)の列数(Fi)が8である場合、図2のアルゴリズムを適用すると、スイッチング部(202)及びブロックインターリーバー(203)では、図9に示したような動作が行われる。
【0037】
即ち、このとき、符号語ビットがブロックインターリーバー(203)に(yi,y2)と(y2,y1)とに交互に入力される。
【0038】
従って、ブロックインターリーバー(203)の各列に含まれたビット、即ち、Y1(t),Y2(t),Y3(t),Y4(t)に含まれたビットが偏らずに均一に分布される。
【0039】
このとき、ブロックインターリーバー(203)の入出力順序は、従来のブロックインターリーバー(103)の入出力順序と同様である。
【0040】
又、ラジオフレームセグメント処理部(204)は、ブロックインターリーバー(203)から出力されるR個のビットを一つのラジオフレームになるように分割し、伝送時間間隔(TTI)により予め決定された列数(Fi)だけのラジオフレームを生成する。
【0041】
更に、ラジオフレームセグメント処理部(204)から生成されたラジオフレームを伝送率マッチング部(206)に入力すると、伝送率マッチング部(206)は、ラジオフレーム単位に一般的な伝送率マッチング(Rate Matching)を行い、その後、伝送率マッチングが行われたビットは、基地局に伝送される。
【0042】
図2のスイッチングアルゴリズムを他のシステムで実施する場合は、第1実施形態のように、スイッチング部を備えなくてもよい。
【0043】
即ち、ブロックインターリーバー(203)に入力される入力ビットの順序が、図2のスイッチングアルゴリズムの順序と同様であれば、第1実施形態に限定されず、どのように実施してもブロックインターリーバー(203)の各列のデータビットを偏ることなく、均一に分布させることができる。
【0044】
本発明に係る次世代移動通信システムの伝送率マッチング装置の第2実施形態においては、第1実施形態の符号器のような動作を行う、符号器(201)、ブロックインターリーバー(203)、ラジオフレームセグメント処理部(204)、及び伝送率マッチング部(205)を備え、さらに、符号器の符号語のビット数nとブロックインターリーバーの列数Fiとが互いに素でない場合、符号器から順次出力される出力ビットをスイッチングした後、仮想ビットをスイッチングしてブロックインターリーバーに挿入させることにより、ブロックインターリーバーの各列に偏ったデータビットを均一に分布させるようにスイッチングアルゴリズム(206)を行うスイッチング部(202)とを備えている(図5参照)。
【0045】
以下、このように構成された本発明に係る次世代移動通信システムの伝送率マッチング装置の第2実施形態の動作及び作用について、図面を参照して説明する。
符号器(201)の符号語ビット数(n)と、ブロックインターリーバー(203)の列数(Fi)とが互いに素である場合は、図2及び3のスイッチングアルゴリズム(206)における、符号器(201)の符号語ビット数(n)とブロックインターリーバー(203)の列数(Fi)が互いに素である場合と同様な動作が行われる。一方、互いに素でない場合は、図4及び5に示したように、スイッチング部(202)は、符号器(201)から出力される符号語ビットをブロックインターリーバー(203)にスイッチングして入力した後、仮想ビット(yC)をスイッチングしてブロックインターリーバー(203)に挿入させる。
【0046】
つまり、スイッチング部(202)は、符号器(201)から出力される符号語ビットを Y1(t),Y2(t)、・・・、Yn(t)順にスイッチングした後、仮想ビット(yC)を付加してスイッチングする。即ち、スイッチング部(202)は、符号器(201)の出力及び仮想のビット(yC)を用いて、Y1(t),Y2(t)、・・・、Yn(t),YCの順に繰り返してスイッチングした後、ブロックインターリーバー(203)に入力させる。
【0047】
従って、図5の符号器(201)から出力される符号語ビット数(n)が4で、ブロックインターリーバー(203)の列数(Fi)が8である場合、図4のスイッチングアルゴリズムを適用すると、図6に示したように、符号語ビットは、(yi,y2,y3,yC)の順にブロックインターリーバー(203)に入力される。
【0048】
これにより、図5に示したように、ブロックインターリーバー(203)の各列に含まれたビット、即ち、Y1(t),Y2(t),Y3(t),Y4(t)に含まれたビットが偏らずに均一に分布されることが分かるであろう。
【0049】
ブロックインターリーバー(203)に符号語ビットが入力される順序は、本発明の第1実施形態と同様である。
【0050】
図4のスイッチングアルゴリズムを他のシステムで実施する場合は、スイッチング部を備えなくてもよい。
【0051】
即ち、ブロックインターリーバー(203)に入力される入力ビットの順序が、図4のスイッチングアルゴリズムの順序と同一であれば、本発明に係る第2実施形態に限定されず、ブロックインターリーバー(203)の各列に、データビットを偏ることなく均一に分布させることができる。
【0052】
このように、本発明に係る次世代移動通信システムの伝送率マッチング装置及び方法の各実施形態によると、スイッチング部(202)は、図2又は4に示したように、スイッチングアルゴリズムを利用してスイッチングを行って、符号器(201)から出力される符号語ビットをブロックインターリーバー(203)に偏ることなく、均一に分布させることができる。
【0053】
一方、図6に示したように、仮想ビット(yC)がブロックインターリーバー(203)に挿入されると、ブロックインターリーバー(203)のメモリバッファは、実際に要求されるメモリバッファよりも大きい容量のバッファが必要となる。
【0054】
このような欠点を解決するために、インターリーバーのメモリバッファ構造を図7に示したように、構成することができる。
【0055】
図中、P12−Ciは、i番目の列のためのアドレスカウンターで、P12−iは、i番目の列のためのメモリバッファである。
【0056】
ブロックインターリーバー(203)は、図1のブロックインターリーバー(203)とは異なって、各列が独立的なメモリバッファ及び各列に対応するアドレスカウンタを包含する。
【0057】
且つ、ブロックインターリーバー(203)に符号語ビットが入力される順序は、図30のブロックインターリーバー(103)と同一の順序で入力され、図7に示したように、符号器(201)から出力される符号語ビット(yi,y2,y3,y4)がメモリバッファ(P12−1,P12−2,P12−3,P12−4)に入力されると、アドレスカウンタ(P12−C1,P12−C2,P12−C3,P12−C4)は1ずつカウントし、仮想ビット(yc)がメモリのバッファ(P12−5)に入力されると、アドレスカウンタ(P12−C5)はカウントしない。
【0058】
そして、メモリバッファに仮想ビット(yc)の以外の符号語ビットが入力されると、アドレスカウンタは再びカウントを行い、メモリバッファ(P12−5)は、仮想ビット(yc)が入力されると、その仮想ビットを格納せず、符号語ビットが入力されると、符号語ビットを格納する。
【0059】
最終的に、入力された符号語は、列方向にラジオフレームセグメント処理部に出力される。
【0060】
このような本発明に係る各実施形態においては、ブロックインターリーバー(203)に入力された符号語ビットをラジオフレームセグメント処理部に出力する前に、ブロックインターリーバー(203)の効率を向上させるために、ブロックインターリーバー(203)の各列間の順序を換える列方向変換(Column Permutation)を行う。
【0061】
図13は、図1の符号器の符号語ビット数(n)が2で、ブロックインターリーバーの列数(Fi)が8であり、図2のスイッチングアルゴリズムを効率的に行うための列方向変換を示す。
【0062】
図において、0,3,2,1,6,5,4,7は、ブロックインターリーバー(203)の各列を変換する順序を意味する。即ち、図13に示したように、ブロックインターリーバー(203a)に格納された符号語ビットがラジオフレームセグメント処理部(204)に出力されるとき、先ず、0番目の列の符号語ビットが出力され、その次に、3番目の列の符号語ビットが、ブロックインターリーバー(203b)の順序に示されたように変換されて出力され、符号語ビットがラジオフレームセグメント処理部(204)に出力される。
【0063】
符号語ビットがブロックインターリーバー(203)で列方向変換されて出力されると、ラジオフレームセグメント処理部(204)は、出力された符号語ビットを入力し、ラジオフレーム単位に生成して伝送率マッチング部(205)に伝送する。
【0064】
その後、図8及び10に示したように、本発明の各実施形態の伝送率マッチング部(205)のビット分離器(205a)が、ラジオフレームセグメント処理部(204)から入力されるラジオフレーム内のデータビットを種類別に分離する。
【0065】
ここで、ビット分離器(205a)の出力(yi jk)は、j番目のラジオフレームのyi(t)に該当するビット中、k番目のビットであるという意味である。
【0066】
このように種類別にそれぞれ分離されたデータビットが、各伝送率マッチングアルゴリズムによりマッチングされると、ビット収集部(205b)は、出力されたビット(yi jk)を入力してビット分離器(205b)の入力順に復元し、再び一つのラジオフレームを形成して出力する。
【0067】
一方、図9及び10の伝送率マッチングアルゴリズムは、ビット分離器(205a)により分離された種類別データビットのために仮想のインターリーバーで行われるとき、最適の効果が得られる。仮想のインターリーバーを利用するので、ハードウェア的な設置を増加することなく、最適の伝送率マッチングを行うことができる。
【0068】
従って、データビットは、効率的な伝送率マッチングが行われるように、図12に示したように、種類別に仮想インターリーバー(501)(502)に格納され、格納されたデータビットは、伝送率マッチングが行われて再びビット収集部(205b)に入力される(図10)。
【0069】
そして、図11のアルゴリズムを利用して生成された仮想のインターリーバーを経て種類別に伝送率マッチングされたデータビットを入力したビット収集部(205b)は、再びラジオフレームを形成して出力する。
【0070】
図11中、iは、仮想のインターリーバーの列番号で、jは、実際のインターリーバーの列番号であり、bは、y1のビットが入力されると2に、y2のビットが入力されると1と定義され、Fiは、実際のインターリーバーの列数であって、2,4,8となる。
【0071】
もし、仮想インターリーバー(501)のC_2に格納されたyi 2のビットが入力されるとき、実際のインターリーバー(503)に格納される位置(j)を図11のアルゴリズムにより求めると、次の通りである。
【0072】
即ち、yi 2は、2番目の列にあるので、i=2で、yiのビットであり、インターリーバーが8ビット用であるので、Fi=8になる。従って、j=(2×i+(b−[2×i/Fi ])%2)%Fiに適用すると、j=(2×2+(2−[2×2/8])%2)%8となる。
【0073】
このとき、(2×2/8)を計算した値は0.5で、少数点以下を切り捨てると、0になり、2%2モジュロ演算を行うと0になる。従って、4%8モジュロ演算を行うと、4が算出されて、実際のインターリーバー(503)のC_4に格納される。
【0074】
そして、仮想インターリーバー(502)のC”_3に格納されたy2 3 のビットが入力されるとき、実際のインターリーバー(503)に格納される位置(j)を、図11のアルゴリズムにより求めると次のようになる。
【0075】
y2 3は、3番目の列にあるのでi=3で、y2のビットであるので、b=1であり、インターリーバーが8ビット用であるので、Fi=8になる。
【0076】
従って、j=(2×i+(b−[2×i/Fi])%2)%Fiに適用すると、j=(2×3+(1−[2×3/8])%2)%8となる。
【0077】
このとき、(2×3/8)を計算した値は、0.75で、少数点以下を捨てると0になり、1%2モジュロ演算を行うと1になる。従って、7%8モジュロ演算を行うと7が算出されるが、これは、実際のインターリーバー(503)の列数を示し、C_7に格納されることを意味する。
【0078】
このように、図12の仮想インターリーバー(501)(502)からデータビットがそれぞれ入力されると、ビット収集部(205b)は、図11のアルゴリズムにより求められた実際のインターリーバー(503)の位置に格納し、格納されたデータビットを列方向に出力する。
【0079】
一方、ダウンリンク通信システムの効率的な伝送を行うためには、図14に示したように、符号器(201)、伝送率マッチング部(205)、ブロックインターリーバー(203)及びラジオフレームセグメント処理部(204)を経て伝送を行う。
【0080】
以下、基地局から端末機にデータを伝送(ダウンリンク)するとき、及び端末機から基地局にデータを伝送(アップリンク)するときの各伝送効率を、図15〜29のグラフを利用して説明する。
【0081】
先ず、図15〜29において、各実験値として、Upは端末機から基地局への伝送状態、Downは基地局から端末機へのデータ伝送状態、ITは反復される複合過程の回数、TTIは伝送時間の間隔、RMIは伝送マッチング率、BERはビットエラー率、FERはフレームエラー率をそれぞれ表す。
【0082】
且つ、図15〜24は、図2及び図11のアルゴリズムを利用するアップリンクシステム及び図14のダウンリンクシステムに、符号器として直列連鎖コンバルーション符号化器を使用して行われた実験に基づく比較曲線を示したグラフである。
【0083】
又、図15〜20は、一つのブロック当たり入力ビット数が322、ブロックインターリーバーの大きさが486であるときの実験結果である。
【0084】
更に、図20〜24は、図2のアルゴリズムを利用して行われた実験に基づいて算出された性能比較曲線であり、一つのデータブロック当たり入力ビット数322、ブロックインターリーバー大きさが489であるときの実験結果である。
【0085】
且つ、図25〜29は、直列連鎖コンバルーション符号化器を、図30のアップリンクシステムの符号器に適用して行われた実験であって、図2のスイッチングアルゴリズム及び図4のスイッチングにより行われた実験に基づいて算出された性能を比較した曲線を示したグラフである。
【0086】
又、図25及び26は、一つのデータブロック当たり入力ビット数が324で、ブロックインターリーバーの大きさが489であるときの実験結果を示したグラフで、図27〜29は、一つのデータブロック当たり入力ビット数が322で、ブロックインターリーバーの大きさが486であるときの実験結果を示したグラフである。
【0087】
結果的に、図15〜29の全てのグラフでは、上限線のビットエラー率(BER)と下限線のフレームエラー率(FER)がほぼ同様に表れることが分かるであろう。
【0088】
【発明の効果】
以上説明したように、本発明に係る次世代移動通信システムの伝送率マッチング装置及びその方法においては、誤り訂正符号化過程を行って生成された符号語をブロックインターリーバーを経てインターリーブした後、伝送マッチングを行う際、ブロックインターリーバーの各列に含まれて伝送されるデータビットを均一に分布させたので、伝送率マッチングを効率的に行い得るという効果がある。
【0089】
そして、本発明は、システムにハードウェア的な装置を追加することなく、ビットエラー率及びフレームエラー率を減らして伝送効率を向上させることができるという効果がある。
【0090】
さらに、本発明は、伝送効率を向上させて伝送電力又はシステムの性能、使用者の容量を向上させることができるという効果がある。
【0091】
又、本発明は、ハードウエアを追加する必要がないので、ブロックインターリーバーの各列に含まれたデータビットを均一に分布させるどのシステムにも広く適用し得るという効果がある。
【図面の簡単な説明】
【図1】 本発明に係る次世代移動通信システムの伝送率マッチング装置の第1実施形態を示したブロック図である。
【図2】 符号器の符号語ビット数(n)とブロックインターリバーの列数(Fi)が互いに素でない場合における本発明に係る次世代移動通信システムの伝送率マッチング方法に係るスイッチングアルゴリズムである。
【図3】 図1の符号器の符号語ビット数(n)が4で、ブロックインターリバーの列数(Fi)が8で、図2のスイッチングアルゴリズムが適用されたとき、ブロックインターリバー及びスイッチング部の動作を示すブロック図である。
【図4】 図1の符号器の符号語ビット数(n)とブロックインターリバーの列数 (Fi)が互いに素でない場合における本発明に係る次世代移動通信システムの伝送率マッチング方法に係る他のスイッチングアルゴリズムである。
【図5】 図4のスイッチングアルゴリズムが適用された本発明に係る次世代移動通信システムの第2実施形態を示したブロック図である。
【図6】 符号器の符号語ビット数(n)が4で、ブロックインターリバーの列数 (Fi)が8であり、図4のスイッチングアルゴリズムが適用されるときのブロックインターリバーの動作図である。
【図7】 図6のインターリバーに仮想ビットが入力されるときの新しいブロックインターリバーのブロック図である。
【図8】 図3の伝送率マッチング部の詳細ブロック図である。
【図9】 符号器の符号語ビット数(n)が2で、ブロックインターリバーの列数 (Fi)が8であり、図2のスイッチングアルゴリズムが適用されるときのスイッチング部及びブロックインターリバーの動作図である。
【図10】 図9のラジオフレームセグメント処理部及び伝送率マッチングの詳細ブロック図である。
【図11】 図8及び10の伝送率マッチングアルゴリズムを行うとき、仮想インターリバーから出力されるビット列を格納するために、実際のインターリバーの格納位置を調節するアルゴリズムである。
【図12】 ブロックインターリバーの列数(Fi)が8である場合、図11のアルゴリズムを行う仮想インターリバー及び実際のインターリバーの格納位置を示した詳細ブロック図である。
【図13】 本発明に係るブロックインターリバーに入力された符号語ビットを出力するときに最適な列方向の変換パターンを示した詳細ブロック図である。
【図14】 基地局から端末機にデータを伝送するダウンリンクシステムの次世代移動通信システムの伝送率マッチング装置の構成図である。
【図15】〜【図29】 図2のスイッチングアルゴリズム及び図12のアルゴリズムを適用して端末機から基地局にデータを伝送するか、図14に示したように、基地局から端末機にデータを伝送するときのビットエラー率及びフレームエラー率を示した性能比較グラフである。
【図30】 従来の端末機から基地局にデータを伝送するアップリング方式の次世代移動通信システムのブロック図である。
【符号の説明】
201:符号器
202:スイッチング部
203:ブロックインターリバー
204:ラジオフレームセグメント処理部
205:伝送率マッチング部
206:スイッチングアルゴリズム
Claims (15)
- 入力ビット列を誤り訂正符号化し、その誤り訂正符号化された入力ビット列から符号語ビットを生成する符号器と、
前記符号語ビットを受け取り、行単位データとして格納し、列単位データに出力するブロックインターリバーと、
前記符号器の符号語ビット数と前記ブロックインターリバーの列数が互いに素でない場合、前記ブロックインターリバーの各列の偏ったデータビットを均一に分布させるように、符号語ビットの出力順序を交互に変換するためにスイッチングアルゴリズムを行い、前記変換された符号語ビットの出力順序を出力するスイッチング部と、
前記ブロックインターリバーから列単位でデータを受け取った後で、ラジオフレームを生成するラジオフレームセグメント処理部と、
前記ラジオフレームに含まれたデータビットを端末機と、基地局間の伝送に適合する伝送形態にマッチングして前記ラジオフレームに伝送する伝送率マッチング部と
を備えることを特徴とする移動通信システムの伝送率マッチング装置。 - 入力ビット列を誤り訂正符号化し、その誤り訂正符号化された入力ビット列から符号語ビットを生成する符号器と、
前記符号語ビットを受け取って行単位データとして前記符号語ビットを格納し、列単位データに出力するブロックインターリバーと、
前記符号器の符号語ビット数と前記ブロックインターリバーの列数が互いに素でない場合、前記ブロックインターリバーの各列の偏ったデータビットを均一に分布させるように、前記符号器から出力されるスイッチビットと予め設定された仮想ビットとを順次スイッチングするスイッチングアルゴリズムを行い、前記ブロックインターリバーに前記スイッチされたビットを出力するスイッチング部と、
前記ブロックインターリバーから列単位データを受け取った後、ラジオフレームを生成するラジオフレームセグメント処理部と、
前記ラジオフレームに含まれたデータビットを端末機と、基地局間の伝送に適合する伝送形態にマッチングして前記ラジオフレームを伝送する伝送率マッチング部と
を備えることを特徴とする移動通信システムの伝送率マッチング装置。 - 前記ブロックインターリバーは、前記仮想ビットを含む信号を受け取った場合はカウントせず、前記仮想ビットを含まない信号を受け取った場合、カウントするアドレスカウンタを有することを特徴とする請求項2に記載の移動通信システムの伝送率マッチング装置。
- 前記ブロックインターリバーは、さらに列単位データを出力する以前に、各列の順序を換える列方向変換を行うことを特徴とする請求項1に記載の移動通信システムの伝送率マッチング装置。
- 前記ブロックインターリバーは、先ず、0sup番目の列の符号語ビットを出力した後、3sup番目の列の符号語ビットを出力し、2sup番目の列、1sup番目の列、6sup番目の列、5sup番目の列、4sup番目の列、7sup番目の列の順に、各列の順序を変換して符号語ビットを出力することを特徴とする請求項1に記載の移動通信システムの伝送率マッチング装置。
- 前記伝送率マッチング部は、前記ラジオフレームに含まれる前記ビットを分離するビット分離器からなることを特徴とする請求項1に記載の移動通信システムの伝送率マッチング装置。
- 前記伝送率マッチング部は、さらに伝送率マッチングの効率を向上するために、仮想インターリバーで分離されたビットの伝送率マッチング結果を格納し、前記ビット分離器にビット列を受け取った順に、前記マッチングされたビット列を復元して出力するビット収集部を有することを特徴とする請求項6に記載の移動通信システムの伝送率マッチング装置。
- 前記ビット収集部は、前記ブロックインターリバーの対応するビットポジションに応じて前記仮想インターリバーから出力された前記ビットを格納することを特徴とする請求項7に記載の移動通信システムの伝送率マッチング装置。
- 入力ビット列を誤り訂正符号化し、その誤り訂正符号化された入力ビット列から符号語ビットを生成するステップと、
前記符号語ビットを行単位データに格納し、ブロックインターリバーを用いて列単位データに出力するステップと、
前記符号器の符号語ビット数と前記ブロックインターリバーの列数が互いに素でない場合、前記ブロックインターリバーの各列の偏ったデータビットを均一に分布させるように、前記符号語ビットの出力順序を交互に変換して、前記ブロックインターリバーに変換した順序を出力するステップと、
ラジオフレームセグメント処理部内の前記ブロックインターリバーから出力された列単位データを受け取ることによって、ラジオフレームを生成するステップと、
前記ラジオフレームに含まれたデータビットを端末機と、基地局間の伝送に適合する伝送形態にマッチングして伝送するステップと
から構成されることを特徴とする移動通信システムの伝送率マッチング方法。 - 前記ラジオフレーム内に含まれる前記データビットをマッチングして伝送するステップは、分離器を用いて前記ラジオフレーム内に含まれるビットを分離するステップを有することを特徴とする請求項9に記載の移動通信システムの伝送率マッチング方法。
- 入力ビット列を誤り訂正符号化し、その誤り訂正符号化された入力ビット列から符号語ビットを生成するステップと、
前記符号語ビットを行単位に格納し、ブロックインターリバーを用いて前記符号語ビットを列単位データに出力するステップと、
前記符号器の符号語ビット数と前記ブロックインターリバーの列数が互いに素でない場合、前記ブロックインターリバーの各列の偏ったデータビットを均一に分布させるように、前記符号器から出力される出力ビットと予め設定された仮想ビットとを順次スイッチングして、前記ブロックインターリバーに送るステップと、
ラジオフレームセグメント処理部内の前記ブロックインターリバーから出力される列単位データを受け取ることによって、ラジオフレームを生成するステップと、
各ラジオフレームに含まれたデータビットを端末機と、基地局間の伝送に適合する伝送形態にマッチングして伝送するステップとから構成されることを特徴とする移動通信システムの伝送率マッチング方法。 - 前記ブロックインターリバーに、前記符号語ビットを列数だけ格納するステップと、
メモリバッファに、前記仮想ビットが入力されたか否かによって、カウンティング動作を判断するステップとを有することを特徴とする請求項11に記載の移動通信システムの伝送率マッチング方法。 - 前記ラジオフレーム内に含まれる前記データビットをマッチングして伝送するステップは、さらに仮想インターリバーで分離されたビットのマッチングを行うステップと、
前記ラジオフレーム内に含まれるビットが前記ビット分離器に受け取られた順に、前記マッチングされたビットを格納するステップを有することを特徴とする請求項10に記載の移動通信システムの伝送率マッチング方法。 - 前記マッチングされたビットを格納するステップは、前記仮想インターリバーから出力されたビット列を対応する前記ブロックインターリバーのビットポジションに従って格納するステップをさらに有することを特徴とする請求項13に記載の移動通信システムの伝送率マッチング方法。
- 前記仮想インターリバーから出力された前記ビットを格納するステップは下記式に従って実行されることを特徴とする請求項14に記載の移動通信システムの伝送率マッチング方法。
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1020000010162A KR100324768B1 (ko) | 2000-02-29 | 2000-02-29 | 차세대 이동 통신 시스템의 전송율 매칭 장치 및 방법 |
KR2000-10162 | 2000-02-29 |
Publications (3)
Publication Number | Publication Date |
---|---|
JP2001292131A JP2001292131A (ja) | 2001-10-19 |
JP2001292131A5 JP2001292131A5 (ja) | 2008-02-07 |
JP4558966B2 true JP4558966B2 (ja) | 2010-10-06 |
Family
ID=19651189
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2001055667A Expired - Fee Related JP4558966B2 (ja) | 2000-02-29 | 2001-02-28 | 次世代移動通信システムの伝送率マッチング装置及びその方法 |
Country Status (6)
Country | Link |
---|---|
US (1) | US6956909B2 (ja) |
EP (1) | EP1130838B1 (ja) |
JP (1) | JP4558966B2 (ja) |
KR (1) | KR100324768B1 (ja) |
AT (1) | ATE411659T1 (ja) |
DE (1) | DE60136117D1 (ja) |
Families Citing this family (14)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP3922819B2 (ja) * | 1998-09-21 | 2007-05-30 | 富士通株式会社 | 誤り訂正方法及び装置 |
DE20023165U1 (de) * | 1999-07-08 | 2003-03-06 | Samsung Electronics Co., Ltd., Suwon, Kyonggi | Vorrichtung zum Steuern eines Demultiplexers und eines Multiplexers für die Ratenabstimmung in einem Mobilkommunikationssystem |
US6798826B1 (en) | 2000-11-06 | 2004-09-28 | Qualcomm Incorporated | Method and apparatus for performing reverse rate matching in a CDMA system |
KR100444830B1 (ko) * | 2001-12-28 | 2004-08-21 | 한국전자통신연구원 | 데이터 통신 시스템의 전송률 정합 장치 및 그 방법 |
FI20021222A (fi) | 2002-06-20 | 2003-12-21 | Nokia Corp | Informaatiobittien limitys |
US7414971B2 (en) * | 2004-09-03 | 2008-08-19 | Analog Devices, Inc. | Method and apparatus for rate matching in a telecommunications system |
JP2006262417A (ja) * | 2005-03-18 | 2006-09-28 | Fujitsu Ltd | 通信速度制御方法及びその装置 |
US8379738B2 (en) | 2007-03-16 | 2013-02-19 | Samsung Electronics Co., Ltd. | Methods and apparatus to improve performance and enable fast decoding of transmissions with multiple code blocks |
US8386878B2 (en) | 2007-07-12 | 2013-02-26 | Samsung Electronics Co., Ltd. | Methods and apparatus to compute CRC for multiple code blocks |
US9130712B2 (en) * | 2008-02-29 | 2015-09-08 | Google Technology Holdings LLC | Physical channel segmentation in wireless communication system |
JP2009303064A (ja) * | 2008-06-16 | 2009-12-24 | Denso Corp | データ配信システム、受信装置、プログラム及びデータ配信方法 |
CN102340374A (zh) * | 2011-07-14 | 2012-02-01 | 大唐移动通信设备有限公司 | 一种速率匹配的方法及装置 |
CN104702294B (zh) * | 2015-03-26 | 2018-04-27 | 北京思朗科技有限责任公司 | 一种Turbo译码器的位宽非对称仿存接口 |
CN109792321B (zh) * | 2018-12-25 | 2021-10-08 | 北京小米移动软件有限公司 | 数据传输方法及装置 |
Family Cites Families (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH0656695B2 (ja) * | 1983-04-21 | 1994-07-27 | ソニー株式会社 | インタ−リ−ブ回路 |
JP2751751B2 (ja) * | 1992-09-10 | 1998-05-18 | 日本電気株式会社 | 無線通信システム |
KR0139192B1 (ko) * | 1992-09-15 | 1998-07-01 | 윤종용 | 디지탈전송데이타의 디인터리빙방법 및 장치 |
US5898710A (en) * | 1995-06-06 | 1999-04-27 | Globespan Technologies, Inc. | Implied interleaving, a family of systematic interleavers and deinterleavers |
EP0759665B1 (en) * | 1995-08-21 | 2002-07-24 | Alcatel | Method for interleaving data frames, forward error correcting device and modulator including such a device |
US5898698A (en) * | 1996-09-24 | 1999-04-27 | Orckit Communications Ltd. | Multiple codeword interleaver method and apparatus |
JP3347335B2 (ja) * | 1997-11-10 | 2002-11-20 | 株式会社エヌ・ティ・ティ・ドコモ | インタリービング方法、インタリービング装置、及びインタリーブパターン作成プログラムを記録した記録媒体 |
US6668023B1 (en) * | 1997-12-30 | 2003-12-23 | Paradyne Corporation | Linear block interleaver system and method |
JP3555832B2 (ja) * | 1998-02-10 | 2004-08-18 | 日本電気株式会社 | 基地局信号時分割送信システム |
-
2000
- 2000-02-29 KR KR1020000010162A patent/KR100324768B1/ko active IP Right Grant
-
2001
- 2001-02-27 US US09/793,141 patent/US6956909B2/en not_active Expired - Fee Related
- 2001-02-28 JP JP2001055667A patent/JP4558966B2/ja not_active Expired - Fee Related
- 2001-02-28 EP EP01301855A patent/EP1130838B1/en not_active Expired - Lifetime
- 2001-02-28 DE DE60136117T patent/DE60136117D1/de not_active Expired - Lifetime
- 2001-02-28 AT AT01301855T patent/ATE411659T1/de not_active IP Right Cessation
Also Published As
Publication number | Publication date |
---|---|
DE60136117D1 (de) | 2008-11-27 |
EP1130838A2 (en) | 2001-09-05 |
KR20010103844A (ko) | 2001-11-24 |
US20010017901A1 (en) | 2001-08-30 |
KR100324768B1 (ko) | 2002-02-20 |
EP1130838B1 (en) | 2008-10-15 |
US6956909B2 (en) | 2005-10-18 |
EP1130838A3 (en) | 2006-08-30 |
JP2001292131A (ja) | 2001-10-19 |
ATE411659T1 (de) | 2008-10-15 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
EP1241796B1 (en) | Communication system employing rate matching | |
JP4558966B2 (ja) | 次世代移動通信システムの伝送率マッチング装置及びその方法 | |
EP2262144B1 (en) | Apparatus and method for generating codes in communication system | |
JP2009055603A (ja) | 符号化装置及び復号化装置 | |
JP2013048492A (ja) | 通信システムのためのレートマッチングおよびチャネル・インターリービング | |
CN1459148A (zh) | 在通信系统中生成和解码代码的设备和方法 | |
EP1195911B1 (en) | Apparatus and method for generating and decoding (n,3) codes and (n,4) codes using simplex codes | |
US6182260B1 (en) | Channel encoding apparatus using single concatenated encoder | |
US7272769B1 (en) | System and method for interleaving data in a wireless transmitter | |
WO2001026235A1 (fr) | Dispositif et procede de generation d'adresses d'entrelacement | |
JP2023519407A (ja) | データ通信のためのコーディング方法および装置 | |
KR100686013B1 (ko) | 이동통신 시스템에서의 전송 채널 다중화 방법 및 그 장치 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20071217 |
|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20071217 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20100622 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20100722 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130730 Year of fee payment: 3 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
LAPS | Cancellation because of no payment of annual fees |