JP2023519407A - データ通信のためのコーディング方法および装置 - Google Patents

データ通信のためのコーディング方法および装置 Download PDF

Info

Publication number
JP2023519407A
JP2023519407A JP2022559489A JP2022559489A JP2023519407A JP 2023519407 A JP2023519407 A JP 2023519407A JP 2022559489 A JP2022559489 A JP 2022559489A JP 2022559489 A JP2022559489 A JP 2022559489A JP 2023519407 A JP2023519407 A JP 2023519407A
Authority
JP
Japan
Prior art keywords
bits
codeword
codewords
str
frame
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2022559489A
Other languages
English (en)
Inventor
マ,ホォイシアオ
コン レイモンド リョン,ワイ
ホアン,チンホォイ
ホアン,コォチャオ
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Huawei Technologies Co Ltd
Original Assignee
Huawei Technologies Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Huawei Technologies Co Ltd filed Critical Huawei Technologies Co Ltd
Publication of JP2023519407A publication Critical patent/JP2023519407A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04LTRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L1/00Arrangements for detecting or preventing errors in the information received
    • H04L1/004Arrangements for detecting or preventing errors in the information received by using forward error control
    • H04L1/0045Arrangements at the receiver end
    • H04L1/0046Code rate detection or code type detection
    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03MCODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/29Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes combining two or more codes or code structures, e.g. product codes, generalised product codes, concatenated codes, inner and outer codes
    • H03M13/2906Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes combining two or more codes or code structures, e.g. product codes, generalised product codes, concatenated codes, inner and outer codes using block codes
    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03MCODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/27Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes using interleaving techniques
    • H03M13/2703Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes using interleaving techniques the interleaver involving at least two directions
    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03MCODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/27Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes using interleaving techniques
    • H03M13/2703Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes using interleaving techniques the interleaver involving at least two directions
    • H03M13/271Row-column interleaver with permutations, e.g. block interleaving with inter-row, inter-column, intra-row or intra-column permutations
    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03MCODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/29Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes combining two or more codes or code structures, e.g. product codes, generalised product codes, concatenated codes, inner and outer codes
    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03MCODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/29Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes combining two or more codes or code structures, e.g. product codes, generalised product codes, concatenated codes, inner and outer codes
    • H03M13/2906Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes combining two or more codes or code structures, e.g. product codes, generalised product codes, concatenated codes, inner and outer codes using block codes
    • H03M13/2927Decoding strategies
    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03MCODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/37Decoding methods or techniques, not specific to the particular type of coding provided for in groups H03M13/03 - H03M13/35
    • H03M13/3746Decoding methods or techniques, not specific to the particular type of coding provided for in groups H03M13/03 - H03M13/35 with iterative decoding
    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04LTRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L1/00Arrangements for detecting or preventing errors in the information received
    • H04L1/004Arrangements for detecting or preventing errors in the information received by using forward error control
    • H04L1/0041Arrangements at the transmitter end
    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04LTRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L1/00Arrangements for detecting or preventing errors in the information received
    • H04L1/004Arrangements for detecting or preventing errors in the information received by using forward error control
    • H04L1/0045Arrangements at the receiver end
    • H04L1/0047Decoding adapted to other signal detection operation
    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04LTRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L1/00Arrangements for detecting or preventing errors in the information received
    • H04L1/004Arrangements for detecting or preventing errors in the information received by using forward error control
    • H04L1/0056Systems characterized by the type of code used
    • H04L1/0064Concatenated codes
    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04LTRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L1/00Arrangements for detecting or preventing errors in the information received
    • H04L1/004Arrangements for detecting or preventing errors in the information received by using forward error control
    • H04L1/0056Systems characterized by the type of code used
    • H04L1/0064Concatenated codes
    • H04L1/0066Parallel concatenated codes
    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04LTRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L1/00Arrangements for detecting or preventing errors in the information received
    • H04L1/004Arrangements for detecting or preventing errors in the information received by using forward error control
    • H04L1/0056Systems characterized by the type of code used
    • H04L1/0071Use of interleaving
    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04LTRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L1/00Arrangements for detecting or preventing errors in the information received
    • H04L1/20Arrangements for detecting or preventing errors in the information received using signal quality detector
    • H04L1/201Frame classification, e.g. bad, good or erased
    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03MCODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/03Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words
    • H03M13/05Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words using block codes, i.e. a predetermined number of check bits joined to a predetermined number of information bits
    • H03M13/13Linear codes
    • H03M13/15Cyclic codes, i.e. cyclic shifts of codewords produce other codewords, e.g. codes defined by a generator polynomial, Bose-Chaudhuri-Hocquenghem [BCH] codes
    • H03M13/151Cyclic codes, i.e. cyclic shifts of codewords produce other codewords, e.g. codes defined by a generator polynomial, Bose-Chaudhuri-Hocquenghem [BCH] codes using error location or error correction polynomials
    • H03M13/1515Reed-Solomon codes
    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03MCODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/03Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words
    • H03M13/05Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words using block codes, i.e. a predetermined number of check bits joined to a predetermined number of information bits
    • H03M13/13Linear codes
    • H03M13/15Cyclic codes, i.e. cyclic shifts of codewords produce other codewords, e.g. codes defined by a generator polynomial, Bose-Chaudhuri-Hocquenghem [BCH] codes
    • H03M13/151Cyclic codes, i.e. cyclic shifts of codewords produce other codewords, e.g. codes defined by a generator polynomial, Bose-Chaudhuri-Hocquenghem [BCH] codes using error location or error correction polynomials
    • H03M13/152Bose-Chaudhuri-Hocquenghem [BCH] codes
    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03MCODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/03Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words
    • H03M13/05Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words using block codes, i.e. a predetermined number of check bits joined to a predetermined number of information bits
    • H03M13/13Linear codes
    • H03M13/19Single error correction without using particular properties of the cyclic codes, e.g. Hamming codes, extended or generalised Hamming codes

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Physics & Mathematics (AREA)
  • Probability & Statistics with Applications (AREA)
  • Theoretical Computer Science (AREA)
  • Quality & Reliability (AREA)
  • Compression, Expansion, Code Conversion, And Decoders (AREA)
  • Error Detection And Correction (AREA)
  • Detection And Prevention Of Errors In Transmission (AREA)

Abstract

データ通信のためのコーディング方法が提供され、メトロ・ネットワーク、バックボーン・ネットワーク、およびデータ・センター相互接続のような複数のシナリオに適用されうる。方法は:第1の符号語を形成するステップであって、前記第1の符号語はn個のイメージ・ビットおよびn個の送信されるべきビットを含み、前記n個のイメージ・ビットはm個のソース符号語における送信されるべきビットから選択され、前記ソース符号語は前記第1の符号語の前に形成された符号語であり、nおよびmはいずれも正の整数であり、n>mである、ステップと;前記第1の符号語における前記n個の送信されるべきビットを送信するステップとを含む、コーディング方法。第1の符号語のビットは、異なる時点で生成された複数の符号語によって保護され、符号化利得効果はより良好である。加えて、符号語のビットは、異なる数の符号語によって保護される。より多くの数の符号語によって保護されたビットは、より高い収束速度を有し、その結果、デコーダのデコード速度が改善でき、それにより遅延を低減する。

Description

本願は、2020年3月31日に中国国家知的所有権管理部に出願された「誤り訂正のためのコーディング技術および装置」と題する中国特許出願第202010245565.1号、および2020年8月27日に中国国家知的所有権管理部に出願された「データ通信のためのコーディング方法および装置」と題する中国特許出願第202010881014.4号の優先権を主張する。これらの出願は、その全体が参照により本明細書に組み込まれる。
技術分野
本願は、コーディング技術に関し、詳細には、低遅延コーディング技術およびデータ通信のための装置に関する。
通信システムでは、大量の情報を伝送するために、データは、通例、送信端において送信され、通信チャネルを通じて受信端に伝送される。たとえば、通信チャネルは、光ファイバー伝送、無線、ケーブルなどを含む。しかしながら、送信された信号が通信チャネルを通過するとき、チャネル内のノイズまたはトランシーバ・コンポーネントのノイズが信号に重畳され、それが受信端で受信される信号に誤りを引き起こす。誤り受信信号から送信端によって送信されたもとの信号を復元するためには、前方誤り訂正(Forward Error Correction、FEC)を使用することが一般的である。
FECは、送信されるべき情報ビットを用いてコーディング関係に基づいた特定の長さのチェック・ビットを生成し、そのチェック・ビットと情報ビットとを組み合わせて送信し、受信端で該チェック・ビットと既知のコーディング関係とを用いることによって、伝送プロセスにおいて引き起こされるビット誤りを訂正することである。現在の段階では、人工知能(Artificial Intelligence、AI)のような新しい技術アプリケーションが出現するにつれて、超低遅延と高信頼性を相互接続するための要求がますます顕著になり、符号化利得を改善し、遅延を低減することがますます重要になっている。
本願は、高い符号化利得と低遅延を同時に保証することができない従来技術の問題を解決するために、データ通信のためのコーディング方法および装置を提供する。
第1の側面によれば、データ通信のためのコーディング方法が提供される。本方法は:第1の符号語を形成するステップであって、第1の符号語は2nビットを含み、k個の符号化ビットを使用することによって形成され、第1の符号語におけるnビットは、第1の符号語の前に形成されたm個の符号語からのものであり、第1の符号語における他のnビットは、(k-n)個の情報ビットおよび(2n-k)個のチェック・ビットを含み、n、mおよびkはすべて正の整数であり、2n>k>n>mである、ステップと;第1の符号語における前記他のnビットを送信するステップとを含む。
本願のこの実施形態では、第1の符号語におけるビットは、異なる時点で生成された複数の符号語によって保護され、符号化利得効果はより良好である。さらに、異なる時点における符号語は、互いと異なる量のビットを共有し、それにより、符号語におけるビットは、異なる量の符号語によって保護される。より多くの量の符号語によって保護されたビットは、より高い収束速度を有し、それにより、デコーダのデコード速度が改善でき、それにより遅延を低減する。
第1の側面に関し、第1の側面の第1の可能な実装では、本方法は、さらに:第1の符号語の後の符号語がコーディングされるときに使用するために、他のnビットを格納することを含む。
第1の側面または第1の側面の第1の可能な実装に関し、第1の側面の第2の可能な実装では、第1の符号語における同量のビットが、第1の符号語の前に形成されたm個の符号語のすべてからのものであり、ここでnはmの整数倍である。この実装では、第1の符号語は、m個の以前に形成された符号語すべてと同じ量のビットを共有し、2ビット以上が共有される。大量のビットが2つの符号語の間で共有される場合、ビットを共有する必要のある符号語の量は減少し、それにより、データ収集およびデコード・プロセスが受信端で迅速に完了でき、それにより遅延が減少する。
第1の側面または第1の側面の第1の可能な実装に関し、第1の側面の第3の可能な実装では、第1の符号語における、第2の符号語からのビットの量はaであり、第1の符号語の前に形成されたm個の符号語のうちの少なくとも1つによって第1の符号語に提供されたビットの量はaとは異なる。ここで、aは正の整数であり、第2の符号語は、第1の符号語の前に形成されたm個の符号語のいずれかである。
この実施形態では、異なる時点での符号語は、互いと異なる量のビットを共有し、それにより、符号語におけるビットは、異なる量の符号語によって保護される。より多くの量の符号語によって保護されるビットは、比較的高速に収束し、次いで、より少量の符号語によって保護されるビットの収束が駆動され、それによりデコーダのデコード速度を改善し、遅延を低減する。
第1の側面または前記可能な実装のいずれか1つに関し、第1の側面の第4の可能な実装では、第1の符号語を形成するステップは、具体的には:第1の符号語を形成するために、第1の符号語の前に形成されたm個の符号語からのnビットと、(k-n)個の送信されるべき情報ビットとをコーディングして、前記(2n-k)個のチェック・ビットを得るステップを含む。
第1の側面または前記可能な実装のいずれか1つに関し、第1の側面の第5の可能な実装では、第1の符号語から送られるnビットは、第1の符号語の後に形成されるいくつかの符号語と共有される。さらに、第1の符号語から送られるnビットは、第1の符号語の後に形成されるm個の符号語と共有される。各符号語におけるビットの半数は、前に形成された符号語と共有され、残りの半数は、後に形成される符号語と共有され、各ビットが異なる符号語によって保護されることを保証し、それにより、より良い符号化利得を得る。
第1の側面または前記可能な実装のいずれか1つに関し、第1の側面の第6の可能な実装では、第1の符号語における各ビットは、少なくとも2つの符号語によって使用される。
第1の側面または前記可能な実装のいずれか1つに関し、第1の側面の第7の可能な実装では、第1の符号語における、m個の以前に形成された符号語からのビットの少なくとも一部は、前の符号語におけるチェック・ビットである。
第1の側面または前記可能な実装のいずれか1つに関し、第1の側面の第8の可能な実装では、nは360であり、kは700である。これは、本願で与えられた特定の符号語であり、第1の符号語は、別の量のビットを有していてもよいことが理解されるべきである。これは、本願において限定されない。
第1の側面または前記可能な実装のうちの任意の1つに関し、第1の側面の第9の可能な実装では、第1の符号語の前に形成されたm個の符号語は、b個のグループに分割され、第1の符号語における、前の符号語と共有されたn個のビットは、b個のグループに分割され、第1の符号語における各グループは、第1の符号語の前に形成されたm個の符号語におけるあるグループに対応する。ここで、bは正の整数であり、nおよびmは、それぞれ、bの整数倍である。
第1の側面の第9の可能な実装に関し、第1の側面の第10の可能な実装では、nは360であり、mは256である。第1の符号語の前に形成された256個の符号語は4つのグループに分割され、各グループは64個の符号語を有する。前の符号語と共有される第1の符号語における360ビットは、4つのグループに分割され、各グループは90ビットを有する。90ビットの各グループは、64個の符号語の対応するグループからのものである。
第2の側面によれば、データ通信のためのコーディング装置が提供され、前記コーディング装置は、コーディング・ユニットおよび送信ユニットを含む。コーディング・ユニットは:第1の符号語を形成するステップであって、第1の符号語は2nビットを含み、k個の符号化ビットを使用することによって形成され、第1の符号語におけるnビットは、第1の符号語の前に形成されたm個の符号語からのものであり、第1の符号語における他のnビットは、(k-n)個の情報ビットおよび(2n-k)個のチェック・ビットを含む、ステップと;前記他のnビットを前記送信ユニットに送信するステップとを実行するように構成され、n、mおよびkはすべて正の整数であり、2n>k>n>mである。送信ユニットは、さらに、第1の符号語における前記他のnビットを送信するように構成される。
本願のこの実施形態において提供されるコーディング装置によれば、第1の符号語におけるビットは、異なる時点で生成された複数の符号語によって保護され、符号化利得効果はより良好である。さらに、異なる時点における符号語は、互いと異なる量のビットを共有し、それにより、符号語におけるビットは、異なる量の符号語によって保護される。より多くの量の符号語によって保護されたビットは、より高い収束速度を有し、それにより、デコーダのデコード速度が改善でき、それにより遅延を低減する。
第2の側面に関し、第2の側面の第1の可能な実装では、コーディング装置は、さらに、前記コーディング・ユニットが第1の符号語の後の符号語をコーディングするときに使用するために、前記他のnビットを第1の符号語に格納することを含む。
第2の側面または第2の側面の第1の可能な実装に関し、第2の側面の第2の可能な実装では、第1の符号語における同量のビットが、第1の符号語の前に形成されたm個の符号語のすべてからのものであり、ここでnはmの整数倍である。この実装では、第1の符号語は、m個の以前に形成された符号語すべてと同じ量のビットを共有し、2ビット以上が共有される。大量のビットが2つの符号語の間で共有される場合、ビットを共有する必要のある符号語の量は減少し、それにより、データ収集およびデコード・プロセスが受信端で迅速に完了でき、それにより遅延が減少する。
第2の側面または第2の側面の第1の可能な実装に関し、第2の側面の第3の可能な実装では、第1の符号語における、第2の符号語からのビットの量はaであり、第1の符号語の前に形成されたm個の符号語のうちの少なくとも1つによって第1の符号語に提供されたビットの量はaとは異なる。ここで、aは正の整数であり、第2の符号語は、第1の符号語の前に形成されたm個の符号語のいずれかである。この実施形態では、異なる時点での符号語は、互いと異なる量のビットを共有し、それにより、符号語におけるビットは、異なる量の符号語によって保護される。より多くの量の符号語によって保護されるビットは、比較的高速に収束し、次いで、より少量の符号語によって保護されるビットの収束が駆動され、それによりデコーダのデコード速度を改善し、遅延を低減する。
第2の側面または前記可能な実装のいずれか1つに関し、第2の側面の第4の可能な実装では、コーディング装置は、具体的には:第1の符号語を形成するために、第1の符号語の前に形成されたm個の符号語からのnビットと、(k-n)個の送信されるべき情報ビットとをコーディングして、前記(2n-k)個のチェック・ビットを得るように構成される。
第2の側面または前記可能な実装のいずれか1つに関し、第2の側面の第5の可能な実装では、第1の符号語から送られるnビットは、第1の符号語の後に形成されるいくつかの符号語と共有される。さらに、第1の符号語から送られるnビットは、第1の符号語の後に形成されるm個の符号語と共有される。各符号語におけるビットの半数は、前に形成された符号語と共有され、残りの半数のビットは、後に形成される符号語と共有され、各ビットが異なる符号語によって保護されることを保証し、それにより、より良い符号化利得を得る。
第2の側面または前記可能な実装のいずれか1つに関し、第2の側面の第6の可能な実装では、第1の符号語における各ビットは、少なくとも2つの符号語によって使用される。
第1の側面または前記可能な実装のいずれか1つに関し、第1の側面の第7の可能な実装では、第1の符号語における、m個の以前に形成された符号語からのビットの少なくとも一部は、前の符号語におけるチェック・ビットである。
第2の側面または前記可能な実装のいずれか1つに関し、第2の側面の第8の可能な実装では、nは360であり、kは700である。これは、本願で与えられた特定の符号語であり、第1の符号語は、別の量のビットを有していてもよいことが理解されるべきである。これは、本願において限定されない。
第2の側面または前記可能な実装のうちの任意の1つに関し、第2の側面の第9の可能な実装では、第1の符号語の前に形成されたm個の符号語は、b個のグループに分割され、第1の符号語における、前の符号語と共有されたn個のビットは、b個のグループに分割され、第1の符号語における各グループは、第1の符号語の前に形成されたm個の符号語におけるあるグループに対応する。ここで、bは正の整数であり、nおよびmは、それぞれ、bの整数倍である。
第2の側面の第9の可能な実装に関し、第2の側面の第10の可能な実装では、nは360であり、mは256である。第1の符号語の前に形成された256個の符号語は4つのグループに分割され、各グループは64個の符号語を有する。前の符号語と共有される第1の符号語における360ビットは、4つのグループに分割され、各グループは90ビットを有する。90ビットの各グループは、64個の符号語の対応するグループからのものである。
第3の側面によれば、データ通信のためのデコード方法が提供される。本方法は、第1の符号語を復元するステップを含み、第1の符号語は2nビットを含み、k個の符号化ビットを使用することによって形成され、第1の符号語におけるnビットは、第1の符号語の前にデコードされたm個の符号語からのものであり、第1の符号語における他のnビットは、(k-n)個の情報ビットおよび(2n-k)個のチェック・ビットを含み、n、m、およびkはすべて正の整数であり、2n>k>n>mである。
この実施形態では、少なくともm個の符号語が、第1の符号語が復元される前にデコードされることを理解されたい。第1の符号語におけるビットの半数は、m個の以前にデコードされた符号語からのものであり、残りのn個のビットは、現在の時点で受領されるビットストリームである。さらに、この実施形態では、異なる符号語が、互いと異なる量のビットを共有し、複数の符号語が、2ビット以上を共有することができる。より多くの量の共有ビットは、関連付けられる必要がある符号語の量の減少を示し、それにより、長時間待つことなくデコードを実行することができ、それにより、システム遅延を低減する。
第3の側面に関し、第3の側面の第1の可能な実装では、第1の符号語における同量のビットが、第1の符号語の前にデコードされたm個の符号語のすべてからのものであり、ここでnはmの整数倍である。この実装では、第1の符号語は、m個の以前にデコードされた符号語のすべてと同じ量のビットを共有し、2ビット以上が共有される。大量のビットが2つの符号語間で共有される場合、ビットを共有する必要のある符号語の量は減少し、それにより、データ収集およびデコード・プロセスが迅速に完了でき、それにより遅延が減少する。
第3の側面に関し、第3の側面の第2の可能な実装では、第1の符号語における、第2の符号語からのビットの量はaであり、第1の符号語の前にデコードされたm個の符号語のうちの少なくとも1つによって第1の符号語に提供されたビットの量はaとは異なる。ここで、aは正の整数であり、第2の符号語は、第1の符号語の前にデコードされたm個の符号語のいずれかである。この実施形態では、異なる時点での符号語は、互いと異なる量のビットを共有し、それにより、符号語におけるビットは、異なる量の符号語によって保護される。より多くの量の符号語によって保護されるビットは、比較的高速に収束し、次いで、より少量の符号語によって保護されるビットの収束が駆動され、それによりデコーダのデコード速度を改善し、遅延を低減する。
第3の側面または前記可能な実装のいずれか1つに関し、第3の側面の第3の可能な実装では、nは360であり、kは700である。これは、本願で与えられた特定の符号語であり、第1の符号語は、別の量のビットを有していてもよいことが理解されるべきである。これは、本願において限定されない。
第4の側面によれば、デコード・ユニットおよび記憶ユニットを含む、データ通信のためのデコード装置が提供される。デコード・ユニットは、送信された符号語を受領し、第1の符号語を復元し、第1の符号語をデコードするように構成される。第1の符号語は2nビットを含み、第1の符号語におけるnビットは、第1の符号語の前にデコードされたm個の符号語からのものであり、nおよびmはいずれも正の整数であり、n>mである。記憶ユニットは:送信された符号語を記憶し、デコード・ユニットからデコードされた情報を受領し、記憶されている符号語を更新し、更新された符号語をその後のデコード・プロセスにおいてデコード・ユニットに送り返すように構成される。この実施形態では、デコード・プロセスにおいて、以前のデコードで得られた情報ビットが使用され、情報ビットは異なる符号語によって保護され、よってデコード性能がより良好である。さらに、2つの符号語間で共有される、より多くのビット量は、関連付けられる必要がある符号語の量の減少を示し、それにより、長時間待つことなくデコードが実行でき、それにより、システム遅延を低減する。
第4の側面に関し、第4の側面の第1の可能な実装では、第1の符号語における同量のビットが、第1の符号語の前にデコードされたm個の符号語のすべてからのものであり、ここでnはmの整数倍である。この実装では、第1の符号語は、m個の以前にデコードされた符号語のすべてと同じ量のビットを共有し、2ビット以上が共有される。大量のビットが2つの符号語間で共有される場合、ビットを共有する必要のある符号語の量は減少し、それにより、データ収集およびデコード・プロセスが迅速に完了でき、それにより遅延が減少する。
第4の側面に関し、第4の側面の第2の可能な実装では、第1の符号語における、第2の符号語からのビットの量はaであり、第1の符号語の前にデコードされたm個の符号語のうちの少なくとも1つによって第1の符号語に提供されたビットの量はaとは異なる。ここで、aは正の整数であり、第2の符号語は、第1の符号語の前にデコードされたm個の符号語のいずれかである。この実施形態では、異なる時点での符号語は、互いと異なる量のビットを共有し、それにより、符号語におけるビットは、異なる量の符号語によって保護される。より多くの量の符号語によって保護されるビットは、比較的高速に収束し、次いで、より少量の符号語によって保護されるビットの収束が駆動され、それによりデコーダのデコード速度を改善し、遅延を低減する。
第4の側面または前記可能な実装のいずれか1つに関し、第4の側面の第3の可能な実装では、nは360であり、kは700である。これは、本願で与えられた特定の符号語であり、第1の符号語は、別の量のビットを有していてもよいことが理解されるべきである。これは、本願において限定されない。
第5の側面によれば、データ通信ベースの連結コーディング方法が提供される。本方法は、データ・ビットを受領するステップと、該データ・ビットに対してKP4コーディングを実行してKP4符号語を得るステップと、該KP4符号語をインターリーブして、インターリーブされた符号語を得るステップと、該インターリーブされた符号語を、第1の側面または第1の側面の可能な実装のうちのいずれか1つによるコーディング方法に基づいてコーディングするステップとを含む。インターリーブされた符号語は、第1の側面または第1の側面の可能な実装のいずれか1つによるコーディングが実行される前にはデコードされない。この実施形態では、連結コーディングの次のステップは、KP4符号語をデコードすることなく、インターリーブされたKP4符号語に対して直接実行され、それにより、電力消費が低減できる。
第6の側面によれば、データ通信ベースの連結コーディング装置が提供される。本連結コーディング装置は、第1のコーディング・ユニットと、インターリーブ・ユニットと、第2のコーディング・ユニットとを含む。第1のコーディング・ユニットは、データ・ビットを受領し、該データ・ビットに対してKP4コーディングを実行し、得られたKP4符号語をインターリーブ・ユニットに送るように構成される。インターリーブ・ユニットは、KP4符号語をインターリーブし、インターリーブされた符号語を第2のコーディング・ユニットに送るように構成される。第2のコーディング・ユニットは、第1の側面または第1の側面の可能な実装のいずれか1つによるコーディング方法に基づいて、インターリーブされた符号語をコーディングするように構成される。第2のコーディング・ユニットは、インターリーブされた符号語をデコードしない。この実施形態では、連結コーディングの次のステップは、KP4符号語をデコードすることなく、インターリーブされたKP4符号語に対して直接実行され、それにより電力消費が低減できる。
第7の側面によれば、データ通信のためのコーディング方法が提供される。本方法は、第1の符号語を形成するステップであって、第1の符号語はn個のイメージ・ビットおよびn個の送信されるべきビットを含み、n個のイメージ・ビットはm個のソース符号語における送信されるべきビットから選択され、ソース符号語は第1の符号語の前に形成された符号語であり、nおよびmはいずれも正の整数であり、n>mである、ステップと;第1の符号語におけるn個の送信されるべきビットを送信するステップとを含む。
本願のこの実施形態では、第1の符号語におけるビットは、異なる時点に生成された複数の符号語によって保護され、符号化利得効果はより良好である。さらに、異なる時点における符号語は、互いと異なる量のビットを共有し、それにより、符号語におけるビットは、異なる量の符号語によって保護される。より多くの量の符号語によって保護されたビットは、より高い収束速度を有し、それにより、デコーダのデコード速度が改善でき、それにより遅延を低減する。
第7の側面に関し、第7の側面の第1の可能な実装では、n個の送信されるべきビットは、p個のチェック・ビットおよび(n-p)個の情報ビットを含む。p個のチェック・ビットは、n個のイメージ・ビットと(n-p)個の情報ビットをコーディングすることによって得られる。ここで、pはnより小さい正の整数である。
第7の側面の第1の可能な実装に関し、第7の側面の第2の可能な実装では、n個のイメージ・ビットは、イメージ・チェック・ビットおよびイメージ情報ビットを含む。イメージ・チェック・ビットは、m個のソース符号語におけるチェック・ビットから選択され、イメージ情報ビットは、m個のソース符号語における情報ビットから選択される。
第7の側面の第2の可能な実装に関し、第7の側面の第3の可能な実装では、イメージ・チェック・ビットの量は、チェック・ビットの量と同じである。
第7の側面または第7の側面の可能な実装に関し、第7の側面の第4の可能な実装では、m個のソース符号語内の異なるソース符号語により第1の符号語に提供されるビットの量の差の最大値は、1ビットよりも大きい。この場合、低遅延を維持しながら、誤り訂正性能をさらに向上させることができる。
第7の側面または第7の側面の可能な実装に関し、第7の側面の第5の可能な実装では、第1の符号語の符号長は2048以下であり、誤り訂正ビットの量は5以下である。この実施形態では、第1の符号語は、低遅延を保証しつつ、比較的良好な性能を有することができる。
第7の側面または第7の側面の可能な実装に関し、第7の側面の第6の可能な実装では、m個のソース符号語において、少なくとも1つのソース符号語によって第1の符号語に与えられるビットの量は、別のソース符号語によって第1の符号語に与えられるビットの量とは異なる;または、各ソース符号語は、qビットを第1の符号語に与え、ここで、qは1より大きい整数であり、nはmの整数倍である。この実施形態では、各ビットは、異なる符号語によって保護され、1つの符号語は、第1の符号語に2ビット以上を提供することができ、それにより、符号化利得が保証されながらも、デコード速度がより高くなる。
第7の側面または第7の側面の可能な実装に関し、第7の側面の第7の可能な実装では、p_word個の第1の符号語が第1のフレームを構成し、第1のフレームにおける符号語におけるイメージ・ビットは、第1のフレームの前に生成されたh個の第2のフレームにおける符号語における送信されるべきビットからのものであり、ここで、hおよびp_wordはいずれも1よりも大きい正の整数である。
第7の側面の第7の可能な実装に関し、第7の側面の第8の可能な実装では、h個の第2のフレームにおけるビットのフレーム座標、行座標、および列座標は、Φf()、Φr()、およびΦc()の3つの関数を使用して計算を通じて得られる:
Figure 2023519407000002
第1のフレームにおける符号語におけるイメージ・ビットのフレーム座標Frame、行座標Row_str、および列座標Col_strは、すべて整数である。ここで、Frame∈(-∞,+∞)、Row_str∈[0,p_word-1]、Col_str∈[0,2n-1]、frm_map(i)=h-1-i、およびi∈[0,h-1]である。
n/hが整数である場合、Δ=0;Col_str/floor(n/h)<ceiling(n/h)*h-nの場合、Δ=floor(Col_str/floor(n/h));またはCol_str/floor(n/h)≧ceiling(n/h)*h-nの場合、Δ=ceiling(n/h)*h-n。
第7の側面の第8の可能な実装に関し、第7の側面の第9の可能な実装では、第1のフレームにおける符号語におけるイメージ・チェック・ビットの列座標Col_strの集合は、次のように示される:
Col_str_vec(i,:)=[i_base(i)-Range(i)+1:i_base(i)]、ここで、0≦i≦h-1。
i<ceiling(n/h)*h-nの場合、i_base(i)=(i+1)*ceiling(n/h)-i-2;または、i≧ceiling(n/h)*h-nの場合、i_base(i)=(i+1)*ceiling(n/h)-ceiling(n/h)*h-n-1。Range(i)=ceiling((p-i)/h) ROR (ceiling(n/h)*h-n)。ここで、RORは配列の巡回的な右シフトである。
第7の側面の第8または第9の可能な実装に関し、第7の側面の第10の可能な実装では、第1の符号語は、BCH(720,700)符号、h=5、およびp_word=64である。この場合、3つの関数Φf()、Φr()、Φc()の式は次のように示される:
Figure 2023519407000003
ここで、frm_map(i)=4-i、i∈[0,4]、iは整数である。
第7の側面の第10の可能な実装に関し、第7の側面の第11の可能な実装では、第1のフレームにおける符号語におけるイメージ・チェック・ビットの列座標Col_strの集合は、次のように示される:
Col_str_vec(i,:)={[68,69,70,71],[140,141,142,143],[212,213,214,215],[284,285,286,287],[356,357,358,359]}。
第7の側面の第7の可能な実装に関し、第7の側面の第12の可能な実装では、h個の第2のフレームにおけるビットのフレーム座標Frame'、行座標Row_str'、および列座標Col_str'は、次の式を使用して得られる:
Figure 2023519407000004
第1のフレームにおける符号語におけるイメージ・ビットのフレーム座標Frame、行座標Row_str、および列座標Col_strはすべて整数であり、ここでFrame∈(-∞,+∞)、Row_str∈[0,p_word-1]、Col_str∈[0,2n-1]、frm_map(i)=i、i∈[0,h-1]であり、iは整数である。
n/hが整数の場合、Δ=0;Col_str/floor(n/h)<ceiling(n/h)*h-nの場合、Δ=floor(Col_str/floor(n/h));またはCol_str/floor(n/h)≧ceiling(n/h)*h-nの場合、Δ=ceiling(n/h)*h-n。
第7の側面の第12の可能な実装に関し、第7の側面の第13の可能な実装では、第1の符号語は、BCH(720,700)符号であり、h=5、およびp_word=64である。この場合、
Figure 2023519407000005
第7の側面の可能な実装のうちのいずれか1つに関し、第7の側面の第14の可能な実装では、本方法はさらに:第1の符号語の後の符号語がコーディングされるときに使用するために、前記n個の送信されるべきビットを記憶するステップをさらに含む。
第7の側面の可能な実装のいずれか1つに関し、第7の側面の第15の可能な実装では、第1の符号語から送られた前記nビットは、第1の符号語の後に形成されるいくつかの符号語と共有される。
第7の側面の可能な実装のいずれか1つに関し、第7の側面の第16の可能な実装では、第1の符号語における各ビットは、少なくとも2つの符号語によって使用される。
第7の側面の可能な実装のいずれか1つに関し、第7の側面の第17の可能な実装では、第1の符号語は、BCH(720,700)符号である。
第8の側面によれば、コーディング装置が提供される。ここで、コーディング装置は、コーディング・ユニットおよび送信ユニットを含む。コーディング・ユニットは、第1の符号語を形成するように構成される。第1の符号語はn個のイメージ・ビットおよびn個の送信されるべきビットを含み、n個のイメージ・ビットはm個のソース符号語における送信されるべきビットから選択され、ソース符号語は第1の符号語の前に形成された符号語であり、nおよびmはいずれも正の整数であり、n>mである。送信ユニットは、第1の符号語におけるn個の送信されるべきビットを送信するように構成される。
本願のこの実施形態では、第1の符号語におけるビットは、異なる時点に生成された複数の符号語によって保護され、符号化利得効果はより良好である。さらに、異なる時点における符号語は、互いと異なる量のビットを共有し、それにより、符号語におけるビットは、異なる量の符号語によって保護される。より多くの量の符号語によって保護されたビットは、より高い収束速度を有し、それにより、デコーダのデコード速度が改善でき、それにより遅延を低減する。
第8の側面に関し、第8の側面の第1の可能な実装では、n個の送信されるべきビットは、p個のチェック・ビットおよび(n-p)個の情報ビットを含む。p個のチェック・ビットは、n個のイメージ・ビットと(n-p)個の情報ビットをコーディングすることによって得られる。ここで、pはnより小さい正の整数である。
第8の側面の第1の可能な実装に関し、第8の側面の第2の可能な実装では、n個のイメージ・ビットは、イメージ・チェック・ビットおよびイメージ情報ビットを含む。イメージ・チェック・ビットは、m個のソース符号語におけるチェック・ビットから選択され、イメージ情報ビットは、m個のソース符号語における情報ビットから選択される。
第8の側面の第2の可能な実装に関し、第8の側面の第3の可能な実装では、イメージ・チェック・ビットの量は、チェック・ビットの量と同じである。
第8の側面の可能な実装のいずれか1つに関し、第8の側面の第4の可能な実装では、m個のソース符号語内の異なるソース符号語により第1の符号語に提供されるビットの量の差の最大値は、1ビットよりも大きい。
第8の側面の可能な実装のいずれか1つに関し、第8の側面の第5の可能な実装では、第1の符号語の符号長は2048以下であり、誤り訂正ビットの量は5以下である。
第8の側面の可能な実装のいずれか1つに関し、第8の側面の第6の可能な実装では、m個のソース符号語において、少なくとも1つのソース符号語によって第1の符号語に与えられるビットの量は、別のソース符号語によって第1の符号語に与えられるビットの量とは異なる;または、
各ソース符号語は、qビットを第1の符号語に与え、ここで、qは1より大きい整数であり、nはmの整数倍である。
第8の側面の可能な実装のいずれか1つに関し、第8の側面の第7の可能な実装では、p_word個の第1の符号語が第1のフレームを構成し、第1のフレームにおける符号語におけるイメージ・ビットは、第1のフレームの前に生成されたh個の第2のフレームにおける符号語における送信されるべきビットからのものであり、ここで、hおよびp_wordはいずれも1よりも大きい正の整数である。
第8の側面の第7の可能な実装に関し、第8の側面の第8の可能な実装では、h個の第2のフレームにおけるビットのフレーム座標、行座標、および列座標は、Φf()、Φr()、およびΦc()の3つの関数を使用して計算を通じて得られる:
Figure 2023519407000006
第1のフレームにおける符号語におけるイメージ・ビットのフレーム座標Frame、行座標Row_str、および列座標Col_strは、すべて整数である。ここで、Frame∈(-∞,+∞)、Row_str∈[0,p_word-1]、Col_str∈[0,2n-1]、frm_map(i)=h-1-i、およびi∈[0,h-1]である。n/hが整数である場合、Δ=0;Col_str/floor(n/h)<ceiling(n/h)*h-nの場合、Δ=floor(Col_str/floor(n/h));またはCol_str/floor(n/h)≧ceiling(n/h)*h-nの場合、Δ=ceiling(n/h)*h-n。
第8の側面の第8の可能な実装に関し、第8の側面の第9の可能な実装では、第1のフレームにおける符号語におけるイメージ・チェック・ビットの列座標Col_strの集合は、次のように示される:
Col_str_vec(i,:)=[i_base(i)-Range(i)+1:i_base(i)]、ここで、0≦i≦h-1。
i<ceiling(n/h)*h-nの場合、i_base(i)=(i+1)*ceiling(n/h)-i-2;または、i≧ceiling(n/h)*h-nの場合、i_base(i)=(i+1)*ceiling(n/h)-ceiling(n/h)*h-n-1。Range(i)=ceiling((p-i)/h) ROR (ceiling(n/h)*h-n)。ここで、RORは配列の巡回的な右シフトである。
第8の側面の第8または第9の可能な実装に関し、第8の側面の第10の可能な実装では、第1の符号語は、BCH(720,700)符号、h=5、およびp_word=64である。この場合、3つの関数Φf()、Φr()、Φc()の式は次のように示される:
Figure 2023519407000007
ここで、frm_map(i)=4-i、i∈[0,4]、iは整数である。
第8の側面の第10の可能な実装に関し、第8の側面の第11の可能な実装では、第1のフレームにおける符号語におけるイメージ・チェック・ビットの列座標Col_strの集合は、次のように示される:
Col_str_vec(i,:)={[68,69,70,71],[140,141,142,143],[212,213,214,215],[284,285,286,287],[356,357,358,359]}。
第8の側面の第7の可能な実装に関し、第8の側面の第12の可能な実装では、h個の第2のフレームにおけるビットのフレーム座標Frame'、行座標Row_str'、および列座標Col_str'は、次の式を使用して得られる:
Figure 2023519407000008
第1のフレームにおける符号語におけるイメージ・ビットのフレーム座標Frame、行座標Row_str、および列座標Col_strはすべて整数であり、ここでFrame∈(-∞,+∞)、Row_str∈[0,p_word-1]、Col_str∈[0,2n-1]、frm_map(i)=i、i∈[0,h-1]であり、iは整数である。
n/hが整数の場合、Δ=0;Col_str/floor(n/h)<ceiling(n/h)*h-nの場合、Δ=floor(Col_str/floor(n/h));またはCol_str/floor(n/h)≧ceiling(n/h)*h-nの場合、Δ=ceiling(n/h)*h-n。
第8の側面の第12の可能な実装に関し、第8の側面の第13の可能な実装では、第1の符号語は、BCH(720,700)符号であり、h=5、およびp_word=64である。この場合、
Figure 2023519407000009
第8の側面の可能な実装のうちのいずれか1つに関し、第8の側面の第14の可能な実装では、本方法はさらに:第1の符号語の後の符号語がコーディングされるときに使用するために、前記n個の送信されるべきビットを記憶することをさらに含む。
第8の側面の可能な実装のいずれか1つに関し、第8の側面の第15の可能な実装では、第1の符号語から送られた前記nビットは、第1の符号語の後に形成されるいくつかの符号語と共有される。
第8の側面の可能な実装のいずれか1つに関し、第8の側面の第16の可能な実装では、第1の符号語における各ビットは、少なくとも2つの符号語によって使用される。
第8の側面の可能な実装のいずれか1つに関し、第8の側面の第17の可能な実装では、第1の符号語は、BCH(720,700)符号である。
第9の側面によれば、コンピュータ可読記憶媒体が提供される。コンピュータ可読記憶媒体は命令を記憶している。端末装置上で命令を実行すると、端末装置は、第1の側面または第1の側面の可能な実装のうちのいずれか1つによる方法を実行できるようにされる、または、端末装置は、第3の側面または第3の側面の可能な実装のうちのいずれか1つによる方法を実行できるようにされる、または、端末装置は、第7の側面または第7の側面の可能な実装のうちのいずれか1つによる方法を実行できるようにされる。
第10の側面によれば、命令を含むコンピュータ・プログラム・プロダクトが提供される。コンピュータ・プログラム・プロダクトが端末装置上で実行されると、端末装置は、第1の側面または第1の側面の可能な実装のうちのいずれか1つによる方法を実行できるようにされる、または、端末装置は、第3の側面または第3の側面の可能な実装のうちのいずれか1つによる方法を実行できるようにされる、または、端末装置は、第7の側面または第7の側面の可能な実装のうちのいずれか1つによる方法を実行できるようにされる。端末装置は、チップ、プロセッサ等であってもよいことを理解されたい。これは、本願において限定されない。
第11の側面によれば、データ通信ベースの連結コーディング方法が提供される。本方法は、データ・ビットを受領するステップと;データ・ビットに対してKP4コーディングを実行してKP4符号語を得るステップと;KP4符号語をインターリーブして、インターリーブされた符号語を得るステップと;インターリーブされた符号語を、第7の側面または第7の側面の可能な実装のいずれか1つによるコーディング方法に基づいてコーディングするステップとを含み、インターリーブされた符号語は、第7の側面または第7の側面の可能な実装のいずれか1つに基づくコーディングが実行される前にはデコードされない。この実施形態では、連結コーディングの次のステップは、KP4符号語をデコードすることなく、インターリーブされたKP4符号語に対して直接実行され、それにより、電力消費を低減できる。
第12の側面によれば、データ通信ベースの連結コーディング装置が提供される。連結コーディング装置は、第1のコーディング・ユニット、インターリーブ・ユニット、および第2のコーディング・ユニットを含む。第1のコーディング・ユニットは、データ・ビットを受領し、該データ・ビットに対してKP4コーディングを実行し、得られたKP4符号語をインターリーブ・ユニットに送るように構成される。インターリーブ・ユニットは、KP4符号語をインターリーブし、インターリーブされた符号語を第2のコーディング・ユニットに送るように構成される。第2のコーディング・ユニットは、第7の側面または第7の側面の可能な実装のいずれか1つによるコーディング方法に基づいて、前記インターリーブされた符号語をコーディングするように構成される。第2のコーディング・ユニットは、インターリーブされた符号語をデコードしない。この実施形態では、連結コーディングの次のステップは、KP4符号語をデコードすることなく、インターリーブされたKP4符号語に対して直接実行され、それにより、電力消費を低減できる。
本願の上記の諸実施形態において、第1の符号語におけるビットは、異なる時点で生成される複数の符号語によって保護され、符号化利得効果はより良好である。さらに、異なる時点での符号語は、互いと異なる量のビットを共有し、それにより、符号語におけるビットは、異なる量の符号語によって保護される。より多くの量の符号語によって保護されたビットは、より高い収束速度を有し、それにより、デコーダのデコード速度が改善でき、それにより遅延を低減する。
図1は、通信システムの構造のブロック図である。
本願によるコーディング方法のフローチャートである。
本願のある実施形態による符号語共有規則の概略図である。
本願の別の実施形態による符号語共有規則の概略図である。
本願の別の実施形態による符号語共有規則の概略図である。
本願の別の実施形態による、FECフレームを記憶する仕方の概略図である。
本願の別の実施形態による、FECフレームに補足される必要のあるビットの組成図である。
本願の別の実施形態による、FECフレームに補足される必要のあるビットの列を共有する規則の図である。
本願の別の実施形態によるデコード方法のフローチャートである。
本願の別の実施形態によるコーディング装置の図である。
本願の別の実施形態によるデコード装置の図である。
本願の別の実施形態によるコーディング装置の図である。
本願の別の実施形態によるデコード装置の図である。
本願の別の実施形態による高速伝送システムの構造図である。
本願の別の実施形態による800G伝送システムの構造図である。
本願による800G伝送システムにコーディング解決策を適用したシミュレーション結果の図である。
本願の別の実施形態による符号語構造の概略図である。
本願の別の実施形態によるFECフレームの構造の概略図である。
本願の別の実施形態による符号語共有規則の概略図である。
本願の別の実施形態によるインターリーブ解決策の概略図である。
本願の別の実施形態による、FECフレームについての特定のインターリーブ解決策の概略図である。
本願の別の実施形態による、FECフレームについての特定のインターリーブ解決策の概略図である。
本願の別の実施形態による、FECフレームの特定のインターリーブ解決策の概略図である。
本願の別の実施形態によるFECフレームのコーディング・アーキテクチャーの図である。
図23に示されるコーディング・アーキテクチャーを使用して、現在のフレーム内にイメージ・ビットを生成することの概略図である。
本願の別の実施形態による、FECフレームについての特定のインターリーブ解決策の概略図である。
本願の別の実施形態による、FECフレームの特定のインターリーブ解決策の概略図である。
本願の別の実施形態による、FECフレームについての特定のインターリーブ解決策の概略図である。
本願の実施形態を詳細に説明する前に、本願の実施形態の適用シナリオをまず説明しておく。図1は、通信システムの構造のブロック図である。送信端では、ソースは送信されるべきデータストリームを提供する。コーディング器は、データストリームを受領し、データストリームをコーディングしてチェック・ビットおよび情報ビットを得て、チェック・ビットと情報ビットとを組み合わせて得られる符号語情報を、チャネルを通じて受信端に送信する。チャネル内のノイズまたは他の損傷により誤りが発生した符号語情報を受信した後、受信端は、デコーダを用いて符号語情報をデコードしてもとのデータを復元し、もとのデータをシンクに送る。本願において提供されるコーディング方法は、図1に示されるコーディング器に適用され、通信システムにおいて非常に重要な部分である。
ソースから送信されたデータがコーディング解決策を用いてコーディング器を通過した後、データ・ビットおよびチェック・ビットを含む複数の符号語が相続いて形成されて、符号語ストリームを構成する。生成された符号語は、以前に生成された、またはその後に生成された符号語とビットを共有し、それにより、符号語における該ビットは、異なる時点に生成された複数の符号語によって保護され、よりよい符号化利得が得られる。
本願は、データ通信のためのコーディング方法を提供する。図2に示されるように、本方法は、以下のステップを含む。
201. 第1の符号語を形成する。第1の符号語は2nビットを含み、k個の符号化ビットを用いて形成される。第1の符号語におけるnビットは、第1の符号語の前に形成されるm個の符号語からのものであり、第1の符号語における残りのnビットは、(k-n)個の情報ビットおよび(2n-k)個のチェック・ビットを含み、n、m、kはすべて正の整数であり、2n>k>n>mである。
202. 第1の符号語における前記残りのnビットを送信する。
この実施形態では、少なくともm個の符号語が、第1の符号語が形成される前に生成されることを理解されたい。第1の符号語におけるビットの半数は、前に形成されたm個の符号語からのものであり、具体的には、該ビットの半数は、m個の符号語のそれぞれから数ビットを取ることによって形成され、前のm個の符号語と共有される。残りの(k-n)ビットは現在の時点での情報ビットである。以前に形成されたm個の符号語と共有されたn個のビットと、現在の時点での(k-n)個の情報ビットとは、コーディングされて、(2n-k)個のチェック・ビットが得られて、第1の符号語を形成する。第1の符号語では、nビットは前に形成された符号語に送られ、再び送られる必要はない。よって、第1の符号語中の残りのnビットが送られる。具体的には、残りの(k-n)個の情報ビットおよび新しく生成された(2n-k)個のチェック・ビットが、送信されるべき符号語を構成し、該送信されるべき符号語が送信される。
一般に、第1の符号語は、以前に形成された符号語およびその後に形成された符号語とビットを共有する。第1の符号語内の各ビットは、少なくとも1つの以前に形成された、またはその後に形成された符号語内に位置する。加えて、いくつかの実施形態では、第1の符号語におけるk個の符号化ビットの少なくとも一部は、別の符号語中のデータ・ビットであり、k個の符号化ビットの少なくとも一部は、別の符号語中のチェック・ビットである。本願のこの実施形態では、符号語コーディングに参加するビットは符号化ビットであり、現在の時点において受領される、送信されるべきビットは情報ビットである。k個の符号化ビットでは、nビットが前の符号語と共有され、残りの(k-n)ビットが、現在の時点での送信されるべき情報ビットである。
一般に、生成された符号語ストリームにおいて、いくつかの初期符号語では、十分な量の符号語が形成され、その後の符号語のために十分な共有ビットが提供されることができるまで、パディング・ビットを含む必要があり、たとえば、全0のビット・シーケンスが充填される。たとえば、本願のこの実施形態に記載されているように、符号語は2nビットを含み、それらのビットの半数は、前に形成されたm個の符号語におけるビットと共有される、すなわち、前の符号語におけるビットは、現在の符号語における符号化ビットとして使用される。この場合、初期のm個の符号語にはm個の前の符号語が存在しないので、十分な符号化ビットを前の符号語から得ることができない。よって、チェック・ビットを生成し、第1の符号語を形成するためには、符号化ビットの量を補足するためにいくつかのパディング・ビットが符号語に追加される必要がある。初期のm個の符号語では、最初の符号語以外の符号語は、前の符号語からのビットの一部を共有してもよく、その後、ビットの残りの部分が充填されることが理解されるべきである。あるいはまた、符号語は、前の符号語とビットを共有しなくてもよく、すべての欠落した符号化ビットがパディング・ビットで置き換えられる。これは、本願においては限定されない。
さらに、第1の符号語の後の符号語がコーディングされるときに使用するために、前記残りのnビットが記憶される必要がある。
本願のこの実施形態では、第1の符号語におけるnビットは、第1の符号語の前に形成されたm個の符号語と共有される。加えて、nがmより大きいので、m個の符号語においては、第1の符号語と複数のビットを共有する符号語が常に存在する。複数の具体的な共有規則があり、それを以下で述べる。
(1)nはmの整数倍で、m個の符号語の全部が第1の符号語と同じ量のビットを共有する。図3は、この解決策に従った特定の符号語共有規則の概略図である。図3において、各符号語の長さは、14個の符号化ビット(図中のD)と2個のチェックビット(図中のP)を含む16ビットである。14個の符号化ビットにおいて、8ビット(符号語の長さの半分)は、4つの以前に形成された符号語からのものである。ここで、各符号語から2ビットが取られる。たとえば、図3の実線で囲まれた符号語が符号語Xであり、ここで2ビットは符号語(X-1)から、2ビットは符号語(X-2)から、2ビットは符号語(X-3)からである。これら6ビットはすべて前の符号語における情報ビットである。他の2ビットは符号語(X-4)からのものであり、それら2ビットは前の符号語におけるチェック・ビットである。符号語Xにおける残りの6つの情報ビットは、現在の時点での送信されるべき情報ビットである。前の符号語からの8ビットと現在の時点の6ビットは、符号化されて2つのチェック・ビットが得られ、16ビットの長さの符号語Xを構成する。
同様に、符号語Xの次の符号語(X+1)は、図3の点線で囲まれた部分によって示される。符号語(X+1)は16ビットを含み、2ビットは符号語Xから、2ビットは符号語(X-1)から、2ビットは符号語(X-2)からである。それら6ビットは、前の符号語における情報ビットでもある。残りの2ビットは符号語(X-3)からのもので、該前の符号語におけるチェック・ビットであり、残りの6ビットは現在の時点での送信されるべき情報ビットである。前の符号語からの8ビットと現在の時点での6ビットは、符号化されて2つのチェック・ビットが得られ、16ビットの長さの符号語(X+1)を構成する。
この実施形態で開示される符号語ストリームでは、最初の4ビットおよび最後の4ビット(m=4)を除いて、中間の符号語のそれぞれにおけるビットの半数は前の符号語と共有され、ビットの半数は後続の符号語と共有され、その結果、符号語におけるビットは、異なる時点に生成された複数の符号語によって保護され、より良好な符号化利得が得られる。さらに、各符号語が別の符号語と共有するビットの量は2であり、2つの符号語間で共有されるビットの量の増加は、ビットを共有する必要がある符号語の量の減少を示し、それにより、データ収集およびデコード・プロセスが受信端で迅速に完了でき、それにより遅延を減少させる。むろん、共有されるビットの量をさらに増加させてもよい。これは、本願において限定されない。
(2)m個の以前に形成された符号語において、少なくとも1つの符号語によって第1の符号語と共有されるビットの量は、別の符号語によって第1の符号語と共有されるビットの量とは異なる。たとえば、n=9およびm=4とする。1つの符号語が、第1の符号語と3ビットを共有し、残りの3つの符号語は、それぞれ、第1の符号語と2ビットを共有する;または、1つの符号語は、第1の符号語と1ビットを共有し、別の符号語は、第1の符号語と2ビットを共有し、残りの2つの符号語は、それぞれ、第1の符号語と3ビットを共有する。
図4は、この解決策に従った特定の符号語共有規則の概略図である。図4では、各符号語の長さはやはり16ビットであり、14個の符号化ビット(図中のD)および2のチェックビット(図中のP)を含む。これら14個の符号化ビットにおいて、8ビット(符号語の長さの半分)は、6個の以前に形成された符号語からのものである。各符号語から得られるビットの量が図4に示されている。たとえば、図4において実線で囲まれた符号語は符号語Xであり、ここで2ビットは符号語(X-1)から、1ビットは符号語(X-2)から、1ビットは符号語(X-3)から、2ビットは符号語(X-4)からである。これら6ビットはすべて、前の符号語における情報ビットである。残りの2ビットは両方とも前の符号語におけるチェック・ビットであり、ここで、1ビットは符号語(X-5)から、他方のビットは符号語(X-6)からである。符号語Xの残りの6ビットは、現在の時点での送信される情報ビットである。符号化されて2つのチェック・ビットが得られ、16ビットの長さの符号語Xを構成する。同様に、符号語Xの後続の符号語(X+1)は、図4における点線で囲まれた部分によって示されており、符号語Xと同様である。詳細は本願では再び述べない。
加えて、nがmの整数倍である場合に、少なくとも1つの符号語によって第1の符号語と共有されるビットの量は、別の符号語によって第1の符号語と共有されるビットの量と異なっていてもよい。たとえば、n=8、m=4である。1つの符号語は、第1の符号語と5ビットを共有し、残りの符号語は、それぞれ、第1の符号語と1ビットを共有する;または、2つの符号語は、それぞれ、第1の符号語と3ビットを共有し、他の2つの符号語は、それぞれ、第1の符号語と1ビットを共有する。
図5は、この解決策に従った別の特定の符号語共有規則の概略図である。図5において、各符号語の長さは16ビットであり、14個の符号化ビット(図中のD)および2個のチェックビット(図中のP)を含む。14個の符号化ビットにおいて、8ビット(符号語の長さの半分)は、以前に形成された4つの符号語からのものである。各符号語から得られるビットの量が図5に示されている。たとえば、図4において実線で囲まれた符号語が符号語Xであり、ここで3ビットは符号語(X-1)から、1ビットは符号語(X-2)から、3ビットは符号語(X-3)から、1ビットは符号語(X-4)からである。8ビットは前の符号語における6つの情報ビットと前の符号語における2つのチェック・ビットを含む。符号語Xにおける残りの6ビットは、現在の時点での送信されるべき情報ビットである。前の符号語からの8ビットと現在の時点での6ビットは、符号化されて2つのチェック・ビットが得られ、16ビットの長さの符号語Xを構成する。同様に、符号語Xの後続の符号語(X+1)は、図4において点線で囲まれた部分によって示されており、符号語Xと同様である。詳細は本願では再び述べない。
この実施形態において開示される符号語ストリームでは、最初のmビットと最後のmビット(図4ではm=6、図5ではm=4)を除いて、中間の符号語のそれぞれにおけるビットの半数は前の符号語と共有され、ビットの半数は後続の符号語と共有され、その結果、符号語におけるビットは異なる時点に生成された複数の符号語によって保護され、より良好な符号化利得が得られる。さらに、異なる時点での符号語は、互いに異なる量のビットを共有し、その結果、符号語におけるビットは、異なる量の符号語によって保護される。より多数の符号語によって保護されたビットは、比較的高速に収束し、次いで、より少数の符号語によって保護されたビットの収束が駆動され、それにより、デコーダの収束速度を改善し、遅延を低減する。図4および図5は、2つの異なるビット共有態様を提供しているだけであり、別の共有態様があることが理解されるべきである。これは、本願において限定されない。
任意的に、m個の以前に形成された符号語における異なる符号語によって第1の符号語に提供されたビットの量の差の最大値は、1ビットよりも大きい。この場合、低遅延を維持しながら、誤り訂正性能をさらに向上させることができる。
上記の2つの異なる実施形態から、最初と最後の符号語を除いて、中間の符号語のそれぞれにおけるビットの半数は、前に形成された符号語からのものであることがわかる。ビットの該半数の機能は、現在の時点での情報ビットとともにチェック・ビットの生成に参加することであり、ビットの該半分は現在の符号語の送信には参加しない。現在の時点での情報ビットとコーディングによって生成されたチェック・ビットは、符号語における残り半分のビットを構成する。残り半分のビットは送信されるべきビットであり、後に形成される符号語と共有される。
たとえば、第1の符号語は、ビット量が720であるボース‐チャウデューリ‐オッカンジャン(Bose-Chaudhuri-Hocquenghem、BCH)符号であり、ここで、360ビットは、前に形成された符号語からのものであり、340ビットは、現在の符号語における情報ビットである。合計700個の符号化ビットが、BCH(720,700)に対応する生成多項式に基づいてコーディングされて、20個のチェック・ビットを得ることができる。前に形成された符号語からの360個のビットは、データ伝送には参加せず、340個の現在の情報ビットと20個のチェック・ビットが、360ビットを有する送信されるべきBCH符号語を一緒に形成する。BCH(720,700)は、BCH(1023,1003)を303ビット短縮することによって得られることが理解されるべきである。具体的な短縮の仕方は、303個の最上位ビットを除去すること、または303個の最下位ビットを除去することであってもよく、または別の仕方であってもよい。これは、本願において限定されない。
本願の別の実施形態は、FECフレームをコーディングする態様をさらに提供する。FECフレームは、前述の実施形態で説明した、Num個の送信されるべき符号語を含み、これは、図6に示される仕方でメモリに記憶されてもよい。各列は、送信されるべき符号語であり、Numは1より大きい正の整数である。特定の時点におけるコーディングを通じてFECフレームが生成されるとき、前述の実施形態の説明に基づき、それぞれの生成された送信されるべき符号語に対してnビットが追加的に補足される必要がある(送信されるべき符号語は、nビットを含む)。該nビットは、いくつかの以前に形成された符号語からのものである。この実施形態では、補足されるビットは、Info_Padとして示される。したがって、Info_Padのn個の行とNum個の列が追加的に補足されて、FECフレームを生成する必要がある。Info_Padは、T個の以前に形成されたFECフレームからのものとする。Info_Padのビットは(Row_Inf,Col_Inf)で表すことができる。ここでRow_InfはInfo_Padの行番号であり、0,1,2,...,n-1のうちの任意の値である。Col_InfはInfo_Padの列番号であり、0,1,...,Num-1のうちの任意の値である。T個の前に形成されたFECフレームにおけるビットは(Frame,Row_str,Col_str)で表される。ここで、FrameはFECフレームの番号であり、0,1,2,...,T-1のうちの任意の値である。ゼロ番目のフレームは最後の時点で生成されたFECフレームであり、前記第1のフレームは前記最後の時点の前の時点で生成されたFECフレームである、などとなる。Row_strはFECフレームの行番号であり、0,1,2,...,n-1のうちの任意の値である。Col_strはFECフレームの列番号であり、0,1,2,...,Num-1のうちの任意の値である。この場合、Info_Padにおける各ビットと前に形成されたFECフレームにおけるビットとの間の対応は、次式により計算されうる:
Frame=floor((Intial_Row+Row_skip*Row_Inf)/n) (1)
Row_str=(Intial_Row+Row_skip*Row_Inf+floor(Row_skip*Row_Inf/n))%n (2)
Col_str=(Col_Inf+Row_Inf)%Num (3)
Intial_Rowは、T個のFECフレームにおける、Info_Padと共有されるビットの最初の行の行番号を表し、Row_skipは、Info_Padと共有されるビットの行を選択するために、T個のFECフレームにおいて離間される必要がある特定の行数を表す。Intial_Rowは0以上の整数、Row_skipは正の整数、Intial_Row+Row_skip*(n-1)はn*(T-1)を超えられないことに注意しておくべきである。
本明細書に記載される現在の時点の前に形成されるT個のFECフレームは、任意の以前の時点でのT個のFECフレームであってもよい。たとえば、T個のFECフレームは、現在の時点の前のT個の連続する時点におけるFECフレームであってもよく、現在の時点から、ある特定の固定した時点の間隔の後に連続的に得られるT個のFECフレームであってもよく、または現在の時点の前の任意のT個の連続しない時点におけるFECフレームであってもよい。これは、本願において限定されない。
具体的には、下記ではInfo_Padの具体的な構成を、送信されるべき符号語がBCH(360,340)であり、FECフレームは64個の送信されるべき符号語を含む例を用いて説明する。FECフレームを生成するためには、Info_Padの360行および64列が追加的に補足される必要がある。Info_Padが、合計256個の符号語を含む、4つの以前に形成されたFECフレームからのものであるとして、Info_Padの構成が図7に示される。この場合、Info_Padの行番号Row_Infは0、1、2、...、359のうちの任意の値であり、Info_Padの列番号Col_Infは0、1、...、63のうちの任意の値であり、FECフレームの番号Frameは0、1、2、3のうちの任意の値であり、FECフレームの行番号Row_strは0、1、2、...、359のうちの任意の値であり、FECフレームの列番号は0、1、...、63のうちの任意の値である。
図7に示される構成では、最初の行番号は0であり、Info_Padと共有するためにビットの行が4行のインターバルで選択される。すなわちIntial_Row=0およびRow_skip=4である。この場合、Info_Padにおける各ビットと前に形成されたFECフレームにおけるビットとの対応のための公式は、次のように簡略化されうる。
Frame=floor(Row_Inf/90) (4)
Row_str=(4*Row_Inf+floor(Row_Inf/90)%360 (5)
Col_str=(Col_Inf+Row_Inf)%64 (6)
式(4)、(5)、および図7を参照すると、Row_Inf=0のときはFrame=0、およびRow_str=0であることがわかりうる。具体的には、Info_Padの0番目の行は、4つの先に形成されたFECフレームにおける0番目のフレームの0番目の行に対応する。Row_Inf=89のときは、Frame=0、およびRow_str=356である。具体的には、Info_Padの89番目の行は、4つの以前に形成されたFECフレームにおけるゼロ番目のフレームの356番目の行に対応する。Row_Inf=90のときは、Frame=1およびRow_str=1である。具体的には、Info_Padの90番目の行は、4つの以前に形成されたFECフレームにおける最初のフレームの最初の行に対応する。
式(4)および(5)により、特定のフレームのうち、Info_Padの各行に対応する特定の行が決定された後、式(6)により、対応するFECフレームの対応する行にある特定のビットであって、Info_Padの特定の行のいずれかのビットと共有されるものがさらに決定されてもよい。たとえば、Row_Inf=0のとき、Col_str=Col_Infである。具体的には、Info_Padの第0の行において、第0のビットは対応する行における第0のビットと共有され、第1のビットは対応する行の第1のビットと共有される、などとなる。Row_Inf=1のときは、Col_str=Col_Inf+1である。具体的には、Info_Padの第1の行において、第0のビットは対応する行の第1のビットと共有され、第1のビットは対応する行における第2のビットと共有される、などとなる。Row_Inf=64のとき、Col_str=Col_Infである。具体的には、Info_Padの第64の行において、第0のビットは対応する行における第0のビットと共有され、第1のビットは対応する行における第1のビットと共有される。Info_Padの第64の行の共有関係は、Info_Padの第0の行の共有関係と整合する。
結論として、式(6)は、Info_Padの各行と前のFECフレームにおける対応する行との間のインターリーブ関係を提供し、行インターリーブ周期は64である。すなわち、インターリーブ関係は64行ごとに1回繰り返される。たとえば、Info_Padの第0ないし第63の行では、行と、前のFECフレームにおける対応する行との間のインターリーブの関係は異なる。ただし、インターリーブ関係は第64行から繰り返され始める。たとえば、Info_Padの第0の行のインターリーブ関係は第64の行のインターリーブ関係と同じであり、第1の行のインターリーブ関係は第65の行のインターリーブ関係と同じである、などとなる。別の行インターリーブ関係が使用されてもよく、たとえば、インターリーブ計算は、ガロア体(Galois Field、GF)に基づいて実行される。
この実施形態では、Info_Padの5760ビット(90行×64列)毎が、1つの前に形成されたFECフレームから得られる。行インターリーブ周期は64であるため、ビットの90行のうちでは、ビットの26行は、別の行によって使用されるインターリーブ関係を繰り返し使用できるだけである。図8は、Info_Padの第1列に含まれる90ビットと、対応するFECフレーム内のビットとの間の共有関係を示す。図8における中実のブロックは、FECフレーム内にあり、かつInfo_Padの第1の列と共有されるビットの位置を示す。共有関係は式(5)と式(6)の条件を満たす。たとえば、Info_Pad(0,0)は図8の中実ブロック(0,0)の位置にあるビットと共有され、Info_Pad(1,0)は図8の中実ブロック(4,1)の位置にあるビットと共有され、Info_Pad(2,0)は図8の中実ブロック(8,2)の位置にあるビットと共有され、Info_Pad(64,0)は図8の中実ブロック(256,0)の位置にあるビットと共有され、Info_Pad(89,0)は図8の中実ブロック(356,25)の位置にあるビットと共有される。ここで(a,b)は第a行第b列を表す。
図8から、FECフレームにおいて、第0~第25の列は、それぞれ、Info_Padの第0の列と2ビットを共有し、第26~第63の列は、それぞれ、Info_Padの第0の列と1ビットを共有することがわかる。同様に、Info_Padの各列に含まれる90ビットは、26個の以前に形成された送信されるべき符号語のそれぞれと2ビットを共有し、残り38個の以前に形成された送信されるべき符号語のそれぞれとは1ビットを共有することが演繹できる。Info_Padの各列は、360ビットを含み、90行毎が、1つの以前に形成されたFECフレームに対応する。よって、Info_Padの各列は、104個(26×4=104)の以前に形成された送信されるべき符号語のそれぞれと2ビットを共有し、152個(38×4=152)の以前に形成された送信されるべき符号語のそれぞれと1ビットを共有する。
結論として、送信されるべきFECフレームにおける第1のビット列(第1のビット列は、第1の送信されるべき符号語と記される)を例として使用して、コーディングを通じて、送信されるべきFECフレームを生成するプロセスにおいて、第1の送信されるべき符号語の生成は、Info_Padの第1のビット列および340個の受領された現在の情報ビットに関係する。具体的には、Info_Padの第1の列に含まれる360ビットは、340個の受領された現在の情報ビットと一緒に、BCH(720,700)に対応する生成多項式に基づいて符号化され、20個のチェック・ビットを生成する。340個の現在の情報ビットと20個の生成されたチェック・ビットが、第1の送信されるべき符号語を構成する。類推により、64個の送信されるべき符号語が、コーディングによって得られ、現在コーディングされているFECフレームを一緒に形成することができる。
要するに、FECフレームのコーディング・プロセスは次のようになる。
まず、送信されるべき情報ビットが受領される。本実施形態では、送信されるべき情報ビットの量は340である。
次いで、この実施形態で提供された仕方で、256個の以前に形成された符号語から360ビットが得られる。
さらに、360ビットは、340個の受領されたビットと一緒に符号化されて20個のチェック・ビットを生成し、340個の受領されたビットと20個の生成されたビットが送信される。340個の受領されたビットおよび20個の生成されたチェック・ビットは、第1の送信されるべき符号語を構成し、64個の第1に送信されるべき符号語は、FECフレームを構成する。
実際のコーディング・プロセスにおいて、1つのコーディング器がコーディングを実行してもよく、または複数のコーディング器が並列コーディングを実行してもよい。たとえば、8つのコーディング器が、8つの送信されるべき符号語を得る並列コーディングを実行し、次いで、並列‐直列変換が実行されて、送信のためのビットストリームを形成する。
送信されるべき符号語がBCH(360,340)であるというのは単に可能な実施形態であって、送信されるべき符号語は別の長さを有していて、たとえば、BCH(510,490)またはBCH(256,238)であってもよく;または、ハミング符号およびリード‐ロモン(Reed-solomon、RS)符号のような異なるコーディング規則が使用されてもよいことを理解されたい。これは、本願において限定されない。
本実施形態に開示されたコーディング方法によれば、各FECフレームに含まれる送信されるべき符号語におけるビットは、異なる時点に生成された複数のFECフレームに含まれる送信されるべき符号語によって保護され、それにより、より良好な符号化利得が得られる。さらに、異なる符号語は、互いに異なる量のビットを共有する。より多くのビットを互いに共有する符号語は、より高い収束速度を有し、次いで、別の符号語の収束が駆動されることができ、それにより、デコーダの収束速度を改善し、遅延を低減する。
本願は、データ通信のためのデコード方法を提供する。図9に示されるように、本方法は、以下のステップを含む。
901. 第1の符号語を復元する。第1の符号語は2nビットを含み、k個の符号化ビットを使用して形成される。第1の符号語におけるnビットは第1の符号語の前にデコードされたm個の符号語からのものであり、第1の符号語における残りnビットは(k-n)個の情報ビットおよび(2n-k)個のチェック・ビットを含み、n、m、kはすべて正の整数であり、2n>k>n>mである。
902. 第1の符号語をデコードして、デコードされたビットを得る。
この実施形態では、少なくともm個の符号語は、第1の符号語が復元される前にデコードされることを理解されたい。第1の符号語におけるビットの半数は、m個の以前にデコードされた符号語からのものであり、残りのn個のビットは、現在の時点に受領されるビットストリームである。一般に、第1の符号語は、以前にデコードされた符号語およびその後にデコードされた符号語とビットを共有する。第1の符号語における各ビットは、少なくとも1つの以前にデコードされた、またはその後にデコードされた符号語に位置する。加えて、いくつかの実施形態では、第1の符号語におけるk個の符号化ビットの少なくとも一部は、別の符号語中のデータ・ビットであり、k個の符号化ビットの少なくとも一部は、別の符号語中のチェック・ビットである。
一般に、受領された符号語ストリームにおいて、十分な量の符号語がデコードされるまで、いくつかの最初の符号語は、パディング・ビットを含む必要がある。たとえばすべて0のビット・シーケンスが充填される。たとえば、本願のこの実施形態に記載されているところでは、最初のm個の符号語が受領されるとき、m個の以前にデコードされた符号語が存在しないので、以前にデコードされた符号語から十分な符号化ビットは得られない。よって、コーディングを実行するためには、符号化ビットの量を補足するために、いくつかのパディング・ビットが符号語に追加される必要がある。最初の受領されたm個の符号語において、最初の符号語以外の符号語は、以前にデコードされた符号語からのビットの一部を共有してもよく、その後、ビットの残りの部分が充填されることが理解されるべきである。あるいはまた、符号語は、以前にデコードされた符号語とビットを共有しなくてもよく、すべての欠落した符号化ビットがパディング・ビットで置き換えられる。これは、本願においては限定されない。加えて、デコーダ側は、正しいデコーディングを実行するために、パディング・ビットがすべて0のビット・シーケンスであるか、他の形式のビット・シーケンスであるかという点で、コーディング端と整合的であるべきである。
本願のこの実施形態では、以前にデコードされた符号語内のいくつかの誤りビットが訂正される。前にデコードされた符号語のビットが、現在の時点に受領されたビットを有する符号語を形成した後、形成された符号語における誤りビットの量は減少し、正しいデコードの確率は増加しうる。さらに、このデコードの後、現在の時点に新たに受領されたビットにおける誤りに加えて、前の符号語における残りの誤りが訂正されてもよく、それにより、誤り訂正能力が改善される。加えて、異なる符号語は、互いに異なる量のビットを共有し、複数の符号語は、1ビットよりも多くを共有することができる。より多くの量の共有ビットは、関連付けられる必要がある符号語の量の減少を示し、それにより、長時間待つことなくデコードが実行でき、それにより、システム遅延を低減する。
本願の別の実施形態は、データ通信のためのコーディング装置を提供する。図10に示されるように、コーディング装置は、コーディング・ユニット1001と送信ユニット1002とを含む。コーディング・ユニット1001は、送信されるべき情報ビットを受領し、送信されるべき情報ビットをコーディングして送信されるべき符号語を形成し、形成された符号語を送信ユニット1002に送る。送信ユニット1002は、受領された符号語を送信するように構成される。さらに、コーディング装置は、送信されるべき符号語を記憶し、送信されるべき符号語をコーディング・ユニット1001に送り返すように構成された記憶ユニット1003を含む。コーディング・プロセスにおいて、コーディング・ユニット1001は、コーディングを通じて、先に形成された符号語におけるビットを用いて、新たな送信されるべき符号語を生成する。
コーディング・プロセスでは、第1の符号語が形成される。第1の符号語は、2nビットを含み、k個の符号化ビットを使用することによって形成される。ここで、第1の符号語におけるnビットは、第1の符号語の前に形成されたm個の符号語からのものであり、第1の符号語における残りのnビットは、(k-n)個の情報ビットおよび(2n-k)個のチェック・ビットを含み、n、m、kはすべて正の整数であり、2n>k>n>mである。送信の際、前のm個の符号語からのビットはデータ送信に参加せず、第1の符号語における残りのn個のビット(すなわち、送信されるべき符号語)が送信される。具体的なコーディング・プロセスは、前述の実施形態で説明したものと同じである。詳細は、この実施形態では、再度説明しない。
本願の別の実施形態は、データ通信のためのデコード装置を提供する。図11に示されるように、デコード装置は、デコード・ユニット1101と記憶ユニット1102とを含む。デコード・ユニット1101は、送信された符号語を受領し、第1の符号語を復元し、第1の符号語をデコードするように構成される。記憶ユニット1102は、送信された符号語を記憶し、デコード・ユニット1101からデコード情報を受領し、記憶された符号語を更新し、更新された符号語をデコード・ユニット1101に送り返すように構成される。デコード・プロセスにおいては、デコード・ユニット1101は、前のデコードで得られた情報ビットを用い、該情報ビットは異なる符号語によって保護され、それによりデコード性能が向上する。
デコード・プロセスでは、第1の符号語が形成される。第1の符号語は2nビットを含み、第1の符号語におけるnビットは第1の符号語の前にデコードされたm個の符号語からのものである。ここでnとmはともに正の整数であり、n>mである。この場合、これらnビットは以前のデコード・プロセスでデコードされる。よって、誤りビットの量は減少し、第1の符号語のデコード成功率は改善される。たとえば、符号語(x-1)は、デコード前のy個の誤りを含み、符号語(x-1)中のいくつかの誤りビットは、デコード後に訂正される。符号語(x-1)中のいくつかの誤りが訂正されるので、以前に訂正することができず、符号語(x-1)とビットを共有する別の符号語は、現在、十分な量の正しいビットを有することがあり、そのため、以前に訂正できなかった符号語が訂正可能となる。同様に、符号語は繰り返しデコードされることができる。
本願の別の実施形態は、データ通信のためのコーディング装置を提供する。図12に示されるように、コーディング装置は、入力インターフェース1201、コーディング器1202、メモリ1203、および出力インターフェース1204を含む。コーディング器1202は、入力インターフェース1201を使用して情報データを受領し、出力インターフェース1204を使用して、生成された符号語を送るように構成される。メモリ1203は、コーディング器1202によって送られた符号語を記憶し、その後のコーディング・プロセスにおいて、該符号語をコーディング器1202に送り返すように構成される。コーディング・プロセスにおいて、コーディング器1202は、コーディングを通じて、先に形成された符号語におけるビットを使用して、新しい符号語を生成する。具体的なコーディング・プロセスは、前述の実施形態で説明したものと同じである。詳細は、ここでは再度説明しない。
さらに、図12に示されるメモリは、コーディング器から独立したコンポーネントである。実際の場合には、記憶機能はまた、コーディング器において実装されてもよく、すなわち、別個のメモリが存在する必要はない。さらに、メモリ1203は、入力インターフェース1201から情報データを受領し、コーディング器1202からチェック・データを受領してもよい。これは、本願において限定されない。
加えて、本願の別の実施形態は、データ通信のためのデコード装置をさらに提供する。図13に示されるように、デコード装置は、入力インターフェース1301、デコーダ1302、メモリ1303、および出力インターフェース1304を含む。デコーダ1302は、入力インターフェース1301を使用して、送信された符号語を受領し、符号語をデコードするように構成される。メモリ1303は、入力インターフェース1301からの符号語を記憶し、デコーダ1302からデコード情報を受領し、記憶された符号語を更新し、その後のデコード・プロセスにおいてデコーダ1302に更新された符号語を送り返すように構成される。メモリ1303は、出力インターフェース1304を使用することによって、更新された符号語をさらに送信してもよい。デコード・プロセスにおいて、デコーダ1302は、以前のデコードで得られた情報ビットを使用する。そのため、デコード能力が改善される。同様に、デコード装置においては、記憶機能がデコーダに実装されてもよく、すなわち、別個のメモリが存在しなくてもよい。
本願のある実施形態は、コンピュータ読み取り可能な記憶媒体、またはコンピュータ・プログラムを記憶するように構成されたコンピュータ・プログラム・プロダクトを提供する。コンピュータ・プログラムは、本願の方法の実施形態において、コーディングまたはデコード方法を実行するために使用される。
図12は、コーディング装置の単純化された設計のみを示していることが理解されうる。実際の用途においては、コーディング装置は、任意の量のインターフェース、コーディング器等を含んでいてもよく、本願の実施形態を実装することができるすべての端末は、本願の実施形態の保護範囲内にはいる。同様に、デコード装置は、並列デコードを実施し、デコード効率を改善するために、任意の量のインターフェース、デコーダなどを含んでいてもよい。
さらに、本願の実施形態において、プロセッサは、中央処理装置(Central Processing Unit、CPU)であってもよく、または別の汎用プロセッサ、デジタル信号プロセッサ(DSP)、特定用途向け集積回路(ASIC)、フィールドプログラマブルゲートアレイ(FPGA)、または別のプログラマブル論理デバイス、離散的ゲートまたはトランジスタ論理デバイス、離散的ハードウェアコンポーネントなどであってもよいことを理解されたい。汎用プロセッサは、マイクロプロセッサであってもよく、またはプロセッサは、任意の従来のプロセッサ等であってもよい。
本願に開示されるコーディング解決策は、800G伝送システムのような高速伝送システムにおいて使用されてもよい。高速伝送システムの構造を図14に示す。送信端は、第1のコーディング・ユニット1401と、インターリーブ・ユニット1402と、第2のコーディング・ユニット1403とを含む。第1のコーディング・ユニット1401は、データ・ビットストリームを受領し、受領されたデータ・ビットストリームに対してKP4コーディングを実行し、コーディングを通じて得られたビットストリームをインターリーブ・ユニット1402に送信するように構成されている。インターリーブ・ユニット1402は、受領されたビットストリームをインターリーブし、インターリーブされたビットストリームを第2のコーディング・ユニット1403に送信するように構成されている。第2のコーディング・ユニット1403は、前述した実施形態で開示されたコーディング方法を、インターリーブされたビットストリームに対して実行し、生成された符号語を送信するように構成される。具体的なコーディング態様は、ここでは詳細に記載されない。
KP4符号語はRS(544,514,15,10)であり、すなわち、KP4符号語は544個のシンボルを含み、そのうち514個のシンボルは情報シンボルであることに留意されたい。1回のデコードで最大15個のシンボルの誤りが訂正でき、各シンボルは10ビットを含む。インターリーブ・ユニットは、受領されたビットストリームを行‐列インターリーブ方式で処理してもよい、すなわち、ビットを行形式で書き込み、該ビットを列形式で読み取って、インターリーブ機能を実現してもよい。これは実装が比較的容易なインターリーブ方法である。むろん、別のインターリーブ方法が使用されてもよい。これは、本願において限定されない。
また、高速伝送システムの受領端は、第1のデコード・ユニット1404と、インターリーブ解除ユニット1405と、第2のデコード・ユニット1406とを含む。第1のデコード・ユニット1404は、送信端によって送信された符号語を受領し、受領された符号語に対して前述した実施形態で開示されたデコード方法を実行し、デコードを通じて得られたビットストリームをインターリーブ解除ユニット1405に送信するように構成される。インターリーブ解除ユニット1405は、受領されたビットストリームに対してインターリーブ解除を実行し、インターリーブ解除されたビットストリームを第2のデコード・ユニット1406に送るように構成されている。第2のデコード・ユニット1406は、インターリーブ解除されたビットストリームに対してKP4デコードを実行し、もとのデータ・ビットを得るように構成される。本実施形態において提供される高速伝送システムによれば、KP4コーディングおよび前述の実施形態において提供されるコーディング方法が、連結コーディングを実行するために使用され、それは、コーディング性能を向上させることができ、光伝送速度の増加に伴いますます高いコーディング性能要件を満たす。
また、実際の高速伝送システムでは、KP4コーディングと、本願に開示されているコーディング方式は異なるチップにおいて実装されてもよい。800G伝送システムを例として用い、800G伝送システムの基本構造を図15に示す。KP4コーディングは、第1のチップ1501において実装され、本願におけるコーディング方法は、第2のチップ1502において実装され、本願に開示されたデコード方法は、第3のチップ1503において実装され、KP4デコードは、第4のチップ1504において実装される。2つの最初のチップは、800G信号を伝送する機能を実現するために、8つの100G信号を共同で出力する。800G伝送システムは、KP4コーディングを実現するための第1のチップを1つだけ含むことができ、1つの第1のチップが、第2のチップに800G信号を送ることを理解されたい。これは、本願において限定されない。
具体的には、第2のチップ1502は、第1のチップ1501によって送信されたKP4符号語を受領する。第2のチップ1502は、KP4デコードを実行せず、前述の実施形態において提供されたコーディング方法に基づいて、KP4符号をチェック・ビットとともに直接コーディングする。第1のチップ1501と第2のチップ1502との間の相互接続に起因して回路ノイズが存在し、これは、相関したビットにおける誤りを引き起こす。よって、相関を破るために、送信端および受領端においてそれぞれインターリーブおよびインターリーブ解除が実行される必要がある。具体的には、送信端では、KP4符号語がインターリーブされ、次いで第2のチップ1502に送られる。同様に、受領端では、第3のチップ1503によってデコードされた符号語は、インターリーブ解除され、次いで、第4のチップ1504に送られる。なお、第1のチップと第4のチップが一緒に統合され、第2のチップと第3のチップが一緒に統合されて、受領/送信機能を実現してもよいことを注意しておくべきである。さらに、インターリーブ機能は、第1のチップ1501または第2のチップ1502において実装されてもよく、インターリーブ解除機能は、第3のチップ1503または第4のチップ1504において実装されてもよい。これは、本願において限定されない。
遅延および電力消費をさらに低減するために、第1のチップの出力ポートのインターリーブ機能およびデータ割り当て機能が統合されてもよい。具体的には、KP4データが配送されるとき、インターリーブ機能を実現するために、データ送信シーケンスがスクランブルされる。同様に、同様の処理がデコーダ側でも実行されてもよい。
さらに、たとえば、KP4は、本願の前述の実施形態に開示されたFECフレームと連結される。デコード遅延(コーディング遅延は比較的小さく、ここでは無視される)が170nsのみである場合、コーディング性能のシミュレーション結果が図16に示される。入力信号のビット誤り率(Bit Error Ratio、BER)が2.5E-3以下である場合、デコードされた信号のBERが1E-15未満であることが保証できる。言い換えれば、遅延が比較的小さい場合には、コーディング性能も保証することができる。
本願のこの実施形態では、コーディング性能は、2つの異なる符号語を連結することによって改善される。さらに、KP4符号語の透明な伝送を実現するために、KP4は送信端でデコードされる必要がなく、KP4符号語は直接的にコーディングされ、それによりシステム電力消費をさらに低減する。
本願のこの実施形態では、別の符号の符号語構造がさらに提供される。特定の構造が図17(a)に示されている。各符号語の符号長は2nであり、各符号語における符号化ビットの長さはkであり、チェック・ビットの長さはp=2n-kである。コーディングのインターリーブ深さはmとして定義される。各符号語における最初のnビットは、前のm個の時点でのデータからのものであり、イメージ・ビットと呼ばれる。後続のnビットでは、(k-n)ビットは現在の時点での情報ビットでり、残りの(p=2n-k)ビットはチェック・ビットと呼ばれる。ここで、n、m、kはすべて正の整数で、2n>k>n>mである。イメージ・ビットが前の時点での情報ビットからのものであれば、イメージ・ビットはイメージ情報ビットと称される;または、イメージ・ビットが前の時点でのチェック・ビットからのものであれば、イメージ・ビットはイメージ・ビットをイメージ・チェック・ビットと称される。その符号語全体は、成分符号〔コンポーネント・コード〕と呼ばれることがある。この実施形態では、成分符号としてBCHコードまたは短縮BCHコードが使用され、成分符号中の誤り訂正ビットの量はtである。
複数の成分符号がFECフレームを構成してもよい。FECフレームの構造が図17(b)に示される。各フレームはp_word個の成分符号語を含み、p_wordは1より大きい整数である。本実施形態におけるp_wordは、上記の実施形態におけるNumと同じ意味を有することを理解しておくべきである。これらの成分符号すべては同時にコーディングされ、次いで、すべての成分符号における情報ビットおよびチェック・ビットが送信のために組み合わされる。これは合計n*p_wordビットである。これらn*p_word個のイメージ・ビットはチャネル上で送信されない。さらに、FECフレームは、空間的に結合された符号であってもよい。
図18に示されるように、この解決策において記載されたFECフレームは、n個の列および無限個の行の行列によって記述されてもよい。この行列において、各行は、成分符号語を表し、連続するp_word個の行は、図17(b)に示されるフレームを表す。各列に対応するビットは、同じビット・シーケンス番号をもつ。現在の時点でのフレームはフレーム0であるとする。図17(b)において提供されるフレーム構造に基づいて、フレーム内の情報ビットおよびチェック・ビットが現在の時点において生成され、前のh個のフレーム(フレーム-hないしフレーム-1)における情報ビットおよびチェック・ビット(グリッドによってマークされたビット)をインターリーブおよびマッピングすることにより、現在のフレーム内のイメージ・ビット(斜線でマークされたビット)が得られる。現在のフレームにおけるイメージ・ビットはインターリーブ先と呼ばれ、前のh個のフレームにおける情報ビットおよびチェック・ビットはインターリーブ元と呼ばれる。本実施形態におけるhは、前述の実施形態におけるTと同じ意味を有することを理解しておくべきである。
特定のビットの座標は(Frame,Row_str,Col_str)として表され、ここでフレーム識別子Frame∈(-∞,+∞)、行識別子Row_str∈[0,p_word-1]、列識別子Col_str∈[0,2n-1]である。インターリーブ先からインターリーブ元へのインターリーブとマッピングの関係を示すために、関数Φ([Frame,Row_str,Col_str])が使用される。したがって、関数Φ()の入力および出力はそれぞれ、行列内で座標される。Φ-1()はΦ()の逆関数であり、インターリーブ元からインターリーブ先へのマッピングの関係を示す。
具体的には、図19は、インターリーブ解決策の概略図であり、インターリーブ元とインターリーブ先との間の対応を記述する。表現を容易にするために、インターリーブ先において同じ列座標をもつp_word個のビットは{[0,:,Col_str]}={[0,0,Col_str],[0,1,Col_str],...,[0,p_word-1,Col_str]}で表される。p_word個のビットは、インターリーブ元におけるp_wordビットに対応し、該p_wordビットの対応する座標は、図19においてΦ({[0,:,Col_str])として表される。
具体的なインターリーブ解決策は以下のように記述される。
関数Φ()の具体的な表現は、Φ([Frame,Row_str,Col_str])=[Φf([Frame,Row_str,Col_str]),Φr([Frame,Row_str,Col_str]),Φc([Frame,Row_str,Col_str])]である。
表現を容易にするために、インターリーブ元におけるビットのフレーム座標、行座標、列座標がインターリーブ先におけるビットの座標を用いて計算されることを示すために、それぞれ3つの副関数Φf()、Φr()、Φc()が使用される。これらの関数の具体的な表現は以下の通りである:
Figure 2023519407000010
関数ceiling()および関数floor()は、それぞれ入力を切り上げ、
切り下げし、
Figure 2023519407000011
はビットごとの排他的論理和を表し、%はモジュロを表す;
frm_mapは、入力フィールドと出力フィールドがそれぞれ{0,1,...,h-1}である全単射関数を表し、図19におけるインターリーブ解決策では、対応するfrm_map(i)=h-1-iである。ここでi∈[0,h-1];
「b_frm=n/h」は、インターリーブ元における各フレームからインターリーブ先における各符号語によって得られるビットの平均量を表す;
Δは調整項目であり、b_frmが整数である場合はΔ=0であり;または、b_frmが整数でない場合はΔの値は次のようになる:
Col_str/floor(b_frm)<N_extである場合、Δ=floor(Col_str/floor(b_frm));または
Col_str/floor(b_frm)≧N_extである場合、Δ=N_ext、ここで、N_ext=ceiling(b_frm)*h-n
インターリーブ元におけるビットとインターリーブ先におけるビットは1対1対応にあるので、インターリーブとマッピング関数Φ()は全単射である。確定しているインターリーブされ関連付けられたフレームの量h、フレーム当たりの符号語の量p_word、符号長2n、および関数frm_mapについて、インターリーブ・マッピング関数Φ()が存在し、一意的に確定する。ここで、h、p_word、および2nは互いに独立しており、相互に制約されない。よって、たとえp_wordと2nが決定されたとしても、hはデコード性能とデコード遅延とをバランスさせるように調整されることができる。
さらに、本願における符号語については、符号長2nは2048以下であり、成分符号BCHにおける誤り訂正ビットの量tは5以下であり、インターリーブ元に含まれるフレームの量hは1より大きい。この場合、構築された符号語は、低遅延を保証する場合、依然として比較的良好な性能を有することができる。本明細書に記載される現在の時点の前に形成されるh個のFECフレームは、任意の以前の時点におけるh個のFECフレームであってもよいことを理解されたい。たとえば、h個のFECフレームは、現在の時点の前のh個の連続する時点におけるFECフレームであってもよく、現在の時点から特定の固定した時点のインターバルの後に連続的に得られるh個のFECフレームであってもよく、または現在の時点の前の任意のh個の連続しない時点におけるFECフレームであってもよい。これは、本願において限定されない。
上述のインターリーブ解決策に基づいて、b_frmが整数である場合、インターリーブ元における各フレームは、インターリーブ先における各符号語についてb_frm個のビットを提供する;または、b_frmが整数でない場合、インターリーブ元の(ceiling(b_frm)-b_frm)*h個のフレームのそれぞれは、インターリーブ先における各符号語についてfloor(b_frm)個のビットを提供し、残りの(b_frm-floor(b_frm))*h個のフレームのそれぞれは、インターリーブ先における各符号語についてceiling(b_frm)ビットを提供する。また、次が定義される:「b_word=n/(h*p_word)」は、インターリーブ元における各符号語からインターリーブ先における各符号語によって得られるビットの平均量を表す。b_wordが整数である場合、インターリーブ元における各符号語は、インターリーブ先における各符号語についてb_wordビットを提供し;または、b_wordが整数でない場合、インターリーブ元に含まれる(ceiling(b_word)-b_word)*(h*p_word)個の符号語のそれぞれは、インターリーブ先における各符号語についてのfloor(b_word)ビットを提供し、残りの(b_word-floor(b_word))*(h*p_word)個の符号語のそれぞれは、インターリーブ先における各符号語についてceiling(b_word)ビットを提供する。インターリーブ先は、基本的には符号語から同量のビットを得て、また、基本的にはフレームから同量の符号語を得ることがわかる。これは、インターリーブ元が、この解決策において提供されるインターリーブ方式において十分に分解され、それにより、効果的にデコード性能を改善することを示す。図19に示される例では、b_frmは整数である。インターリーブ元における各フレームがインターリーブ先についてp_word*b_frmk個のビットを提供することがわかる。
さらに、本願のこの実施形態は、イメージ・チェック・ビットの位置をさらに記述する。図19に示されるパラメータh、p_word、および符号長2nのグループによって決定されるFECフレームについては、FECフレーム内の合計p*p_word個のイメージ・チェック・ビットの位置も確定する。イメージ・チェック・ビットについて、Frame=0およびRow_str∈[0,p_word-1]である。すべてのP座標Col_strはh個のグループに分割され、以下は主にp個のイメージ・チェック・ビットに対応するCol_strを定義する。
まず、次が定義される:各グループは合計h個の座標i_baseを含み、各座標i_baseはイメージ・ビットにおけるフレームからのイメージ・チェック・ビットの列座標Col_strの最大値を表す。i<N_extであれば、i_base(i)=(i+1)*ceiling(b_frm)-i-2である;または、i≧N_extであれば、i_base(i)=(i+1)*ceiling(b_frm)-N_ext-1である。ここで、0≦i≦h-1である。
次に、各i_baseに対応する座標の量を表すために、次の配列が定義される:Range(i)=ceiling((p-i)/h)、Range=Range ROR N_extである。ここで、RORは配列の巡回的な右シフトである。この場合、すべての座標Col_strを含む集合はCol_str_vec(i,:)=[i_base(i)-Range(i)+1:i_base(i)]となる。
異なるタイプのインターリーブ解決策を区別するために、次の定義が与えられることを注意しておく:b_wordが整数である場合、関連付け関係は正規パターンであり、インターリーブ解決策は完全正規インターリーブ解決策として定義される;b_wordは整数ではないがb_frmは整数である場合、インターリーブ解決策は部分正規インターリーブ解決策として定義される;または、b_wordもb_frmも整数でない場合、インターリーブ解決策は非正規インターリーブ解決策として定義される。以下は、異なるタイプのインターリーブ解決策の具体的な例を与える。
図20を参照すると、本願は、FECフレームのための特定のインターリーブ解決策を提供する。インターリーブ元に含まれるフレームの量はh=5であり、各フレームに含まれる符号語の量はp_word=64であり、FECフレームに含まれる符号はBCH(720,700)符号である。BCH(720,700)符号は、ガロア体GF(2^10)におけるBCH(1023,1003)符号を303ビットだけ短縮して得られる短縮BCH符号であってもよく、BCH符号における誤り訂正ビットの量はt=2である。
対応するインターリーブおよびマッピング関数Φ()は、次のように表されてもよい:
Figure 2023519407000012
インターリーブ解決策では、各符号語における360個のイメージ・ビットは、前の5つのフレームにおける合計5×64個の符号語からのものである。具体的には、b_frm=360/5=72であり、具体的には、インターリーブ元における各フレームはインターリーブ先における各符号語について72ビットを提供し;b_word=360/(5*64)=1.125であり、インターリーブ元における(ceiling(1.125)-1.125)*(5*64)=280個の符号語のそれぞれは、インターリーブ先における各符号語についてfloor(1.125)=1ビットを提供し、残りの(1.125-floor(1.125))*(5*64)=40個の符号語のそれぞれはインターリーブ先における各符号語についてceiling(1.125)=2ビットを提供する。したがって、本実施形態におけるインターリーブ解決策は、部分正規インターリーブ解決策である。インターリーブ解決策では、符号語からインターリーブ先によって得られるビットの量の間の差は非常に小さく、このことは、インターリーブ元が、この解決策において提供されるインターリーブ方式において十分に分解され、それにより、デコード性能を効果的に改善することを示す。
さらに、本願のこの実施形態において提供されるFECフレームでは、各成分符号(すなわち、インターリーブ先内における符号語)は、20個のイメージ・チェック・ビットを含み、20個のイメージ・チェック・ビットは、5つのグループに分割される。N_ext=ceiling(b_frm)*h-n=ceiling(360/5)*5-360=0であり、i≧N_extなので、公式i_base(i)=(i+1)*ceiling(b_frm)-N_ext-1によれば、Col_strの対応する値は次のように計算される:
i_base([0,1,2,3,4])=[71,143,215,287,359].
また、Range(i)=ceiling((p-i)/h)、0≦i≦h-1、Range=Range ROR N_extなので、Range([0,1,2,3,4])=[4,4,4,4,4]となる。したがって、インターリーブ先における各符号語に含まれる20個のイメージ・チェック・ビットの列座標の集合は、Col_str_vec={[68,69,70,71],[140,141,142,143],[212,213,214,215],[284,285,286,287],[356,357,358,359]}である。本願のこの実施形態では、インターリーブ先における符号語におけるイメージ・チェック・ビットの列座標の集合は同じであることに留意されたい。本願の別の実施形態は、FECフレームのための別のインターリーブ解決策を提供する。インターリーブ解決策の概略図が図21に示されている。インターリーブ元に含まれるフレームの量はh=7であり、各フレームに含まれる符号語の量はp_word=64であり、FECフレームに含まれる符号はBCH(720,700)符号である。BCH(720,700)符号は、ガロア体GF(2^10)におけるBCH(1023,1003)符号を303ビットだけ短縮した短縮BCH符号であり、BCH符号における誤り訂正ビットの量はt=2である。
対応するインターリーブおよびマッピング関数Φ()は、次のように表すことができる:
Figure 2023519407000013
ここで、frm_map(i)=iおよびi∈[0,6]であり、Col_str/51<4のとき、Δ=floor(Col_str/51)であり、またはCol_str/51≧4のとき、Δ=4である。
インターリーブ解決策では、各符号語における360個のイメージ・ビットは、前の7フレームにおける合計7×64個の符号語からのものである。具体的には、b_frm=360/7=51.42である。この場合、インターリーブ送信元には3つのフレームがあり、該3つのフレームのそれぞれは、インターリーブ先における各符号語について52ビットを提供し、残りの4つのフレームのそれぞれは、インターリーブ先における各符号語について51ビットを提供する。b_word=360/(7*64)=0.803の場合、インターリーブ元における88個の符号語は、インターリーブ先における符号語についてのビットを提供せず、残りの360個の符号語のそれぞれは、インターリーブ先における各符号語について1ビットを提供する。したがって、本実施形態におけるインターリーブ解決策は、非正規インターリーブ解決策である。インターリーブ解決策において、インターリーブ先は360個の符号語から同量のビットを得、インターリーブ先によってフレームから得られるビットの量の間の差も非常に小さく、このことは、インターリーブ元がこの解決策において提供されるインターリーブ方式で十分に分割され、それにより、デコード性能を効果的に改善することを示す。
インターリーブ解決策では、インターリーブ先における各符号語に含まれる20個のイメージ・チェック・ビットが7つのグループに分割される。N_ext=ceiling(b_frm)*h-n=ceiling(360/7)*7-360=4であり、0≦i≦6であるので、0≦i<4のとき、i_base(i)=(i+1)*ceiling(b_frm)-i+2であり、または4≦i≦6のとき、i_base(i)=(i+1)*ceiling(b_frm)-N_ext-1であることがわかる。したがって、Col_strの値は次のように計算される:
i_base([0,1,2,3,4,5,6])=[50,101,152,203,255,307,359]
また、Range(i)=ceiling((p-i)/h)、0≦i≦h-1、Range=Range ROR N_extなので、Range([0,1,2,3,4,5,6])=[3,3,3,2,3,3,3]となる。したがって、インターリーブ先における各符号語に含まれる20個のイメージ・チェック・ビットの列座標の集合は、Col_str_vec={[48,49,50],[99,100,101],[150,151,152],[202,203],[253,254,255],[305,306,307],[357,358,359]}である。本願のこの実施形態では、インターリーブ先における符号語におけるイメージ・チェック・ビットの列座標の諸集合は同じであることに留意されたい。
本願の別の実施形態は、FECフレームのためのインターリーブ解決策をさらに提供する。インターリーブ解決策の概略図を図22に示す。インターリーブ元に含まれるフレームの量はh=8であり、各フレームに含まれる符号語の量はp_word=16であり、FECフレームに含まれる符号は拡張BCH(256,239)符号である。対応するインターリーブおよびマッピング関数Φ()は、次のように表されてもよい:
Figure 2023519407000014
インターリーブ解決策では、各符号語における128個のイメージ・ビットは、前の8つのフレームにおける合計8×16個の符号語からのものである。さらに、b_frm=128/8=16である。具体的には、インターリーブ元における各フレームは、インターリーブ先における各符号語について16ビットを提供し;b_word=128/(8*16)=1である。具体的には、インターリーブ元における各符号語は、インターリーブ先における各符号語について1ビットを提供する。よって、この実施形態におけるインターリーブ解決策は、完全な正規インターリーブ解決策である。インターリーブ解決策では、インターリーブ先は、インターリーブ元における符号語から同量のビットを取得し、また、フレームから同量のビットを取得する。これは、インターリーブ元が、この解決策において提供されるインターリーブ方式において十分に分解され、それにより、デコード性能が効果的に改善されることを示す。
インターリーブ解決策では、インターリーブ先における各符号語に含まれる17個のイメージ・チェック・ビットが8つのグループに分割される。N_ext=ceiling(b_frm)*h-n=ceiling(128/8)*8-128=0であり、0≦i≦7なので、i_base(i+1)=(i+1)*ceiling(b_frm)-N_ext-1であることがわかる。したがって、Col_strの対応する値は次のように計算される:
i_base([0,1,2,3,4,5,6,7])=[15,31,47,63,79,95,111,127].
さらに、Range(i)=ceiling((p-i)/h)であり、Range=Range ROR N_extであるので、Range([0,1,2,3,4,5,6,7])=[3,2,2,2,2,2,2,2]となる。したがって、インターリーブ先における各符号語に含まれる17個のイメージ・チェック・ビットの列座標の集合は、Col_str_vec={[13,14,15],[30,31],[46,47],[62,63],[78,79],[94,95],[110,111],[126,127]}である。本願のこの実施形態では、インターリーブ先における符号語におけるイメージ・チェック・ビットの列座標の諸集合は同じであることに留意されたい。
さらに、前述の実施形態で説明されたFECフレームは、空間的に結合された符号であってもよく、図23に示されたコーディング・アーキテクチャーを有する。このブロック図では、p_word個の成分符号コーディング器と1つの畳み込みインターリーバが合計で存在する。畳み込みインターリーバは、情報ビットとチェック・ビットを現在の時点の前のh個のフレームに格納し、合計でh*n*p_word個のビットを格納する。これは、現在の時点でn*p_word個のイメージ・ビットを生成するために使用される。
コーディング器の入力は(k-n)*p_word個の情報ビットであり、これはp_word個の成分符号コーディング器に割り当てられる。各成分符号コーディング器の入力は(k-n)個の情報ビットとn個のイメージ・ビットであり、出力は(k-n)kおの情報ビットとp個のチェック・ビットである。コーディング器全体の出力は、合計(k-n+p)*p_word=n*p_word個の情報ビットとp_word個の成分符号コーディング器からのチェック・ビットである。畳み込みインターリーバからのイメージ・ビットは、成分符号のコーディングにのみ参加し、送信されない。h、n、p_wordは、前述の実施形態と同様の意味を有することが理解されるべきである。この実施形態では、詳細は再度説明しない。
図24は、図23に示されるコーディング・アーキテクチャーを使用することによって、現在のフレーム内にイメージ・ビットを生成する方法を示す。図24の上半分は、h*p_word個の行とn個の列の行列である。この行列において、連続するp_word行は、図17(b)に示されるフレームを表す。したがって、畳み込みインターリーバは、現在の時点において合計h個のフレーム(フレーム-hないしフレーム-1)を格納する。現在のフレーム(フレーム0)におけるイメージ・ビットは、インターリーバにおけるビットをインターリーブすることによって得られる。表現を容易にするために、特定のビットの座標は[Frame,Row_str,Col_str]として表される。フレーム座標Frame∈(-∞、+∞)、行座標Row_str∈[0,p_word-1]、列座標Col_str∈[0,n-1]である。
畳み込みインターリーバにおけるインターリーブ関係は、フレーム間インターリーブと符号間インターリーブの2つの層に分割される。インターリーブされたイメージ・ビットの座標が[Frame',Row_str',Col_str']であるとすると、畳み込みインターリーバは[Frame,Row_str,Col_str]から[Frame',Row_str',Col_str']へのインターリーブおよびマッピングの関係を記述する。インターリーブの各層について具体的な解決策を以下に記述する。
フレーム間インターリーブ:記述を容易にするために、同じフレーム座標および同じ列座標をもつ、インターリーバ内のp_word個のビットをシンボルと呼び、{[Frame,:,Col_str]]={[Frame,0,Col_str],[Frame,1,Col_str],...,[Frame,p_word-1,Col_str]として表される。図24に示されるように、現在のフレーム(フレーム0)におけるイメージ・ビットに対応するシンボルは、インターリーバにおけるシンボルに対応し、対応する座標関係は、次のように示される:
Frame'=Frame+1+frm_map(Col_str%h);
Col_str'=(h-1-Col_str%h)*ceiling(b_frm)+floor(Col_str/h)-Δ.
関数ceiling()と関数floor()は、それぞれ入力を切り上げ、切り下げし、%はモジュロを表す;
frm_mapは、入力フィールドと出力フィールドがそれぞれ{0,1,...,h-1}である全単射関数を表し、図24におけるインターリーブ解決策では、対応するfrm_map(i)=iである。ここでi∈[0,h-1];
「b_frm=n/h」は、インターリーバ内の各フレームから現在のフレームにおける各符号語によって得られるビットの平均量を表す;
Δは調整項目であり、b_frmが整数であればΔ=0であり;または、b_frmが整数でなければ、Col_str/froor(b_frm)<N_extの場合、Δ=floor(Col_str/floor(b_frm))であり;またはCol_str/floor(b_frm)≧N_extの場合、Δ=N_extである。ここでN_ext=ceiling(b_frm)*h-nである。
上記の公式から、フレーム間インターリーブが行座標の変換を伴わないことがわかる。したがって、各シンボルにおけるビットのシーケンスは、インターリーバにおけるビットのシーケンスと同じである。
フレーム間インターリーブが実行される各シンボルについて、該シンボルに対して符号間インターリーブがさらに実行され、それにより、インターリーブ後の同じ符号語におけるビットが可能な限り異なるフレームから来るようにする。具体的な符号間マッピング関係は、次の行座標変換式として示される:
Figure 2023519407000015
この公式において、
Figure 2023519407000016
はビットごとの排他的論理和を表す。異なるCol_strに基づく符号間インターリーブについては、p_word個の異なる解決策があることがわかる。
インターリーバにおける入力ビットと出力ビットは、1対1対応にある。確定的なインターリーブされ関連付けられたフレームの量h、フレーム当たりの符号語の量p_word、符号長2n、および関数frm_mapについて、インターリーブ態様が存在し、一意的に確定する。ここで、h、p_word、および2nは互いに独立しており、相互に制約されない。よって、たとえp_wordと2nが決定されたとしても、hはデコード性能とデコード遅延とをバランスさせるように調整されることができる。
上記のインターリーブ解決策に基づいて、b_frmが整数である場合、インターリーバにおける各フレームは、現在のフレーム内の各符号語についてb_frmビットを提供する;または、b_frmが整数でない場合、インターリーバにおける(ceiling(b_frm)-b_frm)*h個のフレームのそれぞれは、現在のフレーム内の各符号語についてfloor(b_frm)ビットを提供し、残りの(b_frm-floor(b_frm))*h個のフレームのそれぞれは、現在のフレーム内の各符号語についてceiling(b_frm)ビットを提供する。また、次が定義される:「b_word=n/(h*p_word)」は、インターリーバ内の各符号語から現在のフレーム内の各符号語によって得られるビットの平均量を表す。b_wordが整数である場合、インターリーバにおける各符号語は現在のフレームにおける各符号語についてb_wordビットを提供する;または、b_wordが整数でない場合、インターリーバに含まれる(ceiling(b_word)-b_word)*(h*p_word)個の符号語のそれぞれは現在のフレームにおける各符号語についてfloor(b_word)個のビットを提供し、残りの(b_word-floor(b_word))*(h*p_word)個の符号語のそれぞれは現在のフレームにおける各符号語についてceiling(b_word)ビットを提供する。現在のフレームは基本的に諸符号語から同量のビットを取得し、また、基本的に、諸フレームから同量の符号語を取得することがわかる。このことは、インターリーバ内のビットも、この解決策において提供されるインターリーブ方式で十分に分解でき、それにより、デコード性能を効果的に改善することを示す。
さらに、本願のこの実施形態は、イメージ・チェック・ビットの位置をさらに記述する。図24に示されるパラメータh、p_word、および符号長2nのグループによって決定されるFECフレームについては、FECフレーム内の合計p*p_word個のイメージ・チェック・ビットの位置も確定する。イメージ・チェック・ビットについて、Frame=0およびRow_str∈[0,p_word-1]である。すべてのP座標Col_strはh個のグループに分割され、下記は主に、p個のイメージ・チェック・ビットに対応するCol_strを定義する。
まず、次が定義される:各グループは合計h個の座標i_baseを含み、各座標i_baseはイメージ・ビットにおけるフレームからのイメージ・チェック・ビットの最大のCol_str値を表す。i<N_extであれば、i_base(i)=(i+1)*ceiling(b_frm)-i-2である;または、i≧N_extであれば、i_base(i)=(i+1)*ceiling(b_frm)-N_ext-1である。ここで、0≦i≦h-1である。
次に、各i_baseに対応する座標の量を表すために、次の配列が定義される:Range(i)=ceiling((p-i)/h)、Range=Range ROR N_ext。ここで、RORは配列の巡回的な右シフトである。この場合、すべての座標Col_strを含む集合はCol_str_vec(i,:)=[i_base(i)-Range(i)+1:i_base(i)]である。
なお、異なるタイプのインターリーブ解決策を区別するために、次の定義が与えられる:b_wordが整数の場合、関連付け関係は正規パターンであり、インターリーブ解決策は完全正規インターリーブ解決策として定義される;b_wordが整数ではないがb_frmが整数の場合、インターリーブ解決策は部分正規インターリーブ解決策として定義される;あるいはb_wordもb_frmも整数でない場合、インターリーブ解決策は非正規インターリーブ解決策として定義される。図23に示されるコーディング・アーキテクチャーに基づいて、種々のタイプのインターリーブ解決策が以下で具体的に記述される。
この事例は、h=5、p_word=64で、成分符号がBCH(720,700)である空間的に結合された符号を記述する。成分符号BCH(720,700)は、ガロア体GF(2^10)におけるBCH(1023,1003)符号を303ビット短縮して得られる短縮BCH符号であり、BCH符号における誤り訂正ビットの数はt=2である。
この事例における空間的に結合された符号のコーディング・アーキテクチャーでは、64個の成分符号コーディング器と、全体で1つの畳み込みインターリーバが存在する。畳み込みインターリーバは、現在の時点の前の5フレームにおける情報ビットおよびチェック・ビットを記憶し、合計115200ビットを記憶する。これが、現在の時点における23040の個イメージ・ビットを生成するために使用される。
コーディング器の入力は21760個の情報ビットであり、それが64個の成分符号コーディング器に割り当てられる。各成分符号コーディング器の入力は、340個の情報ビット、360個のイメージ・ビットであり、出力は、340個の情報ビット、20個のチェック・ビットである。コーディング器の全出力は、64個の構成符号コーディング器からの合計23040個の情報ビットおよびチェック・ビットである。畳み込みインターリーバからのイメージ・ビットは、成分符号のコーディングにのみ参加し、送信されない。
図25に示されるように、現在のフレーム内のイメージ・ビットに対応するシンボルは、インターリーバ内のシンボルに対応し、対応する座標関係は、以下のように示される:
Frame'=Frame+1+frm_map(Col_str % 5);
Col_str'=(4-Col_str % 5)*72+floor(Col_str/5);
frm_map(i)=i,
ここで、i∈[0,4]; b_frm=72; Δ=0
前述の式によれば、特定の前のフレーム内にあり、現在のフレーム内のイメージ・ビットに対応するシンボルの由来元である特定のシンボルを知ることができる、すなわち、フレーム間インターリーブが実行される。以下の対応に基づいて符号間インターリーブが実行され、次の行座標変換公式では特定の符号間マッピング関係が示される:
Figure 2023519407000017
インターリーブ解決策では、各符号語中の360個のイメージ・ビットは、前の5個のフレームにおける合計5×64個の符号語からであることに留意されたい。具体的には、各フレームから得られるビットの量および各符号語から得られるビットの量は、図20に示される実施形態におけるものと同じである。さらに、各成分符号に含まれる20個のイメージ・チェック・ビットの列座標の集合も、図20に示される実施形態のものと同じである。本願のこの実施形態では、詳細は記載されない。
この事例は、h=7、p_word=64であり、成分符号がBCH(720,700)である空間的に結合された符号を記述する。成分符号BCH(720,700)は、ガロア体GF(2^10)におけるBCH(1023,1003)符号を303ビット短縮した短縮BCH符号であり、BCH符号における誤り訂正ビットの数はt=2である。
この事例における空間的に結合された符号のコーディング・アーキテクチャーでは、64個の成分符号コーディング器と全体で1つの畳み込みインターリーバがある。畳み込みインターリーバは、現在の時点の前の7個のフレームにおける情報ビットおよびチェック・ビットを記憶し、合計161280ビットを記憶する。それが、現在の時点における23040個のイメージ・ビットを生成するために用いられる。
コーディング器の入力は21760個の情報ビットであり、それが64個の成分符号コーディング器に割り当てられる。各成分符号コーディング器の入力は、340個の情報ビット、360個のイメージ・ビットであり、出力は、340個の情報ビット、20個のチェック・ビットである。コーディング器の総出力は、64個の成分符号コーディング器からの合計23040個の情報ビットおよびチェック・ビットである。畳み込みインターリーバからのイメージ・ビットは、成分符号のコーディングにのみ参加し、送信はされない。
図26に示されるように、現在のフレームにおけるイメージ・ビットに対応するシンボルは、インターリーバ内のシンボルに対応し、対応する座標関係は、次のように示される:
Frame'=Frame+1+frm_map(Col_str % 7);
Col_str'=(6-Col_str % 7)*52+floor(Col_str/7)-Δ;
frm_map(i)=6-i
ここで、i∈[0,6];Col_str/51<4のときはΔ=ceiling(Col_str/51);またはCol_str/51≧4のときはΔ=4;b_frm=51.42.
前述の式によれば、特定の前のフレーム内にあり、現在のフレーム内のイメージ・ビットに対応するシンボルの由来元である特定のシンボルを知ることができる、すなわち、フレーム間インターリーブが実行される。以下の対応に基づいて符号間インターリーブが実行され、次の行座標変換公式では特定の符号間マッピング関係が示される:
Figure 2023519407000018
インターリーブ解決策では、各符号語中の360個のイメージ・ビットは、前の7個のフレームにおける合計7×64個の符号語からであることに留意されたい。具体的には、各フレームから得られるビットの量および各符号語から得られるビットの量は、図21に示される実施形態におけるものと同じである。さらに、各成分符号に含まれる20個のイメージ・チェック・ビットの列座標の集合も、図21に示される実施形態のものと同じである。本願のこの実施形態では、詳細は記載されない。
この事例は、h=8、p_word=16、成分符号が拡張BCH(256,239)である空間的に結合された符号を記述する。この事例における空間的に結合された符号のコーディング・アーキテクチャーでは、16個の成分符号コーディング器と全体として1つの畳み込みインターリーバが存在する。畳み込みインターリーバは、現在の時点の前の8個のフレームにおける情報ビットとチェック・ビットを記憶し、合計16384ビットを記憶する。それが現在の時点における2048個のイメージ・ビットを生成するために使用される。
コーディング器の入力は1776個の情報ビットであり、それが16個の成分符号コーディング器に割り当てられる。各成分符号コーディング器の入力は111個の情報ビット、128個のイメージ・ビットであり、出力は111個の情報ビット、17個のチェック・ビットである。コーディング器の総出力は、16個の成分符号コーディング器からの合計2048個の情報ビットおよびチェック・ビットである。畳み込みインターリーバからのイメージ・ビットは、成分符号のコーディングにのみ参加し、送信はされない。
図27に示されるように、現在のフレーム内のイメージ・ビットに対応するシンボルは、インターリーバ内のシンボルに対応し、対応する座標関係は、次のように示される:
Frame'=Frame+1+frm_map(Col_str % 8);
Col_str'=(7-Col_str % 8)*16+floor(Col_str/8);
frm_map(i)=i,
ここで、i∈[0,7];b_frm=16;Δ=0.
前述の式によれば、特定の前のフレーム内にあり、現在のフレーム内のイメージ・ビットに対応するシンボルの由来元である特定のシンボルを知ることができる、すなわち、フレーム間インターリーブが実行される。以下の対応に基づいて符号間インターリーブが実行され、次の行座標変換公式では特定の符号間マッピング関係が示される:
Figure 2023519407000019
インターリーブ解決策では、各符号語中の360個のイメージ・ビットは、前の5個のフレームにおける合計5×64個の符号語からであることに留意されたい。具体的には、各フレームから得られるビットの量および各符号語から得られるビットの量は、図22に示される実施形態におけるものと同じである。さらに、各成分符号に含まれる20個のイメージ・チェック・ビットの列座標の集合も、図22に示される実施形態のものと同じである。本願のこの実施形態では、詳細は記載されない。
さらに、本願における符号語について、符号長2nは2048以下であり、成分符号BCHにおける誤り訂正ビットの数tは5以下であり、インターリーブ元に含まれるフレームの数hは1より大きい。この場合、構築された符号語は、低遅延を保証する場合、依然として比較的良好な性能を有することができる。本明細書に記載される現在の時点の前に形成されるh個のFECフレームは、任意の以前の時点におけるh個のFECフレームであってもよいことを理解されたい。たとえば、h個のFECフレームは、現在の時点の前のh個の連続する時点におけるFECフレームであってもよく、現在の時点から特定の固定した時点のインターバルの後に連続的に得られるh個のFECフレームであってもよく、または現在の時点の前の任意のh個の連続しない時点におけるFECフレームであってもよい。これは、本願において限定されない。
さらに、上記の実施形態に加えて、この出願は、以下の場合をさらに含むことができる。
符号長が2n=720、誤り訂正ビットの数はt=2、インターリーブされ、関連付けられるフレームの数はh=4;
符号長が2n=720、誤り訂正ビットの数はt=2、インターリーブされ、関連付けられるフレームの数はh=5;
符号長が2n=804、誤り訂正ビットの数はt=2、インターリーブされ、関連付けられるフレームの数はh=4;
符号長が2n=1206、誤り訂正ビットの数はt=3、インターリーブされ、関連付けられるフレームの数はh=4;
符号長は2n=868、誤り訂正ビットの数はt=2、インターリーブされ、関連付けられるフレームの数はh=4;または
符号長が2n=1302、誤り訂正ビットの数はt=3、インターリーブされ、関連付けられるフレームの数はh=4。
前述の構成された符号語のそれぞれは、低遅延を保証しつつ、比較的良好な性能をなお有することができる。さらに、上記の複数の実施形態において複数の異なるインターリーブ解決策が提供されており、上記のインターリーブ解決策に適合するか、または上記のインターリーブ解決策において与えられるのと同じ公式を有する任意のコーディング態様、または上記のインターリーブ解決策において提供される公式に基づいて作られた任意の等価または単純な変形例は、本願の保護範囲に含まれる。
本明細書中で言及されている「一つの実施形態」または「ある実施形態」は、その実施形態に関連する特定の特徴、構造、または特性が、本発明の少なくとも1つの実施形態に含まれることを意味することを理解されたい。よって、本明細書全体に現れる「一実施形態において」または「ある実施形態において」は、必ずしも同じ実施形態を意味しない。さらに、これらの特定の特徴、構造、または特性は、一つまたは複数の実施形態において、任意の適切な態様を使用することによって組み合わせることができる。前述のプロセスのシーケンス番号は、本発明の実施形態における実行シーケンスを意味しない。プロセスの実行シーケンスは、プロセスの機能および内部論理に基づいて決定されるべきであり、本発明の実施形態の実装プロセスに対する制限として解釈されるべきではない。
本願において提供されるいくつかの実施形態では、開示された装置および方法は、他の仕方で実施されうることを理解されたい。たとえば、記載された装置実施形態は、単に一例である。たとえば、ユニットへの分割は、単に論理的な機能分割であり、実際の実装の際には他の分割であってもよい。たとえば、複数のユニットまたはコンポーネントが別のシステムに組み合わされ、または統合されてもよく、あるいはいくつかの特徴が、無視されても、または実行されなくてもよい。さらに、表示または議論された相互結合、直接結合、または通信接続は、いくつかのインターフェースを通じて実装されてもよく、装置またはユニット間の間接結合、または通信接続は、電気の形または別の形で実装されうる。
さらに、本発明の実施形態における機能ユニットは、1つの処理ユニットに統合されてもよく、または各ユニットは、物理的に単独で存在してもよく、または2つ以上のユニットが1つのユニットに統合されてもよい。
要するに、上述したものは、単に本発明の技術的解決策の例示的実施形態であり、本発明の保護範囲を限定することは意図されていない。本発明の精神および原理の範囲内でなされた修正、同等の交換または改良は、本発明の保護範囲に含まれるものとする。
2の側面または前記可能な実装のいずれか1つに関し、第1の側面の第7の可能な実装では、第1の符号語における、m個の以前に形成された符号語からのビットの少なくとも一部は、前の符号語におけるチェック・ビットである。
インターリーブ解決策では、各符号語中の360個のイメージ・ビットは、前の8個のフレームにおける合計8×64個の符号語からであることに留意されたい。具体的には、各フレームから得られるビットの量および各符号語から得られるビットの量は、図22に示される実施形態におけるものと同じである。さらに、各成分符号に含まれる20個のイメージ・チェック・ビットの列座標の集合も、図22に示される実施形態のものと同じである。本願のこの実施形態では、詳細は記載されない。

Claims (33)

  1. データ通信のためのコーディング方法であって、当該方法は:
    第1の符号語を形成するステップであって、前記第1の符号語はn個のイメージ・ビットおよびn個の送信されるべきビットを含み、前記n個のイメージ・ビットはm個のソース符号語における送信されるべきビットから選択され、前記ソース符号語は前記第1の符号語の前に形成された符号語であり、nおよびmはいずれも正の整数であり、n>mである、ステップと;
    前記第1の符号語における前記n個の送信されるべきビットを送信するステップとを含む、
    コーディング方法。
  2. 前記n個の送信されるべきビットは、p個のチェック・ビットおよび(n-p)個の情報ビットを含み、前記p個のチェック・ビットは、前記n個のイメージ・ビットと前記(n-p)個の情報ビットをコーディングすることによって得られ、ここで、pはnより小さい正の整数である、請求項1に記載のコーディング方法。
  3. 前記n個のイメージ・ビットは、イメージ・チェック・ビットおよびイメージ情報ビットを含み、前記イメージ・チェック・ビットは、前記m個のソース符号語におけるチェック・ビットから選択され、前記イメージ情報ビットは、前記m個のソース符号語における情報ビットから選択される、請求項2に記載のコーディング方法。
  4. イメージ・チェック・ビットの量は、チェック・ビットの量と同じである、請求項3に記載のコーディング方法。
  5. 前記m個のソース符号語における異なるソース符号語により前記第1の符号語に提供されるビットの量の差の最大値は、1ビットよりも大きい、請求項1ないし4のうちいずれか一項に記載のコーディング方法。
  6. 前記第1の符号語の符号長は2048以下であり、誤り訂正ビットの量は5以下である、請求項1ないし4のうちいずれか一項に記載のコーディング方法。
  7. 前記m個のソース符号語において、少なくとも1つのソース符号語によって前記第1の符号語に与えられるビットの量は、別のソース符号語によって前記第1の符号語に与えられるビットの量とは異なる;または、
    各ソース符号語は、qビットを前記第1の符号語に与え、ここで、qは1より大きい整数であり、nはmの整数倍である、
    請求項1ないし4のうちいずれか一項に記載のコーディング方法。
  8. p_word個の第1の符号語が第1のフレームを構成し、前記第1のフレームにおける符号語におけるイメージ・ビットは、前記第1のフレームの前に生成されたh個の第2のフレームにおける符号語における送信されるべきビットからのものであり、ここで、hおよびp_wordはいずれも1よりも大きい正の整数である、請求項1ないし7のうちいずれか一項に記載のコーディング方法。
  9. 前記h個の第2のフレームにおけるビットのフレーム座標、行座標、および列座標は、Φf()、Φr()、およびΦc()の3つの関数:
    Figure 2023519407000020
    を使用して計算を通じて得られ、ここで、前記第1のフレームにおける前記符号語における前記イメージ・ビットのフレーム座標Frame、行座標Row_str、および列座標Col_strは、すべて整数であり、Frame∈(-∞,+∞)、Row_str∈[0,p_word-1]、Col_str∈[0,2n-1]、frm_map(i)=h-1-i、およびi∈[0,h-1]であり;
    n/hが整数である場合、Δ=0であり;Col_str/floor(n/h)<ceiling(n/h)*h-nである場合、Δ=floor(Col_str/floor(n/h))であり;またはCol_str/floor(n/h)≧ceiling(n/h)*h-nである場合、Δ=ceiling(n/h)*h-nである、
    請求項8に記載のコーディング方法。
  10. 前記第1のフレームにおける前記符号語におけるイメージ・チェック・ビットの列座標Col_strの集合は:
    Col_str_vec(i,:)=[i_base(i)-Range(i)+1:i_base(i)]、
    のように示され、ここで、0 i h-1であり、
    i<ceiling(n/h)*h-nである場合、i_base(i)=(i+1)*ceiling(n/h)-i-2;または、i ceiling(n/h)*h-nである場合、i_base(i)=(i+1)*ceiling(n/h)-ceiling(n/h)*h-n-1であり;Range(i)=ceiling((p-i)/h) ROR (ceiling(n/h)*h-n)であり、ここで、RORは配列の巡回的な右シフトである、
    請求項9に記載のコーディング方法。
  11. 前記第1の符号語は、BCH(720,700)符号、h=5、およびp_word=64であり、前記3つの関数Φf()、Φr()、Φc()の式は:
    Figure 2023519407000021
    のように示され、ここで、frm_map(i)=4-i、i∈[0,4]、iは整数である、
    請求項9または10に記載のコーディング方法。
  12. 前記第1のフレームにおける前記符号語におけるイメージ・チェック・ビットの列座標Col_strの集合は:
    Col_str_vec(i,:)={[68,69,70,71],[140,141,142,143],[212,213,214,215],[284,285,286,287],[356,357,358,359]}
    のように示される、請求項11に記載のコーディング方法。
  13. 前記h個の第2のフレームにおけるビットのフレーム座標Frame'、行座標Row_str'、および列座標Col_str'は、次の式:
    Figure 2023519407000022
    を使用して得られ、
    前記第1のフレームにおける前記符号語における前記イメージ・ビットのフレーム座標Frame、行座標Row_str、および列座標Col_strはすべて整数であり、ここでFrame∈(-∞,+∞)、Row_str∈[0,p_word-1]、Col_str∈[0,2n-1]、frm_map(i)=i、i∈[0,h-1]であり、iは整数であり、
    n/hが整数である場合、Δ=0であり;Col_str/floor(n/h)<ceiling(n/h)*h-nである場合、Δ=floor(Col_str/floor(n/h))であり;またはCol_str/floor(n/h) ceiling(n/h)*h-nである場合、Δ=ceiling(n/h)*h-nである、
    請求項8に記載のコーディング方法。
  14. 前記第1の符号語は、BCH(720,700)符号であり、h=5、およびp_word=64であり、
    Figure 2023519407000023
    であり、frm_map(i)=i、i∈[0,4]である、
    請求項13に記載のコーディング方法。
  15. 前記第1の符号語は、BCH(720,700)符号である、請求項1ないし14のうちいずれか一項に記載のコーディング方法。
  16. データ通信のためのコーディング装置であって、当該コーディング装置は、コーディング・ユニットおよび送信ユニットを有しており、
    前記コーディング・ユニットは、第1の符号語を形成するように構成され、前記第1の符号語はn個のイメージ・ビットおよびn個の送信されるべきビットを含み、前記n個のイメージ・ビットはm個のソース符号語における送信されるべきビットから選択され、前記ソース符号語は前記第1の符号語の前に形成された符号語であり、nおよびmはいずれも正の整数であり、n>mであり;
    前記送信ユニットは、前記第1の符号語におけるn個の送信されるべきビットを送信するように構成される、
    コーディング装置。
  17. 前記n個の送信されるべきビットは、p個のチェック・ビットおよび(n-p)個の情報ビットを含み、前記p個のチェック・ビットは、前記n個のイメージ・ビットと前記(n-p)個の情報ビットをコーディングすることによって得られ、ここで、pはnより小さい正の整数である、請求項16に記載のコーディング装置。
  18. 前記n個のイメージ・ビットは、イメージ・チェック・ビットおよびイメージ情報ビットを含み、前記イメージ・チェック・ビットは、前記m個のソース符号語におけるチェック・ビットから選択され、前記イメージ情報ビットは、前記m個のソース符号語における情報ビットから選択される、請求項17に記載のコーディング装置。
  19. イメージ・チェック・ビットの量は、チェック・ビットの量と同じである、請求項18に記載のコーディング装置。
  20. 前記m個のソース符号語における異なるソース符号語により前記第1の符号語に提供されるビットの量の差の最大値は、1ビットよりも大きい、請求項16ないし19のうちいずれか一項に記載のコーディング装置。
  21. 前記第1の符号語の符号長は2048以下であり、誤り訂正ビットの量は5以下である、請求項16ないし19のうちいずれか一項に記載のコーディング装置。
  22. 少なくとも1つのソース符号語によって前記第1の符号語に与えられるビットの量は、別のソース符号語によって前記第1の符号語に与えられるビットの量とは異なる;または、
    各ソース符号語は、qビットを前記第1の符号語に与え、ここで、qは1より大きい整数であり、nはmの整数倍である、
    請求項16ないし19のうちいずれか一項に記載のコーディング装置。
  23. p_word個の第1の符号語が第1のフレームを構成し、前記第1のフレームにおける前記符号語におけるイメージ・ビットは、前記第1のフレームの前に生成されたh個の第2のフレームにおける符号語における送信されるべきビットからのものであり、ここで、hおよびp_wordはいずれも1よりも大きい正の整数である、請求項16ないし22のうちいずれか一項に記載のコーディング装置。
  24. 前記h個の第2のフレームにおけるビットのフレーム座標、行座標、および列座標は、Φf()、Φr()、およびΦc()の3つの関数:
    Figure 2023519407000024
    を使用した計算を通じて得られ;
    前記第1のフレームにおける前記符号語における前記イメージ・ビットのフレーム座標Frame、行座標Row_str、および列座標Col_strは、すべて整数であり、ここで、Frame∈(-∞,+∞)、Row_str∈[0,p_word-1]、Col_str∈[0,2n-1]、frm_map(i)=h-1-i、およびi∈[0,h-1]であり;
    n/hが整数である場合、Δ=0であり;Col_str/floor(n/h)<ceiling(n/h)*h-nである場合、Δ=floor(Col_str/floor(n/h))であり;またはCol_str/floor(n/h) ceiling(n/h)*h-nである場合、Δ=ceiling(n/h)*h-nである、
    請求項23に記載のコーディング装置。
  25. 前記第1のフレームにおける前記符号語におけるイメージ・チェック・ビットの列座標Col_strの集合は:
    Col_str_vec(i,:)=[i_base(i)-Range(i)+1:i_base(i)]、ここで、0 i h-1
    のように示され;
    i<ceiling(n/h)*h-nである場合、i_base(i)=(i+1)*ceiling(n/h)-i-2;または、i ceiling(n/h)*h-nである場合、i_base(i)=(i+1)*ceiling(n/h)-ceiling(n/h)*h-n-1であり;Range(i)=ceiling((p-i)/h) ROR (ceiling(n/h)*h-n)であり、ここで、RORは配列の巡回的な右シフトである、
    請求項24に記載のコーディング装置。
  26. 前記第1の符号語は、BCH(720,700)符号であり、h=5、およびp_word=64であり、前記3つの関数Φf()、Φr()、Φc()の式は:
    Figure 2023519407000025
    のように示され、ここで、frm_map(i)=4-i、i∈[0,4]であり、iは整数である、
    請求項24または25に記載のコーディング装置。
  27. 前記第1のフレームにおける前記符号語におけるイメージ・チェック・ビットの列座標Col_strの集合は:
    Col_str_vec(i,:)={[68,69,70,71],[140,141,142,143],[212,213,214,215],[284,285,286,287],[356,357,358,359]}
    のように示される、請求項26に記載のコーディング装置。
  28. 前記h個の第2のフレームにおけるビットのフレーム座標Frame'、行座標Row_str'、および列座標Col_str'は、次の式:
    Figure 2023519407000026
    を使用して得られ、
    前記第1のフレームにおける前記符号語における前記イメージ・ビットのフレーム座標Frame、行座標Row_str、および列座標Col_strはすべて整数であり、ここでFrame∈(-∞,+∞)、Row_str∈[0,p_word-1]、Col_str∈[0,2n-1]、frm_map(i)=i、i∈[0,h-1]であり、iは整数であり;
    n/hが整数である場合、Δ=0であり;Col_str/floor(n/h)<ceiling(n/h)*h-nである場合、Δ=floor(Col_str/floor(n/h))である;またはCol_str/floor(n/h) ceiling(n/h)*h-nである場合、Δ=ceiling(n/h)*h-nである、
    請求項23に記載のコーディング装置。
  29. 前記第1の符号語は、BCH(720,700)符号であり、h=5、およびp_word=64であり、
    Figure 2023519407000027
    であり、frm_map(i)=iであり、i∈[0,4]である、
    請求項28に記載のコーディング装置。
  30. 前記第1の符号語は、BCH(720,700)符号である、請求項16ないし29のうちいずれか一項に記載のコーディング装置。
  31. データ通信ベースの連結コーディング方法であって、当該方法は:
    データ・ビットを受領し、該データ・ビットに対してKP4コーディングを実行してKP4符号語を得るステップと;
    前記KP4符号語をインターリーブして、インターリーブされた符号語を得るステップと;
    前記インターリーブされた符号語を、請求項1ないし15のうちいずれか一項に記載のコーディング方法に基づいてコーディングするステップとを含み、インターリーブされた符号語は、請求項1ないし15のうちいずれか一項に記載のコーディングが実行される前にはデコードされない、
    方法。
  32. コンピュータ可読記憶媒体であって、前記コンピュータ可読記憶媒体は命令を記憶しており、前記命令が端末装置上で実行されると、前記端末装置は、請求項1ないし15のうちいずれか一項に記載の方法を実行する、コンピュータ可読記憶媒体。
  33. 命令を有するコンピュータ・プログラム・プロダクトであって、前記命令が端末装置上で実行されると、前記端末装置は、請求項1ないし15のうちいずれか一項に記載の方法を実行することができるようにされる、コンピュータ・プログラム・プロダクト。
JP2022559489A 2020-03-31 2021-03-20 データ通信のためのコーディング方法および装置 Pending JP2023519407A (ja)

Applications Claiming Priority (5)

Application Number Priority Date Filing Date Title
CN202010245565 2020-03-31
CN202010245565.1 2020-03-31
CN202010881014.4 2020-08-27
CN202010881014.4A CN113472362A (zh) 2020-03-31 2020-08-27 用于数据通信的编码方法及装置
PCT/CN2021/081940 WO2021197104A1 (zh) 2020-03-31 2021-03-20 用于数据通信的编码方法及装置

Publications (1)

Publication Number Publication Date
JP2023519407A true JP2023519407A (ja) 2023-05-10

Family

ID=77868231

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2022559489A Pending JP2023519407A (ja) 2020-03-31 2021-03-20 データ通信のためのコーディング方法および装置

Country Status (5)

Country Link
US (1) US20230021167A1 (ja)
EP (1) EP4120572A4 (ja)
JP (1) JP2023519407A (ja)
CN (1) CN113472362A (ja)
WO (1) WO2021197104A1 (ja)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN113794480B (zh) * 2021-11-16 2022-04-12 南京风兴科技有限公司 一种面向下一代以太网的伪乘积码编码方法及装置

Family Cites Families (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7752521B2 (en) * 2004-10-12 2010-07-06 Nortel Networks Limited Low density parity check (LDPC) code
JP5507813B2 (ja) * 2007-02-16 2014-05-28 パナソニック株式会社 送信装置及び受信装置
JP5194896B2 (ja) * 2008-03-07 2013-05-08 沖電気工業株式会社 符号化装置、復号装置及び符号化システム
US8429512B2 (en) * 2008-06-23 2013-04-23 Romat At Tel Aviv University Ltd. Reduced complexity LDPC decoder
US8276047B2 (en) * 2008-11-13 2012-09-25 Vitesse Semiconductor Corporation Continuously interleaved error correction
JP4898858B2 (ja) * 2009-03-02 2012-03-21 パナソニック株式会社 符号化器、復号化器及び符号化方法
US8631309B2 (en) * 2011-05-04 2014-01-14 Pmc-Sierra, Inc. Forward error correction with extended effective block size
KR101791477B1 (ko) * 2011-10-10 2017-10-30 삼성전자주식회사 통신/방송 시스템에서 데이터 송수신 장치 및 방법
US9648361B2 (en) * 2013-08-01 2017-05-09 Lg Electronics Inc. Apparatus for transmitting broadcast signals, apparatus for receiving broadcast signals, method for transmitting broadcast signals and method for receiving broadcast signals
CN105637859B (zh) * 2013-08-01 2019-04-19 Lg 电子株式会社 发送广播信号的设备、接收广播信号的设备、发送广播信号的方法以及接收广播信号的方法
JP6544620B2 (ja) * 2014-05-16 2019-07-17 パナソニックIpマネジメント株式会社 送信装置、受信装置、送信方法および受信方法
US10355814B2 (en) * 2015-02-25 2019-07-16 Samsung Electronics Co., Ltd. Transmitter and method for generating additional parity thereof
US10201026B1 (en) * 2016-06-30 2019-02-05 Acacia Communications, Inc. Forward error correction systems and methods
CN108011691B (zh) * 2016-10-27 2021-04-06 电信科学技术研究院 一种低密度奇偶校验码的传输方法及装置
KR102426047B1 (ko) * 2017-11-06 2022-07-26 삼성전자주식회사 폴라 부호 복호화 장치 및 방법
US11968039B2 (en) * 2021-08-27 2024-04-23 Huawei Technologies Co., Ltd. Systems and methods for executing forward error correction coding

Also Published As

Publication number Publication date
EP4120572A4 (en) 2023-05-10
CN113472362A (zh) 2021-10-01
EP4120572A1 (en) 2023-01-18
WO2021197104A1 (zh) 2021-10-07
US20230021167A1 (en) 2023-01-19

Similar Documents

Publication Publication Date Title
US9660763B2 (en) Methods and apparatus employing FEC codes with permanent inactivation of symbols for encoding and decoding processes
KR100724921B1 (ko) 통신시스템에서 부호 생성 및 복호 장치 및 방법
KR101184242B1 (ko) 순방향 오류 정정 코딩 및 스트리밍
KR101104033B1 (ko) 64b/66b 스크램블링과 양립가능한 다중 링크 송신을 위한 순방향 에러 정정 인코딩
JP2004153860A (ja) インターリービング装置および方法
JPWO2007055150A1 (ja) 通信装置、送信機、受信機および誤り訂正光通信システム
PT2165445T (pt) Codificação convolucional computacionalmente eficiente com correspondência de taxas
JP2009055603A (ja) 符号化装置及び復号化装置
RU2461970C2 (ru) Способ и устройство для приема данных
US20230268932A1 (en) Ethernet coding method and apparatus
TWI424718B (zh) 無線通訊方法與系統
CN107592959A (zh) 发送器及其缩减方法
CN107408952A (zh) 发送器及其缩减方法
CN107431565A (zh) 发送器及其产生附加奇偶校验的方法
JPWO2006027838A1 (ja) 誤り訂正符号化装置および誤り訂正復号装置
US20230021167A1 (en) Coding method and apparatus for data communication
TW200926618A (en) Devices and methods for bit-level coding and decoding of turbo codes, and a set of interleaving instructions recognizable by a data processing device
JP2002506599A (ja) 高ビットレートデジタルデータ伝送のためのエラー訂正符号化方法および装置と、対応する復号化方法および装置
JP2001197044A (ja) 伝送誤り制御方法
WO2009129675A1 (zh) 一种里德索罗蒙码的译码方法及装置
KR20060121312A (ko) 컨볼루션 터보 부호 인터리버
JP2013070289A (ja) 誤り訂正方法、誤り訂正装置、送信機、受信機及び誤り訂正プログラム
TW201332316A (zh) 增壓碼
JP2010200247A (ja) デジタル伝送システム及びデジタル伝送方法
CN110034846B (zh) 一种编码方法及装置

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20221109

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20221102

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20221102

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20231115

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20231219

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20240318

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20240402