JP3347335B2 - インタリービング方法、インタリービング装置、及びインタリーブパターン作成プログラムを記録した記録媒体 - Google Patents

インタリービング方法、インタリービング装置、及びインタリーブパターン作成プログラムを記録した記録媒体

Info

Publication number
JP3347335B2
JP3347335B2 JP52596599A JP52596599A JP3347335B2 JP 3347335 B2 JP3347335 B2 JP 3347335B2 JP 52596599 A JP52596599 A JP 52596599A JP 52596599 A JP52596599 A JP 52596599A JP 3347335 B2 JP3347335 B2 JP 3347335B2
Authority
JP
Japan
Prior art keywords
interleaving
interleave pattern
pattern
interleave
unit length
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP52596599A
Other languages
English (en)
Inventor
彰 渋谷
博人 須田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NTT Docomo Inc
Original Assignee
NTT Docomo Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NTT Docomo Inc filed Critical NTT Docomo Inc
Application granted granted Critical
Publication of JP3347335B2 publication Critical patent/JP3347335B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03MCODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/27Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes using interleaving techniques
    • H03M13/2789Interleaver providing variable interleaving, e.g. variable block sizes
    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03MCODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/27Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes using interleaving techniques
    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03MCODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/03Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words
    • H03M13/23Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words using convolutional codes, e.g. unit memory codes
    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03MCODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/27Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes using interleaving techniques
    • H03M13/2703Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes using interleaving techniques the interleaver involving at least two directions
    • H03M13/271Row-column interleaver with permutations, e.g. block interleaving with inter-row, inter-column, intra-row or intra-column permutations
    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03MCODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/27Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes using interleaving techniques
    • H03M13/2767Interleaver wherein the permutation pattern or a portion thereof is stored

Description

【発明の詳細な説明】 技術分野 本発明は、バースト誤りに対する誤り訂正符号の能力
向上等のためのインタリービング技術に係り、特に、デ
ータのランダム性を増加させてインタリービングの効果
を向上させるインタリービング方法、インタリービング
装置、及びインタリーブパターン作成プログラムを記録
した記録媒体に関する。
背景技術 移動通信システム等のデジタル伝送では、建物等の反
射によるマルチパス・フエージングによって受信信号の
レベルは時間的に大きく変動し、それによりバースト誤
り等の符号誤りが生じる。また、CDやハードディスクな
どのデジタル・システムの記録媒体において、傷や読み
取り面の埃などによってバースト誤り等の符号誤りが生
じる。このため、システムにおいて、各種誤り訂正符号
を使用することになるが、この様な誤り訂正符号におい
て、バースト誤りに対する訂正能力を向上するために、
インタリービング技術が組み合わせて用いられる。この
インタリービング技術の良し悪しが、バースト誤り存在
下の誤り訂正符号の能力を決定する。
また、近年提案された能力の高い誤り訂正符号を用い
るターボ符号器は複数の符号器で構成されており、各符
号器間の冗長系列の相関性を少なくするためにインタリ
ーバ(インタリービング処理を行う手段)を介して各符
号器間が連接されている。このインタリーバは、ターボ
符号の能力を決定する大変重要なものとなっている。
したがって、このようなインタリーバを用いているタ
ーボ符号化や上記の移動通信システム等の伝送系に適し
たインタリービング処理を実行する方法が求められてい
る。
当業者には公知の如く、インタリービング(interlea
ving)方法は、入力ビット系列のビットの順番と出力ビ
ット系列のビットの順番とをランダム化することを目的
としており、以下の観点は、インタリービング法の能力
を評価する尺度として用いることができる。
(1)連続する2ビットの入力を、出力系列においてど
れだけ遠くに離せるか。
(2)連続する2ビットの出力は、入力系列においてど
れだけ遠くに離れているか。
図1は、従来のインタリービング方法であるブロック
・インタリービング方法を示す。
図1において、1フレームのデータ100は1152ビット
で構成されている。配列110は、N×M(N行M列)の
バッファを持ち、このバッファに例えば斜線部Aの行ベ
クトル115のように行方向にMビット書き込み、斜線部
Bの列ベクトル120のように列方向にNビット読み出す
ことでインタリービング方法を実現している。このイン
タリービング方法について上記の観点で評価すると、 (1)連続する2ビットの入力は、インタリーブ後の出
力系列130においてNビットよりも遠くに引き離せず、 (2)連続する2ビットの出力は、入力系列においては
少なくともMビット離れている。
しかしながら、上述のインタリービング方法では、行
方向に書き込むときには入力したビット系列における時
間順に書いており、列方向に読み出すときにも入力した
ビット系列における時間順に読み出しているので、とも
に1回ずつ時間順に読み書きしている処理で留まってお
り、インタリービングの効果が低く、N×Mのバッファ
を持ちながら上記程度のランダマイズの能力に留まって
いた。
発明の開示 本発明は、上記の点に鑑みなされたものであり、バッ
ファに対する書き込みまたは読み出しの処理を1回行っ
た後、さらに順番を入れ替える処理を繰り返して適用す
ることにより、1回づつ時間順に読み書きしている場合
よりもインタリービングの効果を向上させるインタリー
ビング方法を提供することを第1の目的とする。
上記の目的を達成するため、本発明によるインタリー
ビング方法は、ある単位長のデータ系列を入力して該単
位長のインタリーブした系列を出力するインタリービン
グ方法において、データ系列のデータを第1のインタリ
ーバに書き込み、該第1のインタリーバから列又は行単
位にデータを読み出し、該列又は行単位毎に、データを
複数の第2のインタリーバに書き込む第1のステップを
実行し、 該第2のインタリーバの各々からデータを読み出し、
該データを必要に応じて1又は複数の第3のインタリー
バに書き込む第2のステップを1回又は複数回繰り返し
た結果のインタリーバの各々から、又は第1のステップ
の結果のインタリーバの各々からデータを読み出してデ
ータ系列を出力する。
上記発明を次のように構成しても良い。ある単位長の
データ系列を入力して該単位長のインタリーブした系列
を出力するインタリービング方法において、データ系列
を第1のインタリーバに対して一方向に書き込む第1の
ステップを実行し、該第1のインタリーバからデータを
列又は行単位に読み出し、該第1のインタリーバと異な
る容量の第2のインタリーバに該読み出したデータを一
方向に書き込むことを該列又は行単位に繰り返す第2の
ステップを実行し、第2のステップにより生成された複
数個の該第2のインタリーバの各々を前記第1のインタ
リーバとみなして前記第2のステップを各々のインタリ
ーバ毎に実行する第3のステップを繰り返し、第3のス
テップの繰り返しから生成又は第2のステップから生成
されたインタリーバの各々からデータを読み出してデー
タ系列を出力する。
上記インタリービング方法を次のように構成しても良
い。ある単位長のデータ系列を入力して該単位長のイン
タリーブした系列を出力するインタリービング方法にお
いて、データ系列を第1のインタリーバに対して一方向
に書き込む第1のステップを実行し、該第1のインタリ
ーバからデータを列又は行単位に読み出し、該第1のイ
ンタリーバと異なる容量の第2のインタリーバに該読み
出したデータを一方向に書き込むことを該列又は行単位
に繰り返す第2のステップを実行し、該第2のステップ
の結果から生成したインタリーバの各々から列又は行単
位にデータを読み出し、該データを前記第1のインタリ
ーバと同一容量のインタリーバに書き込む第3のステッ
プを実行することによりにより生成されたインタリーバ
からデータを読み出してデータ系列を出力する。
上記構成において、前記第3のステップを実行するこ
とにより生成されたインタリーバを前記第1のインタリ
ーバとみなして前記第2のステップ及び第3のステップ
を実行する第4のステップを1回または複数回繰り返す
ことにより生成されたインタリーバからデータを読み出
してデータ系列を出力する。
上記インタリービング方法はまた次のように構成して
も良い。ある単位長のデータ系列を入力して該単位長の
インタリーブした系列を出力するインタリービング方法
において、複数のインタリービングパターンを予めテー
ブルに登録しておき、該テーブルを参照して、入力した
データ系列に該複数のインタリービングパターンのいず
れかを適用して出力し、該出力に対してさらに前記複数
のインタリービングパターンのいずれかを適用して出力
する。
上記構成において、前記テーブルは、少なくとも請求
項1から4のうちいずれか記載のインタリービング方法
によるインタリービングパターンを予め登録しておく。
上記の発明によれば、バッファに対する書き込みまた
は読み出しの処理を1回行った後、さらに順番を入れ替
える処理を繰り返して適用するので、1回づつ時間順に
読み書きしている場合よりもインタリービングの効果を
向上させることが可能となる。
また、本発明は、インタリービングに要するデータ量
を低減しながら種々のインタリービングに柔軟に対応す
ることができるインタリービング方法を提供することを
第2の目的とする。
上記の目的を達成するために、本発明は、ある単位長
のデータ系列を入力して該単位長のインタリーブした系
列を出力するインタリービング方法においてインタリー
ビングパターンを使用して入力データをインタリーブす
る場合の該インタリーブパターンの記述作成方法におい
て、第1の単位のインタリーブパターン記述と第2の単
位のインタリーブパターン記述を用いて、第3の単位の
インタリーブパターン記述を作成するインタリーブパタ
ーン記述作成方法である。
本発明はまた、上記構成におけるインタリーブパター
ン記述作成方法を複数回用いることで、所定長単位のイ
ンタリーブパターン記述を作成する。
上記構成において、前記インタリーブパターン記述
は、インタリーブパターンを記述したインタリーブパタ
ーンテーブルまたはインタリーブパターン方程式であ
る。
本発明のインタリービング方法は次のように構成して
も良い。ある単位長のデータ系列を入力して該単位長の
インタリーブした系列を出力するインタリービング方法
において、第1の単位のインタリーブパターン記述と第
2の単位のインタリーブパターン記述を用いて、第3の
単位のインタリーブパターン記述を作成し、作成したイ
ンタリーブパターン記述を用いてインタリービング処理
を行う。
本発明のインタリービング方法はまた次のように構成
しても良い。ある単位長のデータ系列を入力して該単位
長のインタリーブした系列を出力するインタリービング
方法において、第1の単位のインタリーブパターン記述
と第2の単位のインタリーブパターン記述を用いて、第
3の単位の系列におけるインタリービング先を計算し、
該計算結果に基づきインタリービング処理を行う。
本発明はまた、上記構成のインタリーブパターン記述
作成方法で作成されたインタリーブパターン記述を用い
て、第1の単位のインタリーブパターン記述と第2の単
位のインタリーブパターン記述を作成し、作成された該
第1の単位のインタリーブパターン記述と該第2の単位
のインタリーブパターン記述から計算することにより、
第3の単位のデータ系列に対してインタリービング処理
を行う。
本発明はまた、上記インタリービング方法において、
前記インタリーブパターン記述は、インタリーブパター
ンを記述したインタリーブパターンテーブルまたはイン
タリーブパターン方程式である。
上記本発明によれば、インタリーブ・パターン記述を
作成することにより、例えば、一つのインタリーブ・パ
ターン・テーブル(A=Bの場合)、または2つのイン
タリーブ・パターン・テーブルから、よりインタリービ
ング長の大きいインタリーブ・パターン・テーブルを作
成することが可能である。これにより、あるインタリー
ブ長のパターンをより小さいインタリーブ長のパターン
の複数の組み合わせで表わすことができ、固定長パター
ンのメモリ量を削減できる、例えば、1000ビット分のイ
ンタリーブ・パターン・テーブルは従来だと1000ビット
分のメモリが必要だが、本発明を用いると1000ビット・
インタリーブ・パターン・テーブルを20ビット・インタ
リーブ・パターン・テーブル×50ビット・インタリーブ
・パターン・テーブルで表現することで70(=20+50)
ビット分のメモリに削減することができる。また、900
ビット・インタリーブ・パターン・テーブルを20ビット
・インタリーブ・パターン・テーブル×50ビット・イン
タリーブ・パターン・テーブルで表現することで、固定
長のインタリーブ・パターン・テーブルを増加させず
に、1000ビットと900ビットのインタリービングを行う
ことができる。
本発明のインタリーブパターンの記述作成方法は次の
ように構成しても良い。ある単位長のデータ系列を入力
して該単位長のインタリーブした系列を出力するインタ
リービング方法においてインタリービングパターンを使
用して入力データをインタリーブする場合の該インタリ
ーブパターンの記述作成方法において、インタリーブパ
ターンを定義するインタリーブパターン記述言語を解釈
し、解釈した結果に基づき、請求項9記載のインタリー
ブパターン記述作成方法を用いて、インタリーブパター
ン記述を作成する。
また、上記構成において、インタリーブパターンを作
成するとき、インタリーブパターン記述言語の一部に対
応するインタリーブパターン記述をすでに保持していた
場合、その記述言語の一部に対応する処理を行わずに、
保持しているインタリーブパターン記述を参照してイン
タリーブパターン記述を作成する。
また、本発明は、インタリーブパターンを定義するイ
ンタリーブパターン記述言語を解釈し、解釈した結果に
基づき、請求項13記載のインタリービング方法を用いて
インタリービングを行う。
上記構成のインタリービング方法において、インタリ
ービングを行う際、インタリーブパターン記述言語の一
部に対応するインタリーブパターン記述をすでに保持し
ていた場合、その記述言語の一部に対応する処理を行わ
ずに、保持しているインタリーブパターンを参照してイ
ンタリーブパターン記述を作成する。
本発明のインタリーブパターンの記述作成方法は次の
ように構成しても良い。ある単位長のデータ系列を入力
して該単位長のインタリーブした系列を出力するインタ
リービング方法においてインタリービングパターンを使
用して入力データをインタリーブする場合の該インタリ
ーブパターンの記述作成方法において、ある単位長が与
えられたとき、まず、一段目のインタリーブパターン記
述を決定し、次に、一段目以降の縦および横それぞれの
インタリーバに対応するインタリーブパターン記述を決
定することを、任意の段またはインタリービングができ
なくなるまで繰り返すことにより、インタリーブパター
ン記述を生成する。
また、本発明のインタリーブパターンの記述作成方法
は次のように構成しても良い。ある単位長のデータ系列
を入力して該単位長のインタリーブした系列を出力する
インタリービング方法においてインタリービングパター
ンを使用して入力データをインタリーブする場合の該イ
ンタリーブパターンの記述作成方法において、生成され
たインタリーブパターン記述を検査し、検査に不合格で
あれば、パラメータの一部もしくは全てを変更し、イン
タリーブパターン記述を再生成し、検査に合格するまで
これを繰り返し、最終的に、検査に合格したインタリー
ブパターン記述を生成する。
上記構成のインタリーブパターン記述作成方法におい
て、前記生成されるインタリーブパターン記述は、イン
タリーブパターンテーブル、インタリーブパターン方程
式、またはインタリーブパターン記述言語である。
上記の発明により、インタリービングに要するデータ
量を低減しながら種々のインタリービングに柔軟に対応
することができる。
また、本発明は、インタリービング方法を伝送系装置
やターボ符号化器等に適用する方法、その伝送系装置や
符号化器等の装置、及びある対象に適したインタリービ
ングパターン作成プログラムを記録した記録媒体を提供
することを第3の目的とする。
上記の目的を達成するために、本発明のインタリーブ
パターン作成方法は次のように構成される。ある単位長
のデータ系列を入力して該単位長のインタリーブした系
列を出力するインタリービング方法においてインタリー
ビングパターンを使用して入力データをインタリーブす
る場合の該インタリーブパターンの記述作成方法におい
て、ある単位長が与えられたとき、該単位長に対応する
ブロックインタリーバの行数または列数を予め定められ
ている適用対象に適したインタリーブ・パターン・リス
トを用いて決定し、決定した行数または列数から列数ま
たは行数を定めるステップを、該定められた列数または
行数が該インタリーブ・パターン・リストに定義される
まで繰り返し実行して得られたインタリーブ・パターン
から前記単位長のインタリーブ・パターンを作成する。
また、上記構成において、ある単位長が与えられたと
き、まず、第1段目の処理として、定められた数によ
り、該単位長に対応するブロックインタリーバの行数ま
たは列数を決定し、その数に対応するインタリーブパタ
ーンを予め定めたインタリーブパターンとし、該決定さ
れた列数を用いて行数を定め、または、該決定された行
数を用いて列数を定める第1のステップを実行し、前記
定められた行数または列数に対応するブロックインタリ
ーバの行数または列数を、予め定められている適用対象
に適したインタリーブ・パターン・リストを用いて決定
し、決定された行数から列数を定め、または、決定され
た列数から行数を定める第2のステップを、行数または
列数に対応するインタリーブパターンが前記予め定めら
れているインタリーブ・パターン・リスト中に存在する
まで繰り返す第3のステップを実行し、該第3のステッ
プを前記第1のステップにおける前記予め定めたインタ
リーブパターンに対応する行数回または列数回行い、得
られた最終段階の行と列に対応するインタリーブ・パタ
ーンから、順次前の段階の行または列に対応するインタ
リーブ・パターンを作成し、結果として前記単位長のイ
ンタリーブパターンを作成する。
また、本発明は上記構成において、更に、作成した前
記単位長のインタリーブパターンをチェックし、該チェ
ック結果により、再度該単位長のインタリーブパターン
を作成し直す。
また、上記構成において、適応対象としてターボ符号
化であり、第1段目の行数を7とする。
更に、適応対象として伝送であり、第1段目の列数を
1フレームのスロット数とする。
上記の発明により、ターボ符号化や伝送等に適したイ
ンタリーブパターンを得ることができる。
上記目的を達成するための本発明の装置は、ある単位
長のデータ系列を入力して該単位長のインタリーブした
系列を出力するインタリービングを実行するインタリー
ビング装置において、1または複数のインタリービング
パターンを予めテーブルに登録しておく手段と、該テー
ブルを参照して、入力したデータ系列に該複数のインタ
リービングパターンのいずれかを適用して出力する手段
と、必要に応じて該出力に対してさらに該複数のインタ
リービングパターンのいずれかを適用して出力すること
を繰り返す手段とを有する。
また、上記構成において、前記テーブルは、少なくと
も請求項1から4のうちいずれか記載のインタリービン
グ方法によるインタリービングパターンを予め登録して
おく。
また、上記構成において、前記インタリービングパタ
ーンは、請求項21記載のインタリービングパターン作成
方法による。
更に、上記インタリービング装置において、インタリ
ービングパターンを使用する代りに、入力したデータ系
列のインタリービング先を計算し、該計算結果に基づき
インタリービング処理を行いデータ出力する。
上記の発明により、インタリービング処理を行う装置
を提供することができ、特に、ターボ符号化や伝送等に
適した装置を提供できる。
上記目的を達成するための本発明によるプログラムを
記録した記録媒体は、ある単位長のデータ系列を入力し
て該単位長のインタリーブした系列を出力するインタリ
ービング方法におけるインタリーブパターンの記述作成
を行うプログラムを記録したコンピュータ読み取り可能
な記録媒体において、該プログラムは、ある単位長が与
えられたとき、該単位長に対応するブロックインタリー
バの行数または列数を予め定められている適用対象に適
したインタリーブ・パターン・リストを用いて決定し、
決定した行数または列数から列数または行数を定めるス
テップを、該定められた列数または行数が該インタリー
ブ・パターン・リストに定義されるまで繰り返し実行し
て得られたインタリーブ・パターンから前記単位長のイ
ンタリーブ・パターンを作成する。
更に、上記構成において、本発明のインタリーブパタ
ーン作成プログラムを記録した記録媒体において、該プ
ログラムは、ある単位長が与えられたとき、まず、第1
段目の処理として、定められた数により、該単位長に対
応するブロックインタリーバの行数または列数を決定
し、その数に対応するインタリーブパターンを予め定め
たインタリーブパターンとし、該決定された列数を用い
て行数を定め、または、該決定された行数を用いて列数
を定める第1のステップを実行し、前記定められた行数
または列数に対応するブロックインタリーバの行数また
は列数を、予め定められている適用対象に適したインタ
リーブ・パターン・リストを用いて決定し、決定された
行数から列数を定め、または、決定された列数から行数
を定める第2のステップを、行数または列数に対応する
インタリーブパターンが前記予め定められているインタ
リーブ・パターン・リスト中に存在するまで繰り返す第
3のステップを実行し、該第3のステップを前記第1の
ステップにおける前記予め定めたインタリーブパターン
に対応する行数回または列数回行い、得られた最終段階
の行と列に対応するインタリーブ・パターンから、順次
前の段階の行または列に対応するインタリーブ・パター
ンを作成し、結果として前記単位長のインタリーブパタ
ーンを作成する。
上記構成において、本発明のインタリーブパターン作
成プログラムを記録した記録媒体において、前記プログ
ラムは、更に、作成した前記単位長のインタリーブパタ
ーンをチェックし、該チェック結果により、再度該単位
長のインタリーブパターンを作成し直す。
更に、本発明のインタリーブパターン作成プログラム
を記録した記録媒体において、前記プログラムは、適応
対象としてターボ符号化であり、第1段目の行数を7と
する。
更に、本発明のインタリーブパターン作成プログラム
を記録した記録媒体において、前記プログラムは、適応
対象として伝送であり、第1段目の列数を1フレームの
スロット数とする。
上記の発明により、インタリービングパターン作成を
行うプログラムを記録した記録媒体を提供することがで
き、特に、ターボ符号化や伝送等に適したインタリービ
ングパターン作成を行うプログラムを記録した記録媒体
を提供することができる。
図面の簡単な説明 図1は、従来のインタリービング方法を示す図であ
る。
図2は、本発明の第1の実施の形態のインタリービン
グ方法を示す図である。
図3は、本発明の第1の実施の形態のインタリービン
グ方法を示す図である。
図4は、本発明の第2の実施の形態のインタリービン
グ方法を示す図である。
図5は、本発明の第3の実施の形態のインタリービン
グ方法を示す図である。
図6は、本発明の第4の実施の形態のインタリービン
グ方法を示す図である。
図7は、本発明の第5の実施の形態のインタリービン
グ方法を示す図である。
図8は、L=64ビット長のデータが8ビット×8ビッ
トのブロックインタリーバに書き込まれたことを示す図
である。
図9は、シンボル単位のインタリービングにおける第
1の場合を示す図である。
図10は、シンボル単位のインタリービングにおける第
2の場合を示す図である。
図11は、シンボル単位のインタリービングにおける第
3の場合を示す図である。
図12は、インタリーブ処理を説明する図である。
図13は、本発明の第7の実施の形態のインタリーブ処
理を説明する図である。
図14は、本発明の第7の実施の形態のインタリーブ処
理を説明する図である。
図15は、本発明の第7の実施の形態のインタリーブ処
理を説明する図である。
図16は、本発明の第8の実施の形態のインタリーブ処
理を説明する図である。
図17は、本発明の第8の実施の形態のインタリーブ処
理を説明する図である。
図18は、本発明の第9の実施の形態のインタリーブ処
理を説明する図である。
図19は、本発明の第9の実施の形態のインタリーブ処
理を説明する図である。
図20は、本発明の第9の実施の形態のインタリーブ処
理を説明する図である。
図21は、本発明の第9の実施の形態のインタリーブ処
理を説明する図である。
図22は、本発明の第9の実施の形態のインタリーブ処
理を説明する図である。
図23は、インタリーブ・パターン記述言語の定義の例
を説明する図である。
図24は、インタリーブ・パターン記述言語の定義の例
を説明する図である。
図25は、インタリーブ・パターン記述言語の定義の例
を説明する図である。
図26は、インタリーブ・パターン記述言語の定義の例
を説明する図である。
図27は、インタリーブ・パターン記述言語で定義され
た場合の実現を説明する図である。
図28は、インタリーブ・パターン記述言語で定義され
た場合の実現を説明する図である。
図29は、インタリーブ・パターン記述言語で定義され
た場合の実現を説明する図である。
図30は、インタリーブ・パターン記述言語で定義され
た場合の実現を説明する図である。
図31は、インタリーブ・パターン記述言語で定義され
た場合の実現を説明する図である。
図32は、インタリーブ・パターンを生成する手順のフ
ローを示す図である。
図33は、生成されたインタリーブ・パターンの決定の
手順を示すフローチャートである。
図34は、ターボ符号器の構成例を説明するブロック図
である。
図35は、移動無線の送受信機の構成例を説明するブロ
ック図である。
図36は、デインタリービングの例を示す図である。
図37は、デインタリービングの例を示す図である。
図38は、ターボ符号に適したインタリーブ・パターン
の作成を説明するフローチャートである。
図39は、インタリーブ・パターンの決定過程の詳細を
示す図である。
図40は、インタリーブ・パターンの決定過程に使用す
る、予め定めたインタリーブ・パターンのリストを示す
テーブルである。
図41は、インタリーブ・パターンのマルチステージ・
インタリービング法による作成過程の詳細を示す図であ
る。
図42は、インタリーブ・パターンの作成過程の1段を
説明する図である。
図43は、図42の作成過程の具体的な例である。
図44は、インタリーブ・パターンの作成過程の他の例
を説明する図である。
図45は、作成されたインタリーブ・パターンのチェッ
クを説明する図である。
図46は、伝送路インタリーバに適したインタリーブ・
パターンの作成を説明するフローチャートである。
図47は、インタリーブ・パターンの決定過程の詳細を
示す図である。
図48は、インタリーブ・パターンの作成に使用する、
予め定められたインタリーブ・パターンのリストを示す
テーブルである。
図49は、インタリーブ・パターンのマルチステージ・
インタリービング法による作成過程の詳細を示す図であ
る。
図50は、インタリーブを行う装置の例を示す図であ
る。
発明を実施するための最良の形態 以下、図面を参照して本発明の実施の形態を詳細に説
明する。以下の説明では、2次元の配列を用いてインタ
リーバを図示し説明しているが、これは説明の便宜上の
ものである。2次元の配列ではなく1次元の配列を用い
て本発明を実施できることは言うまでもない。
なお、以下のインタリービング処理等は、入力される
ビット系列等の信号処理等を行う処理装置において実行
される。
まず、本発明の第1の実施の形態を説明する。
図2と図3は、本発明の第1の実施の形態のインタリ
ービング方法を示す。図2は、まず、従来例と同様に1
フレームのデータ200として1152ビットを入力して、72
×16(=1152)インタリーバ210のバッファに対して行
方向に行ベクトル215の書き込みを行う。本発明のイン
タリービング方法は、72×16インタリーバではなく一般
のN×Mインタリーバについても適用可能であることは
もちろんである。72×16インタリーバ210において、16
列ある列ベクトル220等それぞれは72ビットで構成され
ているが、この列ベクトル220等を読み出し、それぞれ
について対応する16個の9×8(=72)インタリーバ23
0、235、・・・、240でインタリービングを行う。つま
り9×8インタリーバ230等のバッファに対して上記の
列ベクトル220等を行方向に書き込む。最後に16個ある
9×8インタリーバの各々に対して、順に列方向にデー
タを読み出し、出力すなわちインタリーブされたデータ
245を取り出す。
図1におけるインタリーブされたデータの配置は、列
の中に関しては時間順に順序正しく並んでいるが、図2
におけるインタリーブされたデータの配置は、より複雑
なものになっていることが分かる。ここで定量的に評価
するため、従来の技術で説明した尺度(2)の観点でイ
ンタリービングの能力を評価する。
図1の出力130において、「0」の隣は「16」であ
る。したがって、入力データにおいては、この2つのビ
ットは16ビット離れている。全てのビットについて同様
に調べてみると、連続する2ビットの出力は、入力系列
において少なくとも16ビット離れていることが分かる。
つまり、上記尺度(2)は16ビットとなる。
図2では、上記尺度(2)は128ビットとなり、本実
施の形態1の方法は、インタリービングの能力を引き上
げることができたことが分かる。
図3は、さらにもう一段階インタリービングを繰り返
している方法を示す。図2の9×8インタリーバ230等
内の各列のデータをさらに、各列毎に、3×3(=9)
インタリーバ285、287、・・、293において、インタリ
ービングを行っている。最終的に3×3インタリーバ28
5等に対して、順に列方向にデータを読み出し、出力す
なわちインタリーブされたデータ295を取り出す。
図3では、上記尺度(2)は384ビットなり、繰り返
しインタリービングを行うことでインタリービングの能
力を引き上げることができることが分かる。
次に、本発明の第2の実施の形態を説明する。
図4は、本発明の第2の実施の形態のインタリービン
グ方法を示す。
図3では、72×16インタリーバ310を列方向に読み出
していたが、本実施の形態2では72×16インタリーバ31
0の行ベクトル315の16ビットを読み出し、4×4インタ
リーバ320、330等に同様に行方向に書き込みを行う。次
に、4×4インタリーバ320等の列を順に読み出し、先
ほどの72×16インタリーバ310の各行にデータを戻す。
この場合、先の72×16インタリーバ310の代わりに別の7
2×16インタリーバ335を用いてもよい。すべての4×4
インタリーバ320等の列のデータを戻したら、72×16イ
ンタリーバ310のバッファを列方向に読み出し、インタ
リーブされたデータ340を取り出す。
従来のインタリービング法の出力結果350と比較する
と、72×16インタリーバ310における各列内におけるデ
ータ配置は同じだが、各列の配置が異なることが分か
る。ここで、上記尺度(1)の観点でインタリービング
の能力を評価する。従来の方法においては、入力データ
の「0」と「1」は、インタリーブされたデータにおい
ては、72ビット離れている。同様に全てのビットについ
て調べると、上記尺度(1)は72ビットであることが分
かる。本実施の形態2では上記尺度(1)は288ビット
となり、インタリービングの能力を引き上げることがで
きたことが分かる。
次に、本発明の第3の実施の形態を説明する。
図5は、本発明の第3の実施の形態のインタリービン
グ方法を示す。本実施の形態は、実施の形態第1と第2
とを組み合わせ、それぞれのインタリービング法を繰り
返す方法である。
図5において、1フレームのデータ400として16ビッ
トを入力して、4×4(=16)インタリーバ410のバッ
ファに対して行方向に書き込みを行う。4×4インタリ
ーバ410において、4列ある列それぞれは4ビットで構
成されているが、この列を読み出し、それぞれについて
対応する4個の2×2(=4)インタリーバ420、425、
430、435でインタリービングを行う。つまり2×2イン
タリーバ420等のバッファに対して上記の列を行方向に
書き込む。
次に、2×2インタリーバ420等の列の2ビットを列
毎に順次読み出し、先ほどの4×4インタリーバ410の
各列にデータを戻す。この場合、先の4×4インタリー
バ410の代わりに別の4×4インタリーバ440を用いても
よい。
このインタリーバ410または440に対して各行を読み出
し、それぞれについて対応する4個の2×2(=4)イ
ンタリーバ445、450、455、460でインタリービングを行
う。つまり2×2インタリーバ445等のバッファに対し
て上記の行を行方向に書き込む。
次に、2×2インタリーバ445等の列の2ビットを列
毎に順次読み出し、先ほどの4×4インタリーバ410ま
たは440の各行にデータを戻す。この場合、先の4×4
インタリーバ410または440の代わりに別の4×4インタ
リーバ470を用いてもよい。すべての2×2インタリー
バ445等の列のデータを戻したら、4×4インタリーバ4
10または440または470のバッファを列方向に読み出し、
インタリーブされたデータ480を取り出す。
以上により、尺度(1)および(2)を同時に改善す
ることができ、インタリービングの能力をさらに引き上
げることができる。
したがって、本発明によれば同じN×Mのバッファ・
サイズのインタリービングであっても、連続する2ビッ
トの入力は、充分繰り返すインタリーブ後の出力系列に
おいて2Nビット以上遠くに引き離せ、連続する2ビット
の出力は、入力系列においては2Mビット以上離すことが
可能である。例えば、8×8のバッファ・サイズのイン
タリービングの場合は、3回の繰り返しによりインタリ
ーブ後の出力系列において2×8ビット以上遠くに引き
離せ、連続する2ビットの出力は、入力系列においては
2×8ビット以上離すことが可能である。
さらに、本発明はバースト誤り伝送路またはバースト
誤り記録媒体で生じるバースト誤りのランダム化に用い
ることができる。ターボ符号化に適用するインタリービ
ング法として用いることもできる。
次に、本発明の第4の実施の形態を説明する。図6
は、本実施の形態を示す。
上述の実施の形態第1から第3のように、同一のイン
タリービング・ステップにおいて必ずしも同一のインタ
リーバを繰り返し用いなくても良い。図6において、入
力系列を72×16インタリーバに書き込んだ後、72×16イ
ンタリーバ600の行毎に16ビットずつ読み出し、第1行
目は4×4インタリーバ610に、第2行目は6×3イン
タリーバ620に、第3行目は8×2インタリーバ630に、
等のように行毎にインタリーバの形を変えることも可能
である。また、16ビットの入力系列に対して6×3イン
タリーバというようにインタリーバ・バッファの中のす
べてに対して入力データを書き込む必要もない。
次に、本発明の第5の実施の形態を説明する。図7
は、本実施の形態を示す。
図7は、図2と同様のインタリービングの例を示す。
ただし、図2の例では、第1のインタリービング・ステ
ップにおいて、入力系列を複数の16ビットからなるブロ
ックに分割しているが、そのブロックの中は時間順のま
まである。一方、図7の例では、そのブロック内におい
て、擬似ランダム・インタリービングを行い、72×16イ
ンタリーバ700に書込を行っている。このように、本発
明の繰り返し処理と疑似ランダム・インタリービング方
法に用いられるようなビット順の入れ替え処理とを組み
合わせることが可能であり、このインタリービング方法
の例を示したものが図7である。
次に、本発明の第6の実施の形態を説明する。
上述した実施の形態においては、ビット単位のインタ
リービング方法を示したが、シンボル単位でも同様にし
てインタリービングを行うことができる。以下、その例
を第6の実施の形態として説明する。
まず、Lビット長のデータをN×M(L≦N×M)の
ブロックインタリーバへ書きこむ。ここで、1シンボル
をKビットとし、N×Mのブロックインタリーバにおい
ては連続(隣接)するKビットを1シンボルとする。
縦方向に連続するKビットを1シンボルとした第1の
場合には、(N/K)シンボル×Mシンボルのブロックイ
ンタリーバとみなすことができ、上述した方法で縦方向
及び横方向に複数段インタリーブを行い、シンボルをビ
ットに直して読み出すことで、シンボル単位のインタリ
ービングが可能となる。また、横方法に連続するKビッ
トを1シンボルとした第2の場合には、Nシンボル×
(M/K)シンボルのブロックインタリーバとみなすこと
ができ、同様にしてシンボル単位のインタリービングが
できる。更に、K=N1×M1であるとして、隣接するKビ
ットを1シンボルとした第3の場合には、 (N/N1)×(M/M1)シンボルのブロックインタリーバ
とみなして、同様にしてシンボル単位のインタリービン
グができる。
以上説明した方法の具体例を図を用いて説明する。図
8は、L=64ビット長のデータが(N=)8ビット×
(M=)8ビットのブロックインタリーバに書き込まれ
たことを示す図である。この後の処理は、第1〜第3の
場合について、図9〜図11において説明する。
図9はK=2における第1の場合を示す図である。図
9の4シンボル×8シンボルのブロックインタリーバが
ビット単位のインタリービングについて既に説明した方
法でインタリービングされ、インタリーバ650のシンボ
ルがビットに直され、インタリーバ660となり、読み出
しが行われる。
また、K=2における第2の場合は、図10に示す方法
でインタリービングが行われ、K=4における第3の場
合は、図11に示す方法でインタリービングが行われる。
これらの具体的方法については、それぞれの図及び上記
の説明等から明らかであるので説明は省略する。
以上説明したように、本発明の上記第1〜第6の実施
の形態におけるインタリービング方法によれば、前述の
第1の目的が達成され、バッファに対する書き込みまた
は読み出しの処理を1回行った後、さらに順番を入れ替
える処理を繰り返して適用することにより、1回ずつ時
間順に読み書きしている場合よりもインタリービングの
効果を向上させることが可能である。
なお、このようなインタリービング方法をマルチプル
・インタリービング法と称する。
上述したとおり、デジタル・システムの場合、ビット
かシンボル等の単位でインタリービングにおける並び替
えが行われる。上述の方法は、バッファ等にデータを書
き込み、それを読み取る方法を示しているが、インタリ
ービングによる順番の入れ替え情報をパターン(以下、
インタリーブ・パターンと称する)として持ち、それを
参照して並べ替えることも可能である。インタリービン
グはビット単位、シンボル単位等で処理されるが、以下
では簡単のためビット単位に行った例を示す。
図12は、16ビット系列のインタリービングを行った例
である。図12では、インタリーブ・パターン・テーブル
を参照することによりビット単位のインタリービングを
行っている。図12では、インタリービングが行われる入
力された16ビットの系列670は、インタリーブ・パター
ン・テーブル680に記憶されている順番にしたがって、
入力系列内のビット(もしくはシンボル等)の順番の入
れ替れが行われる。
図12において、そこに示されているインタリーブ・パ
ターン・テーブルに示されている順番を、矢印のように
縦方向の順に0、8、4、12、2、・・・と読み出す。
その読み出された順番に、入力された16ビットの系列
を、順次、入力系列の0番目のビットを出力系列の0番
目に、1番目のビットを8番目と入れ替える。そして、
インタリービング後のビット系列を出力する。
次に、本発明の第2の目的を達成する手段における実
施の形態を、第7の実施の形態から説明する。
図13〜図15は、本発明の実施の形態7を示す。
図13および図14では、16ビットの系列670をインタリ
ービングする例を示している。すなわち、4ビット系列
の変換を示すインタリーブ・パターン・テーブルAおよ
びインタリーブ・パターン・テーブルBを用意してお
き、この2つの4ビットのインタリーブ・パターン・テ
ーブルから、16(4×4)ビット系列の変換を示すイン
タリーブ・パターン・テーブル680を生成する。そし
て、この生成された16ビット系列のインタリーブ・パタ
ーン・テーブルを用いて、入力される16ビット系列670
のインタリービングを行う。
図13において、予め用意されているテーブルAがテー
ブルCの書き込み方向、またはテーブルBがテーブルC
の書き込み方向の垂直方向を規定している。L=16ビッ
トのインタリービングを行う際、LA=4ビットのインタ
リーブ・パターンを記述したインタリーブ・パターン・
テーブルAとLB=4ビットのインタリーブ・パターンを
記述したインタリーブ・パターン・テーブルBを用い
て、L(≦LA×LB)ビットのインタリーブ・パターンを
記述したインタリーブ・パターン・テーブルCを作成す
る。(図13の) インタリーブ・パターン・テーブルのC[i](ビッ
ト列Cのi番目)を作成するための演算は、図13の例で
は、 C[i]=A[i%LA]+LA×B[i/LA] であり、LA=4である。(ここで、iは系列のビットの
位置を示すアドレスであり、0以上の整数とする。これ
以降の記述では、系列の位置を示すアドレスをi、j、
k、…とし、0以上の整数とする。A[i]は、テーブ
ルAのi番目の要素を示す。“%”は剰余演算子で、i
%LAはiをLAで割り算した余りを意味し、また、i/LAは
iをLAで割り算した結果の整数部(小数部を切り捨てた
数)を意味する。以下の式においても同様である。但
し、テーブルAがテーブルCの横方向のパターンを規定
し、テーブルBがテーブルCの縦方向を規定するものと
する。
この結果をインタリーブ・パターン・テーブルC680に
対して横方向に書き込むことで、インタリーブ・パター
ン・テーブルC680を生成する。
インタリービングする際は、テーブルCを縦方向に順
番に読み出し、それを参照して入力系列のインタリービ
ングを行う(図13の)。これは、インタリーブ・パタ
ーン・テーブルC680に記憶されている順番にしたがっ
て、系列内のビットの順番の入れ替えを行う。
なお、読み出し方向は必ずしも下向きである必要はな
い。また、書き込み方向は必ずしも右方向である必要が
無い。例えば、読み出し方向を上向きというように図と
は逆方向にすることも可能である。
また、図13において、テーブルAがテーブルCの書き
込み方向、またはテーブルBがテーブルCの書き込み方
向の垂直方向を規定しているとしたが、テーブルAとB
の関係は入れ替えることができ、インタリーブ・パター
ン・テーブルAおよびBは同一のパターンであっても、
異なるパターンであっても構わない。
テーブルAとテーブルBが同一の場合、どちらか一方
のテーブルのみ用いることも可能である。たとえば、A
=Bの場合、 C[i]=A[i%LA]+LA×A[i/LA] もしくは C[i]=B[i%LB]+LB×B[i/LB] と記述することも可能である。これらのことは、以下、
図13から図21まで同様である。
図14は、図13の例と同様の結果が得られる別の演算を
示している。図14で行われているインタリーブ・パター
ンC680の作成は、 C[i]=LA×B[i%LB]+A[i/LB] であり(図14の、図13と異なる。但し、テーブルAが
テーブルCの横方向のパターンを規定し、テーブルBが
テーブルCの縦方向を規定するものとする。この結果を
テーブルCに対して縦方向に書き込む。
なお、インタリーブ・パターン・テーブルAとBは入
れ替わってもよい。また、テーブルAおよびBは同一の
パターンであっても、異なるパターンであっても構わな
い。テーブルAとBが同一の場合、テーブルはAもしく
はBのどちらか一方のみでも構わない。
インタリービングする際は、テーブルCを同(縦)方
向に順番に読み出し、それを参照して入力系列のインタ
リービングを行う(図14の)。
このように、インタリーブ・パターン・テーブルC680
の生成する演算は任意に変化させることが可能である。
また、読み出し方向と書き込み方向は必ずしも同一方向
である必要が無く、図14に示された方向である必要も無
い。テーブルの書き込み方向、読み出し方向も自由に設
定することが可能である。
図15は、図13および図14に示したような16ビット・イ
ンタリーブではなく、15ビット・インタリーブを行う例
である。
図15において、L=15ビットのインタリービングを行
う際、LA=4ビットのインタリーブ・パターンを記述し
たインタリーブ・パターン・テーブルAとLB=4ビット
のインタリーブ・パターンを記述したインタリーブ・パ
ターン・テーブルBを用いて、L(≦LA×LB)ビットの
インタリーブ・パターンを記述したインタリーブ・パタ
ーン・テーブルC700を作成する(図15の)。このイン
タリーブ・パターン・テーブルC700の作成方法は、図13
と同様、 C[i]=A[i%LA]+LA×B[i/LA] となる(LA=4)。但し、テーブルAがテーブルCの横
方向のパターンを規定し、テーブルBがテーブルCの縦
方向を規定するものとする。
この結果は、テーブルCに対して横方向に書き込むわ
けだが、テーブルCは16ビットのインタリーブ・パター
ンを記述しているので、15ビットのインタリービングす
る際は、テーブルCを縦方向に順番に読み出し、15以上
の数を読み込んだ場合はそれを破棄することで、15ビッ
トのインタリービングを行う(図15の)。
図15のように、テーブルCを読み込むときに15以上の
数を読み飛ばすことにより、15ビットのインタリービン
グを行うことができるが、テーブルCに対して書き込み
をする際に15以上の書き込みを禁止することにより、15
ビットのインタリーブ・パターンを記述したテーブルC
を作成し、これをもとにインタリービングを行うことも
可能である。すなわち、図15において、4ビットのイン
タリーブ・パターンを記憶したテーブルAと4ビットの
インタリーブ・パターンを記憶したテーブルBを用い
て、15(<4×4)ビットのインタリーブ・パターン・
テーブルCを作成する場合、14(=15−1)以上の数を
書き込まないことにより、15ビットのインタリーブ・パ
ターン・テーブルを作成することが可能である。
第7の実施の形態においては、例えば、一つのインタ
リーブ・パターン・テーブル(A=Bの場合)、もしく
は二つのインタリーブ・パターン・テーブルから、より
インタリービング長の大きいインタリーブ・パターン・
テーブルを作成している。これにより、あるインタリー
ブ長のパターンをより小さいインタリーブ長のパターン
の複数の組み合わせで表わすことができ、固定長パター
ンのメモリ量を削減できる。
たとえは、1000ビット分のインタリーブ・パターン・
テーブルは、従来では1000ビット分のインタリーブ・パ
ターン・テーブルのためのメモリが必要だが、実施の形
態7においては、1000ビット・インタリーブ・パターン
・テーブルを20ビット・インタリーブ・パターン・テー
ブル×50ビット・インタリーブ・パターン・テーブルで
表現することで、70(=20+50)ビット分のメモリに削
減することができる。
また、900ビット・インタリーブ・パターン・テーブ
ルを20ビット・インタリーブ・パターン・テーブル×50
ビット・インタリーブ・パターン・テーブルで表現する
ことで、固定長のインタリーブ・パターン・テーブルを
増加させずに、1000ビットと900ビットのインタリービ
ングを行うことができ、そのインタリービング長に対応
したインタリービングを行うことが可能である。
次に第8の実施の形態を説明する。
本発明の第8の実施の形態は、図13〜図15に示した第
7の実施の形態と同様のインタリービング結果と同様の
結果が得られるが、インタリーブ・パターン・テーブル
Cは作成せず、直接テーブルAとテーブルBから演算し
て、インタリーブ先を求め、これによりインタリービン
グを行うものである。第8の実施の形態を図16および図
17に示す。
図16においては、図13の例と同様の結果が得られる16
ビット系列の例を示している。
図示されているように、図13のようなインタリーブ・
パターン・テーブルCは作成していない。4ビットのイ
ンタリーブ・パターンを記憶したテーブルAと4ビット
のインタリーブ・パターンを記憶したテーブルBを用い
て、系列内のビットの入れ替え先を計算し(図16の、
その結果をもとに、インタリービングを行う(図16の
)。
この直接テーブルAとテーブルBから系列内の1番目
の要素に対するインタリービング先j番目を計算するた
めの式は、図14における式と同様の C[i]=4B[i%4]+A[i/4] である。
なお、テーブルAとBは入れ替わってもよい。また、
インタリーブ・パターン・テーブルAおよびBは同一の
パターンであっても異なるパターンであっても構わな
い。テーブルAとBが同一の場合、 テーブルはAもしくはBのどちらか一方のみでも構わ
ない。つまり、 j=4A[i%4]+A[i/4] =4B[i%4]+B[i/4] でよい。
図17においては、インタリーブを指定するのに、イン
タリーブ・パターン・テーブルA、Bを用意する代わり
に、インタリーブ・パターン方程式(710、720)を用い
ている。そして、このインタリーブ・パターン方程式
を、インタリービングを行うときに演算する(図17の
)ことにより、インタリーブを行う(図17の)。
4ビットのインタリーブ・パターンを記述した方程式
a710と方程式b720は、 ja=2(ia%2)+(ia/2)=fa(ia) ただし、0≦ia≦4jb =2(ib%2)+(ib/2) =fb(ib) ただし、0≦ib≦4である。
この4ビットのインタリーブ・パターンを記述した方
程式aと方程式bとの双方を順次用いることにより、16
ビット系列内のi番目の要素に対するインタリービング
先j番目を計算する。それは、結局、 j=4fa(i%4)+fb(i/4) =8((i%4)%2)+4((i%4)/2) +2((i/4)%2)+((i/4)/2) を計算して、インタリービングを行うことと同じであ
る。
なお、方程式aとbは入れ替わってもよい。インタリ
ーブ・パターン方程式aおよびbは同一の式であっても
異なる式であっても構わない。方程式aとbが同一の場
合、方程式aもしくはbのどちらか一方のみを用いても
よい。
図17に示されているインタリービングにおいて、用意
されている4ビットの式から16ビットのインタリーブを
計算し、その計算結果をまずテーブルに書き込み、イン
タリーブ・パターン・テーブルを作成してからインタリ
ービングを行うことも可能である。これは、第7の実施
の形態において、インタリーブをテーブルで規定せず、
式により規定したことと同じである。
第8の実施の形態においては、一つのインタリーブ・
パターン・テーブル(A=Bの場合)、もしくは二つの
インタリーブ・パターン・テーブルから、大きいインタ
リービングを行っているが、別のインタリーブ・パター
ン・テーブルを生成する必要がないという特徴がある。
また、一つのインタリーブ・パターン方程式(a=b
の場合)もしくは二つのインタリーブ・パターン方程式
から、よりインタリービング長の大きいインタリービン
グを行うことができるが、別のインタリーブ・パターン
・テーブルを生成する必要はない。ただし、インタリー
ブ・パターン・テーブルを生成することも可能である。
次に、第9の実施の形態を説明する。
第9の実施の形態は、第7の実施の形態または第8の
実施の形態で示される処理を複数回繰り返して用いてい
る例である。第9の実施の形態を図18〜図22を用いて説
明する。
図18は、第7の実施の形態である図13で示される処理
を複数回繰り返して用いて、2つの2ビットのインタリ
ーブ・パターン・テーブルA、Bおよび4ビットのイン
タリーブ・パターン・テーブルCから16ビットのインタ
リーブ・パターン・テーブルを生成する例である。
図18において、L=16ビットのインタリービングを行
う際、まず、LA=2ビットのインタリーブ・パターンを
記憶したテーブルAと、LB=2ビットのインタリーブ・
パターンを記憶したテーブルBを用いて、LC=4≦LA×
LBビットのインタリーブ・パターン・テーブルD730を生
成する(図18の)。
インタリーブ・パターン・テーブルD730を生成するた
めの演算は、例えば、 D[i]=2A[i%2]+B[i/2] (テーブルAがテーブルDの書き込み方向、またテーブ
ルBがテーブルDの書き込み方向の垂直方向を規定して
いる場合) で行うことができる。
次に、作成したテーブルDとLD=4ビットのインタリ
ーブ・パターンを記憶したテーブルCを参照することに
より、LE=16≦LC×LDビットのインタリーブ・パターン
・テーブルE740を生成する(図18の)。
インタリーブ・パターン・テーブルE740を生成するた
めの演算は、例えば、 E[i]=4D[i%4]+C[i/2] (テーブルDがテーブルEの書き込み方向、またテーブ
ルCがテーブルEの書き込み方向の垂直方向を規定して
いる場合) で行うことができる。
このようにして生成したインタリーブ・パターン・テ
ーブルEを参照することにより、16ビット系列のインタ
リービング処理を行う(図18の)。
なお、テーブルAとBは入れ替わってもよい。インタ
リーブ・パターン・テーブルA、B、Cは同一のパター
ンであっても異なるパターンであっても構わない。同一
パターンの場合、どちらか一方のテーブルのみ用いても
よい。テーブルAとBが同一の場合、 C[i]=A[i%4]+4A[i/4] =B[i%4]+4B[i/4] となる。また、読み出し方向と書き込み方向は必ずしも
同一方向である必要が無い。図に示された方向である必
要も無い。
図19は、第8の実施の形態である図16に示した処理を
複数回繰り返し組み合わせて、2つの2ビットのインタ
リーブ・パターン・テーブルA、Bおよび4ビットのイ
ンタリーブ・パターン・テーブルCを用いて、16ビット
のインタリービングを行う例である。
図19において、まず、4ビットのid(0≦id<4)番
目のビットの入れ替え先jd番目を、テーブルAとBを参
照して計算する(図15の)。この演算は、例えば、 jd=2A[id%2]+B[id/2] (テーブルAがテーブルCの書き込み方向、またテーブ
ルBがテーブルCの書き込み方向の垂直方向を規定して
いる場合)である。
次に、入力系列16ビット750のi(0≦i<16)番目
のビットの入れ替え先j番目を、上述の演算結果とイン
タリーブ・パターン・テーブルCを参照して計算する
(図19の)。この演算は、例えば、 j=4×jd+C[i/4] (ただし、jdはid=1%4の移動先) で行う。
最終的にこの計算結果に基づき、16ビット系列内のビ
ットの順番を入れ替えることで、インタリービングを行
う(図19の)。
なお、テーブルAとBは入れ替わってもよい。インタ
リーブ・パターン・テーブルA、B、Cは、同一のパタ
ーンであっても異なるパターンであっても構わない。同
一パターンの場合、どちらか一方のテーブルのみ用いて
もよい。テーブルAとBが同一の場合、 C[i]=A[i%4]+4A[i/4] =B[i%4]+4B[i/4] である。
また、計算結果をテーブルに記憶することで、インタ
リーブ・パターン・テーブルも作成することができる。
図20は、方程式でインタリーブを規定している第8の
実施の形態の図17の処理を繰り返した例である。
図20において、まず、2ビットのインタリーブ・パタ
ーンを記述した方程式a(ja=ia)と方程式b(jb=i
b)から4ビットのインタリーブ・パターンを記述する
ための方程式d、すなわち jd=2(id%2)+(id/2) を作成する(図20の)。
次に、方程式dと4ビットのインタリービング方程式
eから、16ビットのインタリービング方程式e、すなわ
ち je=8((ie%4)%2)+4((ie%4)/2)+((ie/4)%2)+((ie/4)/2) により計算する(図20の)。この計算した方程式eを
用いてインタリービングを行う(図20の)。
このとき、計算結果をまずインタリーブ・パターン・
テーブルに書き込み、テーブルを作成してからインタリ
ービングを行うことも可能である。
図21は、方程式とテーブルでインタリーブを規定し
て、それを基にインタリーブ・パターン・テーブルを作
成して、インタリービングを行う例を示している。
図21において、2ビットのインタリーブ・パターンを
記述した方程式aと2ビットのインタリーブ・パターン
・テーブルBから4ビットのインタリービング方程式
d、すなわち、 jd=2(id%2)+(id/2) を作成する(図21の)。
次に、方程式dと4ビットのインタリーブ・パターン
・テーブルCから、 E[i]=4(2(i%4)%2)+((i%4)/2))+B[i/4] により、16ビットのインタリーブ・パターン・テーブル
E760を作成する(図21の)。そして、テーブルE760を
参照してインタリービングを行う(図21の)。
図22は、図13の変形であるが、複数の4ビットのテー
ブルから16ビットのテーブルを作成する例を示してい
る。
図22において、16ビットのインタリーブ・パターン・
テーブルC770を作成する場合、複数の4ビットのテーブ
ルA0からA3と4ビットのテーブルBとを用いて、 C[i]=Ai/4[i%4]+4B[i/4] (テーブルA0〜A3がテーブルCの書き込み方向、またテ
ーブルBがテーブルCの書き込み方向の垂直方向を規定
している場合) によりテーブルC770を作成し(図22の)、テーブルC
を参照することによりインタリービングを行う(図22の
)。
なお、テーブルA0〜A3とBは入れ替わってもよい。イ
ンタリーブ・パターン・テーブルA0〜A3およびBは同一
のパターンであっても異なるパターンであっても構わな
い。読み出し方向は必ずしも下向きである必要はない。
また、書き込み方向も必ずしも右方向にある必要が無
い。
次に、第10の実施の形態について説明する。
第10の実施の形態は、インタリーブ・パターン記述言
語によって定義されたインタリーブが与えられた場合、
その言語を認識して、上述の第7〜9の実施の形態等の
インタリーブを用いることにより、インタリーブ・パタ
ーンを作成したり、インタリービングを行うものであ
る。
図23〜図26は、インタリーブ・パターン記述言語の定
義について説明する図である。図27〜図31は、図23〜図
26で定義されたインタリーブ・パターン記述言語によっ
てかかれた式が与えられた場合、その言語を認識し、上
述の第7〜9の実施の形態いずれかまたは組み合わせ等
を用いて、インタリーブ・パターンを作成し、インタリ
ービングを行う例である。図32はインタリーブ・パター
ンの自動作成を行うことを説明する図である。図33は、
インタリーブ・パターンの決定を行うフローを説明する
フローチャートである。
まず、図23〜図26を用いて、インタリーブ・パターン
記述言語について説明する。
図23は、インタリーブ・パターン記述言語の定義1:L
[N×M]を説明している。L[N×M]と記載されて
いる場合は、N×Mブロック・インタリーバを意味す
る。このインタリーバは、Lビットの系列をN×Mのブ
ロック・インタリーバでインタリービングを行うことを
意味している。例として、L[N×M]のブロック・イ
ンタリーバにより、Lビットの系列がインタリーブされ
ている様子が示されている。
図24は、定義2:R{A}を説明している。R{A}と
記載されている場合は、Aビットを逆順に並べ替えるこ
とを意味している。例として、R{6}により、6ビッ
トの系列が逆順に並び替えられていることが示されてい
る。
図25は、定義3:L[N1×M1、N2×M2、・・]を説明し
ている。L[N1×M1、N2×M2、・・]と記述されている
ときは、複数の系列(各系列はLビット)をそれぞれ対
応するインタリーバでインタリービングを行うことを意
味する。例として、6[3×2、2×3]と記述されて
いる場合、2つの6ビットの系列がそれぞれインタリー
ビングされている様子が示されている。
図26は、定義4:L[N1[N2×M2]×M1]を説明してい
る。
L[N1[N2×M2]×M1]と記述されていると、Lビッ
トの系列をN1×M1ブロック・インタリーバでインタリー
ビングを行った後、M1個ある縦配列(N1ビット)のそれ
ぞれをN2×M2インタリーバでインタリービングを行うこ
とを意味する。
また、L[N1×M1[N2×M2]]と記述されている場合
は、LビットをN1×M1ブロック・インタリーバでインタ
リービングを行った後、N1個ある横配列(M1ビット)の
それぞれをN2×M2ブロック・インタリーバでインタリー
ビングを行うことを意味する。
例として、16[4[2×2]×4]と記述されている
場合が示されている。このように記述されている場合
は、図示のように、16ビットの系列780が、4×4のブ
ロック・インタリーバA790に書き込まれ、その縦配列が
読み出されて、それぞれ4つの2×2のインタリーバB
〜Eにより、インターリビングされていることを意味し
ている。インタリーバF800は、インタリーバB〜Eの結
果をまとめるために用いられているものである。
上述において説明したインタリービング記述言語は、
インタリーブ・パターンを生成するために、また、イン
タリーブ・パターンを参照して入力系列のインタリービ
ングを行うために、用いることができる。
図27〜図31を用いて、上述したインタリーブ・パター
ン記述言語で表されたものがどの様に実現されているの
かを説明する。
図27は、インタリーブ・パターン記述言語により、16
[4[2×2]×4[2×2]と表されたインタリーブ
・パターンの作成要求を、前述したインタリーブ方法に
より、実現した例を示している。
16[4[2×2]×4[2×2]]で記述されている
インタリーブ・パターンの意味は、以下の通りである。
(a)1段目のインタリーバは4×4ブロックインタリ
ーバで16ビットのインタリービングを行う。
(b)1段目のインタリーバの各横配列(4ビット)は
2×2インタリーバでインタリービングされる。
(c)1段目のインタリーバの各縦配列(4ビット)は
2×2インタリーバでインタリービングされる。
これを、どの様にして実現しているかを図27は説明し
ている。
図27において、入力された16ビット系列810は、4×
4のブロック・インタリーバA820に書き込まれる(図27
の)。次に、インタリーバA820から横方向に読み出さ
れて、それぞれ2×2のインタリーバB〜Eによりイン
タリービングされる(図27の)。これを、インタリー
バF830に書き込み(図27の)、今度は縦方向に読み出
して、それぞれ2×2のインタリーバG〜Jによりイン
タリービングされる(図27の)。
その結果をテーブル840に書き込む(図27の)こと
で、記述されたインタリーブ・パターンを作成すること
ができる。
図24は、インタリーブ・パターン記述言語により、図
23のときと同様の16〔4[2×2〕×4[2×2]]と
表されたインタリーブ処理要求を、前述したインタリー
ブ方法により、実現した例を示している。
図28において、図28のからの処理により記述され
たインタリーブ・パターンを作成するまでは、図27の
からの処理と同様であるので説明は省略する。この後
に、作成されたインタリーブ・パターン・テーブル850
を参照することにより、インターリビングを行う(図28
の)ことで、記述されたインタリービングを行うこと
ができる。
図29および図30は、上述したインタリーブ・パターン
記述言語によってかかれた式が与えられた場合、その言
語を認識し、第7〜9の実施の形態またはそれらの組み
合わせ等を用いて、インタリーブ・パターンを作成し、
インタリービングを行った例である。
図29は、16[4[2×2]×4[2×2]]と記述さ
れたインタリーブ・パターンの作成要求(もしくはイン
タリーブ処理要求)を、例えば、上述の13で説明したイ
ンタリービング処理を繰り返して用いて行うことを示し
ている。
図29では、インタリーブ・パターン記述言語で表され
たインタリーブ・パターンを実現するために、まず、イ
ンタリーブ・パターン・テーブルA〜Dを用いて、イン
タリーブ・パターン・テーブルEおよびFを作成する
(図25の1および2)。次に、インタリーブ・パターン
・テーブルEおよびFを用いて演算することにより、イ
ンタリーブ・パターン・テーブルG860を作成する(図29
の)。要求がインタリービングを行うことである場合
は、このインタリーブ・パターン・テーブルGを用いて
インタリービングを行う(図29の)。
図30は、同じく16[4[2×2]×4[2×2]]と
記述されたインタリーブ・パターンの作成要求(もしく
はインタリーブ処理要求)を、例えば、上述の図17で説
明した処理を繰り返すことで実現していることを示して
いる。
図30において、2ビットのインタリーブ・パターン方
程式a〜dにより、4ビットのインタリーブ・パターン
方程式e、fを作成する(図30の、)。次に4ビッ
トのインタリーブ・パターン方程式e、fから16ビット
のインタリーブ・パターン方程式gを作成し(図30の
、)、これを用いて、インタリービングを行う(図
30の)。
生成されたインタリーブ・パターンは、一度記憶すれ
ば、次回もしくは別のインタリーバにおいて、もう一度
作り直す必要が無く、インタリーブ・テーブルを読み込
むだけで同じインタリービング処理を行うことができ
る。
これを説明するのが図31に示した例である。
図31では、同じく16[4[2×2]×4[2×2]]
と記述されたインタリーブ処理要求を行う場合で、例え
ば、すでに4[2×2]という4ビットのインタリーブ
・パターンがすでに保持されていることが前提である。
例えば、図31においては、図29と同様の実現方法をと
るとする。このとき、すでに4[2×2]というインタ
リーブ・パターンをシステムが、すでにインタリーブ・
パターン・テーブルAおよびBという形態で保持してい
る。このため、4[2×2]に対応する処理(図29の
および)を行わずに、保持しているインタリーブ・パ
ターンを参照してインタリーブ・パターンを作成し(図
31の)、作成したインタリーブ・パターン・テーブル
Cを参照してインタリービングを行う(図31の)。
このようにして、保持されている4[2×2]のイン
タリーバから16[4[2×2]×4[2×2]]を生成
することができる。
図27〜図31で示したインタリーブ・パターン記述言語
で表されたインタリーブ・パターンの実現方法は、これ
に限るものではなく、例えば、これらの処理は組み合わ
せて行うことも可能である。従って、インタリーブ・パ
ターンは、インタリーブ・パターン・テーブルやインタ
リーブ・パターン方程式等はどちらを用いてもよい。
さて、上述のインタリーブ・パターンの生成方法につ
いて図32に示すフローチャートを用いて説明する。
図32において、インタリービング長Lビットが与えら
れたとき、まず一段目(L≦N1×M1)のインタリーブ・
パターンを決定する(S102)。次に、一段目のインタリ
ーバの縦および横にそれぞれ対応する複数の二段目のイ
ンタリーバのインタリーブ・パターンを決定する(S10
4)。それぞれの二段目のインタリーバに対応する三段
目のインタリーバのインタリーブ・パターンを同様に決
定する(S106)。この処理を任意の段もしくはインタリ
ービングができなくなるまで繰り返し(S108)、インタ
リーブ・パターン(インタリーブ・パターン記述言語で
記述されていてもよい)を生成する(S110)。
各段のインタリーバのインタリーブ・パターンの決定
法は、因数分解による方法、リストを参照して決定する
方法、各段のインタリービング長の大きさを平方してそ
れに近い実数に決定する方法、また、それぞれの方法に
おいて各段のN×MインタリーバのNまたはMの値に奇
数または素数を選ぶ方法などを用いることができる。
なお、この方法をマルチステージ・インタリービング
法と称する。
上述により生成したインタリーブ・パターンから使用
に適したものを選別するフローチャートを示したのが図
33である。
図33において、図32で説明したように、インタリービ
ング長に対応するインタリーブ・パターンを生成し(S2
04)、生成されたインタリーブ・パターンを検査する
(S206)。
検査に不合格であれは、図32に示した各段のインタリ
ーバのパターンの一部もしくは全てを変更し、インタリ
ーブ・パターンを再生成して、新たなインタリーブ・パ
ターンを生成する(S204)。
検査に合格するまでこれを繰り返し、最終的に生成す
るインタリーブ・パターンを決定する。
検査の項目としては、バースト誤り耐性の強さ、イン
タリーブされたビットのランダム性の強さなどである。
特にターボ符号インタリーバとして使用することを前提
とする場合は、符号重みの検査、トレリス終端を前提と
した符号重みの検査などが挙げられる。
上述の説明においては、シンボルやユニット単位等、
インタリービングされるどのようなの単位にも適用され
ることが当然である。また、インタリービング対象の系
列の長さは時間ごとに変化する場合もある。
第7〜10の実施の形態で説明した本発明のインタリー
ブ・パターン生成法によれば、メモリ量の使用を抑える
ことができるとともに、インタリーブ・パターンを保持
していないインタリービング長に対しても、柔軟に対応
することができる。すなわち、この方法を使用しなけれ
ば、1000ビットのインタリービングを行う場合、1000ビ
ットそれぞれのビットの入れ替え方を記述したテーブル
が必要であり、インタリーブ長(順番の入れ替え対象と
なるビット、シンボル等の単位の総数)が大きくなる
と、インタリーブ・パターン・テーブルを格納するため
のメモリ量が増大してしまう。また、インタリービング
長が変化した場合、変化しただけの種類のインタリーブ
長に対応する複数のインタリーブ・パターンをあらかじ
め用意している必要がある。そのため、インタリーブ長
の種類が多くなると、それぞれのインタリーブ長のイン
タリーブ・パターン・テーブルを格納するメモリ量が増
大してしまう。例えば、インタリービング長が10ビッ
ト、100ビット、1000ビット、10000ビットと変化するイ
ンタリーバにおいては、インタリーブ・パターンを記憶
するのに合計10([log(10−1)]+1)+100([lo
g(100−1)]+1)+1000([log(1000−1)]+
1)+10000([log(10000−1)]+1)ビット分の
メモリが必要となる(ただし、[10gX]は、Xの2の対
数をとり、小数部分を切り捨てることを意味し、[log
(X−1)]+1により、整数Xを2進数で表したとき
の桁数を表している)。本発明では、このような問題点
が発生しない。
また、インタリーブ・パターン記述言語を用いてイン
タリーブ・パターンを記述して、この様に記述されたイ
ンタリーブ・パターンを生成することができる。
この生成されたインタリーブ・パターンは、その特性
を調べることも可能で、特性が悪いと判断されたインタ
リーブ・パターンは特性のよいインタリーブ・パターン
に自動的に再生成されるシステムを付加することが可能
である。
次に、本発明における第3の目的を達成するための手
段についての実施の形態を説明する。以下では、ターボ
符号化器、移動通信等における送受信機の伝送系等に適
したインタリーブ方法について説明する。実施の形態を
説明するにあたり、ターボ符号化器及び移動通信等にお
ける送受信機の構成について説明する。
図34は、ターボ符号化器の構成例を示す図である。タ
ーボ符号化器は、再帰的組織畳み込み符号化器(RSC)
(図34(b)参照)を用いて構成されている、図34
(a)に示されている例のように、ターボ符号化器入力
dに対して、出力X1〜X3を出力しているが、冗長ビット
X1とX2との相関性を少なくするために、再帰的組織畳み
込み符号化器(RSC)13の前にインタリーバ11を挿入し
ている。また、図には示されていないが、ターボ復号器
は2つのデコーダ、インタリーバ、インタリーバの逆の
処理を行うデインタリーバから構成されている。
図35は、移動通信におけるCDMA方式の送受信機等の構
成の一部を示す図である。送信側では、チャネル・エン
コーダ21でチャネル符号化を行った後、チャネル・イン
タリーバ22においてインタリービングを行い、SS送信機
23で、変調した信号にパイロット・シンボルを時分割多
重して、拡散変調を行う。受信側では、RAKE受信機25に
おいて、逆拡散を行った後に、パイロット・シンボルを
用いたRAKE合成を行い、チャネル・デインタリーバ26に
おいてデインタリービングを行い、チヤネル・デコーダ
27において復号を行う。伝送系に上記ターボ符号を適用
する場合に、チャネル・エンコーダ21にターボ符号化
器、チャネル・デコーダ27にターボ復号化器が使用され
る。
これらの装置において用いられているインタリーバの
テーブルは、例えば、図12において説明したものが使用
できる。
ここで、チャネル・デインタリーバ26等で処理が行わ
れているデインタリービングの例について図36および図
37を用いて説明する。
図36の(a)はテーブルA(LA=3ビット)及びテー
ブルBを用いて12ビットの系列をインタリービングする
例を示している。インタリーブ・パターン・テーブルの
C[i](ビット列Cのi番目)を作成するための演算
は、 C[i]=LB×A[i%LA]+B[i/LA] であり、LA=3、LB=4である。また、テーブルAがテ
ーブルCの縦方向のパターンを規定し、テーブルBがテ
ーブルCの横方向を規定する。この演算によりインタリ
ーブ・パターン・テーブルCを生成し、入力に対してイ
ンタリーブ・パターン・テーブルCを参照して出力が得
られる。
図36の(b)が、上記の逆の処理であるデインタリー
ブを示す図である。デインタリーブのためのデインタリ
ーブ・パターン・テーブルC870の生成は、上記のテーブ
ルAとテーブルBを入れ替えて、同様の演算を行うこと
により行われる。ここで、入力が、上記の0、8、4、
2、・・・7であるとすると、出力は上記の入力である
0、1、2、・・・11となる。
図37の(a)は、LA×LB>Lの場合の例であり、図37
の(b)はそのデインタリーブを示す図である。テーブ
ル生成までの処理は図36と同様であるが、図37の(a)
においてはL以上の値を読み出さないか、L以上の値を
テーブル生成時に書き込まない。
図37の(b)における演算式は次のようになる、 C[i]=LB×A[i%LA]+B[i/LA]−α 但し、αは以下の規則に従う(C言語による表記であ
る)。
α=0 for(j=0,J〈(LA×LB−L),J++){ if C[i]〉=LB×A[(L−1−j)%LA] +B[(L−1−j)/LA] α++; } 以上説明したデインタリーブの方法は、前述したイン
タリーブに関して適用でき、以下で説明するインタリー
ブに関しても適用できる。
次に、第11の実施の形態について説明する。
なお、以下、インタリーブ・パターンを記述するため
の表記は、図23〜図25において説明したものを使用す
る。
以下、図38〜図45を用いて、ターボ符号に適するイン
タリーブ・パターンの生成方法について説明する。
図38は、Lビットのインタリーブ長を有するターボ符
号に適したインタリーブ・パターンの作成方法を説明す
るフローチャートである。
図38における第1段階(S302)から高次段階(S306)
において、図39で詳細に説明しているような決定過程に
より、Lビットのインタリーブ長を有するターボ符号に
対するインタリーブ・パターンを決定している。各決定
過程のブランチにおける処理がすべて終了することによ
リインタリーブ・パターンが決定されると、決定された
最終結果により、インタリーブ・パターンを作成する
(S308)。そして、作成したインタリーブ・パターンを
チェックして、Lビットのインタリーブ長を有するター
ボ符号に適したインタリーブ・パターンを得ることがで
きる。
さて、まずインタリーブ・パターンの決定過程を説明
する。図39はインタリーブ・パターンの決定過程の詳細
を示す図である。図40は、インタリーブ・パターンの決
定過程に使用する、予め定めたインタリーブ・パターン
(PIP)のリストを示すテーブルである。図40に示され
ている予め定めたインタリーブ・パターン・リストは、
ターボ符号化に適していることが分かっているインタリ
ーブ・パターンのリストである。
図38の第1段階(S302)において、L≦N1×M1(上付
き数字は段階を示す)の行と列として表されるインタリ
ーブ・パターンを決定する必要があるが、この第11の実
施の形態においては、N1は7に固定している。そのた
め、M1は、Lを7で割り、その値が整数となる場合はそ
の値、それ以外の場合はその値より大きい最小の整数と
する。なお、N1に対する予め定めたインタリーブ・パタ
ーン(PIP)として、図40のT7として示されているよう
に、R{7[3×3[2×2]]}と定めておく。
第1段階におけるインタリーブ・パターンの行と列を
決定するためには、7つの行(M1 1〜M7 1)をそれぞれ行
と列として表す必要がある。このため、第2段階におい
て、それぞれの行に対応した7つのブランチにおいて、
また行と列を決定する必要がある(図39参照)。この行
と列を決定するためには、図38の第2段階(S304)に示
されているように、列の数MY 2(Y=1、2、・・、
7〉はそれぞれ、図39のPIPのリスト中に示されてい
る、7、13、17、29、37、43、59(L>3000ビット)
か、5、7、11、13、17、37、43(3000>L≧301ビッ
ト)の数から選択する。行の数Y 2は、選択されたMY 2でM
1を割り、得られた値が整数ならその値、それ以外の場
合はその値より大きい最小の整数であ。このNY 2に対応
するIPが図40のテーブル中に定義されている場合は、こ
のブランチに対する演算は終了する。定義されていない
場合は、次の段階(S306)へ移行する。
次の処理(S306)では、定義されていない行に対し
て、また行と列を決定する処理が決定されるまで行われ
る。この処理(S306)では、図39に示すように、各ブラ
ンチにおいて次のよううに行われる。列の数MY Z(Z≧
3)は、前段の定義されていなかった行の数NY (Z-1)
平方根の値以下の最も大きい図40のPIP(4と6以外)
にある数とする。4と6を除外するのは、ターボ符号に
は列の数が奇数、もしくは、大きな値としたほうがよい
ことが経験的に知られているからである。行の数N
Y Zは、前段の行の数NY (Z-1)を上述で定めたMY Zで割り、
得られた値が整数ならその値、それ以外の場合はその値
より大きい最小の整数である。この行の数NY Zに対し
て、図40のPIPが定義されている場合、このブランチの
処理が終了する。この処理を各段階の各ブランチがすべ
て終了するまで行われる。
なお、図40に示したインタリーブ・パターン以外に、
処理を早く終了するために、他の数に対応するインタリ
ーブ・パターンを定義しておくこともできる。ただし、
この他の数に対応するインタリーブ・パターンは、図38
に示した高次段階による作成法と同様の方法により作成
されたものである。図40に定義されているインタリーブ
・パターンが多くなるとそれだけ処理を早く終了するこ
とができる。このように図40に示したインタリーブ・パ
ターンを増加させても、MY Z(Z≧3)は、図40に示し
た2、3、5、7、8、9、11、13、17、20、29、37、
43、47、53、59、61から選択される。
行と列のインタリーブ・パターンがすべて定義される
と、この定義された行と列によるインタリーバから、イ
ンタリーブ・パターンを作成する(S308)。この処理を
図41ないし図44を用いて詳しく説明する。
図41は、インタリーブ・パターンの前述したマルチス
テージ・インタリービング法による作成過程の詳細を示
す図である。この図からも理解できるように、図39にお
ける各ブランチの処理とは逆に、下位の段階で決定され
た行および列に対応するインタリーブ・パターン(IP)
から、上位の行または列に対応するインタリーブ・パタ
ーン(IP)をそれぞれ決定して、最終的にLビットのイ
ンタリーブ・パターン(IP)を作成することができる。
行および列のインタリーブ・パターン(IP)から、イ
ンタリーブ・パターン(IP)をどのように求めるのかを
図42ないし図44を用いて詳しく説明する。図42は、イン
タリーブ・パターンの作成過程途中の1段を説明する図
である。図43は、図42の作成過程の具体的な例である。
図44は、インタリーブ・パターンの作成過程の最終段階
を説明する図である。
図42では、下位の処理で決定された列に対するNY
(Z+1)ビットのインタリーブ・パターン(IP)および行
に対するMY (Z+1)ビットのインタリーブ・パターン(I
P)を用いて、各ブランチごとのNY Z(=NY (Z+1)×MY
(Z+1)ビットのインタリーブ・パターン(IP)をどのよ
うに作成しているかを説明している。
図42において、列に対するNY (Z+1)ビットのインタリ
ーブ・パターン(IP)および行に対するMY (Z+1)ビット
のインタリーブ・パターン<IP)から演算により、各ブ
ランチごとに、NY ZビットのパターンC'[i]を作成し
ている。C'[i]は、C'のパターンのi番目の要素を表
している。この演算は、 C'[i]=MY (Z+1)A[i%NY (Z+1)]+B[i/NY (Z+1)] である。なお、Aは、列のNY (Z+1)に対応するインタリ
ーブ・パターン(IP)、行のBはMY (Z+1)に対応するイ
ンタリーブ・パターン(IP)であり、“%”は剰余演算
子で割り算した余りを取り、“/"は割り算した結果の整
数部を取る(少数部を切り捨て)ことを意味する。
この演算で求めたパターンC'を縦NY (Z+1)×横MY (Z+1)
の容量を有するメモリに対して縦に書き込み、それを縦
に読み出してNY Zビットのインタリーブ・パターンCを
得ることができる。そのとき、MY Z<NY (Z+1)×MY (Z+1)
の場合はNY Zと等しいか大きい数をメモリには書き込ま
ずにおくことで、NY (Z+1)×MY (Z+1)より少ない場合もイ
ンタリーブ・パターンCを得ることができる。これは、
書き込みするときには全部書き込み、読み出すときにNY
Z以上の値を読み飛はすことによっても同様にインタリ
ーブ・パターンを得ることができる。
この処理について具体的な例を図43に示す。図43は、
4ビット・インタリーブ・パターン(IP)Aと4ビット
・インタリーブ・パターン(IP)Bから、4×4=16よ
り少ない15ビットのインタリーブ・パターン(IP)Cを
得る例を示している。
図43において、4ビット・インタリーブ・パターンA
={0、2、1、3}および4ビット・インタリーブ・
パターンB={0、2、1、3}から演算により、16ビ
ットのインタリーブ・パターンC′を得て、4×4のメ
モリ中に縦に順次書込む。この演算は、 C′[i]=4A[i%4]+B[i/4] である。このとき、演算により得られた値15は、メモリ
中には書き込まない。書き込まれたメモリから、同じ方
向に順次読み出すことで、15ビットのインタリーブ・パ
ターンCを得ることができる。
このようにして、図41の最終段階から第2段階までの
各行と列に対するインタリーブ・パターン(IP)を求
め、同様に第1段階の第1行から第7行に対するインタ
リーブ・パターン(IP)を求めることができる。そし
て、最終的にこの第1行から第7行のインタリーブ・パ
ターン(IP)からLビットのインタリーブ・パターンを
求める。
図44は、この第1段階で得られた複数の行からLビッ
トのインタリーブ・パターンを作成することを説明する
ための図である。図44では、列に対応するNビットのイ
ンタリーブ・パターン(IP)とN個の各行に対応するイ
ンタリーブ・パターン(IP)からLビットのパターンC
を作成している。
図44において、演算は、列であるNをAとし、各行で
あるM0ないしM(n-1)をそれぞれB0ないしB(n-1)とする
と、 C[i]=MA[i%N]+B1%N[i/N] と、図43における場合とは異なり、Bも変化している。
これによりメモリに縦に順次書き込み、縦に順次読み出
すことで、Lビットのインタリーブ・パターンCを作成
することができる。L<M×Nであるときに処理は、図
43における説明と同様である。
上述のようにして、Lビット長のインタリーブ・パタ
ーンを作成することができる(図38のS308)。図38にお
いて、次に、作成したインタリーブ・パターンをチェッ
クする(S310)。そして、チェックした結果、得られた
インタリーブ・パターンがリジェクトされると、N=7
(表記は、R(7[3×R{3}]))として、再度イ
ンタリーブ・パターンを作成し、前のインタリーブ・パ
ターンと比較して、よい方を選択する。
図45を用いて、作成されたインタリーブ・パターンの
チェックを説明する。図45において、インタリービング
する前のLビットのビット列と、インタリービングした
後のLビットのビット列とを比較して、インタリービン
グする前のビット列の最終ビットから30ビット以内のビ
ットの一部もしくはすべてが、インタリービングした後
の最終のビットから30ビット以内にインタリービングさ
れると、このインタリービングを行うインタリーブ・パ
ターンはリジェクトされる この図38のフローチャートの処理でえられたインタリ
ーブ・パターンは、ターボ符号化に適したものである。
本ターボ符号化は拘束長3のターボ符号を想定してい
る。つまり図34で示されるように、遅延素子Dが(1
6)、(17)のように2つ(拘束長−1)あることを示
している。拘束長4のターボ符号を想定した場合、図38
の第1段階のN1は8(PIP表記はR{8[4[2×2]
×2]})とすることもできる。つまりM1=L/8とな
り、図41のM1のブランチは7から8に増える。
次に、本発明第12の実施の形態について説明する。
図46〜図49を用いて、本発明の第12の実施の形態であ
る伝送路インタリーバに適したインタリーブ・パターン
の生成方法について説明する。
図46は、伝送系に適したインタリーブ・パターンの作
成を説明するフローチャートである。図46における第1
段階(S402)から高次段階(S406)において、図47で詳
細に説明しているような決定過程により、Lビットのイ
ンタリーブ長を有する伝送路インタリーバに適したイン
タリーブ・パターンを決定している。各決定過程のブラ
ンチにおける処理がすべて終了することによりインタリ
ーブ・パターンが決定されると、決定された最終結果に
より、インタリーブ・パターンを作成する(S408)。
さて、まずインタリーブ・パターンの決定過程を説明
する。図47はインタリーブ・パターンの決定過程の詳細
を示す図である。図48は、インタリーブ・パターンの決
定過程に使用する、予め定めたインタリーブ・パターン
(PIP)のリストを示すテーブルである。図48に定めた
インタリーブ・パターンは、伝送系に適していることが
分かっているインタリーブ・パターンである。
図46の第1段階(S402)において、L=N1×M1(上付
き数字は段階を示す)の行と列として表されるインタリ
ーブ・パターンを決定する必要がある。第1段階こおけ
る列の数であるM1は、1フレームのスロット数(インタ
リーブ長)にしたがって、16、32、64、128の中から選
択する。第1段階の行の数N1は、選択したM1でLを割っ
た結果の値以上の最小の整数とする。
第2段階(S404)においては、M2は、図48に示されて
いる予め定めたインタリーブ・パターン(PIP)のリス
トに対応する数(“13"および“17"を除く)の中から、
N1を割りきることができ、かつN1の平方根以下の値を持
つ最大の整数を選択する。ただし、この整数が より小さかったり、割りきれる候補がPIPリスト中にな
ければ、N1の平方根以下の値を持つ最大の整数をPIPリ
スト(“13"および“17"を除く)の中から選択する。
“13"および“17"を除く理由は、経験的に伝送に適した
インタリーブ・パターンは偶数であるからである。N
2は、選択されたM2でN1を割り、その結果の値以上の最
小の整数である。第2段階(S404)において、N2が図48
のPIPのリストに定義されている場合は、インタリーブ
・パターンがすべて決定されるので、決定されたインタ
リーブ・パターンを用いてLビットのインタリーブ・パ
ターンを作成する処理(S408)を行う。PIPのリスト中
にない場合は、次の段階(S406)へ行く(図47参照)。
段階(S406)においては、MZ(Zは段階を数を示す)
は、第2段階と同様に、図48に示されている予め定めた
インタリーブ・パターン(PIP)に対応する数(“13"お
よび“17"を除く)の中から、N1を割りきることがで
き、かつN1の平方根以下の値を持つ最大の整数を選択す
る。ただし、この整数が より小さかったり、割りきれる候補がPIPリスト中にな
ければ、N1の平方根以下の値を持つ最大の整数をPIPリ
スト(“13"および“17"を除く)の中から選択する。N2
は、選択されたMZにより前段であるN(Z-1)を割り、その
結果の値以上の最小の数である。このような処理を、NZ
が図48のPIPに定義されているまで行う(図47参照)。
定義されている場合は、インタリーブ・パターンがすべ
て決定されるので、決定されたインタリーブ・パターン
を用いてLビットのインタリーブ・パターンを作成する
処理(S408)を行う。
なお、図48に示したインタリーブ・パターン以外に、
処理を早く終了するために、他の数に対応するインタリ
ーブ・パターンを定義しておくこともできる。この他の
数に対応するインタリーブ・パターンの決定は、図46の
高次段階の方法と同様に行われる。図48に定義されてい
るインタリーブ・パターンが多くなるとそれだけ処理を
早く終了することができる。このように図48に示したイ
ンタリーブ・パターンを増加させても、MY Z(Z≧2)
は、図48に示した2、3、4、5、6、7、8、9、1
0、11、16、20、32、64、128から選択される。
Lビットのインタリーブ・パターンを作成する処理
(S408)を、図49のインタリーブ・パターンの前述した
マルチステージ・インタービング法による作成過程の詳
細を示す図を用いて説明する。
図49において、最終的に得られた、インタリーブ・パ
ターン(IP)NZおよびMZを用いて、その前の段階のN
(Z-1)を求める。この求め方は、図.42および図43で説明
したものであるので詳細は省略する。これを順次行うこ
とにより、伝送に適したLビットのインタリーブ・パタ
ーンを得ることができる。
上述において、インタリーブ・パターンの長さをビッ
ト長としたが、インタリーブの対象のインタリービング
単位がビットであるか他の単位であるかにより、異なる
表記となる。
次に、第13の実施の形態である、上述したインタリー
ビング方法を使用したインタリーブ装置について説明す
る。
これまでに説明したインタリービング方法は、前記の
図34〜35に示したような機器等におけるインタリーバ及
びデインタリーバに適用されるが、インタリービングを
行う装置であれば、本発明によるマルチプルインタリー
ビング法はこれらに限らず適用可能である。但し、第11
及び12の実施の形態に示した本発明は特に図34〜35に示
したような機器、すなわちターボ符号化器、伝送系機器
に適する。
インタリーバとデインタリーバの構成は同一であるの
で、インタリーバの構成の一例について説明する。図50
はインタリーブまたはデインタリーブを行う装置の例を
示し、図50に示すように、インタリーバは入力バッファ
30、出力バッファ32、メモリ34、CPU36から構成され
る。入力バッファ30には入力系列データが記録され、出
力バッファ32にはインタリーブされた出力系列データが
記録される。なお、デインタリーブの場合は、入力バッ
ファ30にはインタリーブされているデータが記録され、
出力バッファ32にはデインタリーブされた結果であるイ
ンタリーブをされる前のデータが記録される。入力バッ
ファ30及び出力バッファ32はRAMやシフトレジスタ等に
より実現される。メモリ34には、これまで説明したよう
なインタリーブパターンテーブル、または出力バッファ
32のインタリーブ先アドレスを直接計算するプログラム
のどちらか一方または両方が記録されており、RAMやROM
等で実現される。CPU36はバッファへの入出力指示、ア
ドレス計算等を行う。なお、上記の構成はLSI等の集積
回路で実現することも可能である。
次に、メモリ34にインタリーブパターンテーブルのみ
が記録されている場合の動作について説明する。
入力バッファ30に入力系列データが入力されると、CP
U36はメモリ34中のインタリーブパターンテーブルを参
照して出力先の出力バッファ32のアドレスを読み出し、
入力系列データを出力バッフ32ァのそのアドレスに出力
する。
アドレスを直接計算する場合には、入力バッファ30内
の入力系列データのアドレスからCPU36がプログラムに
より出力先のアドレスを計算し、出力バッファ32内その
アドレスに出力する。
次に、本発明の記録媒体について第14の実施の形態と
して説明する。
上述のフローチャート図38、図46等で説明した伝送系
及びターボ符号化に適したインタリーブ・パターン作成
方法をプログラムとしてコンピュータ上で実行すること
により、インタリーブ・パターンを自動的に求めること
ができ、前述のRAM等におけるパターンデータとして使
用することができる。このとき、図40および図48に示さ
れている定義されたインタリーブ・パターンは、インタ
リーブ・パターン自体を記憶装置上に格納しておきプロ
グラムから参照することも可能であるし、表記のみを記
憶し、その都度インタリーブ・パターンを作成して用い
てもよい。また、例えば、図39や図41および図47や図49
で用いている共通の処理はサブルーティンとしておき、
他の処理から呼び出すことで使用することができる。
また、本プログラムを格納した記録媒体には、電子メ
モリ、ハードディスク、光磁気ディスク、フロッピーデ
ィスク等があり、これらの記録媒体に記録された本プロ
グラムをコンピュータにローディングする、または記録
媒体をコンピュータに組み込むことにより本発明の方法
を実施し、インタリーブ・パターンを求めることができ
る。更に、上記の符号/復号化器、送受信器等のメモリ
に本プログラムをローディングする、または記録媒体を
機器に組み込むことにより、自動的に最適なインタリー
ビングパターンを生成するように符号/復号化器、送受
信器等を構成することも可能であり、通信における種々
の状況の中で最適なインタリービング処理を行うことが
可能となる。
上記の説明のように、本発明のインタリーブ・パター
ン作成方法を用いることにより、使用目的に適合したイ
ンタリーブ・パターンを作成することができる。
なお、本発明は、上記の実施例に限定されることな
く、請求の範囲内で種々変更・応用が可能である。
フロントページの続き (56)参考文献 特開 平7−50598(JP,A) 特開 平7−58646(JP,A) 特開 平3−292023(JP,A) 特開 平6−276178(JP,A) 特開 平7−312561(JP,A) 特開 昭63−185125(JP,A) 特開 平3−292023(JP,A) 特開 平7−202852(JP,A) 特開 平7−254862(JP,A) 特開 平9−214473(JP,A) 特開 平9−294079(JP,A) 特開 平10−154940(JP,A) 特開 昭63−204937(JP,A) 特開 平11−68734(JP,A) 特許3257984(JP,B2) 特表 平8−511393(JP,A) (58)調査した分野(Int.Cl.7,DB名) H03M 13/00 H04L 1/00

Claims (34)

    (57)【特許請求の範囲】
  1. 【請求項1】ある単位長のデータ系列を入力して該単位
    長のインタリーブした系列を出力するインタリービング
    方法において、 データ系列のデータを第1のインタリーバに書き込み、
    該第1のインタリーバから列又は行単位にデータを読み
    出し、該列又は行単位毎に、データを複数の第2のイン
    タリーバに書き込む第1のステップを実行し、 該第2のインタリーバの各々からデータを読み出し、該
    データを必要に応じて1又は複数の第3のインタリーバ
    に書き込む第2のステップを1回又は複数回繰り返した
    結果のインタリーバの各々から、又は第1のステップの
    結果のインタリーバの各々からデータを読み出してデー
    タ系列を出力することを特徴とするインタリービング方
    法。
  2. 【請求項2】ある単位長のデータ系列を入力して該単位
    長のインタリーブした系列を出力するインタリービング
    方法において、 データ系列を第1のインタリーバに対して一方向に書き
    込む第1のステップを実行し、 該第1のインタリーバからデータを列又は行単位に読み
    出し、該第1のインタリーバと異なる容量の第2のイン
    タリーバに該読み出したデータを一方向に書き込むこと
    を該列又は行単位に繰り返す第2のステップを実行し、 第2のステップにより生成された複数個の該第2のイン
    タリーバの各々を前記第1のインタリーバとみなして前
    記第2のステップを各々のインタリーバ毎に実行する第
    3のステップを繰り返し、 第3のステップの繰り返しから生成又は第2のステップ
    から生成されたインタリーバの各々からデータを読み出
    してデータ系列を出力することを特徴とするインタリー
    ビング方法。
  3. 【請求項3】ある単位長のデータ系列を入力して該単位
    長のインタリーブした系列を出力するインタリービング
    方法において、 データ系列を第1のインタリーバに対して一方向に書き
    込む第1のステップを実行し、 該第1のインタリーバからデータを列又は行単位に読み
    出し、該第1のインタリーバと異なる容量の第2のイン
    タリーバに該読み出したデータを一方向に書き込むこと
    を該列又は行単位に繰り返す第2のステップを実行し、 該第2のステップの結果から生成したインタリーバの各
    々から列又は行単位にデータを読み出し、該データを前
    記第1のインタリーバと同一容量のインタリーバに書き
    込む第3のステップを実行することによりにより生成さ
    れたインタリーバからデータを読み出してデータ系列を
    出力することを特徴とするインタリービング方法。
  4. 【請求項4】請求項3記載のインタリービング方法にお
    いて、 前記第3のステップを実行することにより生成されたイ
    ンタリービングを前記第1のインタリーバとみなして前
    記第2のステップ及び第3のステップを実行する第4の
    ステップを1回または複数回繰り返すことにより生成さ
    れたインタリーバからデータを読み出してデータ系列を
    出力することを特徴とするインタリービング方法。
  5. 【請求項5】ある単位長のデータ系列を入力して該単位
    長のインタリーブした系列を出力するインタリービング
    方法において、 複数のインタリービングパターンを予めテーブルに登録
    しておき、該テーブルを参照して、入力したデータ系列
    に該複数のインタリービングパターンのいずれかを適用
    して出力し、該出力に対してさらに前記複数のインタリ
    ービングパターンのいずれかを適用して出力することを
    繰り返すことを特徴とするインタリービング方法。
  6. 【請求項6】請求項5記載のインタリービング方法にお
    いて、 前記テーブルは、少なくとも請求項1から4のうちいず
    れか記載のインタリービング方法によるインタリービン
    グパターンを予め登録しておくことを特徴とするインタ
    リービング方法。
  7. 【請求項7】ある単位長のデータ系列を入力して該単位
    長のインタリーブした系列を出力するインタリービング
    方法においてインタリービングパターンを使用して入力
    データをインタリーブする場合の該インタリーブパター
    ンの記述作成方法において、 第1の単位のインタリーブパターン記述と第2の単位の
    インターリーブパターン記述を用いて、第3の単位のイ
    ンタリーブパターン記述を作成することを特徴とするイ
    ンタリーブパターン記述作成方法。
  8. 【請求項8】請求項7記載のインタリーブパターン記述
    作成方法を複数回用いることで、所定長単位のインタリ
    ーブパターン記述を作成することを特徴とするインタリ
    ーブパターン記述作成方法。
  9. 【請求項9】請求項7または8記載のインタリーブパタ
    ーン記述作成方法において、 前記インタリーブパターン記述は、インタリーブパター
    ンを記述したインタリーブパターンテーブルまたはイン
    タリーブパターン方程式であることを特徴とするインタ
    リーブパターン記述作成方法。
  10. 【請求項10】ある単位長のデータ系列を入力して該単
    位長のインタリーブした系列を出力するインタリービン
    グ方法において、 第1の単位のインタリーブパターン記述と第2の単位の
    インタリーブパターン記述を用いて、第3の単位のイン
    タリーブパターン記述を作成し、作成したインタリーブ
    パターン記述を用いてインタリービング処理を行うこと
    を特徴とするインタリービング方法。
  11. 【請求項11】ある単位長のデータ系列を入力して該単
    位長のインタリーブした系列を出力するインタリービン
    グ方法において、 第1の単位のインタリーブパターン記述と第2の単位の
    インタリーブパターン記述を用いて、第3の単位の系列
    におけるインタリービング先を計算し、 該計算結果に基づきインタリービング処理を行うことを
    特徴とするインタリービング方法。
  12. 【請求項12】請求項7ないし8いずれか記載のインタ
    リーブパターン記述作成方法で作成されたインタリーブ
    パターン記述を用いて、第1の単位のインタリーブパタ
    ーン記述と第2の単位のインタリーブパターン記述を作
    成し、 作成された該第1の単位のインタリーブパターン記述と
    該第2の単位のインタリーブパターン記述から計算する
    ことにより、第3の単位のデータ系列に対してインタリ
    ービング処理を行うことを特徴とするインタリービング
    方法。
  13. 【請求項13】請求項10ないし12いずれか記載のインタ
    リービング方法において、 前記インタリーブパターン記述は、インタリーブパター
    ンを記述したインタリーブパターンテーブルまたはイン
    タリーブパターン方程式であることを特緻とするインタ
    リービング方法。
  14. 【請求項14】ある単位長のデータ系列を入力して該単
    位長のインタリーブした系列を出力するインタリービン
    グ方法においてインタリービングパターンを使用して入
    力データをインタリーブする場合の該インタリーブパタ
    ーンの記述作成方法において、 インタリーブパターンを定義するインタリーブパターン
    記述言語を解釈し、 解釈した結果に基づき、請求項9記載のインタリーブパ
    ターン記述作成方法を用いて、インタリーブパターン記
    述を作成することを特徴とするインタリーブパターン記
    述作成方法。
  15. 【請求項15】請求項14記載のインタリーブパターン記
    述作成方法において、 インタリーブパターンを作成するとき、インタリーブパ
    ターン記述言語の一部に対応するインタリーブパターン
    記述をすでに保持していた場合、その記述言語の一部に
    対応する処理を行わずに、保持しているインタリーブパ
    ターン記述を参照してインタリーブパターン記述を作成
    することを特徴とするインタリーブパターン記述作成方
    法。
  16. 【請求項16】インタリーブパターンを定義するインタ
    リーブパターン記述言語を解釈し、 解釈した結果に基づき、請求項13記載のインタリービン
    グ方法を用いてインタリービングを行うことを特徴とす
    るインタリービング方法。
  17. 【請求項17】請求項16記載のインタリービング方法に
    おいて、 インタリービングを行う際、インタリーブパターン記述
    言語の一部に対応するインタリーブパターン記述をすで
    に保持していた場合、その記述言語の一部に対応する処
    理を行わずに、保持しているインタリーブパターンを参
    照してインタリーブパターン記述を作成することを特徴
    とするインタリービング方法。
  18. 【請求項18】ある単位長のデータ系列を入力して該単
    位長のインタリーブした系列を出力するインタリービン
    グ方法においてインタリービングパターンを使用して入
    力データをインタリーブする場合の該インタリーブパタ
    ーンの記述作成方法において、 ある単位長が与えられたとき、まず、一段目のインタリ
    ーブパターン記述を決定し、 次に、一段目以降の縦および横それぞれのインタリーバ
    に対応するインタリーブパターン記述を決定すること
    を、任意の段またはインタリービングができなくなるま
    で繰り返すことにより、インタリープパターン記述を生
    成することを特徴とするインタリーブパターン記述作成
    方法。
  19. 【請求項19】ある単位長のデータ系列を入力して該単
    位長のインタリーブした系列を出力するインタリービン
    グ方法においてインタリービングパターンを使用して入
    力データをインタリーブする場合の該インタリーブパタ
    ーンの記述作成方法において、 生成されたインタリーブパターン記述を検査し、検査に
    不合格であれば、パラメータの一部もしくは全てを変更
    し、インタリーブパターン記述を再生成し、検査に合格
    するまでこれを繰り返し、最終的に、検査に合格したイ
    ンタリーブパターン記述を生成することを特徴とするイ
    ンタリーブパターン記述作成方法。
  20. 【請求項20】請求項18または19記載のインタリーブパ
    ターン記述作成方法において、前記生成されるインタリ
    ーブパターン記述は、インタリーブパターンテーブル、
    インタリーブパターン方程式、またはインタリーブパタ
    ーン記述言語であることを特徴とするインタリーブパタ
    ーン記述作成方法。
  21. 【請求項21】ある単位長のデータ系列を入力して該単
    位長のインタリーブした系列を出力するインタリービン
    グ方法においてインタリービングパターンを使用して入
    力データをインタリーブする場合の該インタリーブパタ
    ーンの記述作成方法において、 ある単位長が与えられたとき、該単位長に対応するブロ
    ックインタリーバの行数または列数を予め定められてい
    る適用対象に適したインタリーブ・パターン・リストを
    用いて決定し、決定した行数または列数から列数または
    行数を定めるステップを、該定められた列数または行数
    が該インタリーブ・パターン・リストに定義されるまで
    繰り返し実行して得られたインタリーブ・パターンから
    前記単位長のインタリーブ・パターンを作成することを
    特徴とするインタリーブパターン作成方法。
  22. 【請求項22】請求項21記載のインタリーブパターン作
    成方法において、ある単位長が与えられたとき、まず、
    第1段目の処理として、定められた数により、該単位長
    に対応するブロックインタリーバの行数または列数を決
    定し、その数に対応するインタリーブパターンを予め定
    めたインタリーブパターンとし、該決定された列数を用
    いて行数を定め、または、該決定された行数を用いて列
    数を定める第1のステップを実行し、 前記定められた行数または列数に対応するブロックイン
    タリーバの行数または列数を、予め定められている適用
    対象に適したインタリーブ・パターン・リストを用いて
    決定し、決定された行数から列数を定め、または、決定
    された列数から行数を定める第2のステップを、行数ま
    たは列数に対応するインタリーブパターンが前記予め定
    められているインタリーブ・パターン・リスト中に存在
    するまで繰り返す第3のステップを実行し、 該第3のステップを前記第1のステップにおける前記予
    め定めたインタリーブパターンに対応する行数回または
    列数回行い、 得られた最終段階の行と列に対応するインタリーブ・パ
    ターンから、順次前の段階の行または列に対応するイン
    タリーブ・パターンを作成し、結果として前記単位長の
    インタリーブパターンを作成する ことを特徴とするインタリーブパターン作成方法。
  23. 【請求項23】請求項21または22記載のインタリーブパ
    ターン作成方法において、更に、作成した前記単位長の
    インタリーブパターンをチェックし、該チェック結果に
    より、再度該単位長のインタリーブパターンを作成し直
    すことを特徴とするインタリーブパターン作成方法。
  24. 【請求項24】請求項22または23記載のインタリーブパ
    ターン作成方法において、適応対象としてターボ符号化
    であり、第1段目の行数を7とすることを特徴とするイ
    ンタリーブパターン作成方法。
  25. 【請求項25】請求項22または23記載のインタリーブパ
    ターン作成方法において、適応対象として伝送であり、
    第1段目の列数を1フレームのスロット数とすることを
    特徴とするインタリーブパターン作成方法。
  26. 【請求項26】ある単位長のデータ系列を入力して該単
    位長のインタリーブした系列を出力するインタリービン
    グを実行するインタリービング装置において、 1または複数のインタリービングパターンを予めテーブ
    ルに登録しておく手段と、 該テーブルを参照して、入力したデータ系列に該複数の
    インタリービングパターンのいずれかを適用して出力す
    る手段と、 必要に応じて該出力に対してさらに該複数のインタリー
    ビングパターンのいずれかを適用して出力することを繰
    り返す手段と を有することを特徴とするインタリービング装置。
  27. 【請求項27】請求項26記載のインタリービング装置に
    おいて、 前記テーブルは、少なくとも請求項1から4のうちいず
    れか記載のインタリービング方法によるインタリービン
    グパターンを予め登録しておくことを特徴とするインタ
    リービング装置。
  28. 【請求項28】請求項26記載のインタリービング装置に
    おいて、 前記インタリービングパターンは、請求項21記載のイン
    タリービングパターン作成方法によることを特徴とする
    インタリービング装置。
  29. 【請求項29】請求項26ないし28のうちいずれか1項に
    記載のインタリービング装置において、 インタリービングパターンを使用する代りに、入力した
    データ系列のインタリービング先を計算し、該計算結果
    に基づきインタリービング処理を行いデータ出力するこ
    とを特徴とするインタリービング装置。
  30. 【請求項30】ある単位長のデータ系列を入力して該単
    位長のインタリーブした系列を出力するインタリービン
    グ方法におけるインタリーブパターンの記述作成を行う
    プログラムを記録したコンピュータ読み取り可能な記録
    媒体において、該プログラムは、 ある単位長が与えられたとき、該単位長に対応するブロ
    ックインタリーバの行数または列数を予め定められてい
    る適用対象に適したインタリーブ・パターン・リストを
    用いて決定し、決定した行数または列数から列数または
    行数を定めるステップを、該定められた列数または行数
    が該インタリーブ・パターン・リストに定義されるまで
    繰り返し実行して得られたインタリーブ・パターンから
    前記単位長のインタリーブ・パターンを作成することを
    特徴とするインタリーブパターン作成プログラムを記録
    した記録媒体。
  31. 【請求項31】請求項30記載のインタリーブパターン作
    成プログラムを記録した記録媒体において、該プログラ
    ムは、 ある単位長が与えられたとき、まず、第1段目の処理と
    して、定められた数により、該単位長に対応するブロッ
    クインタリーバの行数または列数を決定し、その数に対
    応するインタリーブパターンを予め定めたインタリーブ
    パターンとし、該決定された列数を用いて行数を定め、
    または、該決定された行数を用いて列数を定める第1の
    ステップを実行し、 前記定められた行数または列数に対応するブロックイン
    タリーバの行数または列数を、予め定められている適用
    対象に適したインタリーブ・パターン・リストを用いて
    決定し、決定された行数から列数を定め、または、決定
    された列数から行数を定める第2のステップを、行数ま
    たは列数に対応するインタリーブパターンが前記予め定
    められているインタリーブ・パターン・リスト中に存在
    するまで繰り返す第3のステップを実行し、 該第3のステップを前記第1のステップにおける前記予
    め定めたインタリーブパターンに対応する行数回または
    列数回行い、 得られた最終段階の行と列に対応するインタリーブ・パ
    ターンから、順次前の段階の行または列に対応するイン
    タリーブ・パターンを作成し、結果として前記単位長の
    インタリーブパターンを作成する ことを特徴とするインタリーブパターン作成プログラム
    を記録した記録媒体。
  32. 【請求項32】請求項30または31記載のインタリーブパ
    ターン作成プログラムを記録した記録媒体において、前
    記プログラムは、更に、作成した前記単位長のインタリ
    ーブパターンをチェックし、該チェック結果により、再
    度該単位長のインタリーブパターンを作成し直すことを
    特徴とするインタリーブパターン作成プログラムを記録
    した記録媒体。
  33. 【請求項33】請求項31記載のインタリーブパターン作
    成プログラムを記録した記録媒体において、前記プログ
    ラムは、適応対象としてターボ符号化であり、第1段目
    の行数を7とすることを特徴とするインタリーブパター
    ン作成プログラムを記録した記録媒体。
  34. 【請求項34】請求項31記載のインタリーブパターン作
    成プログラムを記録した記録媒体において、前記プログ
    ラムは、適応対象として伝送であり、第1段目の列数を
    1フレームのスロット数とすることを特徴とするインタ
    リーブパターン作成プログラムを記録した記録媒体。
JP52596599A 1997-11-10 1998-11-09 インタリービング方法、インタリービング装置、及びインタリーブパターン作成プログラムを記録した記録媒体 Expired - Lifetime JP3347335B2 (ja)

Applications Claiming Priority (7)

Application Number Priority Date Filing Date Title
JP30759997 1997-11-10
JP9-307599 1997-11-10
JP21837798 1998-07-31
JP10-218377 1998-07-31
JP23308898 1998-08-19
JP10-233088 1998-08-19
PCT/JP1998/005027 WO1999025069A1 (fr) 1997-11-10 1998-11-09 Procede et dispositif d'entrelacement, et support d'enregistrement dans lequel on a enregistre un programme de production de motifs d'entrelacement

Publications (1)

Publication Number Publication Date
JP3347335B2 true JP3347335B2 (ja) 2002-11-20

Family

ID=27330141

Family Applications (1)

Application Number Title Priority Date Filing Date
JP52596599A Expired - Lifetime JP3347335B2 (ja) 1997-11-10 1998-11-09 インタリービング方法、インタリービング装置、及びインタリーブパターン作成プログラムを記録した記録媒体

Country Status (7)

Country Link
US (1) US6631491B1 (ja)
EP (1) EP0952673B1 (ja)
JP (1) JP3347335B2 (ja)
KR (1) KR100330980B1 (ja)
CN (1) CN1235343C (ja)
CA (1) CA2277474C (ja)
WO (1) WO1999025069A1 (ja)

Families Citing this family (90)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7536624B2 (en) 2002-01-03 2009-05-19 The Directv Group, Inc. Sets of rate-compatible universal turbo codes nearly optimized over various rates and interleaver sizes
US6430722B1 (en) 1998-01-23 2002-08-06 Hughes Electronics Corporation Forward error correction scheme for data channels using universal turbo codes
RU2190929C2 (ru) * 1998-08-06 2002-10-10 Самсунг Электроникс Ко., Лтд. Канальное кодирование/декодирование в системе связи
AU5675499A (en) 1998-08-17 2000-03-06 Hughes Electronics Corporation Turbo code interleaver with near optimal performance
ATE329413T1 (de) * 1998-08-20 2006-06-15 Samsung Electronics Co Ltd Vorrichtung und verfahren zur einfügung von vorher bekannten bits in die eingangsstufe eines kanalkodierers
EP1050110B1 (en) 1998-08-27 2004-05-26 Hughes Electronics Corporation Method for a general turbo code trellis termination
KR100306282B1 (ko) 1998-12-10 2001-11-02 윤종용 통신시스템의인터리빙/디인터리빙장치및방법
KR100346170B1 (ko) * 1998-12-21 2002-11-30 삼성전자 주식회사 통신시스템의인터리빙/디인터리빙장치및방법
JP3239872B2 (ja) * 1999-01-14 2001-12-17 日本電気株式会社 インタリーバ、インタリーブ方法、デインタリーバ、デインタリーブ方法、発信装置及び受信装置
KR100457895B1 (ko) 1999-05-10 2004-11-18 가부시키가이샤 엔.티.티.도코모 다중화 방법과 다중화 장치 및 데이터 신호 송신 방법과데이터 신호 송신 장치
JP2000353964A (ja) * 1999-06-10 2000-12-19 Matsushita Electric Ind Co Ltd インタリーブ装置及びインタリーブ方法
DE10030407B4 (de) * 1999-07-14 2011-09-01 Lg Electronics Inc. Verfahren zur optimalen Ratenanpassung in einem Mobilkommunikationssystem
DE19934646C2 (de) * 1999-07-16 2001-09-13 Univ Dresden Tech Verfahren und Vorrichtung zur iterativen Decodierung von verketteten Codes
EP1098445B1 (en) 1999-11-04 2011-02-16 Canon Kabushiki Kaisha Interleaving method for the turbocoding of data
FR2800950A1 (fr) * 1999-11-04 2001-05-11 Canon Kk Procede d'entrelacement pour turbo-codage convolutif de donnees
FR2805103A1 (fr) * 2000-02-10 2001-08-17 Canon Kk Procede de permutation pour turbo-codage convolutif de donnees
FI114766B (fi) 1999-11-30 2004-12-15 Nokia Corp Menetelmä ja järjestelmä kehyksen sisäisen lomituksen toteuttamiseksi
FR2804806B1 (fr) * 2000-02-08 2002-05-03 Canon Kk Procede et dispositif d'entrelacement, procedes et dispositifs de codage et de decodage et systemes les mettant en oeuvre
KR100324768B1 (ko) * 2000-02-29 2002-02-20 구자홍 차세대 이동 통신 시스템의 전송율 매칭 장치 및 방법
JP3399904B2 (ja) * 2000-03-17 2003-04-28 松下電器産業株式会社 インタリーブアドレス生成装置
JP2001285077A (ja) * 2000-03-31 2001-10-12 Mitsubishi Electric Corp 通信装置および通信方法
JP4409048B2 (ja) * 2000-05-22 2010-02-03 三菱電機株式会社 通信装置および通信方法
US7770010B2 (en) * 2000-09-18 2010-08-03 Wideband Semiconductors Inc. Dynamically configurable interleaver scheme using at least one dynamically changeable interleaving parameter
US7340664B2 (en) * 2000-09-20 2008-03-04 Lsi Logic Corporation Single engine turbo decoder with single frame size buffer for interleaving/deinterleaving
US7000169B2 (en) * 2000-09-20 2006-02-14 Lsi Logic Corporation Turbo decoding
DE10048872A1 (de) * 2000-10-02 2002-04-25 Infineon Technologies Ag Abschnittsweise Entschachtelung
GB2370681B (en) 2000-10-04 2004-03-03 Global Silicon Ltd Replaying digital media
US8054810B2 (en) * 2001-06-25 2011-11-08 Texas Instruments Incorporated Interleaver for transmit diversity
KR100833880B1 (ko) * 2001-11-06 2008-06-02 엘지전자 주식회사 유자 형상의 스캔을 이용한 광디스크 데이터기록장치/방법 및 재생장치/방법
JP3624874B2 (ja) 2001-11-19 2005-03-02 日本電気株式会社 インターリービング順序発生器、インターリーバ、ターボエンコーダ、及びターボデコーダ
KR100584426B1 (ko) * 2001-12-21 2006-05-26 삼성전자주식회사 고속 패킷 이동통신시스템에서 심벌 매핑을 위한 인터리빙장치 및 방법
EP1337045A1 (en) * 2002-02-18 2003-08-20 Siemens Aktiengesellschaft Method for interleaving and deinterleaving a digital signal and application of these methods
JP3686631B2 (ja) * 2002-05-21 2005-08-24 松下電器産業株式会社 データ送信装置及びデータ送信方法
US7058874B2 (en) * 2002-05-24 2006-06-06 Lucent Technologies Inc. Interleaver address generator and method of generating an interleaver address
FI20021222A (fi) * 2002-06-20 2003-12-21 Nokia Corp Informaatiobittien limitys
RU2274951C2 (ru) * 2002-10-29 2006-04-20 Самсунг Электроникс Ко., Лтд. Способ и устройство для деперемежения потока перемеженных данных в системе связи
US7293217B2 (en) 2002-12-16 2007-11-06 Interdigital Technology Corporation Detection, avoidance and/or correction of problematic puncturing patterns in parity bit streams used when implementing turbo codes
US20040267968A1 (en) * 2003-06-25 2004-12-30 Agilent Technologies Belgium S.A./N.V Implementation of a column interleaving function with a limited amount of columns
US8077743B2 (en) * 2003-11-18 2011-12-13 Qualcomm Incorporated Method and apparatus for offset interleaving of vocoder frames
JP4490922B2 (ja) * 2003-11-21 2010-06-30 パナソニック株式会社 マルチアンテナ送信装置及びマルチアンテナ送信方法
KR20050052184A (ko) * 2003-11-29 2005-06-02 삼성전자주식회사 저밀도 패리티 검사 부호화를 위한 인터리빙 방법
US20050180332A1 (en) * 2004-02-13 2005-08-18 Broadcom Corporation Low latency interleaving and deinterleaving
US20050213393A1 (en) * 2004-03-14 2005-09-29 M-Systems Flash Disk Pioneers, Ltd. States encoding in multi-bit flash cells for optimizing error rate
US7493457B2 (en) * 2004-11-08 2009-02-17 Sandisk Il. Ltd States encoding in multi-bit flash cells for optimizing error rate
US7532677B2 (en) * 2005-03-02 2009-05-12 Rohde & Schwarz Gmbh & Co., Kg Apparatus, systems and methods for producing coherent symbols in a single frequency network
CA2595280C (en) * 2005-03-02 2013-11-19 Rohde & Schwarz Gmbh & Co. Kg Apparatus, systems and methods for providing enhancements to atsc networks using synchronous vestigial sideband (vsb) frame slicing
US20060245516A1 (en) * 2005-03-02 2006-11-02 Rohde & Schwarz, Inc. Apparatus, systems and methods for providing in-band atsc vestigial sideband signaling or out-of-band signaling
US7822139B2 (en) * 2005-03-02 2010-10-26 Rohde & Schwarz Gmbh & Co. Kg Apparatus, systems, methods and computer products for providing a virtual enhanced training sequence
US7430701B2 (en) * 2005-06-16 2008-09-30 Mediatek Incorporation Methods and systems for generating error correction codes
US20070011557A1 (en) * 2005-07-07 2007-01-11 Highdimension Ltd. Inter-sequence permutation turbo code system and operation methods thereof
US7797615B2 (en) 2005-07-07 2010-09-14 Acer Incorporated Utilizing variable-length inputs in an inter-sequence permutation turbo code system
JP2007158463A (ja) * 2005-11-30 2007-06-21 Icom Inc インタリーブ方法、インタリーブ装置及びデインタリーブ装置
JP2008135813A (ja) * 2006-11-27 2008-06-12 Fujitsu Ltd ターボ復号器及びターボ復号方法
CA2667991C (en) 2007-02-01 2018-05-01 Rohde & Schwarz Gmbh & Co. Kg Systems, apparatus, methods and computer program products for providing atsc interoperability
KR101613893B1 (ko) * 2007-10-04 2016-04-20 삼성전자주식회사 이동통신 시스템에서 데이터 인터리빙 방법 및 장치
US9712279B2 (en) 2007-10-04 2017-07-18 Samsung Electronics Co., Ltd. Method and apparatus for interleaving data in a mobile communication system
US8140932B2 (en) * 2007-11-26 2012-03-20 Motorola Mobility, Inc. Data interleaving circuit and method for vectorized turbo decoder
DE102008017290A1 (de) * 2007-12-11 2009-06-18 Rohde & Schwarz Gmbh & Co. Kg Verfahren und Vorrichtung zur Bildung eines gemeinsamen Datenstroms insbesondere nach dem ATSC-Standard
DE102007059959B4 (de) * 2007-12-12 2020-01-02 Rohde & Schwarz Gmbh & Co. Kg Verfahren und System zur Übertragung von Daten zwischen einer zentralen Rundfunkstation und mindestens einem Sender
KR100913099B1 (ko) 2008-01-07 2009-08-21 엘지전자 주식회사 분산형 가상자원블록 스케쥴링 방법
KR100904433B1 (ko) 2008-01-07 2009-06-24 엘지전자 주식회사 분산형 가상자원블록 스케쥴링 방법
KR100925441B1 (ko) 2008-01-07 2009-11-06 엘지전자 주식회사 분산형 가상자원블록 스케쥴링 방법
US8289935B2 (en) 2008-02-04 2012-10-16 Nokia Siemens Networks Oy Method, apparatus and computer program to map a cyclic shift to a channel index
DE102008056703A1 (de) * 2008-07-04 2010-01-07 Rohde & Schwarz Gmbh & Co. Kg Verfahren und System zur Zeitsynchronisierung zwischen einer Zentrale und mehreren Sendern
US8355458B2 (en) * 2008-06-25 2013-01-15 Rohde & Schwarz Gmbh & Co. Kg Apparatus, systems, methods and computer program products for producing a single frequency network for ATSC mobile / handheld services
DE102008059028B4 (de) * 2008-10-02 2021-12-02 Rohde & Schwarz GmbH & Co. Kommanditgesellschaft Verfahren und Vorrichtung zur Erzeugung eines Transportdatenstroms mit Bilddaten
KR101519494B1 (ko) * 2008-11-06 2015-05-12 로오데운트쉬바르츠게엠베하운트콤파니카게 Atsc 데이터스트림에서 데이터 패킷의 동기화 맵핑 방법 및 시스템
EP2234357B1 (en) * 2009-03-21 2016-07-27 Rohde & Schwarz GmbH & Co. KG Method for improving the data rate of mobile data and the quality of channel estimation in an ATSC-M/H transport data stream
KR20100106142A (ko) * 2009-03-23 2010-10-01 삼성전자주식회사 불휘발성 메모리 장치 및 그것을 포함하는 메모리 시스템
DE102009025219A1 (de) * 2009-04-07 2010-10-14 Rohde & Schwarz Gmbh & Co. Kg Verfahren und Vorrichtung zur kontinuierlichen Anpassung von Kodierungsparametern an eine veränderliche Nutzdatenrate
US8296624B2 (en) * 2009-06-30 2012-10-23 Comcast Cable Communications, Llc Variable interleave data transmission
TWI381653B (zh) 2009-09-11 2013-01-01 Ind Tech Res Inst 二階重排多項式交織器位址產生裝置與方法
CN102025380B (zh) * 2009-09-23 2013-02-13 财团法人工业技术研究院 二阶重排多项式交织器地址产生装置与方法
CN102035558B (zh) * 2009-09-27 2013-01-16 中兴通讯股份有限公司 Turbo译码方法和装置
DE102009057363B4 (de) 2009-10-16 2013-04-18 Rohde & Schwarz Gmbh & Co. Kg Verfahren und Vorrichtung zur effizienten Übertragung von überregional und regional auszustrahlenden Programm-und Servicedaten
FR2955001A1 (fr) * 2010-01-06 2011-07-08 St Microelectronics Grenoble 2 Procede et dispositif d'entrelacement en ligne et en colonne pour blocs de taille variable
CN102388539B (zh) * 2010-02-10 2015-04-01 松下电器产业株式会社 发送装置、接收装置、发送方法及接收方法
TWI501596B (zh) * 2010-03-08 2015-09-21 Sony Corp 使用適應正交分頻多工之通訊系統
JP4814388B2 (ja) * 2010-07-23 2011-11-16 三菱電機株式会社 インタリーブ装置
CN101951266B (zh) * 2010-08-24 2013-04-24 中国科学院计算技术研究所 Turbo并行译码的方法及译码器
US8989021B2 (en) 2011-01-20 2015-03-24 Rohde & Schwarz Gmbh & Co. Kg Universal broadband broadcasting
CN102270992B (zh) * 2011-03-24 2013-01-30 中国人民解放军国防科学技术大学 Turbo译码器中前向递推概率获取方法
CN102270993B (zh) * 2011-03-24 2013-03-27 中国人民解放军国防科学技术大学 一种同时实现交织与解交织的Turbo译码器
JP2012253600A (ja) * 2011-06-03 2012-12-20 Kddi Corp インタリーブ装置および無線通信システム
US8850276B2 (en) * 2011-09-22 2014-09-30 Lsi Corporation Systems and methods for efficient data shuffling in a data processing system
CN104125056A (zh) * 2014-08-07 2014-10-29 肖龙旭 一种数据加解密方法
KR102205614B1 (ko) 2014-09-19 2021-01-21 삼성전자주식회사 반복 복호를 사용하는 비트 인터리빙 부호화 변조 방식을 지원하는 통신 시스템에서 신호 송/수신 장치 및 방법
KR101558172B1 (ko) 2014-10-14 2015-10-08 숭실대학교산학협력단 오류 분산을 위한 인터리빙 방법 및 장치, 이를 수행하기 위한 기록매체
CN104767537B (zh) * 2015-03-19 2018-01-30 深圳市力合微电子股份有限公司 一种用于OFDM电力线通信系统的Turbo译码方法
WO2016181805A1 (ja) * 2015-05-08 2016-11-17 ソニー株式会社 データ処理装置、及び、データ処理方法

Family Cites Families (27)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3652998A (en) * 1970-03-01 1972-03-28 Codex Corp Interleavers
JPS5526715A (en) 1978-08-16 1980-02-26 Kokusai Denshin Denwa Co Ltd <Kdd> Data string rearrangement unit
JPH0687554B2 (ja) 1987-02-20 1994-11-02 日本電信電話株式会社 併用誤り制御インタリ−ブ方式
JP2826365B2 (ja) 1990-04-10 1998-11-18 日本電気株式会社 インタリーブ段数可変誤り訂正伝送方式
US5111455A (en) * 1990-08-24 1992-05-05 Avantek, Inc. Interleaved time-division multiplexor with phase-compensated frequency doublers
FR2675971B1 (fr) * 1991-04-23 1993-08-06 France Telecom Procede de codage correcteur d'erreurs a au moins deux codages convolutifs systematiques en parallele, procede de decodage iteratif, module de decodage et decodeur correspondants.
JP2824474B2 (ja) * 1992-02-17 1998-11-11 三菱電機株式会社 誤り訂正方式及びこの誤り訂正方式を用いた復号器
US5387765A (en) * 1992-09-02 1995-02-07 Ncr Corporation Data secure digitizer control circuit and method
JPH0730846A (ja) * 1993-06-24 1995-01-31 Hitachi Ltd 画像信号の時間軸置換装置
JP3005396B2 (ja) 1993-08-05 2000-01-31 日本電気株式会社 ビットインタリーブ伝送方式
JPH0758646A (ja) 1993-08-19 1995-03-03 Nec Eng Ltd インタリ−ブ装置
FR2713845B1 (fr) 1993-12-07 1996-01-19 Thomson Consumer Electronics Procédé d'entrelacement et de désentrelacement en bloc et dispositif de mise en Óoeuvre.
JP3014261B2 (ja) 1993-12-28 2000-02-28 株式会社ピーエフユー 通信におけるインターリーブ方式
JP3249280B2 (ja) * 1994-01-11 2002-01-21 富士通株式会社 インターリーブ回路
JPH07254862A (ja) 1994-03-15 1995-10-03 Sony Corp インターリーブ回路およびディインターリーブ回路
JP3304632B2 (ja) * 1994-09-21 2002-07-22 ソニー株式会社 インターリーブ方法およびインターリーブ回路
US5659580A (en) * 1994-11-29 1997-08-19 Lucent Technologies Inc. Data interleaver for use with mobile communication systems and having a contiguous counter and an address twister
JP3292023B2 (ja) 1996-01-25 2002-06-17 株式会社高岳製作所 コンデンサ素子巻回装置
JPH09212412A (ja) * 1996-02-06 1997-08-15 Sony Computer Entertainment:Kk メモリアクセス方法及びデータ処理装置
JPH09214473A (ja) 1996-02-06 1997-08-15 Fujitsu Ltd インタリーブ通信方式及びその装置
US5721745A (en) * 1996-04-19 1998-02-24 General Electric Company Parallel concatenated tail-biting convolutional code and decoder therefor
JPH09294079A (ja) 1996-04-26 1997-11-11 Matsushita Electric Ind Co Ltd インターリーブ装置、デインターリーブ装置およびそれらを用いた通信システム
JPH1098397A (ja) * 1996-09-20 1998-04-14 Fujitsu General Ltd インタリーバ
JP3310186B2 (ja) 1996-11-22 2002-07-29 旭化成マイクロシステム株式会社 リード・ソロモン符号の復号回路
US6141384A (en) * 1997-02-14 2000-10-31 Philips Electronics North America Corporation Decoder for trellis encoded interleaved data stream and HDTV receiver including such a decoder
KR19990012821A (ko) * 1997-07-31 1999-02-25 홍성용 전자기파 흡수체 조성물과 이의 제조 방법, 전자기파 흡수용도료 조성물과 이의 제조 방법 및 이의 도포 방법
JP3881751B2 (ja) 1997-08-20 2007-02-14 沖電気工業株式会社 半導体チップの実装構造および実装方法

Also Published As

Publication number Publication date
CN1235343C (zh) 2006-01-04
US6631491B1 (en) 2003-10-07
EP0952673A1 (en) 1999-10-27
EP0952673A4 (en) 2000-10-25
CN1246991A (zh) 2000-03-08
CA2277474C (en) 2004-04-06
CA2277474A1 (en) 1999-05-20
WO1999025069A1 (fr) 1999-05-20
EP0952673B1 (en) 2017-05-17
KR100330980B1 (ko) 2002-04-01
KR20000070038A (ko) 2000-11-25

Similar Documents

Publication Publication Date Title
JP3347335B2 (ja) インタリービング方法、インタリービング装置、及びインタリーブパターン作成プログラムを記録した記録媒体
RU2313177C2 (ru) Турбодекодер, использующий линейные конгруэнтные последовательности
KR100808664B1 (ko) 패리티 검사행렬 저장 방법 및 이를 이용한 블록 저밀도패리티 검사 부호화 방법 및 장치
CA2348941C (en) Method and system for high-spread high-distance interleaving for turbo-codes
KR100502609B1 (ko) Ldpc 코드를 이용한 부호화기 및 부호화 방법
JP4033245B2 (ja) ターボ符号化装置およびターボ符号化方法
KR100526512B1 (ko) 이동 통신시스템의 직렬 쇄상 컨볼루션 부호화를 위한 인터리빙장치 및 방법
KR100341266B1 (ko) 인터레이서,코딩디바이스,치환방법,코딩방법,디코딩디바이스및이들을사용하는방법및시스템
KR101297060B1 (ko) 서브 블록 인터리버 및 디-인터리버를 가진 다차원 블록인코더
CN1853350A (zh) 用于移动通信系统的维特比/涡轮联合译码器
KR20080041488A (ko) 병렬 인터리빙 장치 및 방법
JP3515036B2 (ja) インターリービング方法、インターリービング装置、ターボ符号化方法及びターボ符号化装置
KR100628201B1 (ko) 터보 디코딩 방법
US6684365B1 (en) Encoding device and method, decoding device and method, providing medium, and method for generating data substitution position information
US6415414B1 (en) Encoding apparatus and method, decoding apparatus and method, and providing medium
JP4411401B2 (ja) 符号順序変換方法およびその装置、符号順序変換テーブル作成装置、並びにターボ符号用の符号器および復号器
JP4507443B2 (ja) インターリーブ方法及びインターリーブ装置
CN116318552B (zh) Turbo码的交织或解交织方法及其器件、通信芯片和装置
KR101279204B1 (ko) 터보 부호기의 인터리빙 방법 및 장치
KR100645730B1 (ko) 매직 매트릭스를 이용한 인터리빙 방법
KR100531840B1 (ko) 비터비 디코더의 가지 메트릭 계산 방법 및 그 회로
Iftene et al. Design of a Modified Interleaving Algorithm Based on Golden Section Theory Enhancing the Performance of Turbo Codes
KR20010038383A (ko) 교환 인터리버 구현 방법
Nill et al. Viterbi algorithms with list and soft symbol output: Extensions and comparisons
JPH08146993A (ja) 音声圧縮伸長装置及び音声圧縮伸長方法

Legal Events

Date Code Title Description
R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080906

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080906

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090906

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090906

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100906

Year of fee payment: 8

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110906

Year of fee payment: 9

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120906

Year of fee payment: 10

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130906

Year of fee payment: 11

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

EXPY Cancellation because of completion of term