JPH07254862A - インターリーブ回路およびディインターリーブ回路 - Google Patents

インターリーブ回路およびディインターリーブ回路

Info

Publication number
JPH07254862A
JPH07254862A JP4345194A JP4345194A JPH07254862A JP H07254862 A JPH07254862 A JP H07254862A JP 4345194 A JP4345194 A JP 4345194A JP 4345194 A JP4345194 A JP 4345194A JP H07254862 A JPH07254862 A JP H07254862A
Authority
JP
Japan
Prior art keywords
depth
frame length
data
address
interleave
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
JP4345194A
Other languages
English (en)
Inventor
Takahiro Okada
隆宏 岡田
Yoshikazu Miyato
良和 宮戸
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sony Corp
Original Assignee
Sony Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sony Corp filed Critical Sony Corp
Priority to JP4345194A priority Critical patent/JPH07254862A/ja
Publication of JPH07254862A publication Critical patent/JPH07254862A/ja
Withdrawn legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/27—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes using interleaving techniques
    • H03M13/2789—Interleaver providing variable interleaving, e.g. variable block sizes

Landscapes

  • Physics & Mathematics (AREA)
  • Probability & Statistics with Applications (AREA)
  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Error Detection And Correction (AREA)
  • Detection And Prevention Of Errors In Transmission (AREA)
  • Transmission Systems Not Characterized By The Medium Used For Transmission (AREA)

Abstract

(57)【要約】 【目的】 １つの回路で、複数種類のインターリーブフ
ォーマットのデータのインターリーブ／ディインターリ
ーブを行うことができるようにする。 【構成】 ＲＡＭ９には、インターリーブするデータが
入力される。一方、モード制御回路１には、ＲＡＭ９に
入力されたデータをインターリーブするフレーム長と深
さに関する情報を含むモード信号が入力される。そし
て、アドレス発生器２または５において、モード信号に
対応して、ＲＡＭ９に対する書き込みアドレスまたは読
み出しアドレスがそれぞれ発生される。ＲＡＭ９では、
その書き込みアドレスまたは読み出しアドレスそれぞれ
に対応して、データの書き込みまたは読み出しが行われ
る。

Description

【発明の詳細な説明】
【０００１】
【産業上の利用分野】本発明は、ディジタルデータをイ
ンターリーブ、ディインタリーブするインターリーブ回
路、並びにディインターリーブ回路に関する。
【０００２】
【従来の技術】例えば、ディジタル情報（ディジタルデ
ータ）を伝送する際には、伝送路中での誤りを考慮した
誤り訂正が行われる。この場合、誤り訂正方式として
は、例えばリードソロモン符号などのようなブロック符
号で符号化する方式や、畳み込み符号を用いる方式、あ
るいはこれらの組み合わせた方式（例えば、ブロック符
号で符号化した後、さらに畳み込み符号化するような方
式など）などが、一般に用いられる。
【０００３】また、ディジタルデータの伝送の際には、
誤りがバースト的に発生するのを防ぐため、誤り訂正の
他、ディジタルデータのインターリーブも行われる。
【０００４】インターリーブによれば、送信側におい
て、ディジタルデータの順番を入れ換えて送信し、受信
側において、その順番を元の順番に戻すことによって、
伝送路で発生したバースト誤りを見かけ上、ランダム誤
りとすることができるので、致命的なエラーの発生を防
止することができる。
【０００５】図５は、従来のインターリーブ回路の一例
の構成を示している。伝送すべきデータは、ＲＡＭ１４
に入力され、書き込みアドレスカウンタ１１よりマルチ
プレクサ１３を介して供給される書き込みアドレスにし
たがって書き込まれる。いま、例えば図６に示すよう
に、ＲＡＭ１４のインターリーブ用のメモリ空間のアド
レスが配置されているとすると、書き込みアドレスカウ
ンタ１１は、ＲＡＭ１４にデータが入力されるタイミン
グに同期して、０，１，・・・，Ｌ−１，Ｌ，Ｌ＋１，
・・・，（Ｄ−１）×Ｌ−１のように書き込みアドレス
を１ずつインクリメントして出力するようになされてい
る。
【０００６】この結果、入力されたデータは、図７
（ａ）に示すように横方向に順次書き込まれていき、こ
れによりＲＡＭ１４には、Ｌ個のデータでなる１行が、
Ｄ個書き込まれる。このＬ×Ｄ個のデータのブロック
は、インターリーブされるデータの１単位であり、以
下、インターリーブブロックという。
【０００７】インターリーブブロック内に、すべてのデ
ータが書き込まれると、読み出しアドレスカウンタ１２
よりマルチプレクサ１３を介して出力される読み出しア
ドレスにしたがって、ＲＡＭ１４に記憶されたデータ
が、図７（ｂ）に示すように縦方向に順次読み出され
る。これにより、順番（時系列）が入れ換えられたデー
タが出力されることになる。
【０００８】そして、インターリーブブロック内のデー
タの読み出しが完了すると、上述した場合と同様にし
て、次のインターリーブブロックに対するインターリー
ブが行われる。
【０００９】なお、マルチプレクサ１３は、データをＲ
ＡＭ１４に書き込むべきタイミングのときは、カウンタ
１１からの書き込みアドレスをＲＡＭ１４に出力し、Ｒ
ＡＭ１４からデータを読み出すべきタイミングのとき
は、カウンタ１２からの読み出しアドレスをＲＡＭ１４
に出力するようになされている。
【００１０】次に、図８は、図５のインターリーブ回路
でインターリーブされたデータをディインターリーブす
るディインターリーブ回路の一例の構成を示している。
ディインターリーブ回路では、図５に示したインターリ
ーブ回路のＲＡＭ１４と同様に構成されるＲＡＭ２４に
対し、インターリーブのときのデータの読み書きとは逆
に読み書きが行われ、入れ換えられたデータの順番が元
に戻されるようになされている。
【００１１】即ち、インターリーブされたデータは、Ｒ
ＡＭ２４に入力され、書き込みアドレスカウンタ２１よ
りマルチプレクサ２３を介して供給される書き込みアド
レスにしたがって、図９（ａ）に示すように縦方向に順
次書き込まれる。
【００１２】そして、インターリーブブロック（ディイ
ンターリーブブロック）内に、すべてのデータが書き込
まれると、読み出しアドレスカウンタ２２よりマルチプ
レクサ２３を介して出力される読み出しアドレスにした
がって、ＲＡＭ１４に記憶されたデータが、図９（ｂ）
に示すように横方向に順次読み出され、これにより順番
（時系列）が元に戻ったデータが出力されることにな
る。
【００１３】そして、インターリーブブロック内のデー
タの読み出しが完了すると、上述した場合と同様にし
て、次のインターリーブブロックに対するディインター
リーブが行われる。
【００１４】なお、マルチプレクサ２４は、図５に示し
たマルチプレクサ１４と同様に、データをＲＡＭ２４に
書き込むべきタイミングのときは、カウンタ２１からの
書き込みアドレスをＲＡＭ２４に出力し、ＲＡＭ２４か
らデータを読み出すべきタイミングのときは、カウンタ
２２からの読み出しアドレスをＲＡＭ２４に出力するよ
うになされている。
【００１５】一方、データの送受信に使用される伝送路
としては、大きく分けて無線と有線とがある。無線の伝
送路には、例えば人工衛星（例えば、通信衛星や放送衛
星など）を用いる衛星系や、地上波を用いる地上系など
がある。また、有線の伝送路には、例えばケーブルを用
いて伝送するケーブル系などがある。
【００１６】通常、伝送路（伝送媒体）によって伝送条
件が異なるため、データの送受信の際には、使用する伝
送路に合わせた変調方式が用いられる。
【００１７】即ち、例えば衛星系を用いた場合は、受信
レベルが小さく、従って伝送誤りが生じ易いため、変調
方式には、雑音に強い、例えばＢＰＳＫやＱＰＳＫなど
が用いられる。これに対し、地上系やケーブル系では、
衛星系に比べて搬送波対雑音比（Ｃ／Ｎ）が大きくとれ
るので、例えば１６ＱＡＭのような多値の変調方式が用
いられる。
【００１８】変調方式の他、誤り訂正方式やインターリ
ーブの条件についても同様に、伝送条件に対応したもの
が用いられる。
【００１９】
【発明が解決しようとする課題】ところで、近年のメデ
ィアの多様化に伴い、例えばテレビジョン信号などのデ
ィジタル伝送については、種々の伝送路（伝送媒体）、
即ち上述したような衛星回線、地上波、ケーブルなどの
うちの複数を用いた配信サービスが考えられる。
【００２０】しかしながら、上述したように、伝送路が
異なると、変調方式、誤り訂正符号、インターリーブの
条件も、通常異なるため、多様化したディジタルデータ
（異なる伝送路からのディジタルデータ）を受信するた
めには、それぞれの方式（伝送方式）に対応した復調器
が必要となる。即ち、例えば衛星系、地上系、ケーブル
系の３つのサービスを受けるためには、それぞれに対応
した復調回路、復号回路、およびディインターリーブ回
路などが必要となる。
【００２１】上述した図８のディインターリーブ回路の
カウンタ２１については、インターリーブフォマット
（インターリーブブロックのフォーマット）が異なる場
合、即ちインターリーブ（ディインターリーブ）のフレ
ーム長や深さが異なる場合には、図６に示したメモリ空
間の縦方向のアドレスの変化分が変わるため、各インタ
ーリーブフォーマットに対応して、カウント幅（カウン
ト値を、インクリメントまたはディクリメントする値）
が異なるものが複数必要となる。
【００２２】ここで、インターリーブ（ディインターリ
ーブ）のフレーム長とは、インターリーブブロックの横
の長さＬを意味し、インターリーブ（ディインターリー
ブ）の深さとは、インターリーブブロックの縦の長さＤ
を意味する。
【００２３】従って、ディインターリーブ回路が、大型
化、複雑化する課題があった。
【００２４】また、図５のインターリーブ回路について
も、サービスごと（使用する伝送路ごと）にカウント幅
を変えたカウンタ１２を設けなければならず、量産によ
る低コスト化が困難になる課題があった。
【００２５】本発明は、このような状況に鑑みてなされ
たものであり、回路の大型化、複雑化を最小限に抑え、
複数のインターリーブフォーマットに対応することがで
きるようにするものである。
【００２６】
【課題を解決するための手段】請求項１に記載のインタ
ーリーブ回路は、入力されたデータをインターリーブし
て出力するインターリーブ回路であって、所定のモード
信号に対応して、インターリーブのフレーム長または深
さを変更して、データのインターリーブを行うことを特
徴とする。
【００２７】請求項２に記載のインターリーブ回路は、
所定のモード信号に基づいて、データをインターリーブ
するフレーム長と深さに関する情報であるインターリー
ブ情報を求める算出手段（例えば、図１に示すモード制
御回路１）と、データを記憶する記憶手段（例えば、図
１に示すＲＡＭ９）と、インターリーブ情報に基づい
て、記憶手段に対する書き込みアドレスおよび読み出し
アドレスを発生する発生手段（例えば、図１に示すアド
レス発生器２および５）とを備え、記憶手段が、書き込
みアドレスが示すアドレスに、データを記憶するととも
に、読み出しアドレスが示すアドレスに記憶したデータ
を出力することを特徴とする。
【００２８】請求項３に記載のインターリーブ回路は、
インターリーブ情報が、インターリーブの最大のフレー
ム長とデータをインターリーブするときのフレーム長と
の差であるフレーム長差、およびインターリーブの最大
の深さとデータをインターリーブするときの深さとの差
である深さ差でなり、発生手段が、フレーム長差からイ
ンターリーブの最大のフレーム長までを繰り返しカウン
トする第１および第２のフレーム長カウント手段（例え
ば、図１に示すカウンタ３および７）と、深さ差からイ
ンターリーブの最大の深さまでを繰り返しカウントする
第１および第２の深さカウント手段（例えば、図１に示
すカウンタ４および６）とを有し、第１の深さカウント
手段が、第１のフレーム長カウント手段が最大のフレー
ム長までをカウントするごとにカウントアップし、第２
のフレーム長カウント手段が、第２の深さカウント手段
が最大の深さまでをカウントするごとにカウントアップ
し、書き込みアドレスが、第１の深さカウント手段また
は第１のフレーム長カウント手段それぞれのカウント値
を上位アドレスまたは下位アドレスとするものであり、
読み出しアドレスが、第２の深さカウント手段または第
２のフレーム長カウント手段それぞれのカウント値を上
位アドレスまたは下位アドレスとするものであることを
特徴とする。
【００２９】請求項４に記載のディインターリーブ回路
は、入力されたデータをディインターリーブして出力す
るディインターリーブ回路であって、所定のモード信号
に対応して、ディインターリーブのフレーム長または深
さを変更して、データのディインターリーブを行うこと
を特徴とする。
【００３０】請求項５に記載のディインターリーブ回路
は、所定のモード信号に基づいて、データをディインタ
ーリーブするフレーム長と深さに関する情報であるディ
インターリーブ情報を求める算出手段（例えば、図４に
示すモード制御回路１０１）と、データを記憶する記憶
手段（例えば、図４に示すＲＡＭ１０９）と、ディイン
ターリーブ情報に基づいて、記憶手段に対する書き込み
アドレスおよび読み出しアドレスを発生する発生手段
（例えば、図４に示すアドレス発生器１０２および１０
５）とを備え、記憶手段が、書き込みアドレスが示すア
ドレスに、データを記憶するとともに、読み出しアドレ
スが示すアドレスに記憶したデータを出力することを特
徴とする。
【００３１】請求項６に記載のディインターリーブ回路
は、ディインターリーブ情報が、ディインターリーブの
最大のフレーム長とデータをディインターリーブすると
きのフレーム長との差であるフレーム長差、およびディ
インターリーブの最大の深さとデータをディインターリ
ーブするときの深さとの差である深さ差でなり、発生手
段が、フレーム長差からディインターリーブの最大のフ
レーム長までを繰り返しカウントする第１および第２の
フレーム長カウント手段（例えば、図４に示すカウンタ
１０３および１０７）と、深さ差からディインターリー
ブの最大の深さまでを繰り返しカウントする第１および
第２の深さカウント手段（例えば、図４に示すカウンタ
１０４および１０６）とを有し、第１の深さカウント手
段が、第１のフレーム長カウント手段が最大のフレーム
長までをカウントするごとにカウントアップし、第２の
フレーム長カウント手段が、第２の深さカウント手段が
最大の深さまでをカウントするごとにカウントアップ
し、書き込みアドレスが、第２の深さカウント手段また
は第２のフレーム長カウント手段それぞれのカウント値
を上位アドレスまたは下位アドレスとするものであり、
読み出しアドレスが、第１の深さカウント手段または第
１のフレーム長カウント手段それぞれのカウント値を上
位アドレスまたは下位アドレスとするものであることを
特徴とする。
【００３２】
【作用】請求項１に記載のインターリーブ回路において
は、所定のモード信号に対応して、インターリーブのフ
レーム長または深さを変更して、データのインターリー
ブを行うので、回路の大型化を最小限に抑えて、複数の
インターリーブフォーマットに対応することができる。
【００３３】請求項２に記載のインターリーブ回路にお
いては、所定のモード信号に基づいて、インターリーブ
情報を求め、そのインターリーブ情報に基づいて、記憶
手段に対する書き込みアドレスおよび読み出しアドレス
を発生する。そして、記憶手段には、書き込みアドレス
が示すアドレスに、データを記憶させるとともに、読み
出しアドレスが示すアドレスに記憶されたデータを出力
させる。従って、回路の大型化を最小限に抑えて、複数
のインターリーブフォーマットに対応することができ
る。
【００３４】請求項３に記載のインターリーブ回路にお
いては、第１の深さカウント手段が、第１のフレーム長
カウント手段が最大のフレーム長までをカウントするご
とにカウントアップし、第２のフレーム長カウント手段
が、第２の深さカウント手段が最大の深さまでをカウン
トするごとにカウントアップしながら、第１および第２
のフレーム長カウント手段によって、フレーム長差から
インターリーブの最大のフレーム長までが繰り返しカウ
ントされるとともに、第１および第２の深さカウント手
段によって、深さ差からインターリーブの最大の深さま
でが繰り返しカウントされる。そして、第１の深さカウ
ント手段または第１のフレーム長カウント手段それぞれ
のカウント値が、書き込みアドレスの上位アドレスまた
は下位アドレスとされ、第２の深さカウント手段または
第２のフレーム長カウント手段それぞれのカウント値
が、読み出しアドレスの上位アドレスまたは下位アドレ
スとされる。従って、第１および第２のフレーム長カウ
ント手段、並びに第１および第２の深さカウント手段の
カウント幅を変えずに、複数のインターリーブフォーマ
ットに対応することができる。
【００３５】請求項４に記載のディインターリーブ回路
においては、所定のモード信号に対応して、ディインタ
ーリーブのフレーム長または深さを変更して、データの
ディインターリーブを行うので、回路の大型化を最小限
に抑えて、複数のインターリーブフォーマットに対応す
ることができる。
【００３６】請求項５に記載のディインターリーブ回路
においては、所定のモード信号に基づいて、ディインタ
ーリーブ情報を求め、そのディインターリーブ情報に基
づいて、記憶手段に対する書き込みアドレスおよび読み
出しアドレスを発生する。そして、記憶手段には、書き
込みアドレスが示すアドレスに、データを記憶させると
ともに、読み出しアドレスが示すアドレスに記憶された
データを出力させる。従って、回路の大型化を最小限に
抑えて、複数のインターリーブフォーマットに対応する
ことができる。
【００３７】請求項６に記載のディインターリーブ回路
においては、第１の深さカウント手段が、第１のフレー
ム長カウント手段が最大のフレーム長までをカウントす
るごとにカウントアップし、第２のフレーム長カウント
手段が、第２の深さカウント手段が最大の深さまでをカ
ウントするごとにカウントアップしながら、第１および
第２のフレーム長カウント手段によって、フレーム長差
からインターリーブの最大のフレーム長までが繰り返し
カウントされるとともに、第１および第２の深さカウン
ト手段によって、深さ差からインターリーブの最大の深
さまでが繰り返しカウントされる。そして、第２の深さ
カウント手段または第２のフレーム長カウント手段それ
ぞれのカウント値が、書き込みアドレスの上位アドレス
または下位アドレスとされ、第１の深さカウント手段ま
たは第１のフレーム長カウント手段それぞれのカウント
値が、読み出しアドレスの上位アドレスまたは下位アド
レスとされる。従って、第１および第２のフレーム長カ
ウント手段、並びに第１および第２の深さカウント手段
のカウント幅を変えずに、複数のインターリーブフォー
マットに対応することができる。
【００３８】
【実施例】図１は、本発明のインターリーブ回路の一実
施例の構成を示すブロック図である。このインターリー
ブ回路においては、ＲＡＭ９にインターリーブすべきデ
ータが入力され、ＲＡＭ９において、前述した図７に示
すようなデータの書き込み、および読み出しが行われる
ことにより、データがインターリーブされるようになさ
れている。なお、ＲＡＭ９には、次に述べるＬＭＡＸ×
ＤＭＡＸのデータの記憶容量を有するものが用いられ
る。
【００３９】ＲＡＭ９にデータが供給されるのと同時
に、あるいはデータが供給される前に、モード制御回路
１には、図示せぬ回路からモード信号が供給されるよう
になされている。ここで、モード信号には、ＲＡＭ９に
入力されるデータをインターリーブする際のフレーム長
Ｌと深さＤが含まれている。モード制御回路１は、モー
ド信号を受信し、次式にしたがって、フレーム長の差Ｓ
Ｌまたは深さの差ＳＤを算出する。 ＳＬ＝ＬＭＡＸ−Ｌ ＳＤ＝ＤＭＡＸ−Ｄ
【００４０】ここで、ＬＭＡＸまたはＤＭＡＸは、それ
ぞれ、このインターリーブ回路に対応させようとする
（インターリーブさせようとする）最大のインターリー
ブブロックのフレーム長または深さより大きい２のベキ
乗の値（以下、適宜、ＬＭＡＸまたはＤＭＡＸを、それ
ぞれインターリーブの最大のフレーム長または深さとい
う。）である。
【００４１】即ち、このインターリーブ回路を、フレー
ム長が、最大で、例えば１５のインターリーブブロック
に対応することができるものとする場合には、ＬＭＡＸ
は、例えば１６（＝２4＞１５）とする必要がある（３
２（＝２5）や６４（＝２6）などでも良い）。また、こ
のインターリーブ回路を、深さが、最大で、例えば２４
のインターリーブブロックに対応することができるもの
とする場合には、ＤＭＡＸは、例えば３２（＝２5＞２
４）とする必要がある（６４（＝２6）や１２８（＝
２7）などでも良い）。
【００４２】モード制御回路１で算出されたフレーム長
の差ＳＬおよび深さの差ＳＤは、アドレス発生器２およ
び５によって読み出されるようになされている。
【００４３】アドレス発生器２は、カウンタ３および４
から構成され、またアドレス発生器５は、カウンタ６お
よび７から構成されている。カウンタ３および７は、例
えば０から最大のフレーム長ＬＭＡＸまでを、そのカウ
ント値を１ずつインクリメントしながら繰り返しカウン
トすることができるようになされており、またカウンタ
４および６は、例えば０から最大の深さＤＭＡＸまで
を、そのカウント値を１ずつインクリメントしながら繰
り返しカウントすることができるようになされている。
【００４４】回路の動作開始時においては、カウンタ３
および７は、モード制御回路１からフレーム長の差ＳＬ
を読み出し、その値に、カウント値を初期化して、カウ
ントを開始する。また、カウンタ４および６は、モード
制御回路１から深さの差ＤＬを読み出し、その値に、カ
ウント値を初期化して、カウントを開始する。
【００４５】さらに、カウンタ３，４，６，７は、自身
のリップルキャリ（カウント値が、ＬＭＡＸまたはＤＭ
ＡＸになった後、さらに１だけカウントアップ（インク
リメント）されることにより、自身でカウントすること
ができない繰り上がりが生じたことを示す信号）によっ
て、カウント値を、次のように初期化するようになさて
いる。
【００４６】即ち、カウンタ３および７は、自身にリッ
プルキャリが発生すると、モード制御回路１からフレー
ム長の差ＳＬを読み出し、その値に、カウント値を初期
化する。従って、カウンタ３および７によっては、上述
したようにフレーム長の差ＳＬから、最大のフレーム長
ＬＭＡＸまでが繰り返しカウントされることになる。
【００４７】また、カウンタ４および６は、自身にリッ
プルキャリが発生すると、モード制御回路１から深さの
差ＳＤを読み出し、その値に、カウント値を初期化す
る。従って、カウンタ４および６によっては、上述した
ように深さの差ＳＤから、最大の深さＤＭＡＸまでが繰
り返しカウントされることになる。
【００４８】カウンタ３は、ＲＡＭ９にインターリーブ
すべきデータが供給されるタイミングに同期して、カウ
ント値を１ずつインクリメントするようになされてお
り、またカウンタ４は、カウンタ３でリップルキャリ
（図において、記号Ｃで示す）が生じると、カウント値
を１ずつインクリメントするようになされている。
【００４９】カウンタ３および４のカウント値は、マル
チプレクサ８に供給される。マルチプレクサ８は、デー
タをＲＡＭ９に書き込むべきタイミングのときは、カウ
ンタ３および４からのカウント値を、書き込みアドレス
として、ＲＡＭ９に出力するようになされている。この
場合、書き込みアドレスは、カウンタ３または４のカウ
ント値を、それぞれ下位アドレスまたは上位アドレスと
して構成されるようになされている。
【００５０】例えば、いま、ＬＭＡＸ＝ＤＭＡＸ＝２５
６（＝２8）とすると、上述の書き込みアドレスによっ
ては、図２に示すようなメモリ空間のアドレスを表現す
ることができる。なお、図２においては、アドレスをヘ
キサ（１６進数）で示してある。
【００５１】そして、この場合、インターリーブブロッ
クを、例えば２５３×２５４とすると、即ちＲＡＭ９に
入力されたデータをインターリーブする際のフレーム長
Ｌまたは深さＤを、それぞれ２５３または２５４とする
と、フレーム長の差ＳＬまたは深さの差ＳＤは、それぞ
れ３（＝２５６−２５３）または２（＝２５６−２５
４）となる。従って、この場合、カウンタ３では、ＲＡ
Ｍ９へのデータの入力タイミング（データの入力タイミ
ングを制御するクロック）に同期して、初期値（フレー
ム長の差）０３Ｈからカウントが開始され、０４Ｈ，・
・・，０ＥＨ，０ＦＨ，１０Ｈ，・・・，ＦＤＨ，ＦＥ
Ｈ，ＦＦＨのようにカウントが行われていく。一方、カ
ウンタ４では、初期値（深さの差）０２Ｈからカウント
が開始されるが、上述したように、カウンタ３からリッ
プルキャリが発生するまでは、カウント値を変化させな
いので、カウンタ３が０３ＨからＦＦＨまでをカウント
する間は、０２Ｈが、そのカウント値として出力され
る。
【００５２】よって、この場合、ＲＡＭ９には、カウン
タ３または４それぞれのカウント値を下位アドレスまた
は上位アドレスとした、図２において四角で囲んだメモ
リ空間の最上行のアドレス０２０３Ｈ，０２０４Ｈ，・
・・，０２０ＥＨ，０２０ＦＨ，０２１０Ｈ，・・・，
０２ＦＤＨ，０２ＦＥＨ，０２ＦＦＨが、書き込みアド
レスとして順次与えられることになる。
【００５３】その後、カウンタ３において、カウント値
ＦＦＨからのカウントアップが行われると、リップルキ
ャリが発生され、そのカウント値は、上述したようにフ
レーム長の差である初期値０３Ｈとなる。また、カウン
タ３でリップルキャリが発生されると、上述したよう
に、カウンタ４は、そのカウント値を１だけインクリメ
ントし、０３Ｈとする。カウンタ３では、再度０３Ｈか
らのカウントが行われるので、この場合、ＲＡＭ９に
は、図２において四角で囲んだメモリ空間の２行目のア
ドレス０３０３Ｈ，０３０４Ｈ，・・・，０３０ＥＨ，
０３０ＦＨ，０３１０Ｈ，・・・，０３ＦＤＨ，０３Ｆ
ＥＨ，０３ＦＦＨが、書き込みアドレスとして順次与え
られることになる。
【００５４】以下、同様にして、ＲＡＭ９には、図２に
おいて四角で囲んだメモリ空間の最下行のアドレスＦＦ
０３Ｈ，ＦＦ０４Ｈ，・・・，ＦＦ０ＥＨ，ＦＦ０Ｆ
Ｈ，ＦＦ１０Ｈ，・・・，ＦＦＦＤＨ，ＦＦＦＥＨ，Ｆ
ＦＦＦＨまでが、書き込みアドレスとして順次与えられ
る。
【００５５】従って、ＲＡＭ９には、入力されたデータ
が、図２において四角で囲んだ２５３×２５４のメモリ
空間に、図７（ａ）に示したように横方向に順次書き込
まれていき、これにより２５３個のデータでなる１行
が、２５４個記憶される。即ち、２５３×２５４のイン
ターリーブブロックのデータが記憶される。
【００５６】なお、カウンタ４において、そのカウント
値がＦＦＨになり、このＦＦＨからのカウントアップが
行われると、リップルキャリが発生される。カウンタ４
でリップルキャリが発生すると、そのカウント値は、上
述したように深さの差である０２Ｈとなり、これにより
次のインターリーブブロックに対する書き込みアドレス
が発生されることになる。
【００５７】以上のようにして、１つのインターリーブ
ブロック、即ちこの場合には、２５３×２５４のデータ
が書き込まれると、マルチプレクサ８は、アドレス発生
器５のカウンタ６および７のカウント値を、読み出しア
ドレスとしてＲＡＭ９に出力する。この場合、読み出し
アドレスは、カウンタ６または７のカウント値を、それ
ぞれ上位アドレスまたは下位アドレスとして構成される
ようになされている。
【００５８】カウンタ６は、ＲＡＭ９からインターリー
ブしたデータを出力すべきタイミングに同期して、カウ
ント値を１ずつインクリメントするようになされてお
り、またカウンタ７は、カウンタ６でリップルキャリ
（図において、記号Ｃで示す）が生じると、カウント値
を１ずつインクリメントするようになされている。
【００５９】いまの場合、上述したように、フレーム長
の差ＳＬまたは深さの差ＳＤは、それぞれ３または２で
あるから、カウンタ６では、ＲＡＭ９からのデータの出
力タイミング（データの出力タイミングを制御するクロ
ック）に同期して、初期値（深さの差）０２Ｈからカウ
ントが開始され、０３Ｈ，０４Ｈ，・・・，０ＥＨ，０
ＦＨ，１０Ｈ，・・・，ＦＤＨ，ＦＥＨ，ＦＦＨのよう
にカウントが行われていく。一方、カウンタ７では、初
期値（フレーム長の差）０３Ｈからカウントが開始され
るが、上述したように、カウンタ６からリップルキャリ
が発生するまでは、カウント値を変化させないので、カ
ウンタ６が０２ＨからＦＦＨまでをカウントする間は、
０３Ｈが、そのカウント値として出力される。
【００６０】よって、この場合、ＲＡＭ９には、カウン
タ６または７それぞれのカウント値を上位アドレスまた
は下位アドレスとする、図２において四角で囲んだ、イ
ンターリーブすべき２５３×２５４のデータが書き込ま
れたメモリ空間の最左列のアドレス０２０３Ｈ，０３０
３Ｈ，０４０３Ｈ，・・・，０Ｅ０３Ｈ，０Ｆ０３Ｈ，
１００３Ｈ，・・・，ＦＤ０３Ｈ，ＦＥ０３Ｈ，ＦＦ０
３Ｈが、読み出しアドレスとして順次与えられることに
なる。
【００６１】その後、カウンタ６において、カウント値
ＦＦＨからのカウントアップが行われると、リップルキ
ャリが発生され、そのカウント値は、上述したようにフ
レーム長の差である初期値０２Ｈとなる。また、カウン
タ６でリップルキャリが発生されると、上述したよう
に、カウンタ７は、そのカウント値を１だけインクリメ
ントし、０４Ｈとする。カウンタ６では、再度０２Ｈか
らのカウントが行われるので、この場合、ＲＡＭ９に
は、図２において四角で囲んだメモリ空間の左から２列
目のアドレス０２０４Ｈ，０３０４Ｈ，０４０４Ｈ，・
・・，０Ｅ０４Ｈ，０Ｆ０４Ｈ，１００４Ｈ，・・・，
ＦＤ０４Ｈ，ＦＥ０４Ｈ，ＦＦ０４Ｈが、読み出しアド
レスとして順次与えられることになる。
【００６２】以下、同様にして、ＲＡＭ９には、図２に
おいて四角で囲んだメモリ空間の最右列のアドレス０２
ＦＦＨ，０３ＦＦＨ，０４ＦＦＨ，・・・，０ＥＦＦ
Ｈ，０ＦＦＦＨ，１０ＦＦＨ，・・・，ＦＤＦＦＨ，Ｆ
ＥＦＦＨ，ＦＦＦＦＨまでが、読み出しアドレスとして
順次与えられる。
【００６３】従って、ＲＡＭ９からは、そこに書き込ま
れた、図２において四角で囲んである２５３×２５４の
データが、図７（ｂ）に示したように縦方向に順次読み
出されていき、これにより２５４個のデータでなる１列
が、２５３個出力される。これにより、順番（時系列）
が入れ換えられたデータ、即ちインターリーブされたデ
ータが得られることになる。
【００６４】なお、カウンタ７において、そのカウント
値がＦＦＨになり、このＦＦＨからのカウントアップが
行われると、リップルキャリが発生される。カウンタ７
でリップルキャリが発生すると、そのカウント値は、上
述したようにフレーム長の差である０３Ｈとなり、これ
により次のインターリーブブロックに対する読み出しア
ドレスが発生されることになる。
【００６５】以上のようにして、ＲＡＭ９の００００Ｈ
乃至ＦＦＦＦＨのメモリ空間のうちの、０２Ｈ乃至ＦＦ
Ｈを上位アドレスとし、０３Ｈ乃至ＦＦＨを下位アドレ
スとするアドレスで表現される部分が使用されてインタ
ーリーブが行われる。
【００６６】次に、図３は、ＲＡＭ９に入力されるデー
タをインターリーブする際のフレーム長または深さを、
それぞれＬまたはＤと表した場合の、インターリーブの
様子を示している。この場合においても、上述した場合
と同様にして、ＲＡＭ９のメモリ空間のうちの、図中、
四角で囲んであるＬ×Ｄの部分を使用してインターリー
ブが行われる。
【００６７】以上のように、図１に示したインターリー
ブ回路によれば、カウンタ３および７に与える初期値と
してのフレーム長の差ＳＬ、並びにカウンタ４および６
に与える初期値としての深さの差ＳＤを変えることによ
り、種々のインターリーブフォーマット（伝送方式）に
対応することができる。即ち、モード信号を変えること
により、インターリーブブロックのフレーム長、深さを
変更（選択）し、データのインターリーブを行うことが
できる。従って、インターリーブフォーマットごとにア
ドレスを与えるカウンタを設ける場合に比較して、回路
構成の簡素化（回路規模の小型化）を図ることができ
る。
【００６８】また、この場合、カウンタ３，４，６、お
よび７がカウントするカウント値の増加量（変化量）を
変えずに済むので、その制御が容易であり、回路の高コ
スト化を防止することができる。
【００６９】次に、図４は、本発明のディインターリー
ブ回路の一実施例の構成を示している。このディインタ
ーリーブ回路は、上述した図１のインターリーブ回路で
インタリーブされたデータの他、他の回路でインターリ
ーブされた、種々のインタリーブフォーマットのデータ
もディインターリーブすることができるようになされて
いる。即ち、このインターリーブ回路においては、ＲＡ
Ｍ１０９にディインターリーブすべき、いかなるインタ
ーリーブフォーマットのデータが入力されても、ＲＡＭ
１０９において、前述した図９に示すようなデータの書
き込み、および読み出しが行われることにより、データ
がディインターリーブされるようになされている。
【００７０】モード制御回路１０１、アドレス発生器１
０２，１０５、マルチプレクサ１０８、またはＲＡＭ１
０９は、図１に示したインターリーブ回路のモード制御
回路１、アドレス発生器２，５、マルチプレクサ８、ま
たはＲＡＭ９とそれぞれ同様に構成されている。アドレ
ス発生器１０２を構成するカウンタ１０３または１０４
は、図１のアドレス発生器２を構成するカウンタ３また
は４とそれぞれ同様に構成されており、またアドレス発
生器１０５を構成するカウンタ１０６または１０７は、
図１のアドレス発生器５を構成するカウンタ６または７
とそれぞれ同様に構成されている。なお、モード制御回
路１０１には、ＲＡＭ１０９に入力されるデータをイン
ターリーブしたときのフレーム長Ｌと深さＤを含むモー
ド信号が供給されるようになされている。
【００７１】そして、図１の読み出しアドレスを与える
アドレス発生器５と同様に構成されるアドレス発生器１
０５が発生するアドレスは、書き込みアドレスとして、
マルチプレクサ１０８を介してＲＡＭ１０９に供給され
るようになされている。さらに、図１の書き込みアドレ
スを与えるアドレス発生器２と同様に構成されるアドレ
ス発生器１０２が発生するアドレスは、読み出しアドレ
スとして、マルチプレクサ１０８を介してＲＡＭ１０９
に供給されるようになされている。
【００７２】即ち、このディインターリーブ回路におい
ては、図１のインターリーブ回路で書き込みアドレスま
たは読み出しアドレスとして発生されるアドレスが、そ
れぞれ読み出しアドレスまたは書き込みアドレスとして
発生されるようになされている。
【００７３】従って、ＲＡＭ１０９においては、入力さ
れたデータのインタリーブフォーマット、即ちインター
リーブされたときのフレーム長Ｌと深さＤに対応して、
前述した図９（ａ）（図７（ｂ））に示したようにデー
タの書き込みがなされた後、図９（ｂ）（図７（ａ））
に示したようにデータの読み出しが行われ、これにより
順番（時系列）が元に戻ったデータが出力されることに
なる。
【００７４】以上のように、このディインターリーブ回
路によっても、図１のインターリーブ回路における場合
と同様に、カウンタ１０３および１０７に与える初期値
としてのフレーム長の差ＳＬ、並びにカウンタ１０４お
よび１０６に与える初期値としての深さの差ＳＤを変え
ることにより、種々のインターリーブフォーマット（伝
送方式）に対応することができる。即ち、モード信号を
変えることにより、図４に示した１つのディインターリ
ーブ回路によって、インターリーブブロックのフレーム
長、深さを変更（選択）し、データのディインターリー
ブを行うことができる。従って、インターリーブフォー
マットごとにアドレスを与えるカウンタを設ける場合に
比較して、回路構成の簡素化（回路規模の小型化）を図
ることができる。
【００７５】また、この場合も、カウンタ１０３，１０
４，１０６、および１０７がカウントするカウント値の
増加量（変化量）を変えずに済むので、その制御が容易
であり、回路の高コスト化を防止することができる。
【００７６】その結果、このディインターリーブ回路
を、前述した衛星系、地上系、およびケーブル系などの
複数のサービスを受けるための受信装置に適用した場合
には、その装置の大型化、高コスト化を防止することが
できる。
【００７７】なお、本実施例においては、モード信号と
して、インターリーブブロックのフレーム長と深さを含
むものを用いるようにしたが、インターリーブフォーマ
ットは、通常、変調方式に関連して決定されることが多
いので、このような場合には、変調方式とその変調方式
に組み合わせて使用されるインターリーブブロックのフ
レーム長および深さとを対応付けておくようにし、変調
方式を識別することができる信号をモード信号とするよ
うにすることができる。この場合、モード制御回路１
（および１０１）では、モード信号から変調方式を識別
し、さらにその変調方式に対応付けられているフレーム
長または深さから、フレーム長の差または深さの差がそ
れぞれ算出される。
【００７８】また、本実施例では、図１の回路をインタ
ーリーブ回路（図４の回路をディインターリーブ回路）
として説明したが、この回路は、インターリーブおよび
ディインターリーブ両用の回路とすることができる。こ
の場合、インターリーブ回路として動作させるときに
は、マルチプレクサ８によって、上述したようにアドレ
ス発生器２または５が出力するアドレスそれぞれを、書
き込みアドレスまたは読み出しアドレスとしてＲＡＭ９
に与えるようにし、ディインターリーブ回路として動作
させるときには、マルチプレクサ８によって、アドレス
発生器２または５が出力するアドレスそれぞれを、読み
出しアドレスまたは書き込みアドレスとしてＲＡＭ９に
与えるようにすれば良い。
【００７９】従って、マルチプレクサ８の動作を、上述
のように切り換えるための、例えば操作部や制御信号入
力端子を設けておくことにより、同一の回路を、インタ
ーリーブおよびディインターリーブの両方に使用するこ
とができるようになるので、製造コストの低減化を図る
ことができる。
【００８０】さらに、本実施例においては、カウンタ３
（１０３），４（１０４），６（１０６）、７（１０
７）のカウント値を、初期値であるフレーム長の差、深
さの差から１ずつインクリメントするようにしたが、例
えばインターリーブブロックのフレーム長、深さから１
ずつディクリメントするようにすることができる。この
場合、カウント値は、０となった後、再度フレーム長あ
るいは深さに初期化されるようにし、このときにリップ
ルキャリを発生させるようにすれば良い。このようにす
ることにより、図２や図３に示したメモリ空間のうち
の、図中、四角で示した部分と点対称な部分が使用され
て、インターリーブ（ディインターリーブ）が行われ
る。
【００８１】
【発明の効果】以上の如く、本発明のインターリーブ回
路およびディインターリーブ回路によれば、回路の大型
化を最小限に抑えて、複数のインターリーブフォーマッ
トに対応することができる。
【図面の簡単な説明】
【図１】本発明のインターリーブ回路の一実施例の構成
を示すブロック図である。
【図２】図１の実施例によるインターリーブを説明する
図である。
【図３】図１の実施例によるインターリーブを説明する
図である。
【図４】本発明のディインターリーブ回路の一実施例の
構成を示すブロック図である。
【図５】従来のインターリーブ回路の一例の構成を示す
ブロック図である。
【図６】図５のインターリーブ回路のＲＡＭ１４のメモ
リ空間を示す図である。
【図７】インターリーブを説明する図である。
【図８】従来のディインターリーブ回路の一例の構成を
示すブロック図である。
【図９】ディインターリーブを説明する図である。
【符号の説明】
１ モード制御回路 ２ アドレス発生器 ３，４ カウンタ ５ アドレス発生器 ６，７ カウンタ ８ マルチプレクサ ９ ＲＡＭ １０１ モード制御回路 １０２ アドレス発生器 １０３，１０４ カウンタ １０５ アドレス発生器 １０６，１０７ カウンタ １０８ マルチプレクサ １０９ ＲＡＭ

Claims (6)

    【特許請求の範囲】
  1. 【請求項１】 入力されたデータをインターリーブして
    出力するインターリーブ回路であって、 所定のモード信号に対応して、インターリーブのフレー
    ム長または深さを変更して、前記データのインターリー
    ブを行うことを特徴とするインターリーブ回路。
  2. 【請求項２】 前記所定のモード信号に基づいて、前記
    データをインターリーブするフレーム長と深さに関する
    情報であるインターリーブ情報を求める算出手段と、 前記データを記憶する記憶手段と、 前記インターリーブ情報に基づいて、前記記憶手段に対
    する書き込みアドレスおよび読み出しアドレスを発生す
    る発生手段とを備え、 前記記憶手段は、前記書き込みアドレスが示すアドレス
    に、前記データを記憶するとともに、前記読み出しアド
    レスが示すアドレスに記憶した前記データを出力するこ
    とを特徴とする請求項１に記載のインターリーブ回路。
  3. 【請求項３】 前記インターリーブ情報は、インターリ
    ーブの最大のフレーム長と前記データをインターリーブ
    するときのフレーム長との差であるフレーム長差、およ
    びインターリーブの最大の深さと前記データをインター
    リーブするときの深さとの差である深さ差でなり、 前記発生手段は、 前記フレーム長差からインターリーブの最大のフレーム
    長までを繰り返しカウントする第１および第２のフレー
    ム長カウント手段と、 前記深さ差からインターリーブの最大の深さまでを繰り
    返しカウントする第１および第２の深さカウント手段と
    を有し、 前記第１の深さカウント手段は、前記第１のフレーム長
    カウント手段が前記最大のフレーム長までをカウントす
    るごとにカウントアップし、 前記第２のフレーム長カウント手段は、前記第２の深さ
    カウント手段が前記最大の深さまでをカウントするごと
    にカウントアップし、 前記書き込みアドレスは、前記第１の深さカウント手段
    または第１のフレーム長カウント手段それぞれのカウン
    ト値を上位アドレスまたは下位アドレスとするものであ
    り、 前記読み出しアドレスは、前記第２の深さカウント手段
    または第２のフレーム長カウント手段それぞれのカウン
    ト値を上位アドレスまたは下位アドレスとするものであ
    ることを特徴とする請求項２に記載のインターリーブ回
    路。
  4. 【請求項４】 入力されたデータをディインターリーブ
    して出力するディインターリーブ回路であって、 所定のモード信号に対応して、ディインターリーブのフ
    レーム長または深さを変更して、前記データのディイン
    ターリーブを行うことを特徴とするディインターリーブ
    回路。
  5. 【請求項５】 前記所定のモード信号に基づいて、前記
    データをディインターリーブするフレーム長と深さに関
    する情報であるディインターリーブ情報を求める算出手
    段と、 前記データを記憶する記憶手段と、 前記ディインターリーブ情報に基づいて、前記記憶手段
    に対する書き込みアドレスおよび読み出しアドレスを発
    生する発生手段とを備え、 前記記憶手段は、前記書き込みアドレスが示すアドレス
    に、前記データを記憶するとともに、前記読み出しアド
    レスが示すアドレスに記憶した前記データを出力するこ
    とを特徴とする請求項４に記載のディインターリーブ回
    路。
  6. 【請求項６】 前記ディインターリーブ情報は、ディイ
    ンターリーブの最大のフレーム長と前記データをディイ
    ンターリーブするときのフレーム長との差であるフレー
    ム長差、およびディインターリーブの最大の深さと前記
    データをディインターリーブするときの深さとの差であ
    る深さ差でなり、 前記発生手段は、 前記フレーム長差からディインターリーブの最大のフレ
    ーム長までを繰り返しカウントする第１および第２のフ
    レーム長カウント手段と、 前記深さ差からディインターリーブの最大の深さまでを
    繰り返しカウントする第１および第２の深さカウント手
    段とを有し、 前記第１の深さカウント手段は、前記第１のフレーム長
    カウント手段が前記最大のフレーム長までをカウントす
    るごとにカウントアップし、 前記第２のフレーム長カウント手段は、前記第２の深さ
    カウント手段が前記最大の深さまでをカウントするごと
    にカウントアップし、 前記書き込みアドレスは、前記第２の深さカウント手段
    または第２のフレーム長カウント手段それぞれのカウン
    ト値を上位アドレスまたは下位アドレスとするものであ
    り、 前記読み出しアドレスは、前記第１の深さカウント手段
    または第１のフレーム長カウント手段それぞれのカウン
    ト値を上位アドレスまたは下位アドレスとするものであ
    ることを特徴とする請求項５に記載のディインターリー
    ブ回路。
JP4345194A 1994-03-15 1994-03-15 インターリーブ回路およびディインターリーブ回路 Withdrawn JPH07254862A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP4345194A JPH07254862A (ja) 1994-03-15 1994-03-15 インターリーブ回路およびディインターリーブ回路

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP4345194A JPH07254862A (ja) 1994-03-15 1994-03-15 インターリーブ回路およびディインターリーブ回路

Publications (1)

Publication Number Publication Date
JPH07254862A true JPH07254862A (ja) 1995-10-03

Family

ID=12664075

Family Applications (1)

Application Number Title Priority Date Filing Date
JP4345194A Withdrawn JPH07254862A (ja) 1994-03-15 1994-03-15 インターリーブ回路およびディインターリーブ回路

Country Status (1)

Country Link
JP (1) JPH07254862A (ja)

Cited By (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
GB2343342A (en) * 1998-10-28 2000-05-03 Int Mobile Satellite Org Satellite communication system with variable data transmission rate
WO2000052834A1 (fr) * 1999-02-26 2000-09-08 Fujitsu Limited Turbodecodeur et appareil d'entrelacement / desentrelacement
US6631491B1 (en) 1997-11-10 2003-10-07 Ntt Mobile Communications Network, Inc. Interleaving method, interleaving apparatus, and recording medium in which interleave pattern generating program is recorded
US6915479B2 (en) 2001-05-17 2005-07-05 Matsushita Electric Industrial Co., Ltd. Apparatus and method for error correction
US6920602B1 (en) 1998-03-31 2005-07-19 Samsung Electronics Co., Ltd. Turbo encoding/decoding device and method for processing frame data according to QoS
JP2009065692A (ja) * 2004-10-12 2009-03-26 Aware Inc 電気通信環境における資源の共有
JP2010232803A (ja) * 2009-03-26 2010-10-14 Sony Corp 受信装置及び方法、プログラム、並びに受信システム
WO2012008066A1 (ja) * 2010-07-12 2012-01-19 パナソニック株式会社 デインタリーブ装置および方法ならびにデータ伝送システムおよび方法
JP2012060684A (ja) * 1994-11-30 2012-03-22 Thomson Consumer Electronics Inc テレビジョン信号の受信装置
US8335956B2 (en) 2006-04-12 2012-12-18 Tq Delta, Llc Packet retransmission and memory sharing
US8775750B2 (en) 2009-09-16 2014-07-08 Nec Corporation Interleaver with parallel address queue arbitration dependent on which queues are empty
EP3226423A1 (en) * 1998-12-26 2017-10-04 Samsung Electronics Co., Ltd. Interleaving / deinterleaving device and method for communication system

Cited By (40)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2012060684A (ja) * 1994-11-30 2012-03-22 Thomson Consumer Electronics Inc テレビジョン信号の受信装置
US6631491B1 (en) 1997-11-10 2003-10-07 Ntt Mobile Communications Network, Inc. Interleaving method, interleaving apparatus, and recording medium in which interleave pattern generating program is recorded
US6920602B1 (en) 1998-03-31 2005-07-19 Samsung Electronics Co., Ltd. Turbo encoding/decoding device and method for processing frame data according to QoS
GB2343342A (en) * 1998-10-28 2000-05-03 Int Mobile Satellite Org Satellite communication system with variable data transmission rate
EP3226423A1 (en) * 1998-12-26 2017-10-04 Samsung Electronics Co., Ltd. Interleaving / deinterleaving device and method for communication system
WO2000052834A1 (fr) * 1999-02-26 2000-09-08 Fujitsu Limited Turbodecodeur et appareil d'entrelacement / desentrelacement
US6574766B2 (en) 1999-02-26 2003-06-03 Fujitsu Limited Turbo decoding apparatus and interleave-deinterleave apparatus
US6993699B2 (en) 1999-02-26 2006-01-31 Fujitsu Limited Turbo decoding apparatus and interleave-deinterleave apparatus
US7533306B2 (en) 1999-02-26 2009-05-12 Fujitsu Limited Turbo decoding apparatus and interleave-deinterleave apparatus
US6915479B2 (en) 2001-05-17 2005-07-05 Matsushita Electric Industrial Co., Ltd. Apparatus and method for error correction
US11010073B2 (en) 2004-10-12 2021-05-18 Tq Delta, Llc Resource sharing in a telecommunications environment
US9069718B2 (en) 2004-10-12 2015-06-30 Tq Delta, Llc Resource sharing in a telecommunications environment
US8276048B2 (en) 2004-10-12 2012-09-25 Aware, Inc. Resource sharing in a telecommunications environment
US10579291B2 (en) 2004-10-12 2020-03-03 Tq Delta, Llc Resource sharing in a telecommunications environment
US10409510B2 (en) 2004-10-12 2019-09-10 Tq Delta, Llc Resource sharing in a telecommunications environment
US9898220B2 (en) 2004-10-12 2018-02-20 Tq Delta, Llc Resource sharing in a telecommunications environment
US8495473B2 (en) 2004-10-12 2013-07-23 Tq Delta, Llc Resource sharing in a telecommunications environment
US11543979B2 (en) 2004-10-12 2023-01-03 Tq Delta, Llc Resource sharing in a telecommunications environment
US9547608B2 (en) 2004-10-12 2017-01-17 Tq Delta, Llc Resource sharing in a telecommunications environment
US8607126B1 (en) 2004-10-12 2013-12-10 Tq Delta, Llc Resource sharing in a telecommunications environment
JP2009065692A (ja) * 2004-10-12 2009-03-26 Aware Inc 電気通信環境における資源の共有
US9286251B2 (en) 2004-10-12 2016-03-15 Tq Delta, Llc Resource sharing in a telecommunications environment
US8645784B2 (en) 2006-04-12 2014-02-04 Tq Delta, Llc Packet retransmission and memory sharing
US10044473B2 (en) 2006-04-12 2018-08-07 Tq Delta, Llc Packet retransmission and memory sharing
US9094348B2 (en) 2006-04-12 2015-07-28 Tq Delta, Llc Packet retransmission
US11362765B2 (en) 2006-04-12 2022-06-14 Tq Delta, Llc Packet retransmission using one or more delay requirements
US9485055B2 (en) 2006-04-12 2016-11-01 Tq Delta, Llc Packet retransmission and memory sharing
US8595577B2 (en) 2006-04-12 2013-11-26 Tq Delta, Llc Packet retransmission
US9749235B2 (en) 2006-04-12 2017-08-29 Tq Delta, Llc Packet retransmission
US10833809B2 (en) 2006-04-12 2020-11-10 Tq Delta, Llc Techniques for packet and message communication in a multicarrier transceiver environment
US8468411B2 (en) 2006-04-12 2013-06-18 Tq Delta, Llc Packet retransmission
US8335956B2 (en) 2006-04-12 2012-12-18 Tq Delta, Llc Packet retransmission and memory sharing
US8407546B2 (en) 2006-04-12 2013-03-26 Tq Delta, Llc Packet retransmission and memory sharing
US10484140B2 (en) 2006-04-12 2019-11-19 Tq Delta, Llc Packet retransmission and memory sharing
US10498495B2 (en) 2006-04-12 2019-12-03 Tq Delta, Llc Packet retransmission
JP2010232803A (ja) * 2009-03-26 2010-10-14 Sony Corp 受信装置及び方法、プログラム、並びに受信システム
US8775750B2 (en) 2009-09-16 2014-07-08 Nec Corporation Interleaver with parallel address queue arbitration dependent on which queues are empty
JP5564566B2 (ja) * 2010-07-12 2014-07-30 パナソニック株式会社 デインタリーブ装置および方法ならびにデータ伝送システムおよび方法
JPWO2012008066A1 (ja) * 2010-07-12 2013-09-05 パナソニック株式会社 デインタリーブ装置および方法ならびにデータ伝送システムおよび方法
WO2012008066A1 (ja) * 2010-07-12 2012-01-19 パナソニック株式会社 デインタリーブ装置および方法ならびにデータ伝送システムおよび方法

Similar Documents

Publication Publication Date Title
KR101831524B1 (ko) 데이터 처리 장치 및 방법
US6512759B1 (en) Transmitter and receiver
US5764649A (en) Efficient address generation for convolutional interleaving using a minimal amount of memory
EP1746731B1 (en) Interleaving method and system comprising a memory bank for a MBOA/UWB OFDM system
EP1480366B1 (en) Error-correcting encoding apparatus
US7958431B2 (en) Method for interleaving data in a communication device
JP3748550B2 (ja) 高速ダウンリンクパケットアクセス移動通信システムにおけるシンボルマッピングのためのインターリービング装置及び方法
CA2461434C (en) Mapping system for transmission and reception of multiple data types
JPH07254862A (ja) インターリーブ回路およびディインターリーブ回路
KR100754077B1 (ko) 코딩된 저장 심벌 및 부가적인 정보를 사용하여 입력데이터 비트 시퀀스를 인터리빙하는 인터리버 및 방법
PT2165445T (pt) Codificação convolucional computacionalmente eficiente com correspondência de taxas
US8132076B1 (en) Method and apparatus for interleaving portions of a data block in a communication system
US20040114596A1 (en) Method and apparatus for deinterleaving interleaved data stream in a communication system
US7478310B2 (en) Programmable error correcting device
JP3358195B2 (ja) データエレメントのインタリーブ／デインタリーブ
US7069398B2 (en) Apparatus and method for de-interleaving the interleaved data in a coded orthogonal frequency division multiplexing receiver
AU2118799A (en) Digital data transmission device and method, digital data demodulation device and method, and transmission medium
JP2002152054A (ja) アドレス発生器を含んだインターリーブ／ディインターリーブを行う装置、その方法及びそれを利用したチャネル符号化システム
JP3359291B2 (ja) デインターリーブ回路
US6563436B2 (en) Kerdock coding and decoding system for map data
EP0696108A1 (en) Transmission system and apparatus therefor
US4606026A (en) Error-correcting method and apparatus for the transmission of word-wise organized data
JP2001339657A (ja) デジタル放送受信装置
JP3005396B2 (ja) ビットインタリーブ伝送方式
USRE33332E (en) Apparatus for correcting errors

Legal Events

Date Code Title Description
A300 Withdrawal of application because of no request for examination

Free format text: JAPANESE INTERMEDIATE CODE: A300

Effective date: 20010605