WO2012008066A1 - デインタリーブ装置および方法ならびにデータ伝送システムおよび方法 - Google Patents

デインタリーブ装置および方法ならびにデータ伝送システムおよび方法 Download PDF

Info

Publication number
WO2012008066A1
WO2012008066A1 PCT/JP2011/000091 JP2011000091W WO2012008066A1 WO 2012008066 A1 WO2012008066 A1 WO 2012008066A1 JP 2011000091 W JP2011000091 W JP 2011000091W WO 2012008066 A1 WO2012008066 A1 WO 2012008066A1
Authority
WO
WIPO (PCT)
Prior art keywords
data block
address
data
memory
read
Prior art date
Application number
PCT/JP2011/000091
Other languages
English (en)
French (fr)
Inventor
石井竜次
Original Assignee
パナソニック株式会社
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by パナソニック株式会社 filed Critical パナソニック株式会社
Priority to CN2011800300481A priority Critical patent/CN102959874A/zh
Priority to EP11806403.9A priority patent/EP2595320A4/en
Priority to JP2012524400A priority patent/JP5564566B2/ja
Publication of WO2012008066A1 publication Critical patent/WO2012008066A1/ja
Priority to US13/738,691 priority patent/US20130132705A1/en

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F12/00—Accessing, addressing or allocating within memory systems or architectures
    • G06F12/02—Addressing or allocation; Relocation
    • G06F12/06—Addressing a physical block of locations, e.g. base addressing, module addressing, memory dedication
    • G06F12/0607—Interleaved addressing
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/27—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes using interleaving techniques
    • H03M13/2703—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes using interleaving techniques the interleaver involving at least two directions
    • H03M13/2707—Simple row-column interleaver, i.e. pure block interleaving
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/27—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes using interleaving techniques
    • H03M13/276—Interleaving address generation
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/27—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes using interleaving techniques
    • H03M13/276—Interleaving address generation
    • H03M13/2764—Circuits therefore
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/27—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes using interleaving techniques
    • H03M13/2789—Interleaver providing variable interleaving, e.g. variable block sizes

Definitions

  • the present invention relates to a data processing apparatus, and more particularly, to an apparatus and method for deinterleaving interleaved data blocks, and a data transmission system and method for interleaving and transmitting data and receiving and deinterleaving the data.
  • burst errors may occur due to pulse interference or fading.
  • a burst error occurs, it becomes impossible to correct the received data error on the receiving side, which causes deterioration in image quality of the broadcast content.
  • interleave method as a data transmission method that is resistant to such burst errors.
  • the interleaving device on the transmission side stores the data of the original data block in the matrix with column priority and reads it with row priority, thereby rearranging the data of the original data block to generate an interleaved data block.
  • the deinterleaving device on the receiving side receives the interleaved data block, stores the data of the received data block in the matrix with row priority, and reads out the data with the input data block by reordering the original data. The block is restored (see, for example, Patent Document 1).
  • the burst error Since the original data block is interleaved and transmitted in this way, even if a burst error occurs during transmission, the burst error is replaced with a random error by deinterleaving, so that it is possible to correct the received data on the receiving side.
  • Interleave method is applicable even if the data block length is variable.
  • the data block length is variable, the number of columns when the column is stored in the matrix with priority in the interleaving process varies.
  • the de-interleaving device does not use some columns of the matrix as appropriate according to the block length of the input data block, that is, skips the generation of write addresses related to unused columns, so that it is basically the same as the fixed-length case.
  • the variable length input data block is deinterleaved according to the same principle.
  • an object of the present invention is to provide a deinterleaving apparatus and method capable of deinterleaving variable-length input data blocks using a single memory without additional storage means. It is another object of the present invention to provide a data transmission system and method including such a deinterleave device.
  • the present invention has taken the following measures. That is, the data of the original data block composed of R ⁇ C ′ (where C ′ is an arbitrary divisor of R ⁇ C) data is stored in a matrix of R rows ⁇ C columns with column priority.
  • the deinterleaving device that deinterleaves the input data block interleaved by reading in to restore the original data block has a memory capable of storing R ⁇ C data, and writes the memory from the initial value for each input data block.
  • a write address generation unit that generates a write address based on a first increment value given as a difference from the write address (which is the number of columns), and an input data block
  • the generation of the read address of the memory is started from the initial value every time and the read address other than (n ⁇ R) + 1st (where n is an integer equal to or greater than 0) is generated based on the first increment value.
  • the (n ⁇ R) + 1st read address based on the second increment value given as the difference between the second write address of the previous input data block stored in the memory and the initial value A read address generation unit that sequentially generates data, and a memory interface unit that sequentially reads data from the read address generated by the read address generation unit and sequentially writes the data of the input data block to the write address generated by the write address generation unit I have.
  • R ⁇ C ′ (where C ′ is an arbitrary divisor of R ⁇ C) data stored in a matrix of R rows ⁇ C columns stores the data of the original data block with column priority and row priority.
  • the deinterleaving method of storing the input data block interleaved by reading in the memory and restoring the original data block by deinterleaving the input data block relates to the previous input data block stored in the memory.
  • the first increment value given as the difference between the first and c + 1th write addresses (where c is the number of columns when the data of the previous input data block is arranged in a matrix with column priority) is And a second increment given as a difference between the first and second write addresses related to the previous input data block stored in the memory.
  • the write address is generated based on the first increment value regardless of the block length of the input data block, whereas the read address is (n ⁇ R) + 1-th. Otherwise, it is generated based on the first increment value, and on the (n ⁇ R) + 1st, it is generated based on the second increment value.
  • the data block and data write related to data reading Even if the data block has a different block length, the read address always precedes the write address, that is, the write address having the same value after the read address is generated for any address in the memory and the data is read. Is guaranteed to be generated. Therefore, the generation of the write address is not skipped, and a buffer for temporarily storing received data is unnecessary.
  • the data transmission system or method uses a matrix of R rows ⁇ C columns to array data of original data blocks made up of R ⁇ C ′ (where C ′ is an arbitrary divisor of R ⁇ C).
  • An interleaving device or step for generating and transmitting an interleaved data block by storing with priority and reading with row priority, and an interleaved data block are received, and the received data block is deinterleaved to obtain an original data block
  • the step of deinterleaving the received data block according to the deinterleaving method to restore the original data block.
  • the present invention it is possible to deinterleave a variable-length input data block using a single memory without additional storage means. As a result, the circuit area of the deinterleave device can be reduced.
  • FIG. 1 is a configuration diagram of a deinterleaving apparatus according to an embodiment of the present invention.
  • FIG. 2 is a configuration diagram of a deinterleaving device according to a modification.
  • FIG. 3 is a schematic diagram showing the relationship between the original data block and the interleave block.
  • FIG. 4 is a schematic diagram showing how a write address is generated for storing the first input data block.
  • FIG. 5 is a schematic diagram showing how a read address related to deinterleaving processing of the first input data block and a write address related to storage of the second input data block are generated.
  • FIG. 6 is a schematic diagram showing how a read address related to deinterleaving processing of the second input data block and a write address related to storage of the third input data block are generated.
  • FIG. 7 is a schematic diagram showing how a read address is generated according to the deinterleaving process for the third input data block.
  • FIG. 8 is a configuration diagram of a data transmission system according to an embodiment of the
  • FIG. 1 shows a configuration of a deinterleave apparatus according to an embodiment of the present invention.
  • the deinterleave apparatus according to the present embodiment generates an output data block (deinterleave block) by deinterleaving the interleaved input data block (interleave block).
  • the input data block is a data block that is interleaved by reading data stored in a matrix of R rows ⁇ C columns in a matrix of R rows ⁇ C columns in a row priority with an unshown interleave device.
  • M R ⁇ C
  • the memory address is specified by each integer from “0” to “M ⁇ 1”.
  • the memory interface unit 14 sequentially reads data from the read address of the memory 11 generated by the read address generation unit 13. In parallel with this, the memory interface unit 14 sequentially writes the data of the input data block to the write address of the memory 11 generated by the write address generation unit 12.
  • the write address generation unit 12 starts generating the write address of the memory 11 from the initial value (for example, “0”) for each input data block, and relates to the initial value and the previous input data block stored in the memory 11.
  • Increment value X given as a difference from the write address of c + 1-th (where c is the number of columns when the data of the previous input data block is arranged in a matrix of R rows ⁇ C columns with column priority)
  • a write address is generated based on j .
  • the write address generator 12, address A i comprises an address generation unit 121 that generates a j, address A i of the address generator 121 generates, in the memory interface unit 14 j as a write address Supply.
  • the address generation unit 121 generates an address A i, j according to the following calculation formula.
  • i is a data identification number in each input data block.
  • j is an identification number of the input data block itself.
  • c j ⁇ 1 is the number of columns when the data of the previous input data block is arranged in a matrix of R rows ⁇ C columns with column priority, and an arbitrary divisor of R ⁇ C is calculated under the above-mentioned constraints. I can take it.
  • i and j are generated by a counter (not shown). For convenience, both i and j are integers starting from “0” and increasing by “1” in the order of input to the deinterleaver.
  • the read address generation unit 13 starts generating the read address of the memory 11 from the initial value (for example, “0”) for each input data block, and other than the (n ⁇ R) + 1st based on the increment value X j (however, , N is an integer greater than or equal to 0), and an increment value Y given as a difference between the second write address of the previous input data block stored in the memory 11 and the initial value Based on j , the (n ⁇ R) + 1st read address is generated. Specifically, the read address generation unit 13 generates an address A i, j based on the increment value X j , and an address generation unit generates an address AR i, j based on the increment value Y j. 132, a multiplexer 133 that selectively supplies one of the read addresses generated by these address generation units to the memory interface unit 14, and a selection control unit 134 that controls the selection operation of the multiplexer 133.
  • the initial value for example, “0”
  • N is an integer
  • the address generation unit 132 generates an address AR i, j according to the following calculation formula.
  • FIG. 2 shows a configuration of a deinterleaving apparatus according to such a modification.
  • the deinterleaving apparatus according to this modification includes a register 15 that holds the previous write address and a previous read address.
  • a demultiplexer 18 that selectively supplies the memory interface unit 14 and a selection control unit 19 that controls the selection operation of the multiplexer 17 and the demultiplexer 18 are provided.
  • the operation of the selection control unit 19 is as follows. In the case of write address generation, the selection control unit 19 instructs the multiplexer 17 to select the register 15 and outputs the address generated by the address generation unit 121 to the demultiplexer 18 as a write address. To instruct. On the other hand, in the case of read address generation, the selection control unit 19 instructs the multiplexer 17 to select the register 16 and outputs the address generated by the address generation unit 121 to the demultiplexer 18 as a read address. To instruct.
  • an interleave block is generated by storing the data of the original data block in a matrix of 3 rows ⁇ 8 columns with column priority and reading with row priority.
  • the deinterleaver deinterleaves these interleave blocks to restore the original data block.
  • the deinterleaving apparatus When the storage of IL 1 is completed, the deinterleaving apparatus generates a read address and a write address in the order of the solid line arrows shown in FIG. 5, and stores IL 2 in the memory 11 while deinterleaving and reading IL 1 from the memory 11. To do.
  • the increment value X 0 for generating the read address and the increment value X 1 for generating the write address are given as a difference between the fifth write address related to IL 1 and the initial value, and for generating the read address.
  • the increment value Y 0 is given as the difference between the second write address relating to IL 1 and the initial value.
  • the second-th write address "1" is as Y 0 of IL 1 of IL 1 (See FIG. 4).
  • AR i, j is updated.
  • the read address always precedes the write address, so the data is overwritten at the address where the data has not yet been read. And there is no data overwriting problem. For example, when write addresses “1”, “5”, and “9” are generated, data has already been read from these addresses.
  • deinterleaving device Similarly thereafter, the deinterleaving of IL 1 is completed, deinterleaving device generates a read address and a write address in the order of the solid arrows shown in FIG. 6, the memory 11 while reading deinterleaves the IL 2 from the memory 11 IL 3 is stored in.
  • the deinterleaving apparatus When the deinterleaving of IL 2 is completed, the deinterleaving apparatus generates read addresses in the order of the solid line arrows shown in FIG.
  • the increment Y for increment X 2 next to the ninth write address "8" of the IL 3 is the read address generation, is the second write address of "1" IL 3 read address generation 2 (see FIG. 6).
  • the present embodiment it is possible to deinterleave variable-length input data blocks using a single memory without providing additional storage means such as a buffer. As a result, the circuit area of the deinterleave device can be reduced.
  • the write address generation unit 12 and the read address generation unit 13 can also be realized as software executed by a CPU (Central Processing Unit) (not shown).
  • the write address generation unit 12 and the read address generation unit 13 do not calculate the write address and the read address one by one, but the previously calculated address according to the block length of the input data block and the data identification number. It can also be realized as a lookup table to be read.
  • FIG. 8 shows a configuration of a data transmission system according to an embodiment of the present invention.
  • the data transmission system is, for example, a terrestrial digital broadcasting system.
  • the interleaving apparatus 100 arranged in a broadcasting station as a sender stores the data block of the broadcast content in a matrix of R rows ⁇ C columns (not shown) in column priority and reads out the original data block in row priority. Interleave. Note that the original data block is composed of R ⁇ C ′ (where C ′ is an arbitrary divisor of R ⁇ C) data.
  • the interleaved data block becomes a terrestrial digital wave 200 and is released to the space.
  • the above-described deinterleave device 300 is arranged in each household that is a recipient.
  • the deinterleave device 300 is mounted on, for example, a terrestrial digital wave tuner.
  • the deinterleave device 10 acquires an interleave block from the received terrestrial digital wave 100 and deinterleaves it to restore the original data block. Then, error correction or the like is performed on the restored original data block to reproduce the broadcast content.
  • the deinterleave apparatus can perform deinterleave processing of variable-length input data blocks using a single memory without additional storage means, and therefore has a reception function for terrestrial digital broadcasts that are required to be downsized. Useful for mobile terminals.
  • Memory 12 Write Address Generating Unit 13 Read Address Generating Unit 131 Address Generating Unit (First Address Generating Unit) 132 Address generator (second address generator) 133 Multiplexer 134 Selection control unit 14 Memory interface unit 15 Register (first register) 16 registers (second register) 17 multiplexer 18 demultiplexer 19 selection control unit 100 interleave device 300 deinterleave device

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Probability & Statistics with Applications (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Error Detection And Correction (AREA)
  • Detection And Prevention Of Errors In Transmission (AREA)
  • Compression Or Coding Systems Of Tv Signals (AREA)

Abstract

　追加の記憶手段なしで１個のメモリを用いて可変長の入力データブロックをデインタリーブする。Ｒ行×Ｃ列のマトリクスにＲ×Ｃ'個（ただし、Ｃ'はＲ×Ｃの任意の約数である）のデータからなる原データブロックのデータを列優先で格納して行優先で読み出すことでインタリーブされた入力データブロックをデインタリーブするデインタリーブ装置は、Ｒ×Ｃ個のデータを格納可能なメモリ（１１）と、第１の増分値に基づいてライトアドレスを生成するライトアドレス生成部（１２）と、第１の増分値に基づいて第（ｎ×Ｒ）＋１番目以外のリードアドレスを生成する一方、第２の増分値に基づいて第（ｎ×Ｒ）＋１番目のリードアドレスを生成するリードアドレス生成部（１３）と、リードアドレスからデータを順次読み出すとともに、ライトアドレスに入力データブロックのデータを順次書き込むメモリインタフェース部（１４）とを備えている。

Description

デインタリーブ装置および方法ならびにデータ伝送システムおよび方法
　本発明は、データ処理装置に関し、特に、インタリーブされたデータブロックをデインタリーブする装置および方法、ならびにデータをインタリーブして送信し、それを受信してデインタリーブするデータ伝送システムおよび方法に関する。
　地上デジタル放送や無線通信などによるデータ伝送ではパルス妨害やフェージングなどの影響でバースト誤りが発生することがある。バースト誤りが発生すると、受信側において受信データの誤り訂正ができなくなり、放送コンテンツの画質劣化などの原因となる。
　そのようなバースト誤りに強いデータ伝送方法としてインタリーブ方式がある。インタリーブ方式では、送信側であるインタリーブ装置は、マトリクスに原データブロックのデータを列優先で格納して行優先で読み出すことで原データブロックのデータを並べ替えてインタリーブされたデータブロックを生成する。受信側であるデインタリーブ装置は、インタリーブされたデータブロックを受信し、マトリクスに受信データブロックのデータを行優先で格納して列優先で読み出すことで入力データブロックのデータを再度並べ替えて原データブロックを復元する（例えば、特許文献１参照）。このように原データブロックをインタリーブして伝送することで、伝送中にバースト誤りが発生してもデインタリーブによってバースト誤りがランダム誤りに置き換わるため、受信側において受信データの誤り訂正が可能となる。
　インタリーブ方式はデータブロック長が可変であっても適用可能である。データブロック長が可変の場合、インタリーブ処理においてマトリクスに列優先で格納される際の列数がさまざまに変化する。デインタリーブ装置は、入力データブロックのブロック長に応じて適宜マトリクスの一部の列を使用しない、すなわち、不使用の列に係るライトアドレスの生成をスキップすることで、固定長の場合と基本的に同じ原理で可変長の入力データブロックをデインタリーブする。
特開２００４－１４７２４０号公報
　固定長の入力データブロックをデインタリーブする場合、メモリからデータを一つ読み出すたびに同じアドレスに受信データを一つ書き込めばよいため、入力データブロックのデータ書き込みとその一つ前にメモリに格納された入力データブロックのデータ読み出しとを１個のメモリを用いて行うことができる。一方、可変長の入力データブロックをデインタリーブする場合、データ読み出しに係るデータブロックとデータ書き込みに係るデータブロックとでブロック長が異なる場合があり、特に、後者の方が長い場合、データがまだ読み出されていないアドレスにデータが上書きされるおそれがある。そこでデータのオーバーライトを回避するために、２個のメモリを交互に使用して一方のメモリからデータを読み出しているときは他方のメモリにデータを書き込むようにするか、あるいは、固定長と同様に１個のメモリを用いてデータ読み出しとデータ書き込みを行うのであれば、不使用の列に係るライトアドレスの生成をスキップしている間に受信するデータを一時的に格納するバッファを設ける必要がある。しかし、いずれの場合もメモリあるいはバッファといった記憶手段が追加的に必要となり、回路面積が増大してしまう。
　上記問題に鑑み、本発明は、追加の記憶手段なしで１個のメモリを用いて可変長の入力データブロックのデインタリーブ処理が可能なデインタリーブ装置および方法を提供することを課題とする。さらに、そのようなデインタリーブ装置を備えたデータ伝送システムおよび方法を提供することを課題とする。
　上記課題を解決するために本発明によって次のような手段を講じた。すなわち、Ｒ行×Ｃ列のマトリクスにＲ×Ｃ’個（ただし、Ｃ’はＲ×Ｃの任意の約数である）のデータからなる原データブロックのデータを列優先で格納して行優先で読み出すことでインタリーブされた入力データブロックをデインタリーブして原データブロックを復元するデインタリーブ装置は、Ｒ×Ｃ個のデータを格納可能なメモリと、入力データブロックごとに初期値からメモリのライトアドレスの生成を始めて、初期値とメモリに格納された一つ前の入力データブロックに係る第ｃ＋１番目（ただし、ｃは一つ前の入力データブロックのデータをマトリクスに列優先で並べたときの列数である）のライトアドレスとの差分として与えられる第１の増分値に基づいてライトアドレスを生成するライトアドレス生成部と、入力データブロックごとに初期値からメモリのリードアドレスの生成を始めて、第１の増分値に基づいて第（ｎ×Ｒ）＋１番目以外（ただし、ｎは０以上の整数である）のリードアドレスを生成する一方、メモリに格納された一つ前の入力データブロックに係る第２番目のライトアドレスと初期値との差分として与えられる第２の増分値に基づいて第（ｎ×Ｒ）＋１番目のリードアドレスを生成するリードアドレス生成部と、リードアドレス生成部によって生成されるリードアドレスからデータを順次読み出すとともに、ライトアドレス生成部によって生成されるライトアドレスに入力データブロックのデータを順次書き込むメモリインタフェース部とを備えている。
　また、Ｒ行×Ｃ列のマトリクスにＲ×Ｃ’個（ただし、Ｃ’はＲ×Ｃの任意の約数である）のデータからなる原データブロックのデータを列優先で格納して行優先で読み出すことでインタリーブされた入力データブロックをメモリに格納し、当該入力データブロックをデインタリーブして原データブロックを復元するデインタリーブ方法は、メモリに格納された一つ前の入力データブロックに係る第１番目および第ｃ＋１番目（ただし、ｃは一つ前の入力データブロックのデータをマトリクスに列優先で並べたときの列数である）のライトアドレスの差分として与えられる第１の増分値を生成するステップと、メモリに格納された一つ前の入力データブロックに係る第１番目および第２番目のライトアドレスの差分として与えられる第２の増分値を生成するステップと、入力データブロックごとに初期値からメモリのライトアドレスの生成を始めて、第１の増分値に基づいてライトアドレスを生成するステップと、入力データブロックごとに初期値からメモリのリードアドレスの生成を始めて、第１の増分値に基づいて第（ｎ×Ｒ）＋１番目以外（ただし、ｎは０以上の整数である）のリードアドレスを生成する一方、第２の増分値に基づいて第（ｎ×Ｒ）＋１番目のリードアドレスを生成するステップと、生成されるリードアドレスからデータを順次読み出すとともに、生成されるライトアドレスに入力データブロックのデータを順次書き込むステップとを備えている。
　当該デインタリーブ装置またはデインタリーブ方法によると、ライトアドレスは入力データブロックのブロック長にかかわらず第１の増分値に基づいて生成されるのに対して、リードアドレスは第（ｎ×Ｒ）＋１番目以外のときは第１の増分値に基づいて、第（ｎ×Ｒ）＋１番目のときは第２の増分値に基づいて生成される。ここで、入力データブロックのデータをＲ行×Ｃ列のマトリクスに列優先で格納した場合の列数Ｃ’がＲ×Ｃの約数となっていれば、データ読み出しに係るデータブロックとデータ書き込みに係るデータブロックとでブロック長が異なっていても、常にリードアドレスがライトアドレスを先行する、すなわち、メモリの任意のアドレスについてリードアドレスが生成されてデータが読み出された後に同じ値のライトアドレスが生成されることが保証される。したがって、ライトアドレスの生成をスキップすることがなく、受信データを一時的に格納するバッファは不要である。
　また、データ伝送システムまたは方法は、Ｒ行×Ｃ列のマトリクスにＲ×Ｃ’個（ただし、Ｃ’はＲ×Ｃの任意の約数である）のデータからなる原データブロックのデータを列優先で格納して行優先で読み出すことでインタリーブされたデータブロックを生成して送信するインタリーブ装置またはステップと、インタリーブされたデータブロックを受信し、当該受信したデータブロックをデインタリーブして原データブロックを復元する上記のデインタリーブ装置または当該受信したデータブロックを上記のデインタリーブ方法に従ってデインタリーブして原データブロックを復元するステップとを備えている。
　本発明によると、追加の記憶手段なしで１個のメモリを用いて可変長の入力データブロックのデインタリーブ処理が可能である。これにより、デインタリーブ装置の回路面積を縮小することができる。
図１は、本発明の一実施形態に係るデインタリーブ装置の構成図である。 図２は、変形例に係るデインタリーブ装置の構成図である。 図３は、原データブロックとインタリーブブロックとの関係を表す模式図である。 図４は、第１番目の入力データブロックの格納に係るライトアドレスの生成の様子を示す模式図である。 図５は、第１番目の入力データブロックのデインタリーブ処理に係るリードアドレスおよび第２番目の入力データブロックの格納に係るライトアドレスの生成の様子を示す模式図である。 図６は、第２番目の入力データブロックのデインタリーブ処理に係るリードアドレスおよび第３番目の入力データブロックの格納に係るライトアドレスの生成の様子を示す模式図である。 図７は、第３番目の入力データブロックのデインタリーブ処理に係るリードアドレスの生成の様子を示す模式図である。 図８は、本発明の一実施形態に係るデータ伝送システムの構成図である。
　（デインタリーブ装置の実施形態）
　図１は、本発明の一実施形態に係るデインタリーブ装置の構成を示す。本実施形態に係るデインタリーブ装置は、インタリーブされた入力データブロック（インタリーブブロック）をデインタリーブして出力データブロック（デインタリーブブロック）を生成する。なお、説明の便宜のため、入力データブロックは、図示しないインタリーブ装置におけるＲ行×Ｃ列のマトリクスに列優先で格納したデータを行優先で読み出すことでインタリーブされたデータブロックであるとする。また、入力データブロックは、ブロック長＝Ｒ×Ｃ’（ただし、Ｃ’はＲ×Ｃの任意の約数）という制約条件を満たす可変長のデータブロックであるとする。
　本実施形態に係るデインタリーブ装置において、メモリ１１はＭ個（ただし、Ｍ＝Ｒ×Ｃである）のデータを格納可能なメモリである。便宜上、メモリアドレスは“０”から“Ｍ－１”までの各整数で特定されるものとする。メモリインタフェース部１４は、リードアドレス生成部１３によって生成されるメモリ１１のリードアドレスからデータを順次読み出す。それと並行して、メモリインタフェース部１４は、ライトアドレス生成部１２によって生成されるメモリ１１のライトアドレスに入力データブロックのデータを順次書き込む。
　ライトアドレス生成部１２は、入力データブロックごとに初期値（例えば、“０”）からメモリ１１のライトアドレスの生成を始めて、初期値とメモリ１１に格納された一つ前の入力データブロックに係る第ｃ＋１番目（ただし、ｃは一つ前の入力データブロックのデータをＲ行×Ｃ列のマトリクスに列優先で並べたときの列数である）のライトアドレスとの差分として与えられる増分値Ｘｊに基づいてライトアドレスを生成する。具体的には、ライトアドレス生成部１２は、アドレスＡｉ，ｊを生成するアドレス生成部１２１を備えており、アドレス生成部１２１が生成するアドレスＡｉ，ｊをライトアドレスとしてメモリインタフェース部１４に供給する。
　アドレス生成部１２１は、次の計算式に従ってアドレスＡｉ，ｊを生成する。ここで、ｉは各入力データブロックにおけるデータの識別番号である。ｊは入力データブロック自体の識別番号である。ｃｊ－１は一つ前の入力データブロックのデータをＲ行×Ｃ列のマトリクスに列優先で並べたときの列数であり、上記制約条件の下でＲ×Ｃの任意の約数を取り得る。なお、ｉおよびｊは図示しないカウンタによって生成される。便宜上、ｉおよびｊのいずれも“０”から始まってデインタリーブ装置への入力順に“１”ずつ増加する整数とする。
Figure JPOXMLDOC01-appb-M000001
　リードアドレス生成部１３は、入力データブロックごとに初期値（例えば、“０”）からメモリ１１のリードアドレスの生成を始めて、増分値Ｘｊに基づいて第（ｎ×Ｒ）＋１番目以外（ただし、ｎは０以上の整数である）のリードアドレスを生成し、メモリ１１に格納された一つ前の入力データブロックに係る第２番目のライトアドレスと初期値との差分として与えられる増分値Ｙｊに基づいて第（ｎ×Ｒ）＋１番目のリードアドレスを生成する。具体的には、リードアドレス生成部１３は、増分値Ｘｊに基づいてアドレスＡｉ，ｊを生成するアドレス生成部１３１、増分値Ｙｊに基づいてアドレスＡＲｉ，ｊを生成するアドレス生成部１３２、これらアドレス生成部によって生成されたリードアドレスのいずれか一方を選択的にメモリインタフェース部１４に供給するマルチプレクサ１３３、およびマルチプレクサ１３３の選択動作を制御する選択制御部１３４で構成することができる。
　アドレス生成部１３１は、次の計算式に従ってアドレスＡｉ，ｊを生成する。基本的にはアドレス生成部１２１のアドレス計算式と同じであるが、Ｘ０は“１”ではなくアドレス生成部１２１で生成されるＸ１を使用する点、（ｉ　ｍｏｄ　Ｒ）＝０のときにＡｉ，ｊをＡＲｉ，ｊに更新する点が異なる。
Figure JPOXMLDOC01-appb-M000002
　アドレス生成部１３２は、次の計算式に従ってアドレスＡＲｉ，ｊを生成する。
Figure JPOXMLDOC01-appb-M000003
　選択制御部１３４は、マルチプレクサ１３３の選択動作を制御する。具体的には、選択制御部１３４は、マルチプレクサ１３３に対して、（ｉ　ｍｏｄ　Ｒ）≠０のときはアドレス生成部１３１を、（ｉ　ｍｏｄ　Ｒ）＝０のときはアドレス生成部１３２を、それぞれ選択するように指示する。
　＜変形例＞
　アドレス生成部１２１およびアドレス生成部１３１のアドレス生成規則はほぼ同じであるため、ライトアドレス生成部１２およびリードアドレス生成部１３で１個のアドレス生成部を時分割で共有するようにしてもよい。例えば、アドレス生成部１３１を省略し、アドレス生成部１２１でリードアドレス生成も行うようにしてもよい。図２は、そのような変形例に係るデインタリーブ装置の構成を示す。アドレス生成部１２１でリードアドレスおよびライトアドレスのいずれも生成可能にするために、本変形例に係るデインタリーブ装置は、一つ前のライトアドレスを保持するレジスタ１５と、一つ前のリードアドレスを保持するレジスタ１６と、これらレジスタに保持されたアドレスのいずれか一方を選択的にアドレス生成部１２１に供給するマルチプレクサ１７と、アドレス生成部１２１によって生成されたアドレスをリードアドレスおよびライトアドレスのいずれか一方として選択的にメモリインタフェース部１４に供給するデマルチプレクサ１８と、マルチプレクサ１７およびデマルチプレクサ１８の選択動作を制御する選択制御部１９とを備えている。
　選択制御部１９の動作は次の通りである。ライトアドレス生成の場合、選択制御部１９は、マルチプレクサ１７に対してレジスタ１５を選択するように指示するとともに、デマルチプレクサ１８に対してアドレス生成部１２１によって生成されたアドレスをライトアドレスとして出力するように指示する。一方、リードアドレス生成の場合、選択制御部１９は、マルチプレクサ１７に対してレジスタ１６を選択するように指示するとともに、デマルチプレクサ１８に対してアドレス生成部１２１によって生成されたアドレスをリードアドレスとして出力するように指示する。
　次に、本実施形態に係るデインタリーブ装置によるデインタリーブ処理について具体例を示しながら説明する。図３に示したように、原データブロックのデータを３行×８列のマトリクスに列優先で格納して行優先で読み出すことでインタリーブブロックが生成される。デインタリーブ装置はこれらインタリーブブロックをデインタリーブして原データブロックを復元する。第１番目の原データブロックＤＡＴＡ１およびインタリーブブロックＩＬ１は１２個（＝３行×４列）のデータＤ０～Ｄ１１で構成される。第２番目の原データブロックＤＡＴＡ２およびインタリーブブロックＩＬ２は１８個（＝３行×６列）のデータＤ０～Ｄ１７で構成される。第３番目の原データブロックＤＡＴＡ３およびインタリーブブロックＩＬ３は２４個（＝３行×８列）のデータＤ０～Ｄ２３で構成される。
　デインタリーブ装置は、図４に示した実線矢印の順にライトアドレスを生成し、メモリ１１にＩＬ１を格納する。すなわち、ＩＬ１の格納においてライトアドレスは初期値“０”から始まってＸ０＝１ずつ増加する。なお、この時点では読み出すべきデータが存在しないためリードアドレスは該当なし（Ｎ／Ａ）である。
　ＩＬ１の格納が完了すると、デインタリーブ装置は、図５に示した実線矢印の順にリードアドレスおよびライトアドレスを生成し、メモリ１１からＩＬ１をデインタリーブして読み出しつつメモリ１１にＩＬ２を格納する。リードアドレス生成のための増分値Ｘ０およびライトアドレス生成のための増分値Ｘ１は、ＩＬ１に係る第５番目のライトアドレスと初期値との差分として与えられ、また、リードアドレス生成のための増分値Ｙ０は、ＩＬ１に係る第２番目のライトアドレスと初期値との差分として与えられる。ここで、初期値が“０”であるため、ＩＬ１の第５番目のライトアドレス“４”がそのままＸ０およびＸ１となり、ＩＬ１の第２番目のライトアドレス“１”がそのままＹ０となる（図４参照）。
　注目すべきは、ライトアドレスは初期値“０”からＸ０＝４ずつ増加する（ただし、“４”を加算した結果が“２４”以上になる場合には“２３”を減ずる）のに対して、リードアドレスは３つ生成されるごとにＡＲｉ，ｊに更新される。これにより、データ読み出しに係るデータブロックとデータ書き込みに係るデータブロックとでブロック長が異なっていても、常にリードアドレスがライトアドレスを先行するためデータがまだ読み出されていないアドレスにデータが上書きされることがなく、データのオーバーライトの問題は生じない。例えば、ライトアドレス“１”、“５”、“９”が生成されたときにはすでにこれらアドレスからデータが読み出されている。
　以後同様に、ＩＬ１のデインタリーブが完了すると、デインタリーブ装置は、図６に示した実線矢印の順にリードアドレスおよびライトアドレスを生成し、メモリ１１からＩＬ２をデインタリーブして読み出しつつメモリ１１にＩＬ３を格納する。ここでは、ＩＬ２の第７番目のライトアドレス“１”がそのままリードアドレス生成のための増分値Ｘ１およびライトアドレス生成のための増分値Ｘ２となり、ＩＬ２の第２番目のライトアドレス“４”がそのままリードアドレス生成のための増分値Ｙ１となる（図５参照）。ＩＬ２のデインタリーブが完了すると、デインタリーブ装置は、図７に示した実線矢印の順にリードアドレスを生成し、メモリ１１からＩＬ３をデインタリーブして読み出す。ここでは、ＩＬ３の第９番目のライトアドレス“８”がリードアドレス生成のための増分値Ｘ２となり、ＩＬ３の第２番目のライトアドレス“１”がリードアドレス生成のための増分値Ｙ２となる（図６参照）。
　以上、本実施形態によると、バッファなどの追加の記憶手段を設けることなく１個のメモリを用いて可変長の入力データブロックのデインタリーブを行うことができる。これにより、デインタリーブ装置の回路面積を縮小することができる。
　なお、ライトアドレス生成部１２およびリードアドレス生成部１３は、図示しないＣＰＵ（Central Processing Unit）で実行されるソフトウェアとして実現することもできる。また、ライトアドレス生成部１２およびリードアドレス生成部１３は、ライトアドレスおよびリードアドレスは逐一算出するのではなく、あらかじめ算出しておいたアドレスを入力データブロックのブロック長およびデータの識別番号に応じて読み出すルックアップテーブルなどとして実現することもできる。
　（データ伝送システムの実施形態）
　図８は、本発明の一実施形態に係るデータ伝送システムの構成を示す。データ伝送システムは、例えば、地上デジタル放送システムである。送信者である放送局などに配置されたインタリーブ装置１００は、図示しないＲ行×Ｃ列のマトリクスに放送コンテンツのデータブロックのデータを列優先で格納して行優先で読み出すことで原データブロックをインタリーブする。なお、原データブロックはＲ×Ｃ’個（ただし、Ｃ’はＲ×Ｃの任意の約数である）のデータからなるものとする。インタリーブされたデータブロックは地上デジタル波２００となって空間に放出される。
　受信者である各家庭などには上述したデインタリーブ装置３００が配置されている。デインタリーブ装置３００は、例えば、地上デジタル波チューナなどに搭載されている。デインタリーブ装置１０は、受信した地上デジタル波１００からインタリーブブロックを取得して、これをデインタリーブして原データブロックを復元する。そして、復元された原データブロックについて誤り訂正などが実施されて放送コンテンツが再生される。
　本発明に係るデインタリーブ装置は、追加の記憶手段なしで１個のメモリを用いて可変長の入力データブロックのデインタリーブ処理が可能であるため、小型化が求められる地上デジタル放送の受信機能付き携帯端末などに有用である。
　１１　　メモリ
　１２　　ライトアドレス生成部
　１３　　リードアドレス生成部
　１３１　アドレス生成部（第１のアドレス生成部）
　１３２　アドレス生成部（第２のアドレス生成部）
　１３３　マルチプレクサ
　１３４　選択制御部
　１４　　メモリインタフェース部
　１５　　レジスタ（第１のレジスタ）
　１６　　レジスタ（第２のレジスタ）
　１７　　マルチプレクサ
　１８　　デマルチプレクサ
　１９　　選択制御部
　１００　インタリーブ装置
　３００　デインタリーブ装置

Claims (6)

  1. Ｒ行×Ｃ列のマトリクスにＲ×Ｃ’個（ただし、Ｃ’はＲ×Ｃの任意の約数ある）のデータからなる原データブロックのデータを列優先で格納して行優先で読み出すことでインタリーブされた入力データブロックをデインタリーブして前記原データブロックを復元するデインタリーブ装置であって、
    　Ｒ×Ｃ個のデータを格納可能なメモリと、
    　入力データブロックごとに初期値から前記メモリのライトアドレスの生成を始めて、前記初期値と前記メモリに格納された一つ前の入力データブロックに係る第ｃ＋１番目（ただし、ｃは一つ前の入力データブロックのデータを前記マトリクスに列優先で並べたときの列数である）のライトアドレスとの差分として与えられる第１の増分値に基づいてライトアドレスを生成するライトアドレス生成部と、
    　入力データブロックごとに前記初期値から前記メモリのリードアドレスの生成を始めて、前記第１の増分値に基づいて第（ｎ×Ｒ）＋１番目以外（ただし、ｎは０以上の整数である）のリードアドレスを生成する一方、前記メモリに格納された一つ前の入力データブロックに係る第２番目のライトアドレスと前記初期値との差分として与えられる第２の増分値に基づいて第（ｎ×Ｒ）＋１番目のリードアドレスを生成するリードアドレス生成部と、
    　前記リードアドレス生成部によって生成されるリードアドレスからデータを順次読み出すとともに、前記ライトアドレス生成部によって生成されるライトアドレスに入力データブロックのデータを順次書き込むメモリインタフェース部とを備えている
    ことを特徴とするデインタリーブ装置。
  2. 請求項１のデインタリーブ装置において、
    　前記リードアドレス生成部は、
    　　一つ前のリードアドレスに前記第１の増分値を加算した値に基づいてリードアドレスを生成する第１のアドレス生成部と、
    　　Ｒ個前のリードアドレスに前記第２の増分値を加算した値に基づいてリードアドレスを生成する第２のアドレス生成部と、
    　　前記第１および第２のアドレス生成部によって生成されたリードアドレスのいずれか一方を選択的に前記メモリインタフェース部に供給するマルチプレクサと、
    　　前記マルチプレクサの選択動作を制御する選択制御部とを有する
    ことを特徴とするデインタリーブ装置。
  3. 請求項１のデインタリーブ装置において、
    　一つ前のライトアドレスを保持する第１のレジスタと、
    　一つ前のリードアドレスを保持する第２のレジスタと、
    　前記ライトアドレス生成部およびリードアドレス生成部によって時分割で共有され、与えられたアドレスに前記第１の増分値を加算した値に基づいてアドレスを生成するアドレス生成部と、
    　前記第１および第２のレジスタに保持されたアドレスのいずれか一方を選択的に前記アドレス生成部に供給するマルチプレクサと、
    　前記アドレス生成部によって生成されたアドレスをリードアドレスおよびライトアドレスのいずれか一方として選択的に前記メモリインタフェース部に供給するデマルチプレクサと、
    　前記マルチプレクサおよびデマルチプレクサの選択動作を制御する選択制御部とを備えている
    ことを特徴とするデインタリーブ装置。
  4. Ｒ行×Ｃ列のマトリクスにＲ×Ｃ’個（ただし、Ｃ’はＲ×Ｃの任意の約数である）のデータからなる原データブロックのデータを列優先で格納して行優先で読み出すことでインタリーブされた入力データブロックをメモリに格納し、当該入力データブロックをデインタリーブして前記原データブロックを復元するデインタリーブ方法であって、
    　前記メモリに格納された一つ前の入力データブロックに係る第１番目および第ｃ＋１番目（ただし、ｃは一つ前の入力データブロックのデータを前記マトリクスに列優先で並べたときの列数である）のライトアドレスの差分として与えられる第１の増分値を生成するステップと、
    　前記メモリに格納された一つ前の入力データブロックに係る第１番目および第２番目のライトアドレスの差分として与えられる第２の増分値を生成するステップと、
    　入力データブロックごとに初期値から前記メモリのライトアドレスの生成を始めて、前記第１の増分値に基づいてライトアドレスを生成するステップと、
    　入力データブロックごとに前記初期値から前記メモリのリードアドレスの生成を始めて、前記第１の増分値に基づいて第（ｎ×Ｒ）＋１番目以外（ただし、ｎは０以上の整数である）のリードアドレスを生成する一方、前記第２の増分値に基づいて第（ｎ×Ｒ）＋１番目のリードアドレスを生成するステップと、
    　前記生成されるリードアドレスからデータを順次読み出すとともに、前記生成されるライトアドレスに入力データブロックのデータを順次書き込むステップとを備えている
    ことを特徴とするデインタリーブ方法。
  5. 　Ｒ行×Ｃ列のマトリクスにＲ×Ｃ’個（ただし、Ｃ’はＲ×Ｃの任意の約数である）のデータからなる原データブロックのデータを列優先で格納して行優先で読み出すことでインタリーブされたデータブロックを生成して送信するインタリーブ装置と、
    　前記インタリーブされたデータブロックを受信し、当該受信したデータブロックをデインタリーブして前記原データブロックを復元する請求項１のデインタリーブ装置とを備えている
    ことを特徴とするデータ伝送システム。
  6. 　Ｒ行×Ｃ列のマトリクスにＲ×Ｃ’個（ただし、Ｃ’はＲ×Ｃの任意の約数である）のデータからなる原データブロックのデータを列優先で格納して行優先で読み出すことでインタリーブされたデータブロックを生成して送信するステップと、
    　前記インタリーブされたデータブロックを受信し、当該受信したデータブロックを請求項４のデインタリーブ方法に従ってデインタリーブして前記原データブロックを復元するステップとを備えている
    ことを特徴とするデータ伝送方法。
PCT/JP2011/000091 2010-07-12 2011-01-12 デインタリーブ装置および方法ならびにデータ伝送システムおよび方法 WO2012008066A1 (ja)

Priority Applications (4)

Application Number Priority Date Filing Date Title
CN2011800300481A CN102959874A (zh) 2010-07-12 2011-01-12 解交错装置及解交错方法和数据传输系统及数据传输方法
EP11806403.9A EP2595320A4 (en) 2010-07-12 2011-01-12 ARTIFICIAL DEVICE AND METHOD AND DATA TRANSMISSION SYSTEM AND METHOD
JP2012524400A JP5564566B2 (ja) 2010-07-12 2011-01-12 デインタリーブ装置および方法ならびにデータ伝送システムおよび方法
US13/738,691 US20130132705A1 (en) 2010-07-12 2013-01-10 De-interleaving device, de-interleaving method, data transmission system, and data transmission method

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2010158054 2010-07-12
JP2010-158054 2010-07-12

Related Child Applications (1)

Application Number Title Priority Date Filing Date
US13/738,691 Continuation US20130132705A1 (en) 2010-07-12 2013-01-10 De-interleaving device, de-interleaving method, data transmission system, and data transmission method

Publications (1)

Publication Number Publication Date
WO2012008066A1 true WO2012008066A1 (ja) 2012-01-19

Family

ID=45469086

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP2011/000091 WO2012008066A1 (ja) 2010-07-12 2011-01-12 デインタリーブ装置および方法ならびにデータ伝送システムおよび方法

Country Status (5)

Country Link
US (1) US20130132705A1 (ja)
EP (1) EP2595320A4 (ja)
JP (1) JP5564566B2 (ja)
CN (1) CN102959874A (ja)
WO (1) WO2012008066A1 (ja)

Families Citing this family (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10311154B2 (en) * 2013-09-21 2019-06-04 Oracle International Corporation Combined row and columnar storage for in-memory databases for OLTP and analytics workloads
TWI565253B (zh) * 2015-03-31 2017-01-01 晨星半導體股份有限公司 時間解交錯電路與執行時間解交錯處理之方法
CN107872638A (zh) * 2016-09-27 2018-04-03 晨星半导体股份有限公司 解交错电路与解交错方法
US10803039B2 (en) 2017-05-26 2020-10-13 Oracle International Corporation Method for efficient primary key based queries using atomic RDMA reads on cache friendly in-memory hash index
US10719446B2 (en) 2017-08-31 2020-07-21 Oracle International Corporation Directly mapped buffer cache on non-volatile memory
US10956335B2 (en) 2017-09-29 2021-03-23 Oracle International Corporation Non-volatile cache access using RDMA
US10732836B2 (en) 2017-09-29 2020-08-04 Oracle International Corporation Remote one-sided persistent writes
US11086876B2 (en) 2017-09-29 2021-08-10 Oracle International Corporation Storing derived summaries on persistent memory of a storage device
US10802766B2 (en) 2017-09-29 2020-10-13 Oracle International Corporation Database with NVDIMM as persistent storage
US11170002B2 (en) 2018-10-19 2021-11-09 Oracle International Corporation Integrating Kafka data-in-motion with data-at-rest tables
JP7198434B2 (ja) 2019-03-27 2023-01-04 ウシオ電機株式会社 加熱処理方法及び光加熱装置
CN112232498B (zh) * 2020-10-12 2022-11-18 安徽寒武纪信息科技有限公司 一种数据处理装置、集成电路芯片、电子设备、板卡和方法

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH07254862A (ja) * 1994-03-15 1995-10-03 Sony Corp インターリーブ回路およびディインターリーブ回路
JP2004147240A (ja) 2002-10-28 2004-05-20 Matsushita Electric Ind Co Ltd デインターリーブ処理装置及び方法
JP2006094048A (ja) * 2004-09-22 2006-04-06 Toshiba Corp 無線通信装置およびそのインタリーブ方法ならびにデインタリーブ方法
JP2006101024A (ja) * 2004-09-28 2006-04-13 Hitachi Kokusai Electric Inc デジタル移動無線通信方式

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR2713845B1 (fr) * 1993-12-07 1996-01-19 Thomson Consumer Electronics Procédé d'entrelacement et de désentrelacement en bloc et dispositif de mise en Óoeuvre.
JP2008135813A (ja) * 2006-11-27 2008-06-12 Fujitsu Ltd ターボ復号器及びターボ復号方法
GB2456292B (en) * 2007-11-07 2010-03-17 British Broadcasting Corp Interleaving or de-interleaving a stream of data received in successive frames
US8572332B2 (en) * 2008-03-28 2013-10-29 Qualcomm Incorporated De-interleaving mechanism involving a multi-banked LLR buffer
GB2465611B (en) * 2008-11-25 2011-04-27 British Broadcasting Corp Interleaving or de-interleaving of data of variable rate

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH07254862A (ja) * 1994-03-15 1995-10-03 Sony Corp インターリーブ回路およびディインターリーブ回路
JP2004147240A (ja) 2002-10-28 2004-05-20 Matsushita Electric Ind Co Ltd デインターリーブ処理装置及び方法
JP2006094048A (ja) * 2004-09-22 2006-04-06 Toshiba Corp 無線通信装置およびそのインタリーブ方法ならびにデインタリーブ方法
JP2006101024A (ja) * 2004-09-28 2006-04-13 Hitachi Kokusai Electric Inc デジタル移動無線通信方式

Non-Patent Citations (2)

* Cited by examiner, † Cited by third party
Title
See also references of EP2595320A4
YUN-NAN CHANG: "A Low-Cost Dual-Mode Deinterleaver Design", IEEE TRANSACTIONS ON CONSUMER ELECTRONICS, vol. 54, no. 2, May 2008 (2008-05-01), XP011229899 *

Also Published As

Publication number Publication date
CN102959874A (zh) 2013-03-06
EP2595320A1 (en) 2013-05-22
JPWO2012008066A1 (ja) 2013-09-05
EP2595320A4 (en) 2014-01-22
JP5564566B2 (ja) 2014-07-30
US20130132705A1 (en) 2013-05-23

Similar Documents

Publication Publication Date Title
JP5564566B2 (ja) デインタリーブ装置および方法ならびにデータ伝送システムおよび方法
ES2962918T3 (es) Transmisor con un dispositivo intercalador y receptor para una señal generada por el emisor
US7444580B2 (en) System and method for interleaving data in a communication device
US7873800B2 (en) Address generator for an interleaver memory and a deinterleaver memory
US6178530B1 (en) Addressing scheme for convolutional interleaver/de-interleaver
EP1125366B1 (en) Generalized convolutional interleaver/deinterleaver
JP2007028635A (ja) インターリーブ方法、インターリーブ装置、及びデインターリーブ方法
JP2008135813A (ja) ターボ復号器及びターボ復号方法
US7945780B1 (en) Apparatus for dynamically configurable interleaver scheme using at least one dynamically changeable interleaving parameter
EP2377248A1 (en) Interleaving or de-interleaving for variable data block sizes and continuous data reception
US20100241911A1 (en) Address generator of communication data interleaver and communication data decoding circuit
GB2456292A (en) Interleaver which reads out and writes into the nth memory address of the previous frames read/write address sequence for each successive frame
US20070277064A1 (en) Reconfigurable convolutional interleaver/deinterleaver using minimum amount of memory and an address generator
KR100499467B1 (ko) 블록 인터리빙 방법 및 그를 위한 장치
WO2008028419A1 (fr) Procédé et système d'entrelacement/désentrelacement dans un système de communication
US6687870B1 (en) Method and apparatus for interleaving for information transmission or storage applications
WO2013039376A1 (en) Interleaver for duo -binary turbo codes for a wimax communication system
CN110383785B (zh) 在dvb-t2接收机中执行二进制数据流的时域去交织的装置
US20140359397A1 (en) Memory access apparatus and method for interleaving and deinterleaving
KR100734376B1 (ko) 방송 신호 복호 장치
JP2004096492A (ja) インタリーバ又はデインタリーバにおけるデータ読出および書込装置
JP2004128945A (ja) インターリーブ装置、インターリーブ方法及びインターリーブプログラム
KR20000040826A (ko) 콘벌루셔널 디인터리버
JP2004153349A (ja) データ送信装置およびデータ受信装置
KR20010094291A (ko) 고속 데이터의 에러 정정 장치

Legal Events

Date Code Title Description
WWE Wipo information: entry into national phase

Ref document number: 201180030048.1

Country of ref document: CN

121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 11806403

Country of ref document: EP

Kind code of ref document: A1

WWE Wipo information: entry into national phase

Ref document number: 2012524400

Country of ref document: JP

NENP Non-entry into the national phase

Ref country code: DE

WWE Wipo information: entry into national phase

Ref document number: 2011806403

Country of ref document: EP