JP2007028635A - インターリーブ方法、インターリーブ装置、及びデインターリーブ方法 - Google Patents
インターリーブ方法、インターリーブ装置、及びデインターリーブ方法 Download PDFInfo
- Publication number
- JP2007028635A JP2007028635A JP2006196542A JP2006196542A JP2007028635A JP 2007028635 A JP2007028635 A JP 2007028635A JP 2006196542 A JP2006196542 A JP 2006196542A JP 2006196542 A JP2006196542 A JP 2006196542A JP 2007028635 A JP2007028635 A JP 2007028635A
- Authority
- JP
- Japan
- Prior art keywords
- data
- interleaving
- value
- address value
- bank
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
- H03M13/27—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes using interleaving techniques
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
- H03M13/27—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes using interleaving techniques
- H03M13/276—Interleaving address generation
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
- H03M13/27—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes using interleaving techniques
- H03M13/2703—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes using interleaving techniques the interleaver involving at least two directions
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N7/00—Television systems
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Probability & Statistics with Applications (AREA)
- Theoretical Computer Science (AREA)
- Multimedia (AREA)
- Signal Processing (AREA)
- Error Detection And Correction (AREA)
- Detection And Prevention Of Errors In Transmission (AREA)
Abstract
【解決手段】データ伝送におけるシンボルインターリーブ、トーンインターリーブ、及びサイクリックインターリーブを行う装置において、メモリーはN個のデータバンク500を含み、各データバンク500はM個の保存空間を含み、インターリーブ対象データはD個であり、データ個数Dを保存空間個数Mで割った値でデータ番号Aを割った余りに該当するデータバンク500上の、データ個数Dを保存空間個数Mで割った値でデータ番号Aを割った商に該当する保存空間にデータを記録する。また、予め設定された読み込みアドレス値の演算過程に従って連続的に計算されるメモリー上の読み込みアドレス値に記録されたデータを読み出す。
【選択図】図5
Description
通常の通信システムにおいての伝送中に発生する可能性があるエラーの種類として、エラーの発生がばらつくランダムエラー(random error)と、一箇所に集中して発生するバーストエラー(burst error)とがある(特許文献1〜3参照)。
図1は、インターリーブ処理を行う対象データ構造を示す図面である。
例えば、伝送対象となるデータ個数が300個である場合、データ番号は0番から299番までの300個のデータに対してインターリーブを行わなければならない。前述したように図1に示す順番通りにデータを伝送する場合、伝送過程中のデータ損失が大きくなるため、図2で示すインターリーブを行う。
図1に示すデータ番号を3つのデータバンク(データバンク0、データバンク1、データバンク2:10、20、30)に保存する方式を説明している。即ち、図1に示す一連のデータ番号(0乃至299)に該当するデータを3つのデータバンクに交互に割当て、またそれぞれのデータバンク上の保存空間に順次に記録する。
しかし、一般的に、サイクリックインターリーブを追加的に行うためには、各データバンク10,20,30別にサイクリックインターリーブを行ったデータ構造を保存する追加のメモリーが要求され、またこの場合には処理速度も遅くなる問題点がある。
また、前記データを読み出す段階は、前記バンクアドレス値に応じて順次に行われることを特徴とする。
また、前記トーンインターリーブ値(L)は10であることを特徴とする。
また、前記トーンインターリーブ値(L)は10であることを特徴とする。
図5に示すように、本実施形態に係るインターリーブ装置は、N個のデータバンク500−0、500−1、500−2、...、500−N−1、インターリーブ制御部550、デマルチプレクサ570及びマルチプレクサ590を含む。
書き込みアドレス値の計算部553はデータに対するシンボルインターリーブが行われ、データが各データバンク500−0、500−1、500−2、...、500−N−1に順次に保存されるようにするために書き込みアドレス値を計算する。ここで書き込みアドレス値は、バンクアドレス値及び空間アドレス値である。
以下、書き込みアドレス値の計算過程を下記の数式を通じて説明する。
つまり、バンクアドレス値WBは、データ総個数Dを保存空間個数Mで割った値で、データ番号Aを割った余りになる。
前述した書き込みアドレス値を通じて各データバンク上に記録されたデータを読み出すことにおいて、例えば、データバンク500−0、500−1、500−2、...、500−N−1上に記録されたデータ構造はシンボルインターリーブのみ行う構造であるが、データを読み出すことにおける順番の調整を通じて、トーンインターリーブ及びサイクリックインターリーブまで行われた構造となってデータを伝送することができる。
以下、読み込みアドレス値の計算過程を下記の数式を通じて説明する。
各データバンクでのデータの読み出し順番を決定することにおいて、読み込みアドレス値の計算部577は各データバンク別に読み出し順番(読み出し番号:0、1、2、...、M−1)に応じて、読み出し番号Bにサイクリックインターリーブ値Qを足した値を保存空間個数Mで割った商Eを計算する。その後、商Eをトーンインターリーブ値Lで割った商Cと余りSを計算し、余りSに保存空間個数Mをかけてトーンインターリーブ値Lで割った後、商Cを足した値を読み込みアドレス値として計算し、それをマルチプレクサ590に伝送すると、マルチプレクサ590は当該読み込みアドレス値に記録されたデータを出力する。
すなわち、本発明の技術的範囲は、特許請求の範囲に基づいて定められ、発明を実施するための最良の形態により制限されるものではない。
550 インターリーブ制御部
553 計算部(書き込みアドレス値)
557 計算部(読み込みアドレス値)
570 デマルチプレクサ
590 マルチプレクサ
Claims (38)
- データ伝送におけるシンボル(Symbol)インターリーブ、トーン(Tone)インターリーブ、及びサイクリック(Cyclic)インターリーブを適用する方法において、
予め設定された書き込みアドレス値の演算過程に従って連続的に計算されるメモリー上の書き込みアドレス値にデータを記録する段階と、
予め設定された読み込みアドレス値の演算過程に従って連続的に計算される前記メモリー上の読み込みアドレス値に記録されたデータを読み出す段階と、
を含み、
前記メモリーは、N個のデータバンクを含み、
前記各データバンクは、M個の保存空間を含み、
前記インターリーブ対象データDは、A個であり、
前記データを記録する段階が、データ個数(D)を前記保存空間個数(M)で割った値で前記データ番号(A)を割った余りに該当するデータバンク上の、前記データ個数(D)を前記保存空間個数(M)で割った値で前記データ番号(A)を割った商に該当する保存空間に前記データを記録することを特徴とするインターリーブ方法。 - 前記データバンクが、バンクアドレス値0、1、2、...N−1を有することを特徴とする請求項1に記載のインターリーブ方法。
- 前記データバンクの保存空間が、空間アドレス値0、1、2、...M−1を有することを特徴とする請求項1に記載のインターリーブ方法。
- 前記インターリーブのターゲットデータ個数が、0、1、2、...、D−1であることを特徴とする請求項1に記載のインターリーブ方法。
- 前記データを読み出す段階が、
前記各データバンク別に読み出す順番に応じて、読み出し番号(B)に前記サイクリックインターリーブ値(Q)を足した値を前記保存空間個数(M)で割った商(E)を計算する段階と、
前記商(E)を前記トーンインターリーブ値(L)で割った商(C)と余り(S)を計算する段階と、
前記余り(S)に前記保存空間個数(M)をかけて前記トーンインターリーブ値(L)で割った後、前記商(C)を足した値を前記読み込みアドレス値とする段階と、
前記読み込みアドレス値に該当するデータを読み出す段階と、
を含むことを特徴とする請求項1に記載のインターリーブ方法。 - 前記読み出し番号が0、1、2、...、M−1であることを特徴とする請求項5に記載のインターリーブ方法。
- 前記データを読み出す段階が、前記バンクアドレス値に応じて順次に行われることを特徴とする請求項5に記載のインターリーブ方法。
- 前記データバンク個数(N)が3であり、前記保存空間個数(M)が100であることを特徴とする請求項5に記載のインターリーブ方法。
- 前記トーンインターリーブ値(L)が10であることを特徴とする請求項5に記載のインターリーブ方法。
- 前記Qの値は、前記バンクアドレス値が0であるときは0であり、前記バンクアドレス値が1であるときは33であり、バンクアドレス値が2であるときは66であることを特徴とする請求項5に記載のインターリーブ方法。
- データ伝送におけるシンボル(Symbol)インターリーブ、トーン(Tone)インターリーブ、及びサイクリック(Cyclic)インターリーブを適用するインターリーブ装置において、
データを連続的に記録するメモリー上の書き込みアドレス値を予め設定された書き込みアドレス値の演算過程に従って連続的に計算する書き込みアドレス値の計算部と、
データを連続的に読み出す前記メモリー上の読み込みアドレス値を予め設定された読み込みアドレス値の演算過程に従って連続的に計算する読み込みアドレス値の計算部と、を含み、
前記メモリーはN個のデータバンクを含み、
前記各データバンクはM個の保存空間を含み、
前記インターリーブ対象データDはA個であり、
前記データを記録する段階が、データ個数(D)を前記保存空間個数(M)で割った値で前記データ番号(A)を割った余りに該当するデータバンク上の、前記データ個数(D)を前記保存空間個数(M)で割った値で前記データ番号(A)を割った商に該当する保存空間に前記データを記録することを特徴とするインターリーブ装置。 - 前記データバンクが、バンクアドレス値0、1、2、...N−1を有することを特徴とする請求項11に記載のインターリーブ装置。
- 前記データバンクの保存空間が、空間アドレス値0、1、2、...M−1を有することを特徴とする請求項11に記載のインターリーブ装置。
- 前記インターリーブのターゲットデータ個数が0、1、2、...、D−1であることを特徴とする請求項11に記載のインターリーブ装置。
- 前記読み込みアドレス値の計算部が、前記各データバンク別に読み出す順番に応じて、読み出し番号(B)に前記サイクリックインターリーブ値(Q)を足した値を前記保存空間個数(M)で割った商(E)を計算し、前記商(E)を前記トーンインターリーブ値(L)で割った商(C)と余り(S)を計算し、前記余り(S)に前記保存空間個数(M)をかけて前記トーンインターリーブ値(L)で割った後、前記商(C)を足した値を前記読み込みアドレス値として計算することを特徴とする請求項11に記載のインターリーブ装置。
- 前記読み込みアドレス値の計算部が、前記バンクアドレス値に応じて順次に前記空間アドレス値を計算することを特徴とする請求項15に記載のインターリーブ装置。
- 前記データバンク個数(N)が3であり、前記保存空間個数(M)が100であることを特徴とする請求項15に記載のインターリーブ装置。
- 前記トーンインターリーブ値(L)が10であることを特徴とする請求項15に記載のインターリーブ装置。
- 前記Qの値は、前記バンクアドレス値が0である時は0であり、前記バンクアドレス値が1である時は33であり、前記バンクアドレス値が2である時は66であることを特徴とする請求項15に記載のインターリーブ装置。
- 前記書き込みアドレス値の計算部から書き込みアドレス値が入力され、前記書き込みアドレス値に応じて前記データを記録するデマルチプレクサを更に含むことを特徴とする請求項15に記載のインターリーブ装置。
- 前記読み込みアドレス値の計算部から読み込みアドレス値を入力され、前記読み込みアドレス値に応じて前記データを読み出すマルチプレクサを更に含むことを特徴とする請求項15に記載のインターリーブ装置。
- 前記読み出し番号が0、1、2、...、M−1であることを特徴とする請求項15に記載のインターリーブ装置。
- データバンクに記録されたデータを伝送することにおいて、シンボル(Symbol)インターリーブ、トーン(Tone)インターリーブ、及びサイクリック(Cyclic)インターリーブを適用するインターリーブ方法の逆過程に該当するデインターリーブ方法において、
データを読み出し及び伝送された順番に応じて、読み出し番号(B)を認識する段階と、
前記読み出し番号(B)に前記各データバンクでのサイクリックインターリーブ値(Q)を足した値を保存空間個数(M)で割った商(E)を計算する段階と、
前記商(E)を前記トーンインターリーブ値(L)で割った商(C)と余り(S)を計算する段階と、
前記余り(S)に前記保存空間個数(M)をかけて前記トーンインターリーブ値(L)で割った後、前記商(C)を足した値を空間アドレス値として計算する段階と、
前記計算された空間アドレス値に対応される保存空間に伝送されたデータを記録する段階と、
を含むことを特徴とするデインターリーブ方法。 - データ伝送における少なくとも一つのインターリーブを適用するインターリーブ方法において、
予め設定された書き込みアドレス値の演算過程に従って連続的に計算されるメモリー上の書き込みアドレス値にデータを記録する段階と、
予め設定された読み込みアドレス値の演算過程に従って連続的に計算される前記メモリー上の読み込みアドレス値に記録されたデータを読み出す段階と、を含み、
前記メモリーはN個のデータバンクを含み、
前記各データバンクはM個の保存空間を含み、
前記インターリーブ対象データDはA個であり、
前記データを記録する段階が、データ個数(D)を前記保存空間個数(M)で割った値で前記データ番号(A)を割った余りに該当するデータバンク上の、前記データ個数(D)を前記保存空間個数(M)で割った値で前記データ番号(A)を割った商に該当する保存空間に前記データを記録することを特徴とするインターリーブ方法。 - 前記データバンクがバンクアドレス値0、1、2、...N−1を有することを特徴とする請求項24に記載のインターリーブ方法。
- 前記データバンクの保存空間が空間アドレス値0、1、2、...M−1を有することを特徴とする請求項24に記載のインターリーブ方法。
- 前記インターリーブのターゲットデータ個数が0、1、2、...、D−1であることを特徴とする請求項24に記載のインターリーブ方法。
- 前記データを読み出す段階が、
前記各データバンク別に読み出す順番に応じて、読み出し番号(B)にサイクリックインターリーブ値(Q)を足した値を前記保存空間個数(M)で割った商(E)を計算する段階と、
前記商(E)をトーンインターリーブ値(L)で割った商(C)と余り(S)を計算する段階と、
前記余り(S)に前記保存空間個数(M)をかけて前記トーンインターリーブ値(L)で割った後、前記商(C)を足した値を前記読み込みアドレス値とする段階と、
前記読み込みアドレス値に該当するデータを読み出す段階と、
を含むことを特徴とする請求項24に記載のインターリーブ方法。 - 前記データを読み出す段階が、前記バンクアドレス値に応じて順次に行われることを特徴とする請求項28に記載のインターリーブ方法。
- 前記読み出し番号が0、1、2、...、M−1であることを特徴とする請求項28に記載のインターリーブ方法。
- データ伝送における少なくとも一つのインターリーブを適用するインターリーブ装置において、
データを連続的に記録するメモリー上の書き込みアドレス値を予め設定された書き込みアドレス値の演算過程に従って連続的に計算する書き込みアドレス値の計算部と、
データを連続的に読み出す前記メモリー上の読み込みアドレス値を予め設定された読み込みアドレス値の演算過程に従って連続的に計算する読み込みアドレス値の計算部と、を含み、
前記メモリーはN個のデータバンクを含み、
前記各データバンクはM個の保存空間を含み、
前記インターリーブ対象データDはA個であり、
前記データを記録する段階が、データ個数(D)を前記保存空間個数(M)で割った値で前記データ番号(A)を割った余りに該当するデータバンク上の、前記データ個数(D)を前記保存空間個数(M)で割った値で前記データ番号(A)を割った商に該当する保存空間に前記データを記録することを特徴とするインターリーブ装置。 - 前記データバンクが、バンクアドレス値0、1、2、...N−1を有することを特徴とする請求項31に記載のインターリーブ装置。
- 前記データバンクの保存空間が、空間アドレス値0、1、2、...M−1を有することを特徴とする請求項31に記載のインターリーブ装置。
- 前記インターリーブのターゲットデータ個数が0、1、2、...、D−1であることを特徴とする請求項31に記載のインターリーブ装置。
- 前記読み込みアドレス値の計算部が、前記各データバンク別に読み出す順番に応じて、読み出し番号(B)にサイクリックインターリーブ値(Q)を足した値を前記保存空間個数(M)で割った商(E)を計算し、前記商(E)をトーンインターリーブ値(L)で割った商(C)と余り(S)を計算し、前記余り(S)に前記保存空間個数(M)をかけて前記トーンインターリーブ値(L)で割った後、前記商(C)を足した値を前記読み込みアドレス値として計算することを特徴とする請求項31に記載のインターリーブ装置。
- 前記読み出し番号が0、1、2、...、M−1であることを特徴とする請求項35に記載のインターリーブ装置。
- 前記読み込みアドレス値の計算部が、前記バンクアドレス値に応じて順次に前記空間アドレス値を計算することを特徴とする請求項35に記載のインターリーブ装置。
- データバンクに記録されたデータを伝送することにおいて、少なくとも一つのインターリーブを適用するインターリーブ方法の逆過程に該当するデインターリーブにおいて、
データを読み出し及び伝送された順番に応じて、読み出し番号(B)を認識する段階と、
前記読み出し番号(B)に前記各データバンクでのサイクリックインターリーブ値(Q)を足した値を保存空間個数(M)で割った商(E)を計算する段階と、
前記商(E)をトーンインターリーブ値(L)で割った商(C)と余り(S)を計算する段階と、
前記余り(S)に前記保存空間個数(M)をかけて前記トーンインターリーブ値(L)で割った後、前記商(C)を足した値を空間アドレス値として計算する段階と、
前記計算された空間アドレス値に対応される保存空間に伝送されたデータを記録する段階と、
を含むことを特徴とするデインターリーブ方法。
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1020050065495A KR100699491B1 (ko) | 2005-07-19 | 2005-07-19 | 인터리빙 방법 및 그 장치 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2007028635A true JP2007028635A (ja) | 2007-02-01 |
JP4227632B2 JP4227632B2 (ja) | 2009-02-18 |
Family
ID=37316091
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2006196542A Expired - Fee Related JP4227632B2 (ja) | 2005-07-19 | 2006-07-19 | インターリーブ方法、インターリーブ装置、及びデインターリーブ方法 |
Country Status (5)
Country | Link |
---|---|
US (1) | US7610457B2 (ja) |
EP (1) | EP1746731B1 (ja) |
JP (1) | JP4227632B2 (ja) |
KR (1) | KR100699491B1 (ja) |
DE (1) | DE602006012904D1 (ja) |
Families Citing this family (11)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US8190809B2 (en) * | 2004-11-23 | 2012-05-29 | Efficient Memory Technology | Shunted interleave for accessing plural memory banks, particularly those having partially accessed cells containing data for cache lines |
WO2006057949A2 (en) * | 2004-11-23 | 2006-06-01 | Efficient Memory Technology | Method and apparatus of multiple abbreviations of interleaved addressing of paged memories and intelligent memory banks therefor |
US8189627B2 (en) | 2006-06-28 | 2012-05-29 | Samsung & Electronics Co., Ltd. | System and method for digital communications using multiple parallel encoders |
US8111670B2 (en) * | 2007-03-12 | 2012-02-07 | Samsung Electronics Co., Ltd. | System and method for processing wireless high definition video data using remainder bytes |
WO2009141789A1 (en) | 2008-05-21 | 2009-11-26 | Nxp B.V. | A data handling system comprising memory banks and data rearrangement |
US8438434B2 (en) * | 2009-12-30 | 2013-05-07 | Nxp B.V. | N-way parallel turbo decoder architecture |
KR101482689B1 (ko) * | 2013-09-09 | 2015-01-16 | 한국과학기술원 | 인터리브드 어드레스 매핑 방법 및 이를 포함하는 디코딩 방법 |
US9495291B2 (en) * | 2013-09-27 | 2016-11-15 | Qualcomm Incorporated | Configurable spreading function for memory interleaving |
US9344221B2 (en) * | 2014-04-29 | 2016-05-17 | Newracom, Inc. | Interleaving and deinterleaving method |
CN107562638A (zh) * | 2016-06-30 | 2018-01-09 | 晨星半导体股份有限公司 | 时间解交错电路与方法 |
CN109547096B (zh) * | 2018-12-26 | 2021-12-07 | 西安空间无线电技术研究所 | 一种适用于全球低轨卫星星座的编址与路由方法 |
Family Cites Families (13)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5392443A (en) * | 1991-03-19 | 1995-02-21 | Hitachi, Ltd. | Vector processor with a memory assigned with skewed addresses adapted for concurrent fetching of a number of vector elements belonging to the same vector data |
WO1998043168A1 (en) * | 1997-03-21 | 1998-10-01 | International Business Machines Corporation | Address mapping for system memory |
JP3673989B2 (ja) | 1999-03-17 | 2005-07-20 | 株式会社ケンウッド | インターリーブ回路 |
US6553517B1 (en) * | 1999-04-09 | 2003-04-22 | Sony Corporation | Interleavers and de-interleavers |
KR100430567B1 (ko) * | 2000-10-11 | 2004-05-10 | 한국전자통신연구원 | 주소발생기를 포함한 인터리빙/디인터리빙 수행 장치 및그 방법과 그를 이용한 채널 부호화 시스템 |
KR20020030409A (ko) * | 2000-10-17 | 2002-04-25 | 윤종용 | 인터리버에서 메모리의 크기를 줄일 수 있는 메모리관리방법 |
US20020083248A1 (en) * | 2000-12-27 | 2002-06-27 | Matsushita Electric Industrial Co., Ltd. | Interleave circuit, de-interleave circuit and xDSL modem |
US6603412B2 (en) | 2001-06-08 | 2003-08-05 | Texas Instruments Incorporated | Interleaved coder and method |
KR100860660B1 (ko) * | 2002-01-09 | 2008-09-26 | 삼성전자주식회사 | 통신시스템의 인터리빙 장치 및 방법 |
US7756002B2 (en) * | 2003-01-30 | 2010-07-13 | Texas Instruments Incorporated | Time-frequency interleaved orthogonal frequency division multiplexing ultra wide band physical layer |
US7313190B2 (en) * | 2003-03-11 | 2007-12-25 | Texas Instruments Incorporated | Efficient bit interleaver for a multi-band OFDM ultra-wideband system |
FR2857178B1 (fr) * | 2003-07-04 | 2005-09-30 | St Microelectronics Sa | Entrelaceur et dispositif de decodage de signaux numeriques comportant un tel entrelaceur |
US7376117B2 (en) * | 2003-12-02 | 2008-05-20 | Infineon Technologies Ag | Interleaving circuit for a multiband OFDM transceiver |
-
2005
- 2005-07-19 KR KR1020050065495A patent/KR100699491B1/ko not_active IP Right Cessation
-
2006
- 2006-06-20 DE DE602006012904T patent/DE602006012904D1/de active Active
- 2006-06-20 EP EP06012639A patent/EP1746731B1/en active Active
- 2006-07-13 US US11/485,449 patent/US7610457B2/en active Active
- 2006-07-19 JP JP2006196542A patent/JP4227632B2/ja not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JP4227632B2 (ja) | 2009-02-18 |
DE602006012904D1 (de) | 2010-04-29 |
US20070022262A1 (en) | 2007-01-25 |
KR20070010704A (ko) | 2007-01-24 |
EP1746731B1 (en) | 2010-03-17 |
EP1746731A1 (en) | 2007-01-24 |
US7610457B2 (en) | 2009-10-27 |
KR100699491B1 (ko) | 2007-03-26 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4227632B2 (ja) | インターリーブ方法、インターリーブ装置、及びデインターリーブ方法 | |
KR101433620B1 (ko) | 처리량을 높이기 위하여 더블 버퍼링 구조와 파이프라이닝기법을 이용하는 디코더 및 그 디코딩 방법 | |
US7406651B2 (en) | Forward Chien search type Reed-Solomon decoder circuit | |
JP2001511963A (ja) | 連接符号データの送受信方法および送受信装置 | |
WO2012008066A1 (ja) | デインタリーブ装置および方法ならびにデータ伝送システムおよび方法 | |
EP1611685A2 (en) | Error-correcting code interleaver | |
US7584389B2 (en) | Turbo decoding apparatus and method | |
US7873800B2 (en) | Address generator for an interleaver memory and a deinterleaver memory | |
CN101567696B (zh) | 一种参数可变的bch码编码器及译码器 | |
KR101133907B1 (ko) | 디인터리브 장치와 방법 및 인터리빙 인덱스 산출장치 및방법과 그 기록매체 | |
US20100241911A1 (en) | Address generator of communication data interleaver and communication data decoding circuit | |
US20050089121A1 (en) | Configurable architectrue and its implementation of viterbi decorder | |
JPH07254862A (ja) | インターリーブ回路およびディインターリーブ回路 | |
KR100499467B1 (ko) | 블록 인터리빙 방법 및 그를 위한 장치 | |
CN100459438C (zh) | 里德所罗门解码器的关键方程与错误值求解优化电路 | |
WO2008028419A1 (fr) | Procédé et système d'entrelacement/désentrelacement dans un système de communication | |
JP2008099145A (ja) | ターボ復号装置 | |
KR100747487B1 (ko) | 리드-솔로몬 복호 장치 및 수정된 유클리드 알고리즘연산회로 | |
US6651194B1 (en) | Method and apparatus for interleaving an incoming stream of data blocks | |
KR100651567B1 (ko) | 내부 메모리와 외부 메모리를 이용한 디인터리빙 장치 및 방법 | |
RU2282307C2 (ru) | Способ синдромного декодирования для сверточных кодов | |
KR100192792B1 (ko) | 리드 솔로몬 복호기의 다항식 평가 장치 | |
KR100487366B1 (ko) | 블록 인터리빙 방법 및 그를 위한 장치 | |
JP4062261B2 (ja) | 誤り訂正装置、受信装置、画像表示装置および誤り訂正方法 | |
KR19990051438A (ko) | 디지털 비디오 홈 시스템에서의 에러 심볼 위치를 검출하기 위한 방법 및 장치 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
RD04 | Notification of resignation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7424 Effective date: 20070119 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20080701 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20081001 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20081118 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20081128 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111205 Year of fee payment: 3 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
LAPS | Cancellation because of no payment of annual fees |