JP2010232803A - 受信装置及び方法、プログラム、並びに受信システム - Google Patents

受信装置及び方法、プログラム、並びに受信システム Download PDF

Info

Publication number
JP2010232803A
JP2010232803A JP2009076031A JP2009076031A JP2010232803A JP 2010232803 A JP2010232803 A JP 2010232803A JP 2009076031 A JP2009076031 A JP 2009076031A JP 2009076031 A JP2009076031 A JP 2009076031A JP 2010232803 A JP2010232803 A JP 2010232803A
Authority
JP
Japan
Prior art keywords
data
address
written
read
write
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2009076031A
Other languages
English (en)
Other versions
JP5344228B2 (ja
JP2010232803A5 (ja
Inventor
Mineshi Yokogawa
峰志 横川
Hitoshi Sakai
仁志 境
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sony Corp
Original Assignee
Sony Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority to JP2009076031A priority Critical patent/JP5344228B2/ja
Application filed by Sony Corp filed Critical Sony Corp
Priority to ES10250341.4T priority patent/ES2634114T3/es
Priority to EP10250341.4A priority patent/EP2239855B1/en
Priority to PL10250341T priority patent/PL2239855T3/pl
Priority to PT102503414T priority patent/PT2239855T/pt
Priority to EP17165950.1A priority patent/EP3232575B1/en
Priority to ES17165950T priority patent/ES2828439T3/es
Priority to TW099107157A priority patent/TWI419480B/zh
Priority to RU2010110383/08A priority patent/RU2475955C2/ru
Priority to US12/726,484 priority patent/US8423864B2/en
Priority to CN2010101385253A priority patent/CN101848006B/zh
Publication of JP2010232803A publication Critical patent/JP2010232803A/ja
Publication of JP2010232803A5 publication Critical patent/JP2010232803A5/ja
Application granted granted Critical
Publication of JP5344228B2 publication Critical patent/JP5344228B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/03—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words
    • H03M13/05—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words using block codes, i.e. a predetermined number of check bits joined to a predetermined number of information bits
    • H03M13/11—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words using block codes, i.e. a predetermined number of check bits joined to a predetermined number of information bits using multiple parity bits
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/27—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes using interleaving techniques
    • H03M13/2703—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes using interleaving techniques the interleaver involving at least two directions
    • H03M13/2707—Simple row-column interleaver, i.e. pure block interleaving
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/27—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes using interleaving techniques
    • H03M13/2782—Interleaver implementations, which reduce the amount of required interleaving memory
    • H03M13/2785—Interleaver using in-place interleaving, i.e. writing to and reading from the memory is performed at the same memory location
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/27—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes using interleaving techniques
    • H03M13/2789—Interleaver providing variable interleaving, e.g. variable block sizes

Landscapes

  • Physics & Mathematics (AREA)
  • Probability & Statistics with Applications (AREA)
  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Error Detection And Correction (AREA)
  • Two-Way Televisions, Distribution Of Moving Picture Or The Like (AREA)

Abstract

【課題】DVB-T.2における受信機にとって適切な時間デインタリーブ処理を実現させる。
【解決手段】、最初の書き込み対象期間では、アドレス０に、「０」が書き込みデータとして書き込まれ、アドレス０に元々書きこまれていた「０」が読み出しデータとして読み出される。次の書き込み対象期間では、アドレス３に、「１」が書き込みデータとして書き込まれ、アドレス３に元々書きこまれていた「１」が読み出しデータとして読み出される。次の書き込み禁止期間においては、アドレス６には何も書き込まれずに、アドレス６に元々書きこまれていた「６」が読み出しデータとして読み出される。以上の３カラム分の動作が、それ以降も順次繰り返される。本発明は、DVB-T.2の受信装置に適用することができる。
【選択図】図４

Description

本発明は、受信装置及び方法プログラム並びに受信システムに関し、特に、DVB-T.2における受信機にとって適切な時間デインタリーブ処理を実現させることができる、受信装置及び方法プログラム並びに受信システムに関する。
通信システムにおいては、コーディングを使用して雑音のある通信チャネルに渡る信頼性ある通信が行われている。例えば、衛星ネットワークのようなワイヤレス（または無線）システムでは、地理的および環境的要因からの雑音源が多い。これらの通信チャネルは固定容量を表し、ある信号対雑音比（ＳＮＲ）におけるシンボル当たりのビットに関して表すことができ、シャノン限界として知られる理論的上限を規定している。結果として、コーディング設計はこのシャノン限界に近づくレートを達成することを目的としている。この目的は、帯域幅制約衛星システムに対して特に密接な関係がある。
近年では、シャノン限界に近い性能を示す符号化方法として、例えば、いわゆるターボ符号化(Turbo coding)と称される手法が開発されている。具体的には例えば、並列連接畳み込み符号(PCCC(Parallel Concatenated Convolutional Codes))や、縦列連接畳み込み符号(SCCC(Serially Concatenated Convolutional Codes))といった手法が開発されている。また、これらのターボ符号が開発される一方で、古くから知られる符号化方法である低密度パリティ検査符号(Low Density Parity Check codes)（以下、LDPC符号と称する）が脚光を浴びつつある。
LDPC符号は、R. G. Gallagerによる非特許文献１において最初に提案されたものであり、その後、非特許文献２，３等において再注目されるに至ったものである。
LDPC符号は、近年の研究により、ターボ符号等と同様に、符号長を長くしていくに従って、シャノン限界に近い性能が得られることがわかりつつある。また、LDPC符号は、最小距離が符号長に比例するという性質があることから、その特徴として、ブロック誤り確率特性がよく、さらに、ターボ符号等の復号特性において観測される、いわゆるエラーフロア現象が殆ど生じないことが利点として挙げられる。
以上の利点により、LDPC符号は、DVB(Digital Video Broadcasting)-T.2への採用が決定している（非特許文献４参照）。DVB-T.2とは、ETSI(European Telecommunication Standard Institute: 欧州電気通信標準化機構)により現在（2009年３月現在）制定中の、次世代の地上デジタル放送の規格である。
DVB-T.2における受信機には、時間デインタリーバが設けられる。即ち、受信機に入力される信号は、送信側において複数のLDPC符号間でのブロックインタリーブ処理（時間インタリーブ処理）が施されている。その処理単位は、セル単位(ここではコンスタレーション単位)である。そこで、時間デインタリーバは、入力された信号に対して、時間インタリーブ処理に対応するデインタリーブ処理を施す。
具体的には例えば、時間デインタリーバは、カラム(column)方向にａセルを記憶するとともに、ロウ(row)（横）方向にｂセルを記憶するメモリを有している。そこで、時間デインタリーバは、Ｎ個（Ｎは１以上の整数値）のセルデータを単位として、供給されたセルデータをメモリの所定アドレスに順次書き込み、その所定アドレスに書き込まれていたセルデータを順次読み出すことで、時間デインタリーブ処理を実現している。
なお、以下、メモリの、ロウ方向が1セルの、カラム方向に延びる記憶領域を、カラムと適宜称する。また、時間デインタリーバにおけるセルデータの書き込みの単位数Ｎを、以下、カラム数と称する。
R. G. Gallager, "Low Density Parity Check Codes", Cambridge, Massachusetts: M. I. T. Press, 1963 D. J. C. MacKay, "Good error correcting codes based on very parse matrices", Submitted to IEEE Trans. Inf. Theory, IT-45, pp. 399-431, 1999 M. G. Luby, M. Mitzenmacher, M. A. Shokrollahi and D. A. Spielman, "Analysis of low density codes and improved designs using irregular graphs", in Proceedings of ACM Symposium on Theory of Computing, pp. 249-258, 1998 DVB BlueBook A122 Rev.1，Frame structure channel coding and modulation for a second generation digital terrestrial television broadcasting system (DVB-T2) 平成２０年９月１日、DVBのホームページ、［平成２１年３月１７日検索］、インターネット＜URL： http://www.dvb.org/technology/standards/＞
しかしながら、DVB-T.2における受信機の時間デインタリーバに入力されるデータについては、カラム数ＮがT2フレーム毎に変化してしまう場合がある。このため、実装上何かしらの工夫をしないと、時間デインタリーブ処理が上手くできなくなるおそれがある。よって、かかる工夫を実現できる手法の提供が要望されているが、そのような要望に充分に応えられていない状況である。
本発明は、このような状況に鑑みてなされたものであり、DVB-T.2における受信機にとって適切な時間デインタリーブ処理を実現させることができるようにするものである。
本発明の一側面の受信装置は、LDPC(Low Density Parity Check)符号化されて、インタリーブ処理が施されたデータ信号に対して、ａ個（ａは1以上の整数値）のデータを記録可能なカラムを有するメモリを用いて、デインタリーブ処理を施すデインタリーブ手段と、前記データ信号がＮ（Ｎは、ａよりも少ない整数値）個のデータを単位にして供給された場合、前記デインタリーブ手段に対する制御として、書き込み期間では、前記メモリのうち、処理対象のアドレスに、前記データ信号を書き込ませ、前記処理対象のアドレスに元々書きこまれていたデータを読み出させる制御を行い、書き込み禁止期間では、前記メモリのうち、処理対象のアドレスに対する前記データ信号の書き込みを禁止し、前記処理対象のアドレスに元々書きこまれていたデータを読み出させる制御を行う制御手段とを備える。
前記ａ個分のデータを書き込む期間に相当する期間が１単位とされており、前記１単位内で、前記書き込む期間がＮ個分だけ予め決められており、前記書き込み禁止期間が（ａ−Ｎ）個分だけ予め決められている。
前記１単位内で、最初のＮ個分の期間が前記書き込み期間とされ、最後の（ａ―Ｎ）個分の期間が前記書き込み禁止期間とされることが予め決定されている。
前記受信装置は、DVB(Digital Video Broadcasting)-T.2に準拠している。
前記データ信号は、さらに、複数のLDPC符号間でのブロックインタリーブ処理が施されている。
本発明の一側面の受信方法およびプログラムは、上述した本発明の一側面の受信装置に対応する方法およびプログラムである。
本発明の一側面の受信装置および方法、並びにプログラムにおいては、LDPC(Low Density Parity Check)符号化されて、インタリーブ処理が施されたデータ信号に対して、ａ個（ａは1以上の整数値）のデータを記録可能なカラムを有するメモリを用いて、デインタリーブ処理を施すデインタリーブ手段を備える受信装置によって、前記データ信号がＮ（Ｎは、ａよりも少ない整数値）個のデータを単位にして供給された場合、前記デインタリーブ手段に対する制御として、書き込み期間では、前記メモリのうち、処理対象のアドレスに、前記データ信号を書き込ませ、前記処理対象のアドレスに元々書きこまれていたデータを読み出させる制御が行われ、書き込み禁止期間では、前記メモリのうち、処理対象のアドレスに対する前記データ信号の書き込みを禁止し、前記処理対象のアドレスに元々書きこまれていたデータを読み出す制御が行われる。
本発明の一側面の受信システムは、LDPC(Low Density Parity Check)符号化されて、インタリーブ処理が施されたデータ信号が所定の伝送路を介して伝送されてきた場合、前記信号を取得する取得手段と、前記取得手段が前記伝送路を介して取得した前記データ信号に対して、前記伝送路で生じる誤りを訂正する処理を少なくとも含む伝送路復号処理を施し、その結果得られる信号を出力する伝送路復号手段と、前記伝送路復号手段の出力信号に対して情報源復号処理を施す情報源復号処理手段、または、前記伝送路復号手段の出力信号を記録媒体に記録させる記録手段とを備え、前記伝送路復号手段は、前記取得手段により取得された前記データ信号に対して、ａ個（ａは1以上の整数値）のデータを記録可能なカラムを有するメモリを用いて、デインタリーブ処理を施すデインタリーブ手段と、前記データ信号がＮ（Ｎは、ａよりも少ない整数値）個のデータを単位にして供給された場合、前記デインタリーブ手段に対する制御として、書き込み期間では、前記メモリのうち、処理対象のアドレスに、前記データ信号を書き込ませ、前記処理対象のアドレスに元々書きこまれていたデータを読み出させる制御を行い、書き込み禁止期間では、前記メモリのうち、処理対象のアドレスに対する前記データ信号の書き込みを禁止し、前記処理対象のアドレスに元々書きこまれていたデータを読み出させる制御を行う制御手段とを有する。
本発明の一側面の受信システムにおいては、LDPC(Low Density Parity Check)符号化されて、インタリーブ処理が施されたデータ信号が所定の伝送路を介して伝送されてきた場合、前記信号を取得する取得手段と、前記取得手段が前記伝送路を介して取得した信号に対して、前記伝送路で生じる誤りを訂正する処理を少なくとも含む伝送路復号処理を施し、その結果得られる信号を出力する伝送路復号手段と、前記伝送路復号手段の出力信号に対して情報源復号処理を施す情報源復号処理手段、または、前記伝送路復号手段の出力信号を記録媒体に記録させる記録手段とが設けられる。前記伝送路復号手段には、前記データ信号に対して、ａ個（ａは1以上の整数値）のデータを記録可能なカラムを有するメモリを用いて、デインタリーブ処理を施すデインタリーブ手段が設けられており、前記データ信号がＮ（Ｎは、ａよりも少ない整数値）個のデータを単位にして供給された場合、前記デインタリーブ手段に対する制御として、書き込み期間では、前記メモリのうち、処理対象のアドレスに、前記データ信号を書き込ませ、前記処理対象のアドレスに元々書きこまれていたデータを読み出させる制御が行われ、書き込み禁止期間では、前記メモリのうち、処理対象のアドレスに対する前記データ信号の書き込みを禁止し、前記処理対象のアドレスに元々書きこまれていたデータを読み出す制御が行われる。
以上のごとく、本発明によれば、DVB-T.2における受信機にとって適切な時間デインタリーブ処理を実現させることができるようになる。
本発明が適用される受信装置の構成例を示す図である。 図１の構成の受信装置の時間デインタリーバのメモリの構成例を示す図である。 図１の構成の受信装置の時間デインタリーバの処理の一例を示す図である。 図１の構成の受信装置の時間デインタリーバの処理の一例を示す図である。 図１の構成の受信装置の時間デインタリーバの処理の一例を示す図である。 図１の構成の受信装置の時間デインタリーバの処理の一例を示す図である。 図１の構成の受信装置に適用可能な受信システムの第１の構成例を示すブロック図である。 図１の構成の受信装置に適用可能な受信システムの第２の構成例を示すブロック図である。 図１の構成の受信装置に適用可能な受信システムの第３の構成例を示すブロック図である。 本発明が適用される受信装置のハードウエア構成例を示すブロック図である。
[DVB-T.2における受信装置の構成]
図１は、本発明が適用される受信装置の構成例を示している。
DVB-T.2に準拠したデジタル放送では、LDPC符号が、QPSK(Quadrature Phase Shift Keying)等の直交変調（デジタル変調）のシンボルとされ（シンボル化され）、そのシンボルが信号点にマッピングされて送信される。例えば本実施の形態では、デジタル放送の変調方式として、直交周波数分割多重方式（OFDM方式：Orthogonal Frequency Division Multiplexing方式）が採用されている。
図１の例の受信装置は、このようなDVB-T.2に準拠したデジタル放送の受信機として機能する。このため、受信装置は、復調部１１、周波数デインタリーバ１２、時間デインタリーバ１３、セルデインタリーバ１４、切替部１５、デマッピング部１６、ビットデインタリーバ１７、LDPCデコーダ、BCHデコーダ１９、および制御部２０を含むように構成されている。
図示せぬ放送局からの放送波は、図１の受信装置に受信され、図示せぬチューナ等によってIF信号として復調部１１に供給される。そこで、復調部１１は、IF信号を直交復調し、その結果得られるベースバンドのOFDM信号を、周波数デインタリーバ１２に供給する。
周波数デインタリーバ１２は、復調部１１からのOFDM信号に対して周波数デインタリーブ処理を施す。即ち、周波数デインタリーバ１２は、OFDMシンボルに閉じたインタリーバに対応するデインタリーバである。その処理単位は、cell単位(ここではOFDMのcarrier単位)となる。
周波数デインタリーバ１２の出力信号Sａのうち、PLP（physical layer pipe）に対応する信号は、時間デインタリーバ１３に供給される。一方、周波数デインタリーバ１２の出力信号SａのうちL1（P2シンボルに含まれる）に対応する信号は、切替部１５に供給される。
なお、PLPとは、DVB-T.2におけるデータストリームのことをいう。L1とは、Layer1(物理層) 伝送パラメータのことをいう。L1には、変復調パラメータの他、PLPの位置と大きさ、誤り訂正方式等が入っている。Multiple PLP（以下、マルチPLPと称する）の場合、PLPの位置と大きさはT2 frame（以下、T2フレームと称する）毎に変わるので、L1を取らないと、所望のPLPを周波数デインタリーブ処理後に抜き出すことができなくなる。T2フレームとは、DVB-T.2における物理層での伝送単位をいい、PLPを含むデータシンボルの他、P1シンボルとP2シンボルとから構成されている。L1は、T2フレームのP2シンボルに含まれている。L1の詳細については、非特許文献４に開示されている。
周波数デインタリーバ１２から出力されて時間デインタリーバ１３に入力される信号Sa（L1を除く）は、送信側において複数のLDPC符号間でのブロックインタリーブ処理（時間インタリーブ処理）が施されている。その処理単位は、cell単位(ここではコンスタレーション単位)である。なお、時間デインタリーバ１３について言及している場合、入力信号Sa（L1を除く）を、単に入力信号Saと称する。時間デインタリーバ１３は、入力信号Saに対して、時間インタリーブ処理に対応するデインタリーブ処理を施し、その結果得られる信号Sbを出力信号としてセルデインタリーバ１４に供給する。
時間デインタリーバ１３の入力信号Saが、上述のごとく、カラム数ＮがT2フレーム毎に変化する可能性がある信号である。
このため、例えば本実施の形態では、入力信号Saの最大カラム数ａと同数のカラムを有するメモリ（例えば後述する図２のメモリ２１）が設けられている。また、入力信号Saの最大カラム数ａ個分のセルデータを書き込む期間に相当する期間が１単位とされている。入力信号Saのカラム数Ｎが最大カラム数a未満である場合、１単位内で、セルデータを書き込む期間がＮ個分だけ予め決められている。換言すると、セルデータの書き込みを禁止する期間が（ａ−Ｎ）個分だけ予め決められている。なお、以下、セルデータを書き込む期間を、書き込み対象期間と称し、セルデータの書き込みを禁止する期間を、書き込み禁止期間と称する。
制御部２０は、書き込み対象期間においては、時間デインタリーバ１３の入力信号Saとして、次の書き込み対象のセルデータを周波数デインタリーバ１２から時間デインタリーバ１３に供給する。時間デインタリーバ１３は、書き込み対象のセルデータを、処理対象のアドレスに書き込み、処理対象のアドレスに元々書きこまれていたデータを読み出す。そして、制御部２０は、処理対象のアドレスを、別のアドレスに更新する。なお、処理対象のアドレスの更新手法自体については、特に限定されない。処理対象のアドレスの更新の具体例については、図３乃至図６を参照して後述する。
一方、制御部２０は、書き込み禁止期間においては、時間デインタリーバ１３の入力信号Saの供給を停止させる。よって、時間デインタリーバ１３は、処理対象のアドレスには何も書き込まずに、処理対象のアドレスに元々書きこまれていたデータを読み出す。
なお、書き込み対象期間と書き込み禁止区間とによらず、処理対象のアドレスにデータが書きこまれていなかった場合には、当然ながらデータは読み出されない。ただし、ここでは、このような場合も含めて、「処理対象のアドレスに元々書きこまれていたデータを読み出す」という表現が利用されている。
以上の制御部２０と時間デインタリーバ１３の一連の処理を実現させる手法が、本発明が適用される手法である。以下、かかる手法を、可変カラム対応時間デインタリーブ手法と称する。即ち、可変カラム対応時間デインタリーブ手法こそが、DVB-T.2における受信機にとって適切な時間デインタリーブ処理を実現させることができる手法のひとつである。なお、可変カラム対応時間デインタリーブ手法の具体例については、図２乃至図６の手法を参照して後述する。
時間デインタリーバ１３から出力されてセルデインタリーバ１４に入力される信号Sbは、送信側においてLDPC符号内に閉じたインタリーブ処理（セルインタリーブ処理）が施されている。その処理単位は、cell単位(ここではコンスタレーション単位)である。そこで、セルデインタリーバ１４は、入力信号Sbに対して、セルインタリーブ処理に対応するデインタリーブ処理を施し、その結果得られる信号を切替部１５に供給する。
このようにして、切替部１５の入力には、周波数デインタリーバ１２から出力されたL1に対応する伝送制御信号（以下、適宜L1と略記する）と、セルデインタリーバ１４から出力されたPLに対応するデータ信号（以下、適宜データと略記する）とが供給される。切替部１５は、制御部２０の制御に基づいて、出力データとして、L1またはデータを選択して出力する。
具体的には例えば本実施の形態では、通常状態では、制御部２０の制御の下、切替部１５は、セルデインタリーバ１４から入力されたデータを出力する。そして、周波数デインタリーバ１２からL1が出力されると、制御部２０の制御の下、割り込み処理として、切替部１５は、L1を出力する。即ち、制御部２０は、周波数デインタリーバ１２からL1が出力されると、時間デインタリーバ１３やセルデインタリーバ１４の動作を止める。これにより、L1が、デマッピング部１６とビットデインタリーバ１７を介してLDPCデコーダ１８に供給されて、そこでLDPC復号されることになる。
デマッピング部１６は、切替部１５の出力データを、LDPC符号の符号ビット単位のデータに変換して、ビットデインタリーバ１７に供給する。
デマッピング部１６から出力されてビットデインタリーバ１７に入力されるデータは、送信側においてLDPCの符号ビット単位のビットインタリーブ処理が施されている。そこで、ビットデインタリーバ１７は、入力されたデータに対してビットデインタリーブ処理を施す。ビットデインタリーブ処理の結果、符号ビットの位置がビットインタリーブ処理前の元の位置に戻ったLDPC符号が得られる。このようなLDPC符号からなる信号が、ビットデインタリーバ１７の出力信号としてLDPCデコーダ１８に供給される。
即ち、ビットデインタリーバ１７の出力信号が、LDPCデコーダ１８の入力信号となる。そこで、LDPCデコーダ１８は、送信側のLDPC符号処理で用いられた検査行列に基づいて生成される変換検査行列を用いて、入力信号に対してLDPC復号処理を施し、その結果得られるデータをBCHデコーダ１９に供給する。
LDPCデコーダ１８から出力されてBCHデコーダ１９に入力されるデータは、送信側において、誤り訂正符号化処理としてのBCH（Bose-Chaudhuri-Hocquenghem）符号化処理が施されている。そこで、BCHデコーダ１９は、このようなBCH符号化処理が施されたデータの復号を行い、その結果得られるデータを外部に出力する。
制御部２０は、BCHデコーダ１９の出力データ等に基づいて、周波数デインタリーバ１２乃至切替部１５の動作を制御する。
例えば、制御部２０は、可変カラム対応時間デインタリーブ手法を実現するための制御を実行する。
[可変カラム対応時間デインタリーブ手法の説明]
以下、図２乃至図７を参照して、可変カラム対応時間デインタリーブ手法の具体例について説明する。
図２は、時間デインタリーバ１３のメモリの構成例を示している。
図２において、０乃至ｂは、３×４の長方形の各マスが１つのアドレスを示しており、各アドレス内の数値が、メモリ２１内のアドレス番号を示している。
図２の例のメモリ２１は、カラム方向（ここでは時間デインタイーブ処理を行うので横方向を指すとする）に最大３セルを記憶可能とするとともに、ロウ方向（縦方向）に最大４セルを記憶する記憶容量を有し、３個のカラムから構成される。
即ち、メモリ２１が３個のカラムから構成されているということは、時間デインタリーバ１３の入力信号Saの最大カラム数ａ=３とされている。なお、最大カラム数ａ=３としたのは、説明の簡略のためであり、当然ながら最大カラム数ａは特に限定されない。換言すると、時間デインタリーバ１３のメモリも、図２の例のメモリ２１の構成に限定されず、最大カラム数ａと同数のカラムを有する構成であれば足りる。
図３は、時間デインタリーバ１３のデインタリーバ処理の最初の処理、即ち、書き込みだけが行われる処理の一例を説明する図である。
図３の例の最初の処理の時点では、入力信号Saのカラム数Ｎ＝３（＝最大カラム数ａ）であるとする。
図３において、３×４の長方形がメモリ２１の記録内容を示している。即ち、３×４の長方形の各マスが１つのアドレスを示しており、各アドレス内の数値が、記録されているデータを示している。換言すると、各アドレス内の数値は、各アドレス番号ではない点（図２とは異なる点）注意を要する。各アドレス（マス）のうち灰色のアドレスは、処理対象のアドレスを示している。３×４の長方形の左方の矢印の上方のうち、四角印内の数字が書き込みアドレス番号（処理対象のアドレス番号）を示しており、丸印内の数字が書き込みデータ（書き込み対象のセルデータ）を示している。即ち、丸印内の数字のデータが、四角印内の書き込みアドレス番号のアドレス（処理対象のアドレス）に書き込まれることになる。このとき、四角印内の書き込みアドレス番号のアドレス（処理対象のアドレス）に元々書きこまれていたデータが読み出されることになり、この読み出しデータが、３×４の長方形の左方の矢印の上方に三角印内の数字として示されている。なお、この段落の記載事項は、後述する図４乃至図６にも同様にあてはまるとする。
図３の例では、処理対象のアドレスは、アドレス番号でいうと、0,1,2,3,4,5,6.7,8,9,a,bの順に順次更新されていく。
書き込み対象のデータ、即ち、時間デインタリーバ１３の入力信号Saは、（0,1,2）,（3,4,5）,（6,7,8）,（9,a,b）であるとする。ここで、括弧（ ）は、最大カラム数ａ（本例ではａ＝３）のセルデータの集合を示している。即ち、図３の例の入力信号Saは、括弧内には何れも３つの数字が記載されていることから、カラム数Ｎ＝３（＝最大カラム数ａ）であることがわかる。
この場合、図３の右下の図に示されるように、アドレス番号0,1,2,3,4,5,6.7,8,9,a,bのそれぞれには、データ0,1,2,3,4,5,6.7,8,9,a,bのそれぞれが格納されることになる。
次に、この状態で、カラム数Ｎが３から２に変化したとする。具体的には例えば、時間デインタリーバ１３の入力信号Saは、（0,1,×）,（2,3,×）,（4,5,×）,（6,7,×）であるとする。ここで、括弧（ ）内の×（バツ印）は、データが存在しないことを意味する。即ち、この例の入力信号Saは、括弧内には何れも２つの数字が記載されていることから、カラム数Ｎ＝２であることがわかる。
図４は、カラム数が３から２に変化した後の時間デインタリーバ１３のデインタリーバ処理の一例を説明する図であって、図３の例の処理の続きの処理を示す図である。
図４の例では、処理対象のアドレスは、アドレス番号でいうと、0,3,6,9,1,4,7,a,2,5,8,bの順に順次更新されていく。
本例（図４の例のみならず、後述する図５や図６の例含む）では、入力信号Saの最大カラム数ａ＝３個分のセルデータを書き込むのに相当する期間が１単位とされている。この１単位のうち、最初の２個分のセルデータを書き込むのに相当する期間が、書き込み対象期間とされ、最後の１個分のセルデータを書き込むのに相当する期間が、書き込み禁止期間とされる。
書き込み対象期間においては、上述したように、制御部２０は、時間デインタリーバ１３の入力信号Saとして、次の書き込みデータを周波数デインタリーバ１２から時間デインタリーバ１３に供給する。時間デインタリーバ１３は、書き込みデータを、処理対象のアドレスに書き込み、処理対象のアドレスに元々書きこまれていたデータを読み出す。そして、制御部２０は、処理対象のアドレスを、別のアドレスに更新する。
なお、以下、書き込みアドレス番号Ｋ（Ｋは０乃至ｂのうちの何れかの数値）のアドレスが処理対象となっている場合、それを、アドレスＫと適宜称する。
具体的には例えば、最初の書き込み対象期間では、アドレス０に、「０」が書き込みデータとして書き込まれ、アドレス０に元々書きこまれていた「０」が読み出しデータとして読み出される。
次の書き込み対象期間では、アドレス３に、「１」が書き込みデータとして書き込まれ、アドレス３に元々書きこまれていた「１」が読み出しデータとして読み出される。
その次の期間は書き込み禁止期間となる。上述したように、制御部２０は、書き込み禁止期間においては、時間デインタリーバ１３の入力信号Saの供給を停止させる。よって、時間デインタリーバ１３は、処理対象のアドレスには何も書き込まずに、処理対象のアドレスに元々書きこまれていたデータを読み出す。
即ち、処理対象がアドレス０からアドレス６に更新されたときの書き込み禁止期間においては、アドレス６には何も書き込まれずに、アドレス６に元々書きこまれていた「６」が読み出しデータとして読み出される。
なお、丸印内の×（バツ印）は、時間デインタリーバ１３の入力信号Saが停止されないこと、即ち、処理対象のアドレスには何も書き込まれないことを意味している。
以上の３カラム分の動作が、それ以降も順次繰り返される。
即ち、次の３カラム分の動作のうち、最初の書き込み対象期間では、アドレス９に、「２」が書き込みデータとして書き込まれ、アドレス９に元々書きこまれていた「９」が読み出しデータとして読み出される。
次の書き込み対象期間では、アドレス１に、「３」が書き込みデータとして書き込まれ、アドレス１に元々書きこまれていた「１」が読み出しデータとして読み出される。
次の書き込み禁止期間では、アドレス４には何も書き込まれずに、アドレス４に元々書きこまれていた「４」が読み出しデータとして読み出される。
さらに次の３カラム分の動作のうち、最初の書き込み対象期間では、アドレス７に、「４」が書き込みデータとして書き込まれ、アドレス７に元々書きこまれていた「７」が読み出しデータとして読み出される。
次の書き込み対象期間では、アドレスａに、「５」が書き込みデータとして書き込まれ、アドレスａに元々書きこまれていた「ａ」が読み出しデータとして読み出される。
次の書き込み禁止期間では、アドレス２には何も書き込まれずに、アドレス２に元々書きこまれていた「２」が読み出しデータとして読み出される。
さらに次の３カラム分の動作のうち、最初の書き込み対象期間では、アドレス５に、「６」が書き込みデータとして書き込まれ、アドレス５に元々書きこまれていた「５」が読み出しデータとして読み出される。
次の書き込み対象期間では、アドレス８に、「７」が書き込みデータとして書き込まれ、アドレス８に元々書きこまれていた「８」が読み出しデータとして読み出される。
次の書き込み禁止期間では、アドレスｂには何も書き込まれずに、アドレスｂに元々書きこまれていた「ｂ」が読み出しデータとして読み出される。
以上の動作の結果、時間デインタリーバ１３の入力信号Saとして、（0,1,×）,（2,3,×）,（4,5,×）,（6,7,×）がメモリ２１に書き込まれ、その間、時間デインタリーバ１３の出力信号Sbとして、（0,3,6,9）,（1,4,7,a）,（2,5,8,b）がメモリ２１から読み出される。即ち、読み出しデータ（時間デインタリーバ１３の出力信号Sb）に着目すると、３カラムのデインタリーブが実現することになる。また、書き込みデータ（時間デインタリーバ１３の入力信号Sa）に着目すると、３個のセルデータが読み出されるうちに、２個のセルデータが書き込まれることになる。
次に、例えば、時間デインタリーバ１３の入力信号Saとして、（0,1,×）,（2,3,×）,（4,5,×）,（6,7,×）がさらに供給されるとする。
図５は、このようにカラム数が最大の３より小さい２のままの時間デインタリーバ１３のデインタリーバ処理の一例であって、図４の例の処理の続きの処理を示す図である。
図５の例では、処理対象のアドレスは、アドレス番号でいうと、0,9,7,5,3,1,a,8,6,4,2,bの順に順次更新されていく。
図５の例の最初の書き込み対象期間では、アドレス０に、「０」が書き込みデータとして書き込まれ、アドレス０に元々書きこまれていた「０」が読み出しデータとして読み出される。
次の書き込み対象期間では、アドレス９に、「１」が書き込みデータとして書き込まれ、アドレス９に元々書きこまれていた「２」が読み出しデータとして読み出される。
次の書き込み禁止期間では、アドレス７には何も書き込まれずに、アドレス７に元々書きこまれていた「４」が読み出しデータとして読み出される。
以上の３カラム分の動作が、それ以降も順次繰り返される。
即ち、次の３カラム分の動作のうち、最初の書き込み対象期間では、アドレス５に、「２」が書き込みデータとして書き込まれ、アドレス５に元々書きこまれていた「６」が読み出しデータとして読み出される。
次の書き込み対象期間では、アドレス３に、「３」が書き込みデータとして書き込まれ、アドレス３に元々書きこまれていた「１」が読み出しデータとして読み出される。
次の書き込み禁止期間では、アドレス１には何も書き込まれずに、アドレス１に元々書きこまれていた「３」が読み出しデータとして読み出される。
さらに、次の３カラム分の動作のうち、最初の書き込み対象期間では、アドレスａに、「４」が書き込みデータとして書き込まれ、アドレスａに元々書きこまれていた「５」が読み出しデータとして読み出される。
次の書き込み対象期間では、アドレス８に、「５」が書き込みデータとして書き込まれ、アドレス８に元々書きこまれていた「７」が読み出しデータとして読み出される。
次の書き込み禁止期間では、アドレス６には何も書き込まれず、また、アドレス６にはデータが元々書き込まれていないので、何のデータも読み出されない。
なお、△印内の×（バツ印）は、時間デインタリーバ１３の出力信号Sbとして、何のセルデータも読み出されないこと、即ち、処理対象のアドレスには元々何も書き込まれないことを意味している。
さらに、次の３カラム分の動作のうち、最初の書き込み対象期間では、アドレス４に、「６」が書き込みデータとして書き込まれ、また、アドレス４にはデータが元々書き込まれていないので、何のデータも読み出されない。
次の書き込み対象期間では、アドレス２に、「７」が書き込みデータとして書き込まれ、また、アドレス２にはデータが元々書き込まれていないので、何のデータも読み出されない。
次の書き込み禁止期間では、アドレスｂには何も書き込まれず、また、アドレスｂにはデータが元々書き込まれていないので、何のデータも読み出されない。
以上の動作の結果、時間デインタリーバ１３の入力信号Saとして、（0,1,×）,（2,3,×）,（4,5,×）,（6,7,×）がメモリ２１に書き込まれ、その間、時間デインタリーバ１３の出力信号Sbとして、（0,2,4,6）,（1,3,5,7）,（×，×，×，×）がメモリ２１から読み出される。
ここで、時間デインタリーバ１３の出力信号Sbの×（バツ印）は、データが存在しないことを意味する。即ち、この例の入力信号Sbのうちの、最後の括弧（ ）内には何れも×（バツ印）が記載されていることから、この期間ではデータは読み出されないことがわかる。
このように、読み出しデータ（時間デインタリーバ１３の出力信号Sb）に着目すると、２カラムのデインタリーブが実現することになる。また、書き込みデータ（時間デインタリーバ１３の入力信号Sa）に着目すると、３個のセルデータが読み出されるうちに、２個のセルデータが書き込まれることになる。
また、書き込みデータ（時間デインタリーバ１３の出力信号Sb）に着目すると、３個のセルデータが読み出されるうちに、２個のセルデータが書き込まれることになる。
次に、この状態で、カラム数Ｎが２から３に再度変化したとする。具体的には例えば、時間デインタリーバ１３の入力信号Saが、（0,1,2）,（3,4,5）,（6,7,8）,（9,a,b）であるとする。
図６は、このようにカラム数が２から３に変化した後の時間デインタリーバ１３のデインタリーバ処理の一例であって、図５の例の処理の続きの処理を示す図である。
図６の例では、処理対象のアドレスは、アドレス番号でいうと、0,5,a,4,9,3,8,2,7,1,6,bの順に順次更新されていく。
図６の例では、カラム数Ｎ＝３であるので、即ち、カラム数Ｎは最大カラム数ａと同数であるので、全期間が書き込み対象期間となる。
即ち、最初の書き込み対象期間では、アドレス０に、「０」が書き込みデータとして書き込まれ、アドレス０に元々書きこまれていた「０」が読み出しデータとして読み出される。
次の書き込み対象期間では、アドレス５に、「１」が書き込みデータとして書き込まれ、アドレス５に元々書きこまれていた「２」が読み出しデータとして読み出される。
次の書き込み対象期間では、アドレスａに、「２」が書き込みデータとして書き込まれ、アドレスａに元々書きこまれていた「４」が読み出しデータとして読み出される。
次の書き込み対象期間では、アドレス４に、「３」が書き込みデータとして書き込まれ、アドレス４に元々書きこまれていた「６」が読み出しデータとして読み出される。
次の書き込み対象期間では、アドレス９に、「４」が書き込みデータとして書き込まれ、アドレス９に元々書きこまれていた「１」が読み出しデータとして読み出される。
次の書き込み対象期間では、アドレス３に、「５」が書き込みデータとして書き込まれ、アドレス３に元々書きこまれていた「３」が読み出しデータとして読み出される。
次の書き込み対象期間では、アドレス８に、「６」が書き込みデータとして書き込まれ、アドレス８に元々書きこまれていた「５」が読み出しデータとして読み出される。
次の書き込み対象期間では、アドレス２に、「７」が書き込みデータとして書き込まれ、アドレス２に元々書きこまれていた「７」が読み出しデータとして読み出される。
次の書き込み対象期間では、アドレス７に、「８」が書き込みデータとして書き込まれ、また、アドレス７にはデータが元々書き込まれていないので、何のデータも読み出されない。
次の書き込み対象期間では、アドレス１に、「９」が書き込みデータとして書き込まれ、また、アドレス１にはデータが元々書き込まれていないので、何のデータも読み出されない。
次の書き込み対象期間では、アドレス６に、「ａ」が書き込みデータとして書き込まれ、また、アドレス６にはデータが元々書き込まれていないので、何のデータも読み出されない。
次の書き込み対象期間では、アドレスｂに、「ｂ」が書き込みデータとして書き込まれ、また、アドレスｂにはデータが元々書き込まれていないので、何のデータも読み出されない。
以上の一連の動作の結果、時間デインタリーバ１３の入力信号Saとして、（0,1,2）,（3,4,5）,（6,7,8）,（9,a,b）がメモリ２１に書き込まれ、その間、時間デインタリーバ１３の出力信号Sbとして、（0,2,4,6）,（1,3,5,7）,（×，×，×，×）がメモリ２１から読み出される。
このように、読み出しデータ（時間デインタリーバ１３の出力信号Sb）に着目すると、２カラムのデインタリーブが実現していることがわかる。
[受信システムの構成]
図７は、図１の構成の受信装置に適用可能な受信システムの第１の構成例を示すブロック図である。
図７において、受信システムは、取得部１０１、伝送路復号処理部１０２、及び、情報源復号処理部１０３から構成される。
取得部１０１は、番組の画像データや音声データ等の対象データを、少なくともLDPC符号化することで得られるLDPC符号を含む信号を取得する。例えば、取得部１０１は、地上デジタル放送、衛星デジタル放送、CATV網、インターネットその他のネットワーク等の、図示せぬ伝送路を介して信号を取得し、伝送路復号処理部１０２に供給する。
ここで、取得部１０１が取得する信号が、例えば、放送局から、地上波や、衛星波、CATV(Cable Television)網等を介して放送されてくる場合には、取得部１０１は、チューナやSTB(Set Top Box)等で構成される。また、取得部１０１が取得する信号が、例えば、webサーバから、IPTV(Internet Protocol Television)のようにマルチキャストで送信されてくる場合には、取得部１１は、例えば、NIC(Network Interface Card)等のネットワークI/F(Inter face)で構成される。
伝送路復号処理部１０２は、取得部１０１が伝送路を介して取得した信号に対して、伝送路で生じる誤りを訂正する処理を少なくとも含む伝送路復号処理を施し、その結果得られる信号を、情報源復号処理部１０３に供給する。
即ち、取得部１０１が伝送路を介して取得した信号は、伝送路で生じる誤りを訂正するための誤り訂正符号化を、少なくとも行うことで得られた信号である。そこで、伝送路復号処理部１０２は、そのような信号に対して、例えば、誤り訂正処理等の伝送路復号処理を施す。
ここで、誤り訂正符号化としては、例えば、LDPC符号化や、リードソロモン符号化等がある。ここでは、誤り訂正符号化として、少なくとも、LDPC符号化が行われている。
また、伝送路復号処理には、変調信号の復調等が含まれることがある。
情報源復号処理部１０３は、伝送路復号処理が施された信号に対して、圧縮された情報を元の情報に伸張する処理を少なくとも含む情報源復号処理を施す。
即ち、取得部１０１が伝送路を介して取得した信号には、情報としての画像や音声等のデータ量を少なくするために、情報を圧縮する圧縮符号化が施されている場合がある。このような場合、情報源復号処理部１０３は、伝送路復号処理が施された信号に対して、圧縮された情報を元の情報に伸張する処理(伸張処理）等の情報源復号処理を施す。
なお、取得部１０１が伝送路を介して取得した信号に、圧縮符号化が施されていない場合には、情報源復号処理部１０３では、圧縮された情報を元の情報に伸張する処理は行われない。
ここで、伸張処理としては、例えば、MPEGデコード等がある。また、伝送路復号処理には、伸張処理の他、デスクランブル等が含まれることがある。
以上のように構成される受信システムでは、取得部１０１において、例えば、画像や音声等のデータに対して、MPEG符号化等の圧縮符号化が施され、さらに、LDPC符号化等の誤り訂正符号化が施された信号が、伝送路を介して取得され、伝送路復号処理部１０２に供給される。
伝送路復号処理部１０２では、取得部１０１からの信号に対して、例えば、復調部１１乃至BCHデコーダ１９と同様の処理が、伝送路復号処理として施される。伝送路復号処理の結果得られる信号は、情報源復号処理部１０３に供給される。
情報源復号処理部１０３では、伝送路復号処理部１０２からの信号に対して、MPEGデコード等の情報源復号処理が施され、その結果得られる画像、又は音声が出力される。
以上のような図７の受信システムは、例えば、デジタル放送としてのテレビジョン放送を受信するテレビチューナ等に適用することができる。
なお、取得部１０１、伝送路復号処理部１０２、及び、情報源復号処理部１０３は、それぞれ、１つの独立した装置（ハードウエア（IC(Integrated Circuit)等））、又はソフトウエアモジュール）として構成することが可能である。
また、取得部１０１、伝送路復号処理部１０２、及び、情報源復号処理部１０３のうち２以上からなるセットを、１つの独立した装置として構成することが可能である。このようなセットとしては、例えば、取得部１０１と伝送路復号処理部１０２とのセットが存在する。また例えば、伝送路復号処理部１０２と情報源復号処理部１０３とのセットが存在する。また例えば、取得部１０１、伝送路復号処理部１０２、及び、情報源復号処理部１０３のセットが存在する。
図８は、図１の構成の受信装置に適用可能な受信システムの第２の構成例を示すブロック図である。
なお、図中、図７の場合と対応する部分については、同一の符号を付してあり、以下では、その説明は、適宜省略する。
図８の受信システムは、取得部１０１、伝送路復号処理部１０２、及び、情報源復号処理部１０３を有する点で、図６の場合と共通し、出力部１０４が新たに設けられている点で、図６の場合と相違する。
出力部１０４は、例えば、画像を表示する表示装置や、音声を出力するスピーカであり、情報源復号処理部１０３から出力される信号としての画像や音声等を出力する。即ち、出力部１０４は、画像を表示し、あるいは、音声を出力する。
以上のような図８の受信システムは、例えば、デジタル放送としてのテレビジョン放送を受信するテレビジョン受像機や、ラジオ放送を受信するラジオ受信機等に適用することができる。
なお、取得部１０１において取得された信号に、圧縮符号化が施されていない場合には、伝送路復号処理部１０２が出力する信号が、出力部１０４に供給される。
図９は、図１の構成の受信装置に適用可能な受信システムの第３の構成例を示すブロック図である。
なお、図中、図７の場合と対応する部分については、同一の符号を付してあり、以下では、その説明は、適宜省略する。
図９の受信システムは、取得部１０１、及び、伝送路復号処理部１０２を有する点で、図７の場合と共通する。
ただし、図９の受信システムは、情報源復号処理部１０３が設けられておらず、記録部１０５が新たに設けられている点で、図７の場合と相違する。
記録部１０５は、伝送路復号処理部１０２が出力する信号（例えば、MPEGのTSのTSパケット）を、光ディスクや、ハードディスク（磁気ディスク）、フラッシュメモリ等の記録（記憶）媒体に記録する（記憶させる）。
以上のような図９の受信システムは、テレビジョン放送を録画するレコーダ等に適用することができる。
なお、図９において、受信システムは、情報源復号処理部１０３を設けて構成し、情報源復号処理部１０３で、情報源復号処理が施された後の信号、すなわち、デコードによって得られる画像や音声を、記録部１０５で記録することができる。
[本発明のプログラムへの適用]
ところで、上述した一連の処理は、ハードウエアにより実行させることもできるが、ソフトウエアにより実行させることができる。
この場合、上述した受信装置を含む受信システムの少なくとも一部として、例えば、図１０に示されるコンピュータを採用することができる。
図１０において、CPU（Central Processing Unit）２０１は、ROM（Read Only Memory）２０２に記録されているプログラムに従って各種の処理を実行する。または記憶部２０８からRAM（Random Access Memory）２０３にロードされたプログラムに従って各種の処理を実行する。RAM２０３にはまた、CPU２０１が各種の処理を実行する上において必要なデータなども適宜記憶される。
CPU２０１、ROM２０２、およびRAM２０３は、バス２０４を介して相互に接続されている。このバス２０４にはまた、入出力インタフェース２０５も接続されている。
入出力インタフェース２０５には、キーボード、マウスなどよりなる入力部２０６、ディスプレイなどよりなる出力部２０７が接続されている。また、ハードディスクなどより構成される記憶部２０８、および、モデム、ターミナルアダプタなどより構成される通信部２０９が接続されている。通信部２０９は、インターネットを含むネットワークを介して他の装置（図示せず）との間で行う通信を制御する。
入出力インタフェース２０５にはまた、必要に応じてドライブ２１０が接続され、磁気ディスク、光ディスク、光磁気ディスク、或いは半導体メモリなどよりなるリムーバブルメディア２１１が適宜装着される。そして、それらから読み出されたコンピュータプログラムが、必要に応じて記憶部２０８にインストールされる。
一連の処理をソフトウエアにより実行させる場合には、そのソフトウエアを構成するプログラムが、専用のハードウエアに組み込まれているコンピュータ、または、各種のプログラムをインストールすることで、各種の機能を実行することが可能な、例えば汎用のパーソナルコンピュータなどに、ネットワークや記録媒体からインストールされる。
このようなプログラムを含む記録媒体は、図１０に示されるように、装置本体とは別に、ユーザにプログラムを提供するために配布される、プログラムが記録されている磁気ディスク（フロッピディスクを含む）、光ディスク（CD-ROM(Compact Disk-Read Only Memory),DVD(Digital Versatile Disk)を含む）、光磁気ディスク（MD（Mini-Disk）を含む）、もしくは半導体メモリなどよりなるリムーバブルメディア（パッケージメディア）２１１により構成されるだけでなく、装置本体に予め組み込まれた状態でユーザに提供される、プログラムが記録されているROM２０２や、記憶部２０８に含まれるハードディスクなどで構成される。
なお、本明細書において、記録媒体に記録されるプログラムを記述するステップは、その順序に沿って時系列的に行われる処理はもちろん、必ずしも時系列的に処理されなくとも、並列的あるいは個別に実行される処理をも含むものである。
また、本明細書において、システムとは、複数の装置や処理部により構成される装置全体を表すものである。
なお、本発明の実施の形態は、上述した実施の形態に限定されるものではなく、本発明の要旨を逸脱しない範囲において種々の変更が可能で
１１ 復調部， １２ 周波数デインタリーバ， １３ 時間デインタリーバ， １４ セルデインタリーバ， １５ 切替部， １６ デマッピング部， １７ ビットデインタリーバ， １８ LDPCデコーダ， １９ BCHデコーダ， １０１ 取得部， １０２ 伝送路復号処理部， １０３ 情報源処理部， １０４ 出力部， １０５ 記憶部， ２０１ CPU， ２０２ ROM， ２０３ RAM， ２０８ 記憶部， ２１１ リムーバブルメディア

Claims (8)

  1. LDPC(Low Density Parity Check)符号化されて、インタリーブ処理が施されたデータ信号に対して、ａ個（ａは1以上の整数値）のデータを記録可能なカラムを有するメモリを用いて、デインタリーブ処理を施すデインタリーブ手段と、
    前記データ信号がＮ（Ｎは、ａよりも少ない整数値）個のデータを単位にして供給された場合、前記デインタリーブ手段に対する制御として、書き込み期間では、前記メモリのうち、処理対象のアドレスに、前記データ信号を書き込ませ、前記処理対象のアドレスに元々書きこまれていたデータを読み出させる制御を行い、書き込み禁止期間では、前記メモリのうち、処理対象のアドレスに対する前記データ信号の書き込みを禁止し、前記処理対象のアドレスに元々書きこまれていたデータを読み出させる制御を行う制御手段と
    を備える受信装置。
  2. 前記ａ個分のデータを書き込む期間に相当する期間が１単位とされており、
    前記１単位内で、前記書き込む期間がＮ個分だけ予め決められており、前記書き込み禁止期間が（ａ−Ｎ）個分だけ予め決められている
    請求項１に記載の受信装置。
  3. 前記１単位内で、最初のＮ個分の期間が前記書き込み期間とされ、最後の（ａ―Ｎ）個分の期間が前記書き込み禁止期間とされることが予め決定されている
    請求項２に記載の受信装置。
  4. 前記受信装置は、DVB(Digital Video Broadcasting)-T.2に準拠している
    請求項１に記載の受信装置。
  5. 前記データ信号は、さらに、複数のLDPC符号間でのブロックインタリーブ処理が施されている
    請求項１に記載の受信装置。
  6. LDPC(Low Density Parity Check)符号化されて、インタリーブ処理が施されたデータ信号に対して、ａ個（ａは1以上の整数値）のデータを記録可能なカラムを有するメモリを用いて、デインタリーブ処理を施すデインタリーブ手段
    を備える受信装置が、
    前記データ信号がＮ（Ｎは、ａよりも少ない整数値）個のデータを単位にして供給された場合、
    前記デインタリーブ手段に対する制御として、
    書き込み期間では、前記メモリのうち、処理対象のアドレスに、前記データ信号を書き込ませ、前記処理対象のアドレスに元々書きこまれていたデータを読み出させる制御を行い、
    書き込み禁止期間では、前記メモリのうち、処理対象のアドレスに対する前記データ信号の書き込みを禁止し、前記処理対象のアドレスに元々書きこまれていたデータを読み出す制御を行う
    ステップを含む受信方法。
  7. LDPC(Low Density Parity Check)符号化されて、インタリーブ処理が施されたデータ信号に対して、ａ個（ａは1以上の整数値）のデータを記録可能なカラムを有するメモリを用いて、デインタリーブ処理を施すデインタリーブ手段
    を備える受信装置を制御するコンピュータに、
    前記データ信号がＮ（Ｎは、ａよりも少ない整数値）個のデータを単位にして前記受信装置に供給された場合、
    前記デインタリーブ手段に対する制御として、
    書き込み期間では、前記メモリのうち、処理対象のアドレスに、前記データ信号を書き込ませ、前記処理対象のアドレスに元々書きこまれていたデータを読み出させる制御を行い、
    書き込み禁止期間では、前記メモリのうち、処理対象のアドレスに対する前記データ信号の書き込みを禁止し、前記処理対象のアドレスに元々書きこまれていたデータを読み出す制御を行う
    ステップを含む制御処理を実行させるプログラム。
  8. LDPC(Low Density Parity Check)符号化されて、インタリーブ処理が施されたデータ信号が所定の伝送路を介して伝送されてきた場合、前記信号を取得する取得手段と、
    前記取得手段が前記伝送路を介して取得した前記データ信号に対して、前記伝送路で生じる誤りを訂正する処理を少なくとも含む伝送路復号処理を施し、その結果得られる信号を出力する伝送路復号手段と、
    前記伝送路復号手段の出力信号に対して情報源復号処理を施す情報源復号処理手段、または、前記伝送路復号手段の出力信号を記録媒体に記録させる記録手段と
    を備え、
    前記伝送路復号手段は、
    前記取得手段により取得された前記データ信号に対して、ａ個（ａは1以上の整数値）のデータを記録可能なカラムを有するメモリを用いて、デインタリーブ処理を施すデインタリーブ手段と、
    前記データ信号がＮ（Ｎは、ａよりも少ない整数値）個のデータを単位にして供給された場合、前記デインタリーブ手段に対する制御として、書き込み期間では、前記メモリのうち、処理対象のアドレスに、前記データ信号を書き込ませ、前記処理対象のアドレスに元々書きこまれていたデータを読み出させる制御を行い、書き込み禁止期間では、前記メモリのうち、処理対象のアドレスに対する前記データ信号の書き込みを禁止し、前記処理対象のアドレスに元々書きこまれていたデータを読み出させる制御を行う制御手段と
    を有する
    受信システム。
JP2009076031A 2009-03-26 2009-03-26 受信装置及び方法、プログラム、並びに受信システム Active JP5344228B2 (ja)

Priority Applications (11)

Application Number Priority Date Filing Date Title
JP2009076031A JP5344228B2 (ja) 2009-03-26 2009-03-26 受信装置及び方法、プログラム、並びに受信システム
EP10250341.4A EP2239855B1 (en) 2009-03-26 2010-02-25 Receiving apparatus, receiving method, program, and receiving system
PL10250341T PL2239855T3 (pl) 2009-03-26 2010-02-25 Urządzenie odbiorcze, sposób odbierania, program i układ odbiorczy
PT102503414T PT2239855T (pt) 2009-03-26 2010-02-25 Aparelho de recepção, método de recepção, programa, e sistema de recepção
EP17165950.1A EP3232575B1 (en) 2009-03-26 2010-02-25 Deinterleaving of data frames with variable size, especially for dvb-t2
ES17165950T ES2828439T3 (es) 2009-03-26 2010-02-25 Desintercalado de tramas de datos con tamaño variable, especialmente para DVB-T2
ES10250341.4T ES2634114T3 (es) 2009-03-26 2010-02-25 Aparato receptor, método de recepción, programa y sistema de recepción
TW099107157A TWI419480B (zh) 2009-03-26 2010-03-11 接收裝置，接收方法，程式及接收系統
RU2010110383/08A RU2475955C2 (ru) 2009-03-26 2010-03-18 Приемное устройство, способ приема, программа и приемная система
US12/726,484 US8423864B2 (en) 2009-03-26 2010-03-18 Receiving apparatus, receiving method, program, and receiving system
CN2010101385253A CN101848006B (zh) 2009-03-26 2010-03-19 接收装置、接收方法、程序和接收系统

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2009076031A JP5344228B2 (ja) 2009-03-26 2009-03-26 受信装置及び方法、プログラム、並びに受信システム

Publications (3)

Publication Number Publication Date
JP2010232803A true JP2010232803A (ja) 2010-10-14
JP2010232803A5 JP2010232803A5 (ja) 2012-03-22
JP5344228B2 JP5344228B2 (ja) 2013-11-20

Family

ID=42646254

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2009076031A Active JP5344228B2 (ja) 2009-03-26 2009-03-26 受信装置及び方法、プログラム、並びに受信システム

Country Status (9)

Country Link
US (1) US8423864B2 (ja)
EP (2) EP3232575B1 (ja)
JP (1) JP5344228B2 (ja)
CN (1) CN101848006B (ja)
ES (2) ES2828439T3 (ja)
PL (1) PL2239855T3 (ja)
PT (1) PT2239855T (ja)
RU (1) RU2475955C2 (ja)
TW (1) TWI419480B (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2016524374A (ja) * 2013-05-08 2016-08-12 エルジー エレクトロニクス インコーポレイティド 放送信号送信装置、放送信号受信装置、放送信号送信方法及び放送信号受信方法

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8751906B2 (en) * 2011-06-13 2014-06-10 Marvell World Trade Ltd. Systems and methods for operating on a storage device using a life-cycle dependent coding scheme
KR101779026B1 (ko) * 2011-07-14 2017-09-18 삼성전자주식회사 디인터리빙 방법 및 이를 적용한 방송 수신 장치
CN103684666B (zh) * 2012-09-13 2016-12-21 中国科学院上海高等研究院 在ngb-w通信系统中实现时间交织和解时间交织的方法
TWI565253B (zh) * 2015-03-31 2017-01-01 晨星半導體股份有限公司 時間解交錯電路與執行時間解交錯處理之方法
CN106162318A (zh) * 2015-04-28 2016-11-23 晨星半导体股份有限公司 时间解交错电路与执行时间解交错处理的方法
TWI617138B (zh) * 2016-01-26 2018-03-01 晨星半導體股份有限公司 時間解交錯電路與方法
CN106899312B (zh) * 2017-02-15 2020-03-20 深圳思凯微电子有限公司 交织编解码方法及交织器

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0479616A (ja) * 1990-07-20 1992-03-13 Matsushita Electric Ind Co Ltd データ並べ替え装置
JPH07254862A (ja) * 1994-03-15 1995-10-03 Sony Corp インターリーブ回路およびディインターリーブ回路
WO2009032106A1 (en) * 2007-08-28 2009-03-12 Thomson Licensing Staggercasting with no channel change delay

Family Cites Families (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5063533A (en) * 1989-04-10 1991-11-05 Motorola, Inc. Reconfigurable deinterleaver/interleaver for block oriented data
SU1714639A1 (ru) * 1990-01-11 1992-02-23 Научно-Исследовательский Институт Бытовой Радиоэлектронной Аппаратуры Устройство перемежени -деперемежени данных
KR100362072B1 (ko) * 1994-12-23 2003-02-11 코닌클리케 필립스 일렉트로닉스 엔.브이. 송신신호수신기및수신방법
JP3359291B2 (ja) * 1998-07-17 2002-12-24 株式会社ケンウッド デインターリーブ回路
US6553517B1 (en) * 1999-04-09 2003-04-22 Sony Corporation Interleavers and de-interleavers
JP2001273707A (ja) * 2000-03-28 2001-10-05 Internatl Business Mach Corp <Ibm> 回転記憶装置および情報記録方法
KR100651500B1 (ko) * 2000-08-30 2006-11-28 삼성전자주식회사 디지털 오디오 방송용 타임 디인터리버 메모리의 제어 장치
US7073012B2 (en) * 2003-08-26 2006-07-04 Broadcom Corporation System and method for interleaving data in a communications device
KR100809619B1 (ko) * 2003-08-26 2008-03-05 삼성전자주식회사 이동 통신 시스템에서 블록 저밀도 패러티 검사 부호부호화/복호 장치 및 방법
KR100744343B1 (ko) * 2003-12-19 2007-07-30 삼성전자주식회사 이동 통신 시스템에서 불균일 오류 확률을 갖는 부호화에따른 데이터 송수신 방법 및 장치
KR101033582B1 (ko) * 2004-04-09 2011-05-11 엘지전자 주식회사 방송 수신기에서의 시간 역인터리빙을 위한 메모리 제어 방법
CN1728562A (zh) * 2004-07-27 2006-02-01 华为技术有限公司 一种抗周期干扰的交织和去交织方法
CN1968364A (zh) * 2004-12-20 2007-05-23 三星电子株式会社 数字多媒体接收机及其接收方法
TWI241779B (en) * 2004-12-24 2005-10-11 Univ Nat Sun Yat Sen Symbol deinterleaver for digital video broadcasting system
JP4870167B2 (ja) * 2005-12-05 2012-02-08 サムスン エレクトロニクス カンパニー リミテッド 移動通信システムにおけるインタリーバ／デインタリーバメモリ制御装置及び方法
WO2007123302A1 (en) * 2006-04-25 2007-11-01 Lg Electronics Inc. Digital broadcasting system and method of processing data
US8190981B2 (en) * 2007-08-28 2012-05-29 Samsung Electronics Co., Ltd. Apparatus and method for transmitting and receiving data in a communication system using low density parity check codes
JP5035042B2 (ja) 2007-08-29 2012-09-26 株式会社デンソーウェーブ 光学的情報読取装置
PL2056549T3 (pl) * 2007-10-30 2013-04-30 Sony Corp Urządzenie i sposób przetwarzania danych

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0479616A (ja) * 1990-07-20 1992-03-13 Matsushita Electric Ind Co Ltd データ並べ替え装置
JPH07254862A (ja) * 1994-03-15 1995-10-03 Sony Corp インターリーブ回路およびディインターリーブ回路
WO2009032106A1 (en) * 2007-08-28 2009-03-12 Thomson Licensing Staggercasting with no channel change delay

Non-Patent Citations (4)

* Cited by examiner, † Cited by third party
Title
JPN6013021796; ＥＴＳＩ　ＴＳ　１０２　９９２　Ｖ１．１．１ , 201009, ｐ．１１ *
JPN6013021797; Ｃｈｒｉｓ　Ｎｏｋｅｓ: Ｔｉｍｅ　ｉｎｔｅｒｌｅａｖｉｎｇ　ｉｎ　ＤＶＢ-Ｔ２［ｏｎｌｉｎｅ］ , 20081009 *
JPN6013021798; 鈴木　陽一　外８名: '高度ＢＳデジタル放送用ＬＤＰＣ符号の設計' 映像情報メディア学会誌 Ｖｏｌ．６２，　Ｎｏ．１２, 20081201, ｐｐ．１９９７-２００４ *
JPN6013021799; Ｌａｓｚｌｏ　Ｈｏｒｖａｔｈ　ｅｔ　ａｌ．: 'Ａ　ｎｏｖｅｌ，　ｈｉｇｈ-ｓｐｅｅｄ，　ｒｅｃｏｎｆｉｇｕｒａｂｌｅ　ｄｅｍａｐｐｅｒ-ｓｙｍｂｏｌ　ｄｅｉｎｔｅｒｌｅａｖｅｒ　ａｒｃｈｉｔｅｃｔｕｒｅ　ｆｏｒ　ＤＶＢ-Ｔ' Ｃｉｒｃｕｉｔｓ　ａｎｄ　Ｓｙｓｔｅｍｓ，　１９９９．　ＩＳＣＡＳ　'９９．　Ｐｒｏｃｅｅｄｉｎｇｓ　ｏｆ　ｔｈｅ　１９９９　ＩＥＥＥ　Ｉｎｔｅｒｎａｔｉｏｎａｌ　Ｓｙｍｐｏｓｉｕｍ　ｏｎ Ｖｏｌ．４, 199907, ｐｐ．３８２-３８５ *

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2016524374A (ja) * 2013-05-08 2016-08-12 エルジー エレクトロニクス インコーポレイティド 放送信号送信装置、放送信号受信装置、放送信号送信方法及び放送信号受信方法

Also Published As

Publication number Publication date
RU2475955C2 (ru) 2013-02-20
CN101848006B (zh) 2013-03-27
EP2239855B1 (en) 2017-05-31
TWI419480B (zh) 2013-12-11
RU2010110383A (ru) 2011-09-27
EP2239855A3 (en) 2014-03-05
CN101848006A (zh) 2010-09-29
PT2239855T (pt) 2017-07-26
EP2239855A2 (en) 2010-10-13
EP3232575B1 (en) 2020-10-14
ES2634114T3 (es) 2017-09-26
EP3232575A2 (en) 2017-10-18
EP3232575A3 (en) 2017-11-22
US8423864B2 (en) 2013-04-16
JP5344228B2 (ja) 2013-11-20
PL2239855T3 (pl) 2017-10-31
US20100245677A1 (en) 2010-09-30
TW201130231A (en) 2011-09-01
ES2828439T3 (es) 2021-05-26

Similar Documents

Publication Publication Date Title
JP5440836B2 (ja) 受信装置及び方法、プログラム、並びに受信システム
US10355817B2 (en) Transmitting apparatus and interleaving method thereof
US10432225B2 (en) Data processing device and data processing method using low density parity check encoding for decreasing signal-to-noise power ratio
JP5344228B2 (ja) 受信装置及び方法、プログラム、並びに受信システム
JP5505715B2 (ja) 受信装置及び方法、プログラム、並びに受信システム
US20150341053A1 (en) Transmitting apparatus and interleaving method thereof
US11057050B2 (en) Transmitting apparatus and interleaving method thereof
US8290059B2 (en) Method and apparatus for preserving deinterleaving erasure information of block interleaved coded signal
US20220103190A1 (en) Transmitting apparatus and interleaving method thereof
US10992415B2 (en) Transmitting apparatus and interleaving method thereof
US9118352B2 (en) Remedying low densities of ONEs in transmission and reception of digital television signals
US11133830B2 (en) Transmitting apparatus and interleaving method thereof
US9748975B2 (en) Transmitting apparatus and interleaving method thereof
US11025280B2 (en) Transmitting apparatus and interleaving method thereof
US11398841B2 (en) Transmitting apparatus and interleaving method thereof
US20190305880A1 (en) Transmitting apparatus and interleaving method thereof

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20120206

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20120206

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20130426

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20130509

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20130701

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20130718

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20130731

R151 Written notification of patent or utility model registration

Ref document number: 5344228

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R151

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250