CN101336517B - 用于在移动通信系统中控制交织器/去交织器存储器的设备和方法 - Google Patents
用于在移动通信系统中控制交织器/去交织器存储器的设备和方法 Download PDFInfo
- Publication number
- CN101336517B CN101336517B CN2006800523506A CN200680052350A CN101336517B CN 101336517 B CN101336517 B CN 101336517B CN 2006800523506 A CN2006800523506 A CN 2006800523506A CN 200680052350 A CN200680052350 A CN 200680052350A CN 101336517 B CN101336517 B CN 101336517B
- Authority
- CN
- China
- Prior art keywords
- memory
- address
- writing address
- writing
- value
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
- H03M13/27—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes using interleaving techniques
- H03M13/2703—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes using interleaving techniques the interleaver involving at least two directions
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F12/00—Accessing, addressing or allocating within memory systems or architectures
- G06F12/02—Addressing or allocation; Relocation
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
- H03M13/27—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes using interleaving techniques
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Physics & Mathematics (AREA)
- Probability & Statistics with Applications (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Error Detection And Correction (AREA)
- Mobile Radio Communication Systems (AREA)
- Detection And Prevention Of Errors In Transmission (AREA)
Abstract
本发明提供了一种用于在移动通信系统中控制交织器/去交织器存储器的设备和方法。具体来说,提供了这样的设备和方法,其通过消除不必要的存储器擦除,可减少不必要的时间和功率消耗。写入地址发生器生成写入地址。存储器存储映射到该写入地址的值。当生成输入信号时,如果在写入地址处存储的值是为先前分组所记录的,则存储器控制器控制存储器,在该存储器中将输入信号累加到写入地址处存储的值,然后在该写入地址处记录该值。如果在当前记录地址处存储的值是当前分组的有效值,则存储器控制器控制存储器,在该存储器中在该写入地址处记录该输入信号。
Description
技术领域
本发明涉及移动通信系统。更具体地,本发明涉及用于在移动通信系统中控制交织器/去交织器存储器的设备和方法。
背景技术
提供基于电路的语音服务的移动通信系统,被分类为频分多址(FDMA)方案、时分多址(TDMA)方案、和码分多址(CDMA)方案。在FDMA方案中,将预定频带划分为多个信道,每一用户分配有他们自己的频道。在TDMA方案中,多个用户共享频道,每一用户分配有他们自己的时带。在CDMA方案中,多个用户共享频带和时带,每一用户分配有他们自己的所分配的代码。
随着通信技术的演进,移动通信系统现在提供快速分组数据服务,其不仅可向移动终端提供传统语音通信服务,而且还可提供例如电子邮件、静止图像和运动图像的多媒体服务。
第三代(3G)移动通信系统支持传统语音服务和分组服务两者。示范3G移动通信系统包括同步CDMA 20001x和仅1x演进数据(1xEV-DO)、支持高速分组传输和异步通用移动通信系统(UMTS)的数据和语音的演进(EV-DV)。
当在移动通信系统中传输数字信号时,传统的维特比或里德-所罗门(RS)解码器具有卓越的误差校正能力。然而,解码器很难校正大于预定尺寸的持续发生的突发误差。为了克服该缺点,交织器/去交织器改变输入信号的排列顺序,由此分散这些突发误差。由此,解码器可有效校正这些误差。
图1A图示了使用传统交织器/去交织器的数字发射机/接收机的结构,而图1B图示了来自图1A的传统交织器/去交织器的示范信号。
参考图1A,发射机的编码器110向信号附着附加信息或改变信号形式,以供接收机进行误差校正。在图1B中,附图标记105表示编码器110所编码的信号。交织器120改变编码后的信号105的排列顺序。在图1B中,附 图标记106表示交织器120所改变排列顺序的信号。在经过交织器120之后,信号106受到外部误差或噪声的影响,并因此如附图标记107所指明的,在A1、A14和A11中发生三个连续误差。如果能够在编码器/解码器140中校正的突发误差的数目为两个,则无法正确校正这三个连续误差。当接收机的交织器/去交织器130恢复信号的原始顺序时,失真信号如附图标记108所指明的那样分布,使得解码器140可正确校正误差。
图2图示了传统去交织器的结构。
去交织器130包括用于生成记录输入信号的地址的写入地址发生器220、用于存储输入信号的存储器210、和用于生成基于去交织规则从其读取数据的地址的读取地址发生器230。
输入信号被依次记录在存储器210中。根据所接收的分组的尺寸来设置有效储存区。有效储存区的开始地址被定义为ST_ADDR,而结束地址被定义为END_ADDR。只要接收到输入信号,写入地址发生器220就将写入地址值WD_ADDR依次递增一。当WD_ADDR大于END_ADDR时,将WD_ADDR复位为ST_ADDR,即WD_ADDR=ST_ADDR。
因为新接收的分组传统上被累加并记录在写入地址发生器220所指定的地址WD_ADDR处的内容中,所以控制器(未图示)进行的存储器写操作简单。当完成了分组的接收时,为了接收下一分组,控制器应在预定时间擦除交织器/去交织器存储器的所有内容元素。然而,因为存储器擦除是用于在有效存储地址,即从ST_ADDR到END_ADDR的范围内的所有存储地址,处记录“0”的操作,所以需要时间和功率来访问所有有效地址并在所访问的地址处记录“0”。
当要随后接收的分组的尺寸小于已完成接收的分组的尺寸时,仅擦除部分存储区而不是整个存储区在时间和功率方面是有利的。
另一方面,当要随后接收的分组的尺寸大于已完成接收的分组的尺寸时,仅擦除已完成接收的分组所使用的存储区而不是整个存储区在时间和功率方面是有利的。
然而,不能预先检测要随后接收的分组的尺寸。为此,控制器传统上擦除已完成接收的分组所使用的存储区或整个存储区,这就导致了不必要的时间和功率消耗。
此外,当已完成接收的分组和要随后接收的分组之间的时间间隔比存储 器器擦除时间短时,很难应用去交织操作。
因此,存在对于移动通信系统中的控制交织器/去交织器存储器的改进的设备和方法的需求。
发明内容
本发明的示范实施例针对至少以上问题和/或缺点,并提供至少下述优点。因此,本发明示范实施例的一方面在于提供一种用于在移动通信系统中控制交织器/去交织器存储器的设备和方法,当在交织器/去交织器存储器中写入输入信号时,该设备和方法可消除存储器擦除处理中的不必要的存储器擦除。
本发明的另一示范方面在于提供一种用于在移动通信系统中控制交织器/去交织器存储器的设备和方法,可降低对交织器/去交织器存储器的访问。
本发明的另一示范方面在于提供一种用于在移动通信系统中控制交织器/去交织器存储器的设备和方法,可降低功率消耗。
根据本发明的示范方面,提供了一种用于在移动通信系统中控制交织器/去交织器存储器的设备,包括:写入地址发生器,用于生成写入地址并根据该写入地址设置重复计数器的值;存储器控制器,用于如果根据分组接收生成输入信号则基于该重复计数器的值来确定写入地址是否超过存储器的有效区的结束地址,如果写入地址超过存储器的有效区的结束地址则控制存储器以使得输入信号被存储到存储器的有效区的开始地址,以及如果写入地址不超过存储器的有效区的结束地址则控制存储器以使得该输入信号被存储到该写入地址;以及存储器,用于根据所述存储器控制器的控制来存储输入信号。
根据本发明的另一示范方面,提供了一种用于在移动通信系统中控制交织器/去交织器存储器的设备,包括:写入地址发生器,用于生成写入地址;存储器,用于将数据存储到该写入地址;读取地址发生器,用于生成从其读取存储器中所存储的数据的读取地址;和存储器控制器,用于当写入地址不超过存储器的有效区的结束地址时确定读取地址是否等于或大于该写入地址,并且如果读取地址等于或大于写入地址则向存储器输出控制信号“0”,其中,当已在该存储器中存储了该数据时,该写入地址发生器将写入地址递增一。
根据本发明的另一示范方面,提供了一种用于在移动通信系统中控制交 织器/去交织器存储器的方法,包括以下步骤:当根据分组接收生成输入信号时,根据写入地址、基于重复计数器的值来确定写入地址处是否超过存储器的有效区的结束地址;如果该写入地址超过存储器的有效区的结束地址,则控制存储器以使得输入信号被存储到存储器的有效区的开始地址;并且如果该写入地址不超过存储器的有效区的结束地址,则控制存储器以使得输入信号被存储到该写入地址处。
根据本发明的另一示范方面,提供了一种用于在移动通信系统中控制交织器/去交织器存储器的方法,包括以下步骤:确定已在其处记录了数据的写入地址是否超过存储器的有效区的结束地址;如果写入地址不超过存储器的有效区的结束地址,则确定读取地址是否等于或大于该写入地址;和如果读取地址等于或大于写入地址,则向存储器输出控制信号“0”,其中,当已在该存储器中存储了该数据时,该写入地址发生器将写入地址递增一。
通过结合附图公开了本发明示范实施例的以下详细描述,本发明的其它方面、优点和显著特征对于本领域普通技术人员来说将变得明显。
附图说明
根据接下来结合附图进行的描述,本发明特定实施例的以上和其它方面、特征和优点将变得更明显,其中:
图1A图示了使用传统交织器/去交织器的数字发射机/接收机的结构;
图1B图示了来自图1A中的传统交织器/去交织器的示范信号;
图2图示了传统交织器/去交织器的结构;
图3图示了根据本发明示范实施例的交织器/去交织器的结构;
图4是图示了根据本发明示范实施例的交织器/去交织器存储器的写入操作的流程图;和
图5是图示了根据本发明另一示范实施例的交织器/去交织器存储器的读取操作的流程图。
在图中,相同的附图标记将被理解为表示相同的元件、特征和结构。
具体实施方式
提供例如详细构造和元件的描述中定义的内容以帮助全面理解本发明的实施例,并且这些内容仅是示范性的。因此,本领域普通技术人员将认识到,可进行这里描述的实施例的各种改变和变形,而不脱离本发明的范围和精神。而且,为了清楚和简明,而省略了对于公知功能和构造的描述。
图3图示了根据本发明示范实施例的交织器/去交织器的结构。与图2的交织器/去交织器类似,图3的交织器/去交织器包括存储器310、写入地址发生器320、和读取地址发生器330。另外还提供了用于控制存储器310的存储器控制器340。写入地址发生器320附加输出REP_CNT(或重复_计数器(REPETITION_COUNTER))。REP_CNT是指明是否已在存储器310的每一有效区域中进行了至少一次记录的值,并可表达为0或1。在接收到新分组之前,将写入地址发生器320的新输出REP_CNT复位为0,即REP_CNT=0。象现有技术中那样,只要存在输入值,写入地址发生器320就将写入地址值WD_ADDR递增一。当写入地址值WD_ADDR超过有效存储地址值时,写入地址发生器320设置REP_CNT=1,同时复位到存储区的开始地址值。另一方面,当写入地址值WD_ADDR不超过有效存储地址值时,写入地址发生器320设置REP_CNT=0。即,存储器控制器340可通过参考REP_CNT值,来确定在当前写入地址处存储的值是在先前分组中记录的值还是当前分组的有效值。存储器控制器340利用RW信号在存储器310中记录输入信号,并利用OutCtrl信号来控制存储器310的输出信号。
RW信号指明用于在存储器310中记录输入信号的方法。当RW=0时,在存储器310的WD_ADDR地址处存储输入信号。当RW=1时,向存储器310的WD_ADDR地址处存储的值累加输入信号,并然后在WD_ADDR地址处存储该结果。
OutCtrl信号控制存储器输出值。当OutCtrl=0时,来自RD_ADDR地址的输出信号为“0”。当OutCtrl=1时,输出在RD_ADDR地址处存储的内容。这里,输出信号“0”指明:当使用从存储器310读取的码元值来计算要输入到解码器的对数似然比(LLR)值时,如在穿孔处理中一样,将解码器的输入LLR值设置为“0”。
将参考图4来描述用于在存储器310中记录输入信号的操作。这里,假设存储器310的有效区的开始地址值为ST_ADDR,而结束地址值为END_ADDR。
假设控制器(未图示)向写入地址发生器320和读取地址发生器330提供这样的信息,其指明是否当前正在接收分组、或者所接收的分组是具有与先前所接收的分组不同格式的新分组还是在先前所接收的分组之后的分组。
图4是图示了根据本发明示范实施例的移动通信系统中的控制交织器/去交织器存储器的方法的流程图。即,图4是图示了交织器/去交织器存储器的写入操作的流程图。
首先,当开始接收新分组时,从控制器(未图示)接收分组接收信息的写入地址发生器320设置WD_ADDR=ST_ADDR,并复位REP_CNT=0。然后,只要存在输入信号,就重复以下操作。
在步骤401中,存储器控制器340确定从写入地址发生器320生成的REP_CNT是否为“1”。如果REP_CNT为“1”,则存储器控制器340在步骤403中控制用于在设置RW=1并向存储器310输出RW控制信号之后向WD_ADDR地址处存储的值累加输入信号、并然后在WD_ADDR地址处记录输入信号的操作。然后,在步骤405中,写入地址发生器320将存储器310的WD_ADDR地址值递增一。
然而,如果在步骤401中确定REP_CNT不为“1”,则存储器控制器340在步骤407中控制用于在设置RW=0并向存储器310输出RW控制信号之后在WD_ADDR地址处记录输入信号的操作。然后,在步骤405中,写入地址发生器320将存储器310的WD_ADDR地址值递增一。
在步骤405之后,写入地址发生器320在步骤409中利用从控制器(未图示)接收的分组接收信息确定是否已完成了分组接收。如果还没有完成分组接收,则写入地址发生器320访问存储器310,并在步骤411中确定是否WD_ADDR>END_ADDR。如果WD_ADDR>END_ADDR,即WD_ADDR超过有效存储地址值,则写入地址发生器320在步骤413中在复位到存储器310的开始地址值的同时,设置WD_ADDR=ST_ADDR以及REP_CNT=1。然而,如果WD_ADDR<=END_ADDR,则操作返回到步骤401。
当在步骤409中确定已完成了分组接收时,写入地址发生器320在步骤415中设置WD_ADDR=ST_ADDR以及REP_CNT=0,并结束操作。
图5是图示了根据本发明另一示范实施例的移动通信系统中的用于控制交织器/去交织器存储器的方法的流程图。即,图5是图示了交织器/去交织器存储器的读取操作的流程图。
在图5中,只要发出了读取请求,读取地址发生器330就向存储器控制器340输出RD_ADDR,并重复以下处理。
在步骤501中,存储器控制器340确定从写入地址发生器320生成的 REP_CNT是否为“0”。如果REP_CNT不为“0”,则存储器控制器340在步骤509中控制其中解码器(未图示)在设置OutCtrl=1并向存储器310输出OutCtrl信号之后、读取在RD_ADDR地址处记录的内容的操作。
然而,如果REP_CNT=0,则存储器控制器340在步骤503中利用存储器310确定是否RD_ADDR>=WD_ADDR。如果RD_ADDR<WD_ADDR,则存储器控制器340在步骤509中控制其中解码器(未图示)在设置OutCtrl=1并向存储器310输出OutCtrl信号之后、读取在RD_ADDR地址处记录的内容的操作。然而,如果RD_ADDR>=WD_ADDR,则存储器控制器340在步骤507中将OutCtrl信号设置为“0”,并从存储器RD_ADDR地址输出信号“0”。
在步骤507和509之后,读取地址发生器330在步骤511中利用从控制器(未图示)接收的分组接收信息来确定是否已完成了分组接收。如果已完成了分组接收,则存储器控制器340结束控制交织器/去交织器存储器的操作。然而,如果还没有完成分组接收,则存储器控制器340返回到步骤501。
在根据本发明示范实施例的存储器控制方法中,当在存储器310中进行记录时,存储器控制器340通过参考REP_CNT的值,来确定在当前写入地址处存储的值是先前值还是当前有效值。当读取存储器310的内容时,存储器控制器340通过参考REP_CNT、WD_ADDR和RD_ADDR的值,来确定当前RD_ADDR地址值是否有效。因为在用于向存储器310写入内容和从存储器310读取内容的处理中包括用于擦除存储器310的内容的操作,所以存在的优点在于可消除由于额外的存储器擦除操作所引起的功率和时间消耗。
因为不需要额外的时间进行存储器擦除,所以即使当传输分组之间的时间间隔短时,也不影响交织器/去交织器操作。
本发明的示范实施例可减少对交织器/去交织器存储器的访问,由此降低了功率消耗。
尽管已参考本发明的特定优选实施例而在这里示出和描述了本发明的特定示范实施例,但是本领域普通技术人员将理解,可在这里进行形式和细节的各种改变,而不脱离由所附权利要求及其等效物限定的本发明的精神和范围。
Claims (17)
1.一种用于在移动通信系统中控制交织器/去交织器存储器的设备,包括:
写入地址发生器,用于生成写入地址并根据该写入地址设置重复计数器的值;
存储器控制器,用于如果根据分组接收生成输入信号则基于该重复计数器的值来确定写入地址是否超过存储器的有效区的结束地址,如果写入地址超过存储器的有效区的结束地址则控制存储器以使得输入信号被存储到存储器的有效区的开始地址,以及如果写入地址不超过存储器的有效区的结束地址则控制存储器以使得该输入信号被存储到该写入地址;以及
存储器,用于根据所述存储器控制器的控制来存储输入信号。
2.根据权利要求1的设备,其中当已在该存储器中存储了该输入信号时,该写入地址发生器将写入地址递增一。
3.根据权利要求1的设备,其中当已完成分组接收时,该写入地址发生器将写入地址设置为存储器的有效区的开始地址,并将重复计数器的值设置为指明还未在存储器的每一有效区域中进行了至少一次记录的值。
4.根据权利要求1的设备,其中当尚未完成分组接收时,该写入地址发生器确定写入地址是否超过存储器的有效区的结束地址,如果写入地址超过存储器的有效区的结束地址,则该写入地址发生器将写入地址设置为存储器的有效区的开始地址并将重复计数器的值设置为指明已在存储器的每一有效区域中进行了至少一次记录的值,并且如果写入地址不超过存储器的有效区的结束地址,则该写入地址发生器将重复计数器的值设置为指明还未在存储器的每一有效区域中进行了至少一次记录的值。
5.一种用于在移动通信系统中控制交织器/去交织器存储器的设备,包括:
写入地址发生器,用于生成写入地址;
存储器,用于将数据存储到该写入地址;
读取地址发生器,用于生成从其读取存储器中所存储的数据的读取地址;和
存储器控制器,用于当写入地址不超过存储器的有效区的结束地址时确定读取地址是否等于或大于该写入地址,并且如果读取地址等于或大于写入地址则向存储器输出控制信号“0”,
其中,当已在该存储器中存储了该数据时,该写入地址发生器将写入地址递增一,并且
其中,控制信号“0”指示,当使用从存储器读取的数据来计算要输入到解码器的对数似然比LLR值时,解码器的输入LLR值被设置为0。
6.根据权利要求5的设备,其中如果该读取地址小于该写入地址,则该存储器控制器控制用于从该存储器的读取地址读取存储在存储器中的数据的操作。
7.根据权利要求5的设备,其中如果该写入地址超过存储器的有效区的结束地址,该存储器控制器控制用于从该存储器的读取地址读取存储在存储器中的数据的操作。
8.根据权利要求5的设备,其中该存储器控制器基于从写入地址发生器输出的重复计数器的值,来确定写入地址是否超过存储器的有效区的结束地址,该重复计数器的值指明是否已在存储器的每一有效区域中进行了至少一次记录。
9.一种用于在移动通信系统中控制交织器/去交织器存储器的方法,包括以下步骤:
当根据分组接收生成输入信号时,根据写入地址、基于重复计数器的值来确定写入地址处是否超过存储器的有效区的结束地址;
如果该写入地址超过存储器的有效区的结束地址,则控制存储器以使得输入信号被存储到存储器的有效区的开始地址;并且
如果该写入地址不超过存储器的有效区的结束地址,则控制存储器以使得输入信号被存储到该写入地址处。
10.根据权利要求9的方法,还包括以下步骤:
当已在存储器中存储了输入信号时,写入地址发生器将该存储器的写入地址递增一。
11.根据权利要求9的方法,还包括以下步骤:
当已完成分组接收时,写入地址发生器将写入地址设置为存储器的有效区的开始地址,并将重复计数器的值设置为指明还未在存储器的每一有效区域中进行了至少一次记录的值。
12.根据权利要求9的方法,还包括以下步骤:
当尚未完成分组接收时,写入地址发生器确定写入地址是否超过存储器的有效区的结束地址;
如果写入地址超过所述结束地址,则将写入地址设置为存储器的有效区的开始地址并将重复计数器的值设置为指明已在存储器的每一有效区域中进行了至少一次记录的值;以及
如果写入地址不超过存储器的有效区的结束地址,则将重复计数器的值设置为指明还未在存储器的每一有效区域中进行了至少一次记录的值。
13.一种用于在移动通信系统中控制交织器/去交织器存储器的方法,包括以下步骤:
确定已在其处记录了数据的写入地址是否超过存储器的有效区的结束地址;
如果写入地址不超过存储器的有效区的结束地址,则确定读取地址是否等于或大于该写入地址;和
如果读取地址等于或大于写入地址,则向存储器输出控制信号“0”,
其中,当已在该存储器中存储了该数据时,该写入地址发生器将写入地址递增一,并且
其中,控制信号“0”指示,当使用从存储器读取的数据来计算要输入到解码器的对数似然比LLR值时,解码器的输入LLR值被设置为0。
14.根据权利要求13的方法,还包括以下步骤:
如果该读取地址小于该写入地址,则控制用于从该存储器的读取地址读取存储在存储器中的数据的操作。
15.根据权利要求13的方法,还包括以下步骤:
如果如果该写入地址超过存储器的有效区的结束地址,则控制用于从该存储器的读取地址读取存储在存储器中的数据的操作。
16.根据权利要求13的方法,其中确定写入地址是否超过存储器的有效区的结束地址包括
基于从写入地址发生器输出的重复计数器的值来确定写入地址是否超过存储器的有效区的结束地址,该重复计数器的值指明是否已在存储器的每一有效区域中进行了至少一次记录。
17.一种用于在移动通信系统中控制交织器/去交织器存储器的设备,包括:
写入地址发生器,用于生成写入地址并根据该写入地址设置重复计数器的值;
存储器,用于根据存储器控制器的控制来存储输入信号;
读取地址发生器,用于生成从其读取在存储器中存储的输入信号的读取地址;和
存储器控制器,用于如果根据分组接收生成输入信号则基于该重复计数器的值来确定写入地址是否超过存储器的有效区的结束地址,如果写入地址超过存储器的有效区的结束地址则控制存储器以使得输入信号被存储到存储器的有效区的开始地址,以及如果写入地址不超过存储器的有效区的结束地址则控制存储器以使得该输入信号被存储到该写入地址,当写入地址不超过存储器的有效区的结束地址时确定读取地址是否等于或大于该写入地址,并且如果读取地址等于或大于写入地址则向存储器输出控制信号“0”,
其中,当已在该存储器中存储了输入信号时,该写入地址发生器将写入地址递增一,并且
其中,控制信号“0”指示,当使用从存储器读取的数据来计算要输入到解码器的对数似然比LLR值时,解码器的输入LLR值被设置为0。
Applications Claiming Priority (4)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1020050117730 | 2005-12-05 | ||
KR20050117730 | 2005-12-05 | ||
KR10-2005-0117730 | 2005-12-05 | ||
PCT/KR2006/005182 WO2007066940A1 (en) | 2005-12-05 | 2006-12-04 | Apparatus and method for controlling an interleaver/deinterleaver memory in a mobile communication system |
Publications (2)
Publication Number | Publication Date |
---|---|
CN101336517A CN101336517A (zh) | 2008-12-31 |
CN101336517B true CN101336517B (zh) | 2013-04-17 |
Family
ID=38123044
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN2006800523506A Expired - Fee Related CN101336517B (zh) | 2005-12-05 | 2006-12-04 | 用于在移动通信系统中控制交织器/去交织器存储器的设备和方法 |
Country Status (5)
Country | Link |
---|---|
US (1) | US7882403B2 (zh) |
JP (1) | JP4870167B2 (zh) |
KR (1) | KR100770894B1 (zh) |
CN (1) | CN101336517B (zh) |
WO (1) | WO2007066940A1 (zh) |
Families Citing this family (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US8111767B2 (en) * | 2007-05-31 | 2012-02-07 | Renesas Electronics Corporation | Adaptive sliding block Viterbi decoder |
JP5344228B2 (ja) * | 2009-03-26 | 2013-11-20 | ソニー株式会社 | 受信装置及び方法、プログラム、並びに受信システム |
TWI597951B (zh) * | 2016-09-12 | 2017-09-01 | 晨星半導體股份有限公司 | 時間解交錯電路與執行時間解交錯處理的方法 |
WO2019139377A1 (ko) * | 2018-01-12 | 2019-07-18 | 엘지전자 주식회사 | 인터리빙을 수행하는 방법 및 인터리버 |
Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN1377522A (zh) * | 1999-09-28 | 2002-10-30 | 艾利森电话股份有限公司 | 使用符号和附加信息的编码存储来交织输入数据比特序列的交织器和方法 |
US20040181556A1 (en) * | 2003-03-14 | 2004-09-16 | Samsung Electronics Co., Ltd. | Deinterleaving apparatus and method for a digital communication system |
Family Cites Families (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
GB2361781B (en) * | 2000-04-25 | 2004-12-29 | Ubinetics Ltd | Interleaving and de-interleaving of telecommunications signals |
KR100430567B1 (ko) * | 2000-10-11 | 2004-05-10 | 한국전자통신연구원 | 주소발생기를 포함한 인터리빙/디인터리빙 수행 장치 및그 방법과 그를 이용한 채널 부호화 시스템 |
JP3931100B2 (ja) * | 2002-03-12 | 2007-06-13 | 株式会社日立コミュニケーションテクノロジー | ターボ復号器並びにターボ符号器及びターボ符号器、復号器を含む無線基地局 |
KR20050044156A (ko) * | 2003-11-07 | 2005-05-12 | 삼성전자주식회사 | 이동통신시스템에서 싱글 메모리를 사용하여 인터리버를구현하는 장치 및 방법 |
TW200607272A (en) * | 2004-05-11 | 2006-02-16 | Matsushita Electric Ind Co Ltd | OFDM reception apparatus and method |
-
2006
- 2006-12-04 JP JP2008544244A patent/JP4870167B2/ja not_active Expired - Fee Related
- 2006-12-04 KR KR1020060121823A patent/KR100770894B1/ko not_active IP Right Cessation
- 2006-12-04 WO PCT/KR2006/005182 patent/WO2007066940A1/en active Application Filing
- 2006-12-04 CN CN2006800523506A patent/CN101336517B/zh not_active Expired - Fee Related
- 2006-12-05 US US11/633,424 patent/US7882403B2/en not_active Expired - Fee Related
Patent Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN1377522A (zh) * | 1999-09-28 | 2002-10-30 | 艾利森电话股份有限公司 | 使用符号和附加信息的编码存储来交织输入数据比特序列的交织器和方法 |
US20040181556A1 (en) * | 2003-03-14 | 2004-09-16 | Samsung Electronics Co., Ltd. | Deinterleaving apparatus and method for a digital communication system |
Also Published As
Publication number | Publication date |
---|---|
JP2009518931A (ja) | 2009-05-07 |
US20070150775A1 (en) | 2007-06-28 |
US7882403B2 (en) | 2011-02-01 |
JP4870167B2 (ja) | 2012-02-08 |
CN101336517A (zh) | 2008-12-31 |
KR100770894B1 (ko) | 2007-10-26 |
WO2007066940A1 (en) | 2007-06-14 |
KR20070058984A (ko) | 2007-06-11 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US7720017B2 (en) | Parallel turbo decoders with multiplexed output | |
US8132076B1 (en) | Method and apparatus for interleaving portions of a data block in a communication system | |
US8364916B2 (en) | Method and apparatus for implementing interleaving and de-interleaving at second time | |
CN101336517B (zh) | 用于在移动通信系统中控制交织器/去交织器存储器的设备和方法 | |
KR20030024928A (ko) | Cdma 시스템에서 비동기식으로 수신되는 물리 채널을위한 데이터 버퍼 구조 | |
US6735723B2 (en) | Apparatus and method for processing interleaving/deinterleaving with address generator and channel encoding system using the same | |
US6633601B1 (en) | Method and device for frame rate determination using correlation metrics and frame quality indicators | |
US8458557B1 (en) | Interleaved error correction coding for channels with non-uniform signal-to-noise ratios | |
JP3796250B2 (ja) | デジタル通信システムのデインターリービング装置およびそのデインターリービング方法 | |
US8103944B2 (en) | Memory architecture for high throughput RS decoding for MediaFLO receivers | |
US20100235721A1 (en) | Rate Matching and De-Rate Matching for an LTE Transport Channel | |
US20080098281A1 (en) | Using sam in error correcting code encoder and decoder implementations | |
US7526712B2 (en) | Deinterleaving apparatus and method using inner memory and outer memory | |
US6714606B1 (en) | Integrated services digital broadcasting deinterleaver architecture | |
JP4550810B2 (ja) | データ信号の効率的なインタリーブ解除およびダイバーシチ合成を容易にする方法および装置 | |
CN102934387B (zh) | 对数据包进行循环冗余校验的方法及装置 | |
KR100520934B1 (ko) | 디인터리버 메모리의 크기가 절감된 디지털 방송 수신기의디인터리빙장치 및 그의 디인터리빙방법 | |
US20140359397A1 (en) | Memory access apparatus and method for interleaving and deinterleaving | |
US7295622B2 (en) | System and method for information decoding using batched processing of independent parameters | |
KR100828243B1 (ko) | 단일 어드레스 생성기를 사용하는 터보 디코더 및 그를 이용한 메모리 어드레스 할당 방법 | |
RU91659U1 (ru) | Деперемежитель | |
JP2009130855A (ja) | 受信回路 | |
KR20050052787A (ko) | Dmb 수신기의 비터비 디코딩 장치 및 방법 | |
JP2010529741A (ja) | ノードbにおけるデータ復調および干渉除去のための波形キャッシング |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C06 | Publication | ||
PB01 | Publication | ||
C10 | Entry into substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
C14 | Grant of patent or utility model | ||
GR01 | Patent grant | ||
CF01 | Termination of patent right due to non-payment of annual fee |
Granted publication date: 20130417 Termination date: 20191204 |
|
CF01 | Termination of patent right due to non-payment of annual fee |