KR100520934B1 - 디인터리버 메모리의 크기가 절감된 디지털 방송 수신기의디인터리빙장치 및 그의 디인터리빙방법 - Google Patents

디인터리버 메모리의 크기가 절감된 디지털 방송 수신기의디인터리빙장치 및 그의 디인터리빙방법 Download PDF

Info

Publication number
KR100520934B1
KR100520934B1 KR10-2003-0099742A KR20030099742A KR100520934B1 KR 100520934 B1 KR100520934 B1 KR 100520934B1 KR 20030099742 A KR20030099742 A KR 20030099742A KR 100520934 B1 KR100520934 B1 KR 100520934B1
Authority
KR
South Korea
Prior art keywords
data
deinterleaving
memory
unit
address
Prior art date
Application number
KR10-2003-0099742A
Other languages
English (en)
Other versions
KR20050070337A (ko
Inventor
이정택
Original Assignee
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사 filed Critical 삼성전자주식회사
Priority to KR10-2003-0099742A priority Critical patent/KR100520934B1/ko
Priority to EP04020388A priority patent/EP1553711A3/en
Priority to US10/971,163 priority patent/US7519872B2/en
Publication of KR20050070337A publication Critical patent/KR20050070337A/ko
Application granted granted Critical
Publication of KR100520934B1 publication Critical patent/KR100520934B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04H—BROADCAST COMMUNICATION
    • H04H40/00—Arrangements specially adapted for receiving broadcast information
    • H04H40/18—Arrangements characterised by circuits or components specially adapted for receiving
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N7/00—Television systems
    • H04N7/01—Conversion of standards, e.g. involving analogue television standards or digital television standards processed at pixel level
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/27—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes using interleaving techniques
    • H03M13/2732—Convolutional interleaver; Interleavers using shift-registers or delay lines like, e.g. Ramsey type interleaver
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/27—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes using interleaving techniques
    • H03M13/276—Interleaving address generation
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/27—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes using interleaving techniques
    • H03M13/2782—Interleaver implementations, which reduce the amount of required interleaving memory
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/27—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes using interleaving techniques
    • H03M13/2782—Interleaver implementations, which reduce the amount of required interleaving memory
    • H03M13/2785—Interleaver using in-place interleaving, i.e. writing to and reading from the memory is performed at the same memory location
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04H—BROADCAST COMMUNICATION
    • H04H20/00—Arrangements for broadcast or for distribution combined with broadcast
    • H04H20/42—Arrangements for resource management
    • H04H20/426—Receiver side
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04H—BROADCAST COMMUNICATION
    • H04H2201/00—Aspects of broadcast communication
    • H04H2201/10—Aspects of broadcast communication characterised by the type of broadcast system
    • H04H2201/20—Aspects of broadcast communication characterised by the type of broadcast system digital audio broadcasting [DAB]

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Probability & Statistics with Applications (AREA)
  • Theoretical Computer Science (AREA)
  • Signal Processing (AREA)
  • Business, Economics & Management (AREA)
  • General Business, Economics & Management (AREA)
  • Multimedia (AREA)
  • Error Detection And Correction (AREA)

Abstract

디인터리버 메모리의 크기를 절감한 디지털 방송 수신기의 디인터리빙장치 및 그의 디인터리빙방법이 개시된다. 송신측에 인터리빙 단위에 대응하여 입력되는 K개의 데이터그룹에 대해 소정개의 디인터리빙 단위로 디인터리빙을 수행하기 위한 저장공간을 갖는 메모리와, 메모리에 기록된 데이터를 호출하고 입력된 데이터를 기록하기 위한 메모리 주소를 생성하는 주소생성부와, 생성된 메모리 주소에 기저장된 데이터를 호출 및 입력된 데이터를 기록하는 읽기부 및 쓰기부와, 디인터리빙 단위에 대응하여 입력된 데이터의 메모리 주소를 생성하도록 주소생성부를 제어하는 제어부를 갖는다.
따라서, 따라서, 디인터리버 메모리의 크기는 기존에 비해 절반으로 축소할 수 있으며, 이에 성능은 기존과 동일한 성능을 갖을 수 있다.

Description

디인터리버 메모리의 크기가 절감된 디지털 방송 수신기의 디인터리빙장치 및 그의 디인터리빙방법{Deinterleaver for digital broadcasting receiver having a reduced memory size and a method deinterleaving thereof}
본 발명은 디지털 방송 수신기에 관한 것으로, 보다 상세하게는 디인터리버 메모리의 크기가 절감된 디지털 방송 수신기의 디인터리빙 장치 및 그의 디인터리빙 방법에 관한 것이다.
ETSI EN 300 401에 따른 유럽향 DAB 수신기는 내복호기(inner decoder)로서 디인터리버와 비터비디코더를 갖는다. 내복호기의 입력은 4bit 소프트디시젼(soft-decision)된 DQPSK 신호이며, 따라서 하나의 정보데이터는 4bit로 구성된다. ETSI EN 300 401에서는 주파수 디인터리빙(frequence deinterleaving)과 구별하기 위해 시간 디인터리빙(time-deinterleaving)으로 불리운다.
유럽향 DAB 수신기에서 시간 디인터리빙은 16개의 CIF(Common Interleaved Frame)에 대해서 디인터리빙을 수행한다. 이에 필요한 디인터리버 메모리의 크기는 약 4 Mbit에 해당한다. 즉, 하나의 CIF는 55296개의 심볼로 이루어지며, 하나의 심볼은 소프트디시젼된 4bit 데이터이다. 따라서, 16개의 CIF에 대해서 디인터리빙을 수행하기 위한 디인터리버 메모리 크기는 16×55296×4bit, 대략 4Mbit가 필요하다.
도 1은 종래의 유럽향 DAB 수신기의 디인터리버에 대한 개략적인 블록도이다. 디인터리버는 메모리(11), 쓰기주소생성부(12), 쓰기부(13), 읽기주소생성부(14), 읽기부(15), 및 제어부(16)를 갖는다.
메모리(11)는 16개의 CIF에 대해 디인터리빙을 수행하기 위한 메모리 크기( 4Mbit)를 갖는다. 쓰기주소생성부(12)는 제어부(16)의 제어에 따라서 입력되는 소프트디시젼된 데이터심볼에 해당하는 쓰기주소를 생성하고, 쓰기부(13)는 쓰기주소에 입력된 데이터심볼을 기록한다. 한편, 읽기주소생성부(14)는 제어부(16)의 제어에 따라서 메모리(11)에 저장된 16개의 CIF에 대해 소정의 디인터리빙식에 따라서 읽기어드레스를 생성한다. 이에 읽기부(15)는 읽기주소에 기록된 데이터심볼을 호출함으로써 디인터리빙을 수행한다.
이와 같이, 종래의 디인터리버 메모리의 주소 구조는 다음과 같다.
CIF address (4bit) DATA address (15bit)
즉, 4bit의 CIF 주소와, 15bit 데이터 주소를 갖는다. 이에 대해, 하나의 CIF는 독립적으로 동작하므로 디인터리빙시 각각의 CIF 로 이동은 쉬우나, 일반적으로 하나의 CIF를 이루는 데이터가 15bit를 다 채우지 못하므로 메모리 낭비를 초래한다. 이와 같은 비효율적으로 큰 메모리 크기는 전력 소모면에서도 단점을 갖는다.
이와 같은 메모리 낭비를 줄이는 방법의 한 가지로서 4bit-decision된 신호를 강제로 하드 디시젼(hard-decision)하여, 메모리의 크기를 1/4로 줄이는 방법이 있다. 이러한 방법은 채널 환경이 좋은 경우에는 채널 복호기의 성능에 영향을 미치지 않지만, 채널 환경이 좋지 않은 경우에는 하드디시젼된 신호의 영향에 의해 약 2dB 정보의 부호 이득의 손해를 보게 된다. 그만큼 신호레벨 대비 노이즈의 비가 작은 경우 채널 복호기의 성능은 떨어지게 된다.
상기와 같은 문제점을 해결하기 위해 안출된 것으로 본 발명이 목적은, 디지털 방송 수신기에 있어서 디인터리버 메모리의 크기를 절감시키는 디인터리빙 장치 및 그에 따른 디인터리빙 방법을 제공하는데 있다.
상기의 목적을 달성하기 위한 본 발명에 따른 디지털 방송 수신기의 디인터리빙 장치는, 입력되는 K(K은 자연수)개의 데이터그룹에 대해 디인터리링을 수행하는 디지털 방송 수신기의 디인터리빙 장치에 있어서, 송신측에 인터리빙 단위에 대응하여, 입력되는 상기 K개의 데이터그룹에 대해 소정개의 디인터리빙 단위로 디인터리빙을 수행하기 위한 저장공간을 갖는 메모리와, 상기 메모리에 기록된 데이터를 호출하고, 입력된 데이터를 기록하기 위한 메모리 주소를 생성하는 주소생성부와, 생성된 상기 메모리 주소에 기저장된 데이터를 호출하는 읽기부와, 생성된 상기 메모리 주소에 상기 입력된 데이터를 기록하는 쓰기부, 및 상기 디인터리빙 단위에 대응하여 상기 입력된 데이터의 상기 메모리 주소를 생성하도록 상기 주소생성부를 제어하는 제어부를 포함하며, 상기 제어부는, 상기 메모리 주소에 상기 입력된 데이터를 기록하기 전에 상기 메모리 주소에 기저장된 데이터를 호출하도록 상기 읽기부 및 상기 쓰기부를 각각 제어한다.
상기 데이터는, 제1데이터와 제2데이터로 이루어지는 한 쌍의 데이터이며,
상기 읽기부에서 호출되는 상기 한 쌍의 데이터 중 제2데이터를 일시저장하는 버퍼;를 더 포함하며, 상기 제어부는 상기 한 쌍의 데이터 중 상기 제1데이터 를 먼저 출력시킨 후, 상기 버퍼에 일시저장된 상기 제2데이터를 출력시킨다.
상기 디인터리빙 단위는 가지(Branch)수 및 상기 가지에 포함된 레지스터수가 최대 상기 K인 컨벌루셔널 디인터리버에 의해 수행되는 것으로 K(K+1)/2개 데이터를 저장할 수 있는 메모리 공간이 필요하며, 이에 상기 메모리는, 소정개의 디인터리빙 단위에 대응하는 메모리 공간을 갖는다.
상기 메모리의 주소는, 상기 디인터리빙 단위에 대응하여 가지 시작 주소와 레지스터 주소의 합으로 구성되며, 상기 소정개의 디인터리빙 단위에 대응하여 제2디인터리빙 단위의 K개 입력데이터는 제1디인터리빙 단위의 K개 입력데이터가 기록된 메모리 주소에 각각 K(K+1)/2을 더한 메모리 주소에 기록된다.
상기 K은 16, 상기 데이터그룹은 CIF(common interleaved frame)이며, 상기 CIF는 4bit 소프트디시젼된 55296개의 데이터로 이루어지며, 상기 소정개의 디인터리빙 단위는 입력되는 상기 한 쌍의 데이터에 기초하여 1728개의 디인터리빙 단위인 것을 특징으로 한다.
한편, 입력되는 K(K은 자연수)개의 데이터그룹에 대해 디인터리링을 수행하는 디지털 방송 수신기의 디인터리빙 방법은, (a) 송신측의 인터리빙 단위에 대응하여 상기 K개의 데이터그룹에 대해 소정개의 디인터리빙 단위로 디인터리빙을 수행하기 위한 저장공간을 갖는 메모리에 입력되는 데이터를 기록하기 위한 메모리 주소를 생성하는 단계; (b) 생성된 상기 메모리 주소에 기저장된 데이터를 호출하는 단계; 및 (c) 생성된 상기 메모리 주소에 상기 입력된 데이터를 기록하는 단계;를 포함하는 것을 특징으로 한다.
상기 (b)단계는, 상기 메모리에서 호출되는 상기 데이터 중 특정데이터를 일시저장하는 단계; 및 상기 호출되는 상기 데이터 중 상기 특정데이터 이외의 다른데이터의 출력이 완료된 후, 상기 특정데이터를 출력하는 단계;를 포함한다.
따라서, 디인터리버 메모리의 크기는 기존에 비해 절반으로 축소할 수 있으며, 이에 성능은 기존과 동일한 성능을 갖을 수 있다.
이하에서는 도면을 참조하여 본 발명을 보다 상세하게 설명한다.
도 2a 및 도 2b는 유럽향 DAB 송신기에서 처리되는 컨벌루셔널 인터리빙(Convolutional interleaving) 방식을 설명하기 위한 도이다. 도 2a를 참조할 때, b(ir/16)은 16 심볼 단위로 시간적인 순서(즉, ir은 16 modulo로 된 값, 브랜치(branch)순번임.)를 나타내며, r은 현재 시점에서 인터리빙될 CIF를 나타낸다. 예를 들면, 16 modulo 되는 순서 b(1)은 현재 CIF에서 8개 이전의 CIF 데이터를 이용하여 인터리빙을 한다. 도 2b는 컨벌루셔널 인터리빙 방식을 보다 구체적으로 설명하기 위한 도이다.
도 2b에 도시된 바와 같이, 16개의 브랜치와 136개의 쉬프트 레지스터로 구성되는 비선형 컨벌루셔널 인터리버에 의해 인터리빙된다.
시간 r에 16개 가지(branch)에 심볼 ar,0 ,ar,1 ,ar,2 ,ar,3 ,...,ar,15 이 입력되고, 이와 동시에 시간 r에 16개 가지로부터 출력되는 심볼은 ar-1,0 ,ar-9,1 ,a r-5,2 , ar-13,3 ,,...,ar-16,15 이다. 즉, 가지 b0에서는 현재 시점(r)에 입력되는 CIF의 심볼이 출력되고, 가지 b1에서는 현재 시점(r)에 대해 9개 이전 CIF의 심볼이 출력된다. 같은 방식으로 가지 b15에서는 현재 시점(r)에 대해 16개 이전 CIF의 심볼이 출력됨으로써 16개의 CIF에 대해서 컨벌루션 인터리빙이 수행된다.
이와 같은 방식으로 송신측에서는 16개 CIF에 대해 16 modulo 단위로 컨벌루션 인터리빙을 수행한다.
도 3은 본 발명에 따른 디지털 방송 수신기에 대한 디인터리빙 장치의 예로서, 유럽향 DAB 수신기의 디인터리빙 장치에 대한 개략적인 블록도이다.
디인터리빙 장치는, 메모리(310), 주소생성부(320), 읽기부(330), 쓰기부(340), 버퍼(350), 및 제어부(360)을 가지고 있다.
메모리(310)는 송신측의 컨벌루셔널 인터리버(도 2b에 도시됨) 구조에 대응하는 컨벌루셔널 디인터리버(Convolutional interleaver)가 복수개 사용되는 구조를 갖는다. 즉, 컨벌루셔널 디인터리빙을 수행하기 위해서는 16modulo 단위의 컨벌루셔널 디인터리버를 3456(1CIF/16 = 55296/16)개 사용한다. 하나의 컨벌루셔널 디인터리버의 레지스터는 136개 이므로, 이에 대응하여 136개의 데이터를 저장할 수 있는 메모리 공간을 갖는다.
따라서, 수신되는 16개의 CIF를 이용하여 컨벌루셔널 디인터리빙을 수행하기 위한 메모리 크기는 136×3456×4bit(소프트디시젼 레벨), 대략 2Mbit(>1,880,064 bit)의 사이즈를 갖는다.
참고로, 송신기에서는 OFDM 변조된 3072bit의 OFDM심볼을 도 4에 도시된 바와 같이, I심볼(I0 내지 I1535)과 Q심볼(Q1536 내지 Q3071)로 순차적으로 송신하고, 수신기에서는 I심볼(I0 내지 I1535)과 Q심볼(Q1536 내지 Q3071 )을 쌍으로 수신한다. 즉, (I0,Q1536),(I1,Q1537),(I2,Q1538),...,(I 1535,Q3071) 순으로 수신되어 신호처리된다. 따라서, 수신된 신호는 4bit 소프트 디시젼됨에 따라서 입력데이터 즉, (I,Q)쌍은 8bit 레벨을 갖는다.
또한, 일반적으로 메모리의 폭은 8bit 이므로, 메모리 하나의 주소에는 (I,Q)쌍, 8 bit 데이터가 기록된다. 따라서, 16개의 CIF를 기록하기 위해서는 메모리(310)는 폭 8bit, 깊이 136×1728 로, 대략 2Mbit의 크기를 갖는다. 본 발명에 따른 메모리(310)의 구조는 도 5 및 도 6를 참조하여 상세하게 후술된다.
주소생성부(320)는 컨벌루셔널 디인터리버 구조를 갖는 메모리(310)의 구조적인 특성에 따라서, 하나의 메모리 주소를 생성하며, 이는 읽기주소가 되고, 또한 쓰기주소가 된다.
읽기부(330)는 주소생성부(320)에서 생성된 메모리 주소에 해당하는 데이터, 즉, (I,Q)쌍의 데이터를 호출한다.
쓰기부(340)는 주소생성부(320)에서 생성된 메모리 주소에 입력되는 데이터, 즉, (I,Q)쌍의 데이터를 기록한다. 즉, 제어부(360)는 주소생성부(320)에서 생성된 메모리 주소에 기록된 데이터를 호출한 후, 입력되는 데이터를 상기 메모리 주소에 기록하도록 읽기부(330) 및 쓰기부(340)를 제어한다.
버퍼(350)는 읽기부(330)에서 호출된 데이터, 즉, (I,Q)쌍의 데이터 중 Q 데이터를 일시 저장한 후 출력한다. 왜냐하면, 수신기에서 디인터리빙후, 수행되는 비터비 디코더는 한 OFDM 심볼에 대해 I 데이터를 먼저 처리한 후, Q 데이터를 처리하는 동작특성에 따라서 디인터리빙 데이터의 출력을 I 데이터, Q 데이터 순으로 출력하기 위함이다.
제어부(360)는 메모리(310)에서 호출되는 (I,Q)쌍의 데이터 중 I 데이터의 출력이 완료되면, 버퍼(350)에 저장된 Q 데이터를 출력시킨다. 따라서, 버퍼(350)의 크기는 1536×4bit, 즉, 폭이 8bit, 깊이가 768인, 768×8bit 메모리 크기를 갖는다.
이하에서는 도 5 및 도 6을 참조하여 메모리 크기가 절감된 본 발명에 따른 디인터리버 메모리(310)의 구조를 상세하게 설명한다.
도 5는 송신측의 컨벌루셔널 인터리버(도 2b에 도시됨)에 대응하는 컨벌루셔널 디인터리버 구조를 도시한 것이다. 도시된 바와 같이, 컨벌루셔널 디인터리버는 송신측의 컨벌루셔널 인터리버(도 2b에 도시됨)에 대응하여 16 modulo 단위로 디인터리빙이 수행된다. 즉, 컨벌루셔널 디인터리버는 16개의 가지(b0,b1,...,b15)와 상기 가지에 최고 16개의 레지스터를 갖는 구조이다.
즉, 가지 b0는 16개의 레지스터와, 가지 b1은 8개의 레지스터로 이루어지며, 도시된 바와 같이, 16 modulo 단위로 컨벌루셔널 디인터리버는 총 136개의 레지스터로 이루어진다.
시간 r에 컨벌루셔널 디인터리버의 16개 가지(b0~b15)에 각각 입력되는 심볼은, 시간 r에 도 2b에 도시된 컨벌루셔널 인터리버로부터 출력되는 심볼로서, ar,0 ,ar-8,1 ,ar-4,2 , ar-12,3 ,,...,ar-15,15 이다. 따라서, 시간 r에 컨벌루셔널 디인터리버의 16개의 가지에는 심볼 ar,0 ,ar-8,1 ,ar-4,2 , ar-12,3 ,,...,a r-15,15 이 각각 입력되며, 이에 의해 16개의 가지에서는 ar-16,0 ,ar-16,1 ,ar-16,2 , ar-16,3 ,,...,ar-16,15 가 출력된다. 즉, 가지 b0에서는 16개의 레지스터에 의해 입력된 심볼 ar,0에 대해 16개 전에 입력된 심볼 ar-16,0이 지연되어 출력되며, 가지 b1에서는 8개의 레지스터에 의해 입력된 심볼 ar-8,1에 대해 8개 전에 입력된 심볼, ar-16,1이 지연되어 출력되며, 같은 방식으로 가지 b15에서는 1개의 레지스터에 의해 1개 전에 입력된 심볼, ar-16,15이 지연되어 출력된다.
이와 같은, 16개의 가지와 최대 깊이 16를 가지는 컨벌루셔널 디인터리버를 3456개 이용하여 16개의 CIF에 대해 디인터리빙을 수행할 수 있다. 그러나, 이와 같이 레지스터를 이용하여 디인터리버를 구현할 경우에는 칩 제작시 크기가 커지는 단점이 있다. 그러므로, 컨버루셔널 디인터리버 구조를 활용하여 메모리를 구현할 수 있다.
도 6은 도 5에 도시된 컨벌루셔널 디인터리버 구조에 기초하여 본 발명에 따른 디인터리버 메모리(310)의 구조를 도시한 것으로, 도면을 참조하여 보다 상세하게 설명한다.
도 6(a)에 도시된 바와 같이, 16개의 가지(Branch)와, 최대 깊이 16개의 레지스터를 가지는 하나의 컨벌루셔널 디인터리버에 의해 디인터리빙되는 것을 디인터리빙 단위(Deinterleaving Unit:DU)로 한다. 이에, 입력데이터가 (I,Q)쌍으로 입력되는 점을 감안할 때, 하나의 디인터리빙 단위(DU)를 처리하기 위한 메모리 크기는 8bit×(16/16)×136 이다. 여기서, 하나의 디인터리빙 단위(DU)는 16개의 18bit 데이터로 구성되는 소정의 데이터그룹 16개에 대하여 디인터리빙을 수행한 것이다.
본 발명에 따라서 55296개의 데이터(4bit)를 갖는 데이터그룹 CIF에 대해, 16개의 CIF에 대하여 디인터리빙을 수행하기 위한 메모리의 크기는 4bit×(55296/16)×136, 대략 2Mbit가 필요한다. 여기에, 입력데이터가 (I,Q)쌍인 점을 적용하면, 디인터리버 메모리의 폭은 8bit, 전체 메모리 주소는 1728×136, 2Mbit이다.
도 6(b)는 하나의 디인터리빙 단위(DU)에 대한 메모리 구조를 상세하게 도시한 것이다. 도시된 바와 같이, 메모리의 폭은 8bit를 가지며, 메모리 주소는 도 5에 도시된 컨벌루셔널 디인터리버의 레지스터 개수에 대응하여 136개의 주소를 갖으며, 136개의 주소는 16개의 가지에 대해 각각 소정개의 레지스터 주소를 나뉘어진다.
즉, 가지 b0에 대응하는 메모리 공간은 0000_0000 부터 0000_1111까지 16개의 레지스터 주소를 가지며, 가지 b1에 대응하는 메모리 공간은 0001_0000 부터 0001_0111까지 8개의 레지스터 주소를 가지며, 이와 같은 방식으로 가지 b15에 대응하는 메모리 공간은 1개의 레지스터 주소, 1000_0111을 갖는다.
따라서, 주소생성부(320)에서 입력데이터인 (I,Q)쌍의 데이터에 대해 생성되는 메모리 주소는 다음의 식과 같이 나타낼 수 있다.
여기서, N은 0,1,2,...,1727 으로, (136 × N)는 디인터리빙 단위(DU)를 의미한다.
메모리 주소는 해당되는 가지 시작 주소가 선택되고, 각 가지의 상대적인 레지스터 주소가 점차적으로 증가하게 된다. 각 가지의 상대 레지스터 주소 만큼 레지스터 주소가 증가하게 되면, 각 가지의 레지스터 주소는 다시 가지 시작 주소로 된다. 각 가지는 시작 주소를 가지며 각 가지의 시작 주소와 레지스터 주소의 합은 각 디인터리빙 단위(DU)에서 기록 및 읽기 주소가 된다.
상기 수학식 1의 (136 × N)는 16개의 (I,Q)쌍 데이터가 기록 완료된 후, 136 만큼의 주소를 증가시켜 1728개의 (I,Q)쌍 데이터를 기록하는 의미를 나타낸다.
예를 들면, 제1 디인터리빙 단위(DU #1)의 16개 데이터를 각 가지의 시작 주소(0000_0000),(0001_0000),(0001_1000),...,(1000_0111)에 기록한 후, 제2 디인터리빙 단위(DU #2)의 16개 데이터는 제1 디인터리빙 단위(DU #1)의 16개의 데이터가 기록된 메모리 주소에 136(1000_1000)을 더한 메모리 주소, 즉, (1000_1000),(1001_1000),(1010_0000),...,(0001_0000_1111)에 제2디인터리빙 단위의 16개 데이터를 각각 기록한다.
도 5에 도시된 컨벌루셔널 디인터리버의 구조에 대응하여 도 6(b)의 메모리 구조를 비교해 볼 때, 예를 들어, r시점에 입력되는 16개의 데이터를 각 가지의 시작 주소에 기록하기 위해서는 각 가지의 시작 주소에 기록된 데이터를 호출하는 경우, 입력데이터를 가지 b0의 시작 주소(0000_0000)에 기록하기 위해 가지 b0의 시작 주소(0000_0000)에 기록된 r-16 시점의 데이터 ar-16,0를 호출하게 된다. 따라서, 컨벌루셔널 디인터리빙 방식으로 메모리에 기록된 데이터를 호출 및 기록함으로써 디인터리빙이 수행된다.
따라서, 종래의 유럽향 DAB 수신기의 디인터리버 메모리의 크기인 4 Mbit에 비해 본 발명에 따른 컨벌루셔널 디인터리버 구조의 메모리를 50%로 절감된 크기인 2 Mbit로 축소할 수 있다. 이와 같이, 물리적인 메모리의 크기를 줄일 뿐아니라 전력 소모를 줄일 수 있다.
도 7은 본 발명에 따른 디인터리버의 입출력 데이터의 흐름을 도시한 것이며, 도 8은 본 발명에 따른 디인터리빙 과정에 대한 흐름도이다.
디인터리버에는 도 7에 도시된 바와 같이, 4bit 소프트디시젼된 I 데이터와 Q 데이터가 한 쌍으로 입력된다(S811).
제어부(360)는 입력되는 (I,Q)쌍의 데이터를 메모리(310)에 기록하기 위한 메모리 주소를 생성하도록 주소생성부(320)를 제어한다. 즉, 제어부(360)는 메모리(310)의 구조상의 특성에 따라서 메모리(310)상에서 디인터리빙될 데이터가 기록된 메모리 주소를 결정하고, 결정된 메모리 주소를 생성하도록 주소생성부(320)를 제어한다(S813).
읽기부(330)는 주소생성부(320)에서 생성된 메모리 주소에 기초하여 해당하는 주소에 기록된 데이터를 호출한다(S815).
이때, 제어부(360)는 호출되는 데이터, 즉 (I,Q)쌍의 데이터 중 Q 데이터를 버퍼(350)에 저장하고, I 데이터 먼저 출력한다. 이 후, I 데이터의 출력이 완료되면, Q 데이터를 출력한다. 따라서, 도 7에 도시된 바와 같이, 한 쌍의 (I,Q) 데이터가 입력되어 디인터리빙된 후, I 데이터, Q 데이터 순서대로 출력된다.
읽기부(330)에 의해 메모리(310)에서 호출된 데이터의 메모리 주소, 즉, 주소생성부(320)에서 생성된 메모리 주소에 입력되는 데이터를 기록하도록 쓰기부(340)를 제어한다(S817).
즉, 본 발명에 따른 디인터리빙 과정은, 입력된 데이터를 기록하기 위해 소정의 메모리 주소를 발생하여 이에 해당하는 데이터를 호출한 후, 입력된 데이터를 상기 소정의 메모리 주소에 기록한다. 따라서, 메모리의 데이터를 호출한 후, 입력데이터를 기록한다.
또한, 디인터리빙되어 출력되는 (I,Q)쌍의 데이터에 대해, Q 데이터를 버퍼링하여 I 데이터의 출력이 완료되면 Q 데이터를 출력시킴으로써 I 데이터, Q 데이터 순서대로 디인터리빙 데이터를 출력한다.
따라서, 디인터리버 메모리의 크기는 기존에 비해 절반으로 축소할 수 있으며, 이에 성능은 기존과 동일한 성능을 갖을 수 있다.
본 발명에 따르면, OFDM 심볼 단위로 복조된 DQPSK 신호에서 Q 데이터을 버퍼링하고 어드레스 제어회로를 통해 약 2Mbit의 메모리만을 이용하여 디인터리빙을 수행할 수 있으며, 기존의 4Mbit를 사용하는 디인터리버와 동일한 성능을 갖을 수 있다. 또한, 메모리 크기의 축소는 전력 소모 역시 절감할 수 있다.
이상에서는 본 발명의 바람직한 실시예에 대해서 도시하고 설명하였으나, 본 발명은 상술한 특정의 실시예에 한정되지 아니하며, 청구범위에서 청구하는 본 발명의 요지를 벗어남이 없이 당해 발명이 속하는 기술분야에서 통상의 지식을 가진 자라면 누구든지 다양한 변형 실시가 가능한 것은 물론이고, 그와 같은 변경은 청구범위 기재의 범위 내에 있게 된다.
도 1은 종래의 유럽향 DAB 수신기의 디인터리빙 장치에 대한 블록도,
도 2a 및 도 2b는 유럽향 DAB 송신기에서 처리되는 컨벌루셔널 인터리빙 방식을 설명하기 위한 도,
도 3은 본 발명에 따른 유럽향 DAB 수신기의 디인터리빙 장치에 대한 블록도,
도 4는 유럽향 DAB 송수신기에 있어서, I 데이터와, Q 데이터에 대한 정렬방식을 도시한 도,
도 5는 본 발명에 따른 컨벌루셔널 디인터리버의 쉬프르 레지스터 구성도,
도 6a 및 도 6b는 본 발명에 따른 디인터리버 메모리의 구조에 대한 개념도,
도 7은 본 발명에 따른 디인터리버의 입/출력 데이터의 흐름도, 그리고,
도 8은 본 발명에 따른 디인터리빙 과정에 대한 흐름도이다.
* 도면의 주요부분에 대한 부호의 설명 *
310 : 메모리 320 : 주소생성부
330 : 읽기부 340 : 쓰기부
350 : 버퍼 360 : 제어부

Claims (14)

  1. 입력되는 K(K은 자연수)개의 데이터그룹에 대해 디인터리링을 수행하는 디지털 방송 수신기의 디인터리빙 장치에 있어서,
    송신측에 인터리빙 단위에 대응하여, 입력되는 상기 K개의 데이터그룹에 대해 소정개의 디인터리빙 단위로 디인터리빙을 수행하기 위한 저장공간을 갖는 메모리;
    상기 메모리에 기록된 데이터를 호출하고, 입력된 데이터를 기록하기 위한 메모리 주소를 생성하는 주소생성부;
    생성된 상기 메모리 주소에 기저장된 데이터를 호출하는 읽기부;
    생성된 상기 메모리 주소에 상기 입력된 데이터를 기록하는 쓰기부; 및
    상기 디인터리빙 단위에 대응하여 상기 입력된 데이터의 상기 메모리 주소를 생성하도록 상기 주소생성부를 제어하는 제어부;를 포함하며,
    상기 제어부는, 상기 메모리 주소에 상기 입력된 데이터를 기록하기 전에 상기 메모리 주소에 기저장된 데이터를 호출하도록 상기 읽기부 및 상기 쓰기부를 각각 제어하는 것을 특징으로 하는 디지털 방송 수신기의 디인터리빙 장치.
  2. 제 1항에 있어서,
    상기 데이터는, 제1데이터와 제2데이터로 이루어지는 한 쌍의 데이터인 것을 특징으로 하는 디지털 방송 수신기의 디인터리빙 장치.
  3. 제 1항에 있어서,
    상기 읽기부에서 호출되는 상기 데이터 중 특정데이터를 일시저장하는 버퍼;를 더 포함하며,
    상기 제어부는 상기 호출되는 상기 데이터 중 상기 특정데이터를 제외한 다른 데이터를 먼저 출력시킨 후, 상기 버퍼에 일시저장된 상기 특정데이터를 출력하도록 상기 버퍼를 제어하는 것을 특징으로 하는 디지털 방송 수신기의 디인터리빙 장치.
  4. 제 1항에 있어서,
    상기 디인터리빙 단위는 가지(Branch)수 및 상기 가지에 포함된 레지스터수가 최대 상기 K인 컨벌루셔널 디인터리버에 의해 수행되는 것으로, 이를 위해서는 K(K+1)/2개 데이터를 저장할 수 있는 메모리 공간이 필요하며,
    이에 상기 메모리는 소정개의 디인터리빙 단위에 대응하는 메모리 공간을 갖는 것을 특징으로 하는 디지털 방송 수신기의 디인터리빙 장치.
  5. 제 4항에 있어서,
    상기 메모리의 주소는,
    상기 디인터리빙 단위에서 가지 시작 주소와 레지스터 주소의 합으로 구성되며,
    상기 소정개의 디인터리빙 단위에 대응하여,
    제2디인터리빙 단위의 K개 입력데이터는 제1디인터리빙 단위의 K개 입력데이터가 기록된 메모리 주소에 각각 K(K+1)/2을 더한 메모리 주소에 기록되는 것을 특징으로 하는 디지털 방송 수신기의 디인터리빙 장치.
  6. 제 1항에 있어서,
    상기 K은 16, 상기 데이터그룹은 CIF(common interleaved frame)이며,
    상기 CIF는 4bit 소프트디시젼된 55296개의 데이터로 이루어지는 것을 특징으로 하는 디지털 방송 수신기의 디인터리빙 장치.
  7. 제 1항에 있어서 ,
    상기 소정개의 디인터리빙 단위는,
    입력되는 상기 한 쌍의 데이터에 기초하여 1728개의 디인터리빙 단위인 것을 특징으로 하는 디지털 방송 수신기의 디인터리빙 장치.
  8. 입력되는 K(K은 자연수)개의 데이터그룹에 대해 디인터리링을 수행하는 디지털 방송 수신기의 디인터리빙 방법에 있어서,
    (a) 송신측의 인터리빙 단위에 대응하여 상기 K개의 데이터그룹에 대해 소정개의 디인터리빙 단위로 디인터리빙을 수행하기 위한 저장공간을 갖는 메모리에 입력되는 데이터를 기록하기 위한 메모리 주소를 생성하는 단계;
    (b) 생성된 상기 메모리 주소에 기저장된 데이터를 호출하는 단계; 및
    (c) 생성된 상기 메모리 주소에 상기 입력된 데이터를 기록하는 단계;를 포함하는 것을 특징으로 하는 디지털 방송 수신기의 디인터리빙 방법.
  9. 제 8항에 있어서,
    상기 데이터는, 제1데이터와 제2데이터로 이루어지는 한 쌍의 데이터인 것을 특징으로 하는 디지털 방송 수신기의 디인터리빙 방법.
  10. 제 8항에 있어서,
    상기 (b)단계는,
    상기 메모리에서 호출되는 상기 데이터 중 특정데이터를 일시저장하는 단계; 및
    상기 호출되는 상기 데이터 중 상기 특정데이터 이외의 다른데이터의 출력이 완료된 후, 상기 특정데이터를 출력하는 단계;를 포함하는 것을 특징으로 하는 디지털 방송 수신기의 디인터리빙 방법.
  11. 제 8항에 있어서,
    상기 디인터리빙 단위는 가지(Branch)수 및 상기 가지에 포함된 레지스터수가 최대 상기 K인 컨벌루셔널 디인터리버에 의해 수행되는 것으로 K(K+1)/2개 데이터를 저장할 수 있는 메모리 공간이 필요하며,
    이에 상기 메모리는 소정개의 디인터리빙 단위에 대응하는 메모리 공간을 갖는 것을 특징으로 하는 디지털 방송 수신기의 디인터리빙 방법.
  12. 제 11항에 있어서,
    상기 메모리의 주소는,
    상기 디인터리빙 단위에 대응하여 가지 시작 주소와 레지스터 주소의 합으로 구성되며,
    상기 소정개의 디인터리빙 단위에 대응하여,
    제2디인터리빙 단위의 K개 입력데이터는 제1디인터리빙 단위의 K개 입력데이터가 기록된 메모리 주소에 각각 K(K+1)/2을 더한 메모리 주소에 기록되는 것을 특징으로 하는 디지털 방송 수신기의 디인터리빙 방법.
  13. 제 8항에 있어서,
    상기 K은 16, 상기 데이터그룹은 CIF(common interleaved frame)이며,
    상기 CIF는 4bit 소프트디시젼된 55296개의 데이터로 이루어지는 것을 특징으로 하는 디지털 방송 수신기의 디인터리빙 방법.
  14. 제 8항에 있어서,
    상기 소정개의 디인터리빙 단위는,
    입력되는 상기 한 쌍의 데이터에 기초하여 1728개의 디인터리빙 단위인 것을 특징으로 하는 디지털 방송 수신기의 디인터리빙 방법.
KR10-2003-0099742A 2003-12-30 2003-12-30 디인터리버 메모리의 크기가 절감된 디지털 방송 수신기의디인터리빙장치 및 그의 디인터리빙방법 KR100520934B1 (ko)

Priority Applications (3)

Application Number Priority Date Filing Date Title
KR10-2003-0099742A KR100520934B1 (ko) 2003-12-30 2003-12-30 디인터리버 메모리의 크기가 절감된 디지털 방송 수신기의디인터리빙장치 및 그의 디인터리빙방법
EP04020388A EP1553711A3 (en) 2003-12-30 2004-08-27 Deinterleaving device for digital broadcast receivers having a downsized deinterleaver memory and deinterleaving method thereof
US10/971,163 US7519872B2 (en) 2003-12-30 2004-10-25 Deinterleaving device for digital broadcast receivers having a downsized deinterleaver memory and deinterleaving method thereof

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR10-2003-0099742A KR100520934B1 (ko) 2003-12-30 2003-12-30 디인터리버 메모리의 크기가 절감된 디지털 방송 수신기의디인터리빙장치 및 그의 디인터리빙방법

Publications (2)

Publication Number Publication Date
KR20050070337A KR20050070337A (ko) 2005-07-07
KR100520934B1 true KR100520934B1 (ko) 2005-10-17

Family

ID=34588112

Family Applications (1)

Application Number Title Priority Date Filing Date
KR10-2003-0099742A KR100520934B1 (ko) 2003-12-30 2003-12-30 디인터리버 메모리의 크기가 절감된 디지털 방송 수신기의디인터리빙장치 및 그의 디인터리빙방법

Country Status (3)

Country Link
US (1) US7519872B2 (ko)
EP (1) EP1553711A3 (ko)
KR (1) KR100520934B1 (ko)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7779338B2 (en) * 2005-07-21 2010-08-17 Realtek Semiconductor Corp. Deinterleaver and dual-viterbi decoder architecture
US7782982B2 (en) * 2007-10-25 2010-08-24 Newport Media, Inc. Adaptive deinterleaver memory allocation
JP5299130B2 (ja) * 2009-07-03 2013-09-25 富士通セミコンダクター株式会社 受信データ処理回路及び受信データ処理切り替え方法
TWI520502B (zh) * 2012-11-23 2016-02-01 晨星半導體股份有限公司 迴旋解交錯裝置及迴旋解交錯方法

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR0139192B1 (ko) * 1992-09-15 1998-07-01 윤종용 디지탈전송데이타의 디인터리빙방법 및 장치
US5572532A (en) * 1993-12-29 1996-11-05 Zenith Electronics Corp. Convolutional interleaver and deinterleaver
KR100192797B1 (ko) * 1996-07-01 1999-06-15 전주범 정적 램을 이용한 길쌈인터리버의 구조
JP2958308B1 (ja) * 1998-07-10 1999-10-06 松下電器産業株式会社 インターリーブ解除装置
JP3359291B2 (ja) * 1998-07-17 2002-12-24 株式会社ケンウッド デインターリーブ回路
US6434203B1 (en) * 1999-02-26 2002-08-13 Qualcomm, Incorporated Memory architecture for map decoder
US6381728B1 (en) * 1998-08-14 2002-04-30 Qualcomm Incorporated Partitioned interleaver memory for map decoder
KR100350459B1 (ko) * 1998-12-26 2002-12-26 삼성전자 주식회사 통신시스템의인터리빙/디인터리빙장치및방법
WO2000062461A2 (en) * 1999-04-09 2000-10-19 Sony Electronics Inc. Interleavers and de-interleavers
KR100651500B1 (ko) * 2000-08-30 2006-11-28 삼성전자주식회사 디지털 오디오 방송용 타임 디인터리버 메모리의 제어 장치

Also Published As

Publication number Publication date
US20050154963A1 (en) 2005-07-14
KR20050070337A (ko) 2005-07-07
EP1553711A2 (en) 2005-07-13
EP1553711A3 (en) 2013-03-20
US7519872B2 (en) 2009-04-14

Similar Documents

Publication Publication Date Title
JP5392905B2 (ja) データ処理装置及びデータ処理方法
JP3415693B2 (ja) インターリーブプロセス
JP3996514B2 (ja) ターボ復号器のためのバッファアーキテクチャ
KR100671075B1 (ko) 터보 코딩의 사용을 용이하게 하기 위한 디코더, 디코딩 시스템 및 디코딩 방법
US7849377B2 (en) SISO decoder with sub-block processing and sub-block based stopping criterion
US20070162837A1 (en) Method and arrangement for decoding a convolutionally encoded codeword
US7945746B2 (en) Memory sharing of time and frequency de-interleaver for ISDB-T receivers
US20060227815A1 (en) Parallel turbo decoders with multiplexed output
US6516444B1 (en) Turbo-code decoder
US8132076B1 (en) Method and apparatus for interleaving portions of a data block in a communication system
US8194782B2 (en) Grouping bits interleaving apparatus and method thereof
US8359499B2 (en) Method and apparatus for deinterleaving in a digital communication system
US20090103601A1 (en) Methods for Soft Bit Companding for Time De-interleaving of Digital Signals
US6580767B1 (en) Cache and caching method for conventional decoders
KR100520934B1 (ko) 디인터리버 메모리의 크기가 절감된 디지털 방송 수신기의디인터리빙장치 및 그의 디인터리빙방법
US6993702B2 (en) Radix-N architecture for deinterleaver-depuncturer block
EP0879503B1 (en) A receiver, de-interleaving means and a method for a reduced time de-interleaving memory
JP4870167B2 (ja) 移動通信システムにおけるインタリーバ／デインタリーバメモリ制御装置及び方法
JP2007538452A (ja) ターボ復号器入力並べ換え
KR20010088176A (ko) 인터리버 메모리 제어 장치 및 방법
CN111641417B (zh) 一种基于fpga的完成矩阵列置换交织的装置
KR100733767B1 (ko) 시간 디인터리빙 장치 및 방법
JP2001211088A (ja) データ誤り訂正方法及び装置
CN110383785B (zh) 在dvb-t2接收机中执行二进制数据流的时域去交织的装置
EP2338232A2 (en) A method and apparatus for deinterleaving in a digital communication system

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20120914

Year of fee payment: 8

FPAY Annual fee payment

Payment date: 20130924

Year of fee payment: 9

FPAY Annual fee payment

Payment date: 20140922

Year of fee payment: 10

LAPS Lapse due to unpaid annual fee