JP2958308B1 - インターリーブ解除装置 - Google Patents

インターリーブ解除装置

Info

Publication number
JP2958308B1
JP2958308B1 JP10196342A JP19634298A JP2958308B1 JP 2958308 B1 JP2958308 B1 JP 2958308B1 JP 10196342 A JP10196342 A JP 10196342A JP 19634298 A JP19634298 A JP 19634298A JP 2958308 B1 JP2958308 B1 JP 2958308B1
Authority
JP
Japan
Prior art keywords
data
frame
interleaving
segment
counter
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP10196342A
Other languages
English (en)
Other versions
JP2000031838A (ja
Inventor
暁広 古田
薫 岩國
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Holdings Corp
Original Assignee
Matsushita Electric Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Matsushita Electric Industrial Co Ltd filed Critical Matsushita Electric Industrial Co Ltd
Priority to JP10196342A priority Critical patent/JP2958308B1/ja
Priority to EP99113584A priority patent/EP0971483B1/en
Priority to DE69911858T priority patent/DE69911858T2/de
Priority to US09/350,481 priority patent/US6598198B1/en
Priority to CN99109761.0A priority patent/CN1120414C/zh
Application granted granted Critical
Publication of JP2958308B1 publication Critical patent/JP2958308B1/ja
Publication of JP2000031838A publication Critical patent/JP2000031838A/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/27—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes using interleaving techniques
    • H03M13/2703—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes using interleaving techniques the interleaver involving at least two directions
    • H03M13/271—Row-column interleaver with permutations, e.g. block interleaving with inter-row, inter-column, intra-row or intra-column permutations
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/27—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes using interleaving techniques
    • H03M13/2767—Interleaver wherein the permutation pattern or a portion thereof is stored
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/37—Decoding methods or techniques, not specific to the particular type of coding provided for in groups H03M13/03 - H03M13/35
    • H03M13/39—Sequence estimation, i.e. using statistical methods for the reconstruction of the original codes
    • H03M13/41—Sequence estimation, i.e. using statistical methods for the reconstruction of the original codes using the Viterbi algorithm or Viterbi processors

Landscapes

  • Physics & Mathematics (AREA)
  • Probability & Statistics with Applications (AREA)
  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Detection And Prevention Of Errors In Transmission (AREA)
  • Error Detection And Correction (AREA)

Abstract

【要約】 【課題】 周波数インターリーブメモリおよび出力バッ
ファを不要とし、従来例に比較して安価なインターリー
ブ解除装置を提供する。 【解決手段】 記憶装置４０からデータを読み出す際に
時間インターリーブおよび周波数インターリーブを同時
に解除することにより、周波数インターリーブメモリを
不要とし、さらに、データ読み出し要求信号を受けてデ
ータを出力する構成により、出力バッファを不要とす
る。

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本発明は、ディジタル伝送デ
ータに施されたインターリーブを解除する装置、特に、
複数種類のインターリーブを同時に解除するインターリ
ーブ解除装置に関する。
【０００２】
【従来の技術】近年、放送技術のディジタル化が急速に
進められており、例えば、ＯＦＤＭ（直交周波数分割多
重）と呼ばれる伝送方式を採用した地上波ディジタルオ
ーディオ放送が実用化されている。このような放送方式
では、（１）オーディオ信号は、誤り訂正符号を付加さ
れた上で符号化され、（２）符号化されたデータは、所
定長さのブロック（一般にフレームと称される）に分割
され、（３）各フレームは、複数個のＯＦＤＭシンボル
から構成されるというものが一般的であり、これらに加
えて、（４）フレーム間でのデータの並べ替え（時間イ
ンターリーブ）および（５）シンボル内での副搬送波の
順序の入れ替え（周波数インターリーブ）の処理が行な
われている。（４）、（５）の２種類のインターリーブ
と誤り訂正とを組み合わせることによって、時間軸上お
よび周波数軸上で連続しているデータが部分的に欠落し
た場合でも、元のオーディオ信号をほぼ復元できるよう
になる。
【０００３】放送を受信する際に、高層ビルや山からの
反射波が存在すると、伝送路の周波数特性が平坦でなく
なり、マルチパス干渉と呼ばれる受信品質の劣化を引き
起こす場合がある。この場合は、周波数軸上において連
続する副搬送波の受信電力が同時に落ち込む（周波数選
択性フェージング）ため、周波数インターリーブを行わ
ない場合には、データがバースト的に誤ることになり、
誤り訂正符号の効果が期待できない。また、自動車など
で移動しながら受信する場合には、エンジンの点火プラ
グなどのインパルス性の雑音や、瞬間的な電界強度の低
下が発生する可能性がある。これらの影響を回避するた
めには、時間軸上においてもインターリーブを行う必要
がある。
【０００４】上記した理由から、ＯＦＤＭ方式を用いる
ディジタル放送では、時間・周波数インターリーブが不
可欠であり、受信機には、これらのインターリーブを解
除する機能を備える必要がある。例えば、特開平8-3169
33号公報「複数の被変調搬送波を含む送信信号を受信す
る受信機」、特表平9-509818号公報「低速メモリによる
インタリービング」、および特表平9-509819号公報「一
つのメモリのインタリーブ解除および緩衝」では、ディ
ジタルオーディオ放送（以下ＤＡＢと略す）用受信装置
の構成（何れも同一の構成）が開示されており、時間及
び周波数インターリーブを解除する機能を備えている。
【０００５】特表平9-509819号公報（該公報の図２を参
照）では、復調器ＤＥＭの出力を復調器出力バッファＤ
ＯＢに書き込む際に、周波数インターリーブが解除さ
れ、データは時間デインターリーブメモリの第１セクシ
ョンＴＤＭ（１）に一旦書き込まれる。周波数インター
リーブが解除されたデータは、復調器出力バッファＤＯ
Ｂを再度経由して、時間デインターリーブメモリ第２セ
クションＴＤＭ（２）に書き込まれ、この際に時間イン
ターリーブが解除される。こうして時間・周波数インタ
ーリーブが解除されたデータは、デインターリーバ出力
バッファＩＯＢに転送された後、さらにヴィタビデコー
ダＤＥＣに入力され、誤り訂正が行われる。
【０００６】一般に、直列データに対してインターリー
ブ操作を実行すると遅延が生じる。インターリーブを解
除するためには、この遅延時間以上のデータを一時記憶
する装置が必要である。記憶装置とは一般にＤＲＡＭ、
ＳＲＡＭ、レジスタ等の半導体メモリであって、上記Ｄ
ＡＢ用受信装置の例では、周波数インターリーブを解除
するための復調器出力バッファＤＯＢ、および時間イン
ターリーブを解除するための時間デインターリーブメモ
リの第１セクションＴＤＭ（１）が、この記憶装置にあ
たる。時間インターリーブは周波数インターリーブに比
べるとインターリーブ固有の遅延がはるかに大きいた
め、それぞれの記憶容量はＤＯＢが 12 kbitであるのに
対し、ＴＤＭは 1,024 kbit となっている（ 1 kbit =
1,024 bit）。但し、時間デインターリーブメモリＴＤ
Ｍの記憶容量は、ＤＡＢ信号に多重化されている複数の
サービスのうち、一部のサービスのみ復号することを前
提として制限されている。
【０００７】さらに、インターリーブ解除後の出力デー
タレート（出力速度）と、誤り訂正器の入力データレー
トが一致しない場合には、両者の整合を図るためにバッ
ファと呼ばれる記憶装置（通常はメモリ）が必要とな
る。誤り訂正符号化の方法によっては、誤り訂正器はデ
ータを間欠的に読み出すものがあり、一般に両者のデー
タレートは一致しない。上記ＤＡＢ用受信装置の例で
は、時間デインターリーブメモリ第２セクションＴＤＭ
（２）、およびデインターリーバ出力バッファＩＯＢに
よってデータレートの整合を果たしている。
【０００８】上記のような装置では、高速かつ複雑な処
理が求められるため、汎用のプロセッサを用いて実現す
るのは容易ではなく、専用の信号処理ＬＳＩ（大規模集
積回路）によって処理を行うのが一般的である。しか
し、現時点では、時間デインターリーブメモリのような
大容量のメモリを信号処理ＬＳＩに混載するのは経済的
な理由から好ましくないため、一般に上記のようなイン
ターリーブ解除装置は、専用信号処理ＬＳＩに汎用の外
付け大容量メモリを追加して構成される。
【０００９】
【発明が解決しようとする課題】上記したＤＡＢ用受信
装置の例では、周波数インターリーブと時間インターリ
ーブを別個に解除する構成を取っているため、それぞれ
に解除用のメモリが必要となっている。ここで、周波数
インターリーブ用メモリと出力バッファを信号処理ＬＳ
Ｉに内蔵した場合、一般にメモリはチップ上で大きな面
積を占めるために、ＬＳＩの製造コストが増大する。ま
た、ＬＳＩに内蔵しない場合でも、外部メモリが別途必
要となり、受信装置の価格を上昇させることになる。
【００１０】実際には、単一の外部メモリで周波数・時
間双方に施されたインターリーブを解除することも可能
である。例えば、メモリ上で周波数インターリーブが解
かれた形でデータが配列されるようにデータを書き込
み、データを読み出す際に時間インターリーブを解く、
という構成が考えられる。しかし、この構成を取った場
合には、書き込み時・読み出し時の双方でメモリのラン
ダムな番地にアクセスすることになるため、入出力デー
タレートが高くなった場合、ランダムリード・ランダム
ライト時間の長いＤＲＡＭでは処理速度が追いつかなく
なる。
【００１１】この処理速度について、欧州で放送されて
いるＤＡＢ信号を受信する装置を例として考えてみる。
まず欧州ＤＡＢの規格では、原符号の符号化率は最小 1
/4である。誤り訂正後に 1.536 Mbps の出力データレー
トを得るためには、インターリーブ解除後でその４倍の
6.144 MHzの出力データレートが必要である。また、入
力データレートは 4.096 MHzであり、入出力データレー
トの平均値は 5.12 MHz である。
【００１２】一方、アクセス時間 60 nsの標準的なＤＲ
ＡＭのランダムリード・ランダムライトサイクル時間は
110 ns であり、１回のランダムリード・ランダムライ
トのみで 1/220 ns を要するので、即ち 4.545 MHz以上
の平均入出力データレートを得ることは出来ない。6.14
4 MHz の出力データレートを得るためには、出力データ
をバッファ（即ち容量の大きなメモリ）に貯めてから出
力するか、ＤＲＡＭに代えて高速にランダムアクセス可
能なＳＲＡＭ等を用いる必要がある。しかし、バッファ
を使用することはＬＳＩの製造コストを増大させ、ＳＲ
ＡＭはＤＲＡＭに比較してビットあたり単価が高いとい
う課題がある。
【００１３】上記課題に鑑み、本発明の目的は、周波数
インターリーブメモリ、および出力バッファが不要で、
安価なインターリーブ解除装置を提供することである。
また本発明の別の目的は、外部メモリとして安価なＤＲ
ＡＭを用いつつ、高い出力データレートを実現すること
が可能なインターリーブ解除装置を提供することであ
る。
【００１４】
【課題を解決するための手段】上記課題を解決するため
に、本発明のインターリーブ解除装置は、原フレームに
対してフレーム間インターリーブを実行して中間フレー
ムを形成し、前記中間フレームに含まれる少なくとも１
つのデータセグメントに対してセグメント内インターリ
ーブを実行することによって得られた伝送フレームを入
力して、前記伝送フレームに施されたインターリーブを
解除して出力する装置であって、記憶手段と、前記伝送
フレームを入力して前記記憶手段に書き込むデータ書き
込み手段と、前記記憶手段からデータを読み出す際に、
前記フレーム間インターリーブ及び前記セグメント内イ
ンターリーブを同時に解除して、データを出力するデー
タ読み出し手段と備えている。
【００１５】１実施形態では、データ書き込み手段は、
伝送フレームのデータ数を計数するデータカウンタと、
伝送フレーム数を計数するフレームカウンタと、前記フ
レームカウンタの値から、前記記憶手段内において前記
伝送フレームの先頭のデータが格納されるアドレスを生
成する第１のフレーム先頭アドレス生成器と、前記デー
タカウンタの値と、前記第１のフレーム先頭アドレス生
成器の出力値の和を求めて、前記記憶手段のアドレスと
して出力する第１の加算器とを備える。
【００１６】１実施形態では、データ読み出し手段は、
データ読み出し要求の回数を計数するカウンタと、前記
カウンタの値と、前記データ書き込み手段の前記フレー
ムカウンタの値から、前記記憶手段内において前記伝送
フレームの先頭のデータが格納されているアドレスを生
成する第２のフレーム先頭アドレス生成器と、セグメン
ト内インターリーブの並べ替え規則を記憶したＲＯＭ
と、所望の出力データが属するデータセグメントを算出
する第１の演算器と、前記ＲＯＭを用いて、所望の出力
データに対する前記データセグメント内での相対位置を
算出する第２の演算器と、前記第２のフレーム先頭アド
レス生成器と、前記第１の演算器及び前記第２の演算器
の出力値の和を求めて、前記記憶手段のアドレスとして
出力する第２の加算器とを備えている。
【００１７】本発明のインターリーブ解除装置は、原フ
レームに対してフレーム間インターリーブを実行して中
間フレームを形成し、前記中間フレームに含まれる少な
くとも１つのデータセグメントに対してセグメント内イ
ンターリーブを実行することによって得られた伝送フレ
ームを入力して、前記伝送フレームに施されたインター
リーブを解除して出力する装置であって、記憶手段と、
前記記憶手段にデータを書き込む際に、前記フレーム間
インターリーブ及び前記セグメント内インターリーブを
同時に解除して、データを前記記憶手段に書き込むデー
タ書き込み手段と、前記記憶手段からデータを読み出し
て出力するデータ読み出し手段とを備えている。
【００１８】本発明のインターリーブ解除装置は、少な
くとも１つのチャンネルから構成される原フレームに対
してフレーム間インターリーブを実行して、前記チャン
ネルを所定のチャンネル開始位置から割り付けて多重化
した中間フレームを形成し、前記中間フレームに含まれ
る少なくとも１つのデータセグメントに対してセグメン
ト内インターリーブを実行することによって得られた伝
送フレームを入力して、前記伝送フレームに施されたイ
ンターリーブを解除して出力する装置であって、記憶手
段と、前記伝送フレームを前記記憶手段に書き込むデー
タ書き込み手段と、前記記憶手段からデータを読み出す
際に、前記チャンネル開始位置を指定されると、前記チ
ャンネル開始位置を参照し、前記チャンネルのデータに
対する前記フレーム間インターリーブおよび前記セグメ
ント内インターリーブを同時に解除して、該チャンネル
のデータを出力するデータ読み出し手段とを備えてい
る。
【００１９】１実施形態では、データ読み出し手段は、
チャンネル開始位置を記憶するレジスタと、データ読み
出し要求の回数を計数するカウンタと、前記レジスタ、
及び前記カウンタの値から、前記記憶手段内におけるデ
ータの記憶位置を算出する演算手段とを備えている。
【００２０】１実施形態では、前記データ読み出し手段
は、前記記憶手段からデータを読み出す際に、前記原フ
レームにおけるチャンネル多重化構成が変更されたこと
を示すチャンネル多重化構成変更信号を入力したときに
は、該変更信号の入力前の旧チャンネル開始位置及び該
変更信号の入力以後の新チャンネル開始位置を参照し、
前記チャンネルのデータに対する前記フレーム間インタ
ーリーブ及び前記セグメント内インターリーブを同時に
解除して、該チャンネルのデータを出力する。
【００２１】１実施形態では、データ読み出し手段は、
前記新旧のチャンネル開始位置を記憶し、前記チャンネ
ル多重化構成変更信号に応答して、前記新旧のチャンネ
ル開始位置を共に更新するレジスタと、データ読み出し
要求の回数を計数する第１のカウンタと、前記チャンネ
ル多重化構成変更信号を受けて初期化され、前記伝送フ
レームの数を計数する第２のカウンタと、前記レジスタ
と、前記第１のカウンタ、および前記第２のカウンタの
値から、前記記憶手段内におけるデータの記憶位置を算
出する演算手段とを備えている。
【００２２】１実施形態では、前記伝送フレームは、前
記中間フレームの段階で、前記フレーム間インターリー
ブが実行されたデータセグメントと、前記フレーム間イ
ンターリーブが実行されなかったデータセグメントを含
み、前記データ書き込み手段は、前記フレーム間インタ
ーリーブが実行された前記データセグメントと、前記フ
レーム間インターリーブが実行された前記データセグメ
ントを前記記憶手段の異なる記憶場所に書き込み、前記
データ読み出し手段は、前記記憶手段からデータを読み
出す際に、前記フレーム間インターリーブが実行された
前記データセグメントに対しては、前記フレーム間イン
ターリーブ及び前記セグメント内インターリーブを同時
に解除して、データを出力し、前記フレーム間インター
リーブが実行されなかったデータセグメントに対して
は、前記セグメント内インターリーブを解除して、デー
タを出力する。
【００２３】１実施形態では、前記データセグメント
は、直交周波数分割多重を構成する１つまたは複数個の
シンボルに含まれる副搬送波によって伝送され、前記伝
送フレームは、前記直交周波数分割多重を構成する複数
個の前記シンボルによって構成される。
【００２４】１実施形態では、前記記憶手段は、高速ペ
ージモードを有するＤＲＡＭであり、前記データ書き込
み手段は、前記伝送フレーム内で連続する少なくとも２
つのデータを前記ＤＲＡＭの連続したアドレスに高速ペ
ージモードで書き込む。
【００２５】１実施形態では、前記データセグメント
は、直交周波数分割多重を構成する１つまたは複数個の
シンボルに含まれる副搬送波によって伝送され、前記直
交周波数分割多重を構成する前記シンボルには、ガード
インターバルが付加され、前記伝送フレームは、前記直
交周波数分割多重を構成する複数個の前記シンボルによ
って構成され、前段に、直交周波数分割多重復調器が接
続され、前記ガードインターバル期間中に、前記ＤＲＡ
Ｍのリフレッシュ動作を実行する。
【００２６】
【発明の実施の形態】（第１の実施形態）まず、本発明
の第１の実施形態について、図面を参照しながら説明す
る。
【００２７】図１Ａは、本発明の第１の実施形態に係る
インターリーブ解除装置の構成を示すブロック図であ
る。図１Ｂは、図１Ａのインターリーブ解除装置におけ
るデータ書き込み装置１０の内部構成を示すブロック図
であり、図１Ｃは、図１Ａのインターリーブ解除装置に
おけるデータ読み出し装置２０の内部構成を示すブロッ
ク図である。
【００２８】図１Ａにおいて、インターリーブ解除装置
１は、データ書き込み装置１０、データ読み出し装置２
０、および記憶装置４０を備える。記憶装置４０は、書
き込みポートおよび読み出しポートを有する１Ｍワード
の２ポートＳＲＡＭである。
【００２９】図２は、図１Ａの装置が処理する伝送フレ
ームの一例を示す図である。図２において、データ数 5
7,600 からなる伝送フレームは、75のデータセグメント
に分割され、各データセグメントは、768 個のデータか
ら構成される。１つのデータは、例えば 4 bitで表され
ているものとする。１つのデータセグメントは、ＱＰＳ
Ｋ変調された 384の副搬送波からなるＯＦＤＭシンボル
によって伝送され、復調後、本インターリーブ解除装置
に入力されるものとする。
【００３０】図示の通り、（復調後の）伝送フレームに
は、フレーム間インターリーブ（時間インターリーブ）
およびセグメント内インターリーブ（周波数インターリ
ーブ）が施されており、これらは時間軸および周波数軸
上のインターリーブに相当する。
【００３１】フレーム間インターリーブにおいては、複
数フレームの間で、それぞれのデータを相互に入れ替え
る。例えば、第０中間フレームにおいて、ａ（-8,1）
は、-8番目の原フレームにおける１番目のデータを表
す。
【００３２】また、セグメント内インターリーブにおい
ては、中間フレームの各セグメント毎に、セグメント内
の各データの順序を入れ替える。
【００３３】次に、上記インターリーブの規則につい
て、詳しく説明する。
【００３４】まず、第Ｌ原フレームに属するｋ番目のデ
ータを a( L , k )、フレーム間インターリーブ後の第
Ｌ中間フレームのｋ番目のデータを b( L , k ) と表す
と、両者の間には式１の関係が成り立つ。
【００３５】 b( L , k ) = a( L - g[ R( k , 16 ) ] , k ) ……（１） 但し、R( m , r )は整数ｍを自然数ｒで割った時の剰余
を表し、g(n)は式２で定義される関数である。この関数
g(n) は、フレーム間インターリーブの規則を表すもの
である。
【００３６】 g(0) = 0; g(1) = 8; g(2) = 4; g(3) = 12; g(4) = 2; g(5) = 10; g(6) = 6; g(7) = 14; g(8) = 1; g(9) = 9; g(10) = 5; g(11) = 13; g(12) = 3; g(13) = 11; g(14) = 7; g(15) = 15; ……（２） さらに、セグメント内インターリーブ後の第Ｌ伝送フレ
ームのｋ番目のデータを c( L , k ) と表すと、b( L ,
k )との間には式３の関係が成り立つ。
【００３７】 c( L , k ) = b( L , 768・Q( k , 768 ) + f[ R( k , 768 ) ] ) …（３） 但し、Q( m , r )は整数ｍを自然数ｒで割った時の商を
表し、f(n)は０以上７６７以下の整数を定義域および値
域とする１対１の関数である。関数 f(n) はセグメント
内インターリーブの規則を表すものであるが、インター
リーブ解除装置の動作を理解する上で、この関数につい
て詳述する必要はない。
【００３８】図２では、第０原フレーム、および第０中
間フレーム内の詳細なデータも併せて示している。図３
では、第０中間フレームから第１５中間フレームの詳細
なデータを示しており、特に、第０原フレームに属する
データは斜線で示している。上記した伝送フレームは、
欧州ＤＡＢのモード２と呼ばれる方式の伝送フレームに
類似している。
【００３９】伝送フレームがインターリーブ解除装置１
に入力されると、データ書き込み装置１０は、記憶装置
４０の書き込みポートに対するアドレスを生成し、伝送
フレームのデータを連続するアドレスに順次書き込んで
行く。図４は記憶装置４０のメモリマップを示す図であ
り、伝送フレームを格納する１７個の区画（Ｆ０〜Ｆ１
６）をメモリ上に設けている。伝送フレームは、上記の
区画に１７フレーム周期で巡回的に格納される。即ち、
第０フレーム〜第１６フレームが区画Ｆ０〜Ｆ１６まで
格納された後、第１７フレームは再び区画Ｆ０に格納さ
れる。
【００４０】図１Ｂに示す様に、データ書き込み装置１
０は、上記した機能を実現するために、データカウンタ
１０１、フレームカウンタ１０２、フレーム先頭アドレ
ス生成器１０３、および加算器１０４から構成される。
データカウンタ１０１は伝送フレームのデータを計数す
る 57,600 進カウンタであり、計数値が 57,599 に到達
するとフレームカウンタ１０２を歩進させる。フレーム
カウンタ１０２は、１７進カウンタである。フレーム先
頭アドレス生成器１０３は、フレームカウンタ１０２の
値に 57,600 を乗じた値を生成する。加算器１０４は、
データカウンタ１０１の値と、フレーム先頭アドレス生
成器１０３の出力値の和を求める。加算器１０４の出力
をアドレスとすることにより、伝送フレームはＲＡＭ上
の区画に巡回的に格納される。
【００４１】図４に示す様に、伝送フレームが区画Ｆ０
に書き込まれる間、データの読み出しは区画Ｆ１〜Ｆ１
６に対して行われる。この時点では、最新のフレームは
区画Ｆ１６に、最古のフレームは区画Ｆ１に格納されて
いる。次の伝送フレームが区画Ｆ１に書き込まれると、
データの読み出しは区画Ｆ２〜Ｆ１６、および区画Ｆ０
に対して行われ、この時点では最新のフレームはＦ０、
最古のフレームはＦ２に格納されている。このようにし
て、データを読み出す区画もフレーム毎に巡回させ、書
き込みと読み出しの衝突が発生しないようにする。
【００４２】図１Ｃに示す様に、データ読み出し装置２
０は、上記した機能を実現するために、カウンタ２０
１、第１の演算器２０２、フレーム先頭アドレス生成器
２０３、第２の演算器２０４、第３の演算器２０５、Ｒ
ＯＭ２０６、および加算器２０７から構成される。カウ
ンタ２０１は、各データ毎に、外部からデータ読み出し
要求信号を受けて、データの読み出し要求の回数ｍを計
数する。第１の演算器２０２は、カウンタ２０１の下位
４ｂｉｔ（＝ｎ）を入力として関数値 g(n) を出力する
もので、関数の性質から入力値のビット反転を行うだけ
でよい。
【００４３】ここで、先に述べた様に第Ｌ原フレームに
属するｋ番目のデータa( L , k )、式（２）に示す第Ｌ
中間フレームのｋ番目のデータb( L , k )、及び式
（３）に示す第Ｌ伝送フレームのｋ番目のデータ c( L
, k )の定義から逆算すると、式４の関係が成立してい
る。
【００４４】 a( L , p ) = c( L + g[ R( p, 16 ) ] , 768・Q( p , 768 ) + h[ R( p , 768 ) ] ) ……（４） 但し、関数 h(n) は f(n) の逆関数である。
【００４５】現時点において、第Ｌ伝送フレームが第 F
c 区画に書き込まれている（即ち、フレームカウンタ１
０２の値 = Fc ）、とすると、第 Fc 区画以外の区画か
ら、第（Ｌ−１６）原フレームを読み出すことが可能で
ある。上記したようなデータ書き込み方法と式４から、
第（Ｌ−１６）原フレームのｍ番目のデータは、式５か
ら求められる位置の区画に格納されており、区画内での
相対的な位置は式６で求められる。このデータをｍ回目
の読み出し要求に対する出力とする。 R( ( Fc - 16 ) + g[ R( m, 16 ) ] , 17 ) ……（５） 768・Q( m , 768 ) + h[ R( m , 768 ) ] ……（６）
【００４６】フレーム先頭アドレス生成器２０３は、フ
レームカウンタ１０２の値 Fc 、および第１の演算器２
０２の出力 g[ R( m, 16 ) ]から式５の値を求め、これ
に57600を乗じた値を生成する。第２の演算器２０４は
式６の第１項を算出する。第３の演算器２０５は式６の
第２項の関数 hの引数 R( m , 768 ) を算出する。ＲＯ
Ｍ２０６は、第３の演算器２０５が算出した値をアドレ
ス入力として、関数値h[ R( m , 768 ) ]を出力する。
加算器２０７は、フレーム先頭アドレス生成器２０３、
第２の演算器２０４、およびＲＯＭ２０６の出力値の和
を求める。加算器２０７の出力をアドレスとすることに
より、ｍ回目の読み出し要求に対して、第（Ｌ−１６）
原フレームのｍ番目のデータが出力される。
【００４７】上記の様に、本実施形態のインターリーブ
解除装置では、記憶装置からデータを読み出す際に時間
インターリーブおよび周波数インターリーブを同時に解
除することにより、周波数インターリーブメモリを不要
とし、さらに、データ読み出し要求信号を受けてデータ
を出力する構成により、出力バッファを不要としてい
る。これらの効果により、従来例に比較して、メモリ
（ＳＲＡＭ）容量を小さくすることができ、安価な装置
を提供することが可能となる。
【００４８】なお、本実施形態では、データ書き込み装
置およびデータ読み出し装置を専用回路によって構成し
たが、必ずしもこの構成に限定されるものではない。例
えば、汎用のプロセッサを用いて同等の機能を実現する
ことも原理的に可能である。また、記憶装置には２ポー
トを有するＳＲＡＭを使用したが、例えば読み出しと書
き込みを時分割で実行させる制御回路等を付加すること
により、記憶装置を１ポートのＳＲＡＭやＤＲＡＭに代
えることも可能である。また、伝送フレームの伝送方式
はＯＦＤＭとしたが、他の伝送方式を用いてもよく、伝
送フレームの構成も本実施形態のように限定されるもの
ではない。
【００４９】さらに、本実施形態ではデータを読み出す
際にインターリーブを解除する構成としたが、反対に、
書き込み時にインターリーブを解除し、読み出し時に連
続したアドレスからデータが読み出されるようにデータ
を書き込んでも良く、これによって同等の効果が得られ
ることは言うまでもない。
【００５０】例えば、図５に示す様に、データ書き込み
装置１０Ａは、伝送フレームを入力すると、該伝送フレ
ームの各データ毎に、式５Ａから求められる位置の区画
における式６Ａから求めれる該区画内での相対的な位置
に対応する記憶装置４０のアドレスを生成し、このアド
レスに第Ｌ伝送フレームのｋ番目のデータを記憶する。
これによって、原フレームの各データが記憶装置４０内
に配列される。データ読み出し装置２０Ａは、記憶装置
４０の第Ｆｃ区画から原フレームの各データを順次読み
出すだけで良い。
【００５１】 R( ( Fc + 16 ) - g[ R( k, 16 ) ] , 17 ) ……（５Ａ） 768・Q( k , 768 ) + h[ R( k , 768 ) ] ……（６Ａ）
【００５２】（第２の実施形態）次に、本発明の第２の
実施形態について、図面を参照しながら説明する。
【００５３】図６は、本発明の第２の実施形態に係るイ
ンターリーブ解除装置におけるデータ読み出し装置２０
Ｂの構成を示すブロック図である。本実施形態のインタ
ーリーブ解除装置は、図１Ａに示すインターリーブ解除
装置１におけるデータ読み出し装置２０を図６のデータ
読み出し装置２０Ｂに代えたものであり、これ以外の部
分は図１の装置と同一である。このため、ここでは、デ
ータ読み出し装置２０及び記憶装置４０の説明を省略す
る。
【００５４】図７は、本実施形態のインターリーブ解除
装置が処理する伝送フレームの一例を示す図である。図
７において、データ数 57,600 からなる中間フレーム
は、900 のデータユニットに区分され、１データユニッ
トは、64データから成る。中間フレームには、４つのチ
ャンネルが多重化されている。それぞれのチャンネルは
連続するデータユニットを占め、例えば第３チャンネル
は第 476データユニット〜第 615データユニットの１４
０データユニットを占めている。各チャンネルには、第
１の実施形態と同じ規則でフレーム間インターリーブが
施されている。第１の実施形態と同様に、中間フレーム
は 75 のデータセグメントに分割され、セグメント内イ
ンターリーブが施されて伝送フレームを構成する。その
結果、図７に示すように、Ｓ３９からＳ５１までの 13
データセグメントが、第３チャンネルのデータを含むこ
とになる。
【００５５】この様な構成の各伝送フレームは、第１の
実施形態と同様の手順で、図１のデータ読み出し装置２
０によって記憶装置４０に記憶される。
【００５６】この後、本実施形態のデータ読み出し装置
２１Ｂは、上記伝送フレームおよびチャンネルに施され
たインターリーブを解除する。本実施形態のデータ読み
出し装置２１は、図６に示す様に、カウンタ２１１、レ
ジスタ２１２、および演算手段２２から構成される。な
お、演算手段２２の構成要素のうち、第１の実施形態と
同一のものは、同一の符号を記してその説明を省略す
る。
【００５７】データ読み出し装置２１Ｂにおいて、カウ
ンタ２１１は、データ読み出し要求信号を受けて、読み
出し要求の回数ｍを計数する。ただし、ｍは、第３チャ
ンネルの各データを巡回して計数するために、0〜8959
を巡回するものとする。
【００５８】レジスタ２１２は、外部から指定されたチ
ャンネル開始位置を記憶するもので、例えば上記伝送フ
レームの第３チャンネルを選択する場合には、チャンネ
ル開始位置として先頭のデータユニット番号 Un = 476
を記憶する。
【００５９】シフタ２１３は、１データユニットが６４
データからなるので、レジスタ２１２の出力数値 Un を
6 bit左シフトして 64 倍の値（ 64Un ）に変換する。
第２の加算器２１４は、カウンタ２１１とシフタ２１３
の出力値の和（ 64Un + m ）を求める。以降、この値を
演算器２０２、２０４、および２０５の入力として、第
１の実施形態と同一の処理を行えば、インターリーブ解
除装置から第３チャンネルのデータが（インターリーブ
解除されて）出力される。
【００６０】このように本実施形態のインターリーブ解
除装置では、伝送フレームに多重化されたチャンネルの
うち１つを選択してインターリーブ解除する機構を備え
ている。選択されないチャンネルに対しては、データの
読み出しおよびインターリーブ解除動作を実行せず、デ
ータ読み出し装置２１の回路動作を停止させることがで
きる。これにより、第１の実施形態のインターリーブ解
除装置に比較して回路の消費電力を大幅に低減させるこ
とが可能となる。
【００６１】なお、本実施形態ではデータ読み出し装置
を専用回路によって構成したが、これに限定されるもの
ではない。同様に、記憶装置および伝送フレームの伝送
方式も、本実施形態のように限定されるものではない。
【００６２】（第３の実施形態）次に、本発明の第３の
実施形態について、図面を参照しながら説明する。
【００６３】図８は、本発明の第３の実施形態に係るイ
ンターリーブ解除装置におけるデータ読み出し装置２０
Ｃの構成を示すブロック図である。本実施形態のインタ
ーリーブ解除装置は、図１Ａに示すデータ読み出し装置
２０を図８のデータ読み出し装置２０Ｃに代えたもので
あり、これ以外の部分は図１の装置と同一である。この
ため、ここでは、データ読み出し装置２０及び記憶装置
４０の説明を省略する。
【００６４】図９は、本実施形態のインターリーブ解除
装置が処理する伝送フレームの一例を示す図である。図
９において、原フレームからフレーム間インターリーブ
を経て中間フレームを生成する過程は、図７に示す生成
過程と同じであるが、途中のフレーム（図９では第 n +
15 中間フレーム）から、チャンネル多重化の構成が変
化している。例えば第３チャンネルは、当初第 476デー
タユニット〜第 615データユニットを占めているが、多
重化構成変更後は第 336データユニット〜第 475データ
ユニットを占めるようになる。また多重化構成変更後
は、中間フレームに新しいチャンネル（第５チャンネ
ル）が追加されている。中間フレームからセグメント内
インターリーブを経て伝送フレームを生成する課程は、
第２の実施形態と全く同一であり、その説明を省略す
る。
【００６５】各チャンネルには、図３に示したようなフ
レーム間インターリーブが施されている。インターリー
ブ解除の対象となる１６フレームの途中で、多重化構成
に変更があった場合は、１つのチャンネルについて、異
なる２つのチャンネル開始位置が一時的に発生するの
で、各データ毎に、異なる２つのチャンネル開始位置を
使用して記憶装置４０のアドレスの算出を行う必要があ
る。つまり、多重化構成を変更する前にフレーム間イン
ターリーブが既に施されたデータについては、旧チャン
ネル開始位置に基づいて記憶装置４０のアドレスの算出
をせねばならず、また多重化構成を変更した後にフレー
ム間インターリーブが施されたデータについては、新チ
ャンネル開始位置に基づいて記憶装置４０のアドレスの
算出をせねばならない。
【００６６】チャンネルに施された上記インターリーブ
を解除するため、本実施形態のデータ読み出し装置２３
は、図８に示す様に、第１のカウンタ２１１、第２のカ
ウンタ２２１、２個のレジスタ２２３、および演算手段
２４から構成される。なお、演算手段２４の構成要素の
うち、第２の実施形態と同一のものは、同一の符号を記
してその説明を省略する。
【００６７】第１のカウンタ２１１は、図６のカウンタ
２１１と同様に、データ読み出し要求信号を受けて、読
み出し要求の回数ｍを計数する。カウンタ値ｍは、選択
されたチャンネルの第ｍ番目のデータに関連づけられ
る。
【００６８】第２のカウンタ２２１は、チャンネル多重
化構成変更信号が入力されるとその値が１５に初期化さ
れ、以降伝送フレーム毎にデクリメントして値が０にな
ると停止する。伝送フレーム毎に第２のカウンタ２２１
を歩進させるために、例えば伝送フレームの境界でパル
スが発生するような信号を外部から与える。この第２の
カウンタ２２１の初期化並びに動作開始から停止までの
期間は、１つのチャンネルについて、異なる２つのチャ
ンネル開始位置が発生してから、１つのチャンネル開始
位置となるまでの期間である。
【００６９】２個のレジスタ２２３はシフトレジスタを
構成しており、新旧のチャンネル開始位置を記憶する。
これらのシフトレジスタは、チャンネル多重化構成変更
信号が入力されると、新チャンネル開始位置を取り込む
と共に、旧データチャンネル開始位置を次段にシフト
し、新旧のチャンネル開始位置を共に更新する。
【００７０】第１のカウンタ値ｍ、および第２のカウン
タ値Ｃは比較器２２２に入力され、その出力はセレクタ
２２４を制御する。セレクタ２２４は、式７が成立する
場合は新しいチャンネル開始位置、成立しない場合は古
いチャンネル開始位置の値を選択して、シフタ２１３に
与える。以降の処理は第２の実施形態と同一である。 C ≦ g[ R( m , 16 ) ] ……（７） チャンネル多重化構成変更信号が入力された直後、第２
のカウンタ値は C = 15 である。式４から分かるよう
に、式７の右辺が１５となるｍに対して、第ｍ番目のデ
ータは、最新のフレームに属している。このデータに対
しては、新しいチャンネル開始位置が適用される。その
他の最新でない１５フレームに属するデータに対して
は、古いチャンネル開始位置が適用される。
【００７１】次のフレーム処理に移ると C = 14 となっ
て、式７の右辺が１４もしくは１５となる場合、即ちデ
ータが最新のフレームと２番目に新しいフレームに属す
る場合に、新しいチャンネル開始位置が適用される。残
りの１４フレームに属するデータに対しては、依然とし
て古いチャンネル開始位置が適用される。以下、フレー
ム毎に新しいチャンネル開始位置の適用を受けるデータ
の数は増え、第２のカウンタ値が C = 0に到達すると、
全てのデータに対して新しいチャンネル開始位置が適用
されるようになる。
【００７２】上記した構成により、本実施形態のインタ
ーリーブ解除装置では、チャンネル多重化の構成が途中
で変わる場合でも、インターリーブ解除動作を継続して
実行できる。受信機が本実施形態のインターリーブ解除
装置を備えていれば、送信側では、チャンネル多重を動
的に行うことが可能となる。
【００７３】なお、本実施形態ではデータ読み出し装置
を専用回路によって構成したが、これに限定されるもの
ではない。同様に、記憶装置および伝送フレームの伝送
方式も、本実施形態のように限定されるものではない。
【００７４】（第４の実施形態）次に、本発明の第４の
実施形態について、図面を参照しながら説明する。
【００７５】図１０は、第４の実施形態のインターリー
ブ解除装置が処理する伝送フレームの一例を示す図であ
る。図１０において、伝送フレームのデータ数、データ
セグメント数、およびセグメント内インターリーブの方
法は第１の実施形態と同じである。しかし、伝送フレー
ムにおける第０データセグメント〜第２４データセグメ
ントに属するデータに対しては、フレーム間インターリ
ーブが施されない。また、該伝送フレームにおける第２
５データセグメント〜第７４データセグメントに属する
データに対しては、第１の実施形態と同様にフレーム間
インターリーブが行なわれている。
【００７６】実際、欧州ＤＡＢの伝送フレームでは、迅
速情報チャンネル( Fast Information Channel )として
知られる一部のＯＦＤＭシンボルに対して、時間インタ
ーリーブを適用しない。これは、時間インターリーブに
よる遅延を避けて早期にデータを伝送するためである
が、時間軸上のバースト誤りに弱くなるので、符号化率
を下げ、より強い誤り訂正符号化が行われた上で伝送さ
れる。
【００７７】図１１は、第４実施形態における記憶装置
４０のメモリマップを示す図である。第１の実施形態と
は異なり、伝送フレームのうち、フレーム間インターリ
ーブのないデータセグメントは区画Ｅ０〜Ｅ１に、フレ
ーム間インターリーブがあるデータセグメントは区画Ｆ
０〜Ｆ１６にそれぞれ格納される。各区画Ｆ０〜Ｆ１６
は、それぞれのフレームに対応しており、それぞれの区
画に第２５データセグメント〜第７４データセグメン
ト、つまり５０セグメントのデータが記憶される。この
ため、各区画Ｆ０〜Ｆ１６には、0〜652799番地のアド
レスが付与されている。また、各区画Ｅ０及びＥ１に
は、各伝送フレームの２５セグメントのデータが交互に
記憶されるので、652800〜671999番地のアドレス、及び
672000〜691199番地のアドレスが付与される。
【００７８】図１１では、区画Ｅ０にデータが書き込ま
れ、区画Ｅ１からデータが読み出されているが、読み出
し区画と書き込み区画はフレーム毎に逆転し、書き込み
と読み出しの衝突を回避している。
【００７９】フレーム間インターリーブがない場合は、
インターリーブがある場合のように過去１６フレーム分
のデータを記憶する必要がない。そこで、上記のように
フレーム間インターリーブの有無で記憶場所を分ける構
成をとれば、メモリ容量を節約することができる。
【００８０】例えば、第１の実施形態では 979,200ワー
ドのメモリ容量が必要であるのに対し、第４の実施形態
では 691,200ワードで済む。将来、ＬＳＩのプロセス技
術が進歩し、信号処理ＬＳＩにフレーム間インターリー
ブメモリのような大容量メモリを搭載することが可能に
なれば、上記したメモリ容量の削減は、ＬＳＩの製造コ
スト低減に大きな効果を有する。
【００８１】第４の実施形態のインターリーブ解除装置
は、図１２に示す様に構成されている。図１２におい
て、データ書き込み装置１０Ｄは、各伝送フレームを入
力する毎に、図１のデータ書き込み装置１０と同様に記
憶装置４０の書き込みポートに対するアドレスを生成
し、伝送フレームにおける第２５データセグメント〜第
７４データセグメントに属するデータを記憶装置４０の
0〜652799番地のアドレスに順次書き込んで行く。ま
た、データ書き込み装置１０Ｄは、各伝送フレームの第
０データセグメント〜第２４データセグメントに属する
データを記憶装置４０の652800〜671999番地のアドレ
ス、及び672000〜691199番地のアドレスに交互に書き込
んで行く。データ読み出し装置２０Ｄは、図１のデータ
読み出し装置２０と同様に時間インターリーブおよび周
波数インターリーブを同時に解除しながら、記憶装置４
０の0〜652799番地のアドレスから各データを読み出し
て行く。また、データ読み出し装置２０Ｄは、記憶装置
４０の652800〜671999番地のアドレス、及び672000〜69
1199番地のアドレスから各データを交互に読み出して行
く。
【００８２】なお、回路構成、および記憶装置は、特に
本実施形態のように限定されるものではない。
【００８３】（第５の実施形態）次に、本発明の第５の
実施形態について、図面を参照しながら説明する。
【００８４】図１３は、本発明の第５の実施形態に係る
インターリーブ解除装置の構成を示すブロック図であ
る。第５の実施形態のインターリーブ解除装置３は、図
１Ａに示すインターリーブ解除装置１における記憶装置
（ＳＲＡＭ）４０の代わりに、記憶装置（以下ＤＲＡＭ
と称す）４１及びＤＲＡＭ制御装置３０を設けたもので
ある。
【００８５】ＤＲＡＭ制御装置３０は、データ書き込み
装置１０からのアドレスとデータ、およびデータ読み出
し装置２０からのアドレス出力を一時的に保持し、所定
のタイミングでＤＲＡＭ４１に出力する。さらに、ＤＲ
ＡＭ４１からのデータ出力を一時的に保持し、所定のタ
イミングでデータ読み出し装置２０に出力する。以下、
このタイミングに関して詳しく説明する。
【００８６】図１４は、ＤＲＡＭ制御装置３０とＤＲＡ
Ｍ４１との間で送受される信号のタイミングチャートで
ある。ＤＲＡＭ制御装置３０は、25 MHzのマスタークロ
ックに同期動作し、２４クロック周期でデータの書き込
み（６クロック間）とデータの読み出し（１８クロック
間）を交互に実行する。第１の実施形態で説明したよう
に、データは連続するアドレスに順次書き込まれるの
で、高速ページモードを使用して６クロック間に４つの
データの書き込みが可能である。一方、読み出しはラン
ダムリードとなり、「発明が解決する課題」の項で述べ
たように 110 ns以上のサイクル時間が必要で、第５の
実施形態では３クロック（ 120 ns ）で１データが読み
出される。図１４に示した各種信号のタイミングは、ア
クセス時間60 nsの標準的なＤＲＡＭのタイミング制約
を満たすものである。
【００８７】本実施形態のインターリーブ解除装置は、
２４クロックで４データの書き込みと６データの読み出
しを実行するので、平均入力データレートは 4.167 MH
z、平均出力レートは 6.25 MHz となっている。従って
「発明が解決する課題」の項で述べた欧州ＤＡＢの規格
でも、誤り訂正後に 1.536 MHzの出力データレートを得
ることが充分可能となる。
【００８８】このように、本実施形態のインターリーブ
解除装置は、高速ページモードを使用してデータの書き
込みを行う構成により、ビット当たり単価の安いＤＲＡ
Ｍを用いつつ、高い入出力データレートを実現してい
る。
【００８９】なお、回路構成、および伝送フレームの伝
送方式は、特に本実施形態のように限定されるものでは
ない。
【００９０】（第６の実施形態）最後に、本発明の第６
の実施形態について、図面を参照しながら説明する。
【００９１】図１５は、本発明の第６の実施形態に係る
インターリーブ解除装置の構成を示すブロック図であ
る。図１５においてインターリーブ解除装置３は、図１
３に示す装置と同一の構成であり、その前段にＯＦＤＭ
復調器２が付加される。伝送フレームは第１の実施形態
と同様、75のデータセグメントに分割された 57,600 個
のデータからなり、各データセグメントは、ＱＰＳＫ変
調された 384の副搬送波からなるＯＦＤＭシンボルによ
って伝送される。伝送フレームは、ＯＦＤＭ復調器２で
復調された後に、インターリーブ解除装置３に入力され
る。
【００９２】図１６は、本実施形態のインターリーブ解
除装置が処理する伝送フレームの一部を示す図である。
図１６に示すように、各ＯＦＤＭシンボルの長さは 250
μsで、シンボル長の1/4期間（62.5μs）のガードイン
ターバルが付加される。ガードインターバルは、マルチ
パス受信におけるシンボル間干渉を防ぐために設けられ
るもので、本実施形態ではシンボルの後ろ部分 1/4を、
当該シンボルの前にコピーしている。データの取り込み
および復調に時間が必要なため、ＯＦＤＭ復調器２は入
力に対して２シンボル遅れで復調結果を出力する。ま
た、ガードインターバル期間中は、伝送フレーム入力は
捨てられ、内部動作を停止し復調結果も出力しない。
【００９３】インターリーブ解除装置３における記憶装
置（ＤＲＡＭ）４１のメモリマップは、図４に示したも
のと同一である。この場合、書き込まれたデータが読み
出されるのは、最大１６フレーム後、即ち 375 ms 後に
なり、それまでにＤＲＡＭのリフレッシュ動作を実行し
なければ、データは揮発してしまう。
【００９４】本実施形態のインターリーブ解除装置は、
ガードインターバル期間中に、図１７に示すタイミング
でリフレッシュ動作を実行する。即ち、ガードインター
バル期間中はデータの書き込みが無いため、図１４にお
ける書き込み動作に代えてリフレッシュ動作を行うもの
である。これによって入出力データレートを下げたり、
入出力のタイミングを全く変更することなしに、ＤＲＡ
Ｍのリフレッシュを実行することができる。
【００９５】本実施形態では、１回のリフレッシュに６
クロック（ 240 ns ）かけているので、１シンボル当た
り 62.5μs / 240 ns＝約 260回のリフレッシュ動作を
実行することが可能である。ＤＲＡＭ４１全体をリフレ
ッシュするために必要な 1,024回のリフレッシュ動作
は、４シンボル以内、即ち 1.25 ms以下で完了する。現
時点の標準的なＤＲＡＭでは、これを 16 ms程度で完了
すればよいため、リフレッシュ動作は、本実施形態の例
よりもさらに低速でよい。
【００９６】なお、回路構成、および伝送フレームの伝
送方式は、特に本実施形態のように限定されるものでは
ない。
【００９７】
【発明の効果】以上のように、本発明によれば、周波数
インターリーブ用のメモリおよび出力バッファを不要と
し、従来例に比較して安価なインターリーブ解除装置を
提供することが可能となる。
【００９８】また、伝送フレームに多重化されたチャン
ネルの１つのみを選択してインターリーブ解除する機構
を備えることにより、回路の消費電力を大幅に低減させ
ることが可能となる。
【００９９】また、チャンネル多重化の構成が途中で変
わる場合でも、インターリーブ解除動作を継続して実行
でき、送信側でチャンネル多重を動的に行うことが可能
となる。
【０１００】また、フレーム間インターリーブの有無で
記憶場所を分ける構成をとることにより、時間インター
リーブメモリ容量を節約し、ＬＳＩの製造コスト低減を
図ることができる。
【０１０１】また、高速ページモードを使用してデータ
の書き込みを行う構成により、ビット当たり単価の安い
ＤＲＡＭを用いつつ、高い入出力データレートを実現す
ることが可能となる。
【０１０２】さらに、ガードインターバル期間中にリフ
レッシュ動作を実行する構成により、効果的にＤＲＡＭ
のリフレッシュを行うことができる。
【図面の簡単な説明】
【図１Ａ】本発明の第１の実施形態に係るインターリー
ブ解除装置の構成を示すブロック図である。
【図１Ｂ】第１の実施形態に係るインターリーブ解除装
置におけるデータ書き込み装置を示すブロック図であ
る。
【図１Ｃ】第１の実施形態に係るインターリーブ解除装
置におけるデータ読み出し装置を示すブロック図であ
る。
【図２】第１の実施形態に係るインターリーブ解除装置
によって処理されるフレームの一例を示す図である。
【図３】図２の中間フレームの詳細を示す図である。
【図４】第１の実施形態に係るインターリーブ解除装置
における記憶装置のメモリマップを示す図である。
【図５】第１の実施形態に係るインターリーブ解除装置
の変形例を示すブロック図である。
【図６】本発明の第２の実施形態に係るインターリーブ
解除装置におけるデータ読み出し装置の構成を示すブロ
ック図である。
【図７】第２の実施形態に係るインターリーブ解除装置
によって処理されるフレームの一例を示す図である。
【図８】本発明の第３の実施形態に係るインターリーブ
解除装置におけるデータ読み出し装置の構成を示すブロ
ック図である。
【図９】第３の実施形態に係るインターリーブ解除装置
によって処理されるフレームの一例を示す図である。
【図１０】本発明の第４の実施形態に係るインターリー
ブ解除装置によって処理される伝送フレームの一例を示
す図である。
【図１１】第４の実施形態に係るインターリーブ解除装
置におけるＲＡＭのメモリマップを示す図である。
【図１２】第４の実施形態に係るインターリーブ解除装
置の構成を示すブロック図である。
【図１３】本発明の第５の実施形態に係るインターリー
ブ解除装置の構成を示すブロック図である。
【図１４】図１３のインターリーブ解除装置におけるＤ
ＲＡＭ制御装置とＤＲＡＭとの間で送受される信号のタ
イミングチャートである。
【図１５】本発明の第６の実施形態に係るインターリー
ブ解除装置の構成を示すブロック図である。
【図１６】第６の実施形態に係るインターリーブ解除装
置によって処理する伝送フレームの一部を示す図であ
る。
【図１７】ガードインターバル期間中にＤＲＡＭ制御装
置とＤＲＡＭとの間で送受される信号のタイミングチャ
ートである。
【符号の説明】
１、３ インターリーブ解除装置 ２ ＯＦＤＭ復調器 １０ データ書き込み装置 ２０、２１、２３ データ読み出し装置 ２２、２４ 演算手段 ３０ ＤＲＡＭ制御装置 ４０ 記憶装置（ＲＡＭ） ４１ 記憶装置（ＤＲＡＭ） １０１ データカウンタ １０２ フレームカウンタ １０３ フレーム先頭アドレス生成器 １０４ 加算器 ２０１ カウンタ ２０２ 演算器 ２０３ フレーム先頭アドレス生成器 ２０４ 演算器 ２０５ 演算器 ２０６ ＲＯＭ ２０７ 加算器 ２１１ カウンタ ２１２ レジスタ ２１３ シフタ ２１４ 加算器 ２２１ カウンタ ２２２ 比較器 ２２３ レジスタ ２２４ セレクタ
フロントページの続き (56)参考文献 高田政幸，“地上デジタル放送の伝送 方式〜固定受信および移動受信における 伝送特性〜”，技術公開講演・研究発表 予稿集，ＮＨＫエンジニアリングサービ ス，平成10年５月22日，ｐ67−ｐ72 (58)調査した分野(Int.Cl.6，ＤＢ名) H04J 11/00 H03M 13/22

Claims (12)

    (57)【特許請求の範囲】
  1. 【請求項１】 原フレームに対してフレーム間インター
    リーブを実行して中間フレームを形成し、前記中間フレ
    ームに含まれる少なくとも１つのデータセグメントに対
    してセグメント内インターリーブを実行することによっ
    て得られた伝送フレームを入力して、前記伝送フレーム
    に施されたインターリーブを解除して出力する装置であ
    って、 記憶手段と、 前記伝送フレームを入力して前記記憶手段に書き込むデ
    ータ書き込み手段と、 前記記憶手段からデータを読み出す際に、前記フレーム
    間インターリーブ及び前記セグメント内インターリーブ
    を同時に解除して、データを出力するデータ読み出し手
    段と備えるインターリーブ解除装置。
  2. 【請求項２】 データ書き込み手段は、 伝送フレームのデータ数を計数するデータカウンタと、 伝送フレーム数を計数するフレームカウンタと、 前記フレームカウンタの値から、前記記憶手段内におい
    て前記伝送フレームの先頭のデータが格納されるアドレ
    スを生成する第１のフレーム先頭アドレス生成器と、 前記データカウンタの値と、前記第１のフレーム先頭ア
    ドレス生成器の出力値の和を求めて、前記記憶手段のア
    ドレスとして出力する第１の加算器とを備える請求項１
    に記載のインターリーブ解除装置。
  3. 【請求項３】 データ読み出し手段は、 データ読み出し要求の回数を計数するカウンタと、 前記カウンタの値と、前記データ書き込み手段の前記フ
    レームカウンタの値から、前記記憶手段内において前記
    伝送フレームの先頭のデータが格納されているアドレス
    を生成する第２のフレーム先頭アドレス生成器と、 セグメント内インターリーブの並べ替え規則を記憶した
    ＲＯＭと、 所望の出力データが属するデータセグメントを算出する
    第１の演算器と、 前記ＲＯＭを用いて、所望の出力データに対する前記デ
    ータセグメント内での相対位置を算出する第２の演算器
    と、 前記第２のフレーム先頭アドレス生成器と、前記第１の
    演算器及び前記第２の演算器の出力値の和を求めて、前
    記記憶手段のアドレスとして出力する第２の加算器とを
    備える請求項２に記載のインターリーブ解除装置。
  4. 【請求項４】 原フレームに対してフレーム間インター
    リーブを実行して中間フレームを形成し、前記中間フレ
    ームに含まれる少なくとも１つのデータセグメントに対
    してセグメント内インターリーブを実行することによっ
    て得られた伝送フレームを入力して、前記伝送フレーム
    に施されたインターリーブを解除して出力する装置であ
    って、 記憶手段と、 前記記憶手段にデータを書き込む際に、前記フレーム間
    インターリーブ及び前記セグメント内インターリーブを
    同時に解除して、データを前記記憶手段に書き込むデー
    タ書き込み手段と、 前記記憶手段からデータを読み出して出力するデータ読
    み出し手段とを備えるインターリーブ解除装置。
  5. 【請求項５】 少なくとも１つのチャンネルから構成さ
    れる原フレームに対してフレーム間インターリーブを実
    行して、前記チャンネルを所定のチャンネル開始位置か
    ら割り付けて多重化した中間フレームを形成し、前記中
    間フレームに含まれる少なくとも１つのデータセグメン
    トに対してセグメント内インターリーブを実行すること
    によって得られた伝送フレームを入力して、前記伝送フ
    レームに施されたインターリーブを解除して出力する装
    置であって、 記憶手段と、 前記伝送フレームを前記記憶手段に書き込むデータ書き
    込み手段と、 前記記憶手段からデータを読み出す際に、前記チャンネ
    ル開始位置を指定されると、前記チャンネル開始位置を
    参照し、前記チャンネルのデータに対する前記フレーム
    間インターリーブおよび前記セグメント内インターリー
    ブを同時に解除して、該チャンネルのデータを出力する
    データ読み出し手段とを備えるインターリーブ解除装
    置。
  6. 【請求項６】 データ読み出し手段は、 チャンネル開始位置を記憶するレジスタと、 データ読み出し要求の回数を計数するカウンタと、 前記レジスタ、及び前記カウンタの値から、前記記憶手
    段内におけるデータの記憶位置を算出する演算手段とを
    備える請求項５に記載のインターリーブ解除装置。
  7. 【請求項７】 前記データ読み出し手段は、前記記憶手
    段からデータを読み出す際に、前記原フレームにおける
    チャンネル多重化構成が変更されたことを示すチャンネ
    ル多重化構成変更信号を入力したときには、該変更信号
    の入力前の旧チャンネル開始位置及び該変更信号の入力
    以後の新チャンネル開始位置を参照し、前記チャンネル
    のデータに対する前記フレーム間インターリーブ及び前
    記セグメント内インターリーブを同時に解除して、該チ
    ャンネルのデータを出力する請求項５に記載のインター
    リーブ解除装置。
  8. 【請求項８】 データ読み出し手段は、 前記新旧のチャンネル開始位置を記憶し、前記チャンネ
    ル多重化構成変更信号に応答して、前記新旧のチャンネ
    ル開始位置を共に更新するレジスタと、 データ読み出し要求の回数を計数する第１のカウンタ
    と、 前記チャンネル多重化構成変更信号を受けて初期化さ
    れ、前記伝送フレームの数を計数する第２のカウンタ
    と、 前記レジスタと、前記第１のカウンタ、および前記第２
    のカウンタの値から、前記記憶手段内におけるデータの
    記憶位置を算出する演算手段とを備える請求項７に記載
    のインターリーブ解除装置。
  9. 【請求項９】 前記伝送フレームは、前記中間フレーム
    の段階で、前記フレーム間インターリーブが実行された
    データセグメントと、前記フレーム間インターリーブが
    実行されなかったデータセグメントを含み、 前記データ書き込み手段は、前記フレーム間インターリ
    ーブが実行された前記データセグメントと、前記フレー
    ム間インターリーブが実行された前記データセグメント
    を前記記憶手段の異なる記憶場所に書き込み、 前記データ読み出し手段は、前記記憶手段からデータを
    読み出す際に、前記フレーム間インターリーブが実行さ
    れた前記データセグメントに対しては、前記フレーム間
    インターリーブ及び前記セグメント内インターリーブを
    同時に解除して、データを出力し、前記フレーム間イン
    ターリーブが実行されなかったデータセグメントに対し
    ては、前記セグメント内インターリーブを解除して、デ
    ータを出力する請求項１及び５のいずれかに記載のイン
    ターリーブ解除装置。
  10. 【請求項１０】 前記データセグメントは、直交周波数
    分割多重を構成する１つまたは複数個のシンボルに含ま
    れる副搬送波によって伝送され、 前記伝送フレームは、前記直交周波数分割多重を構成す
    る複数個の前記シンボルによって構成される請求項１乃
    至９のいずれかに記載のインターリーブ解除装置。
  11. 【請求項１１】 前記記憶手段は、高速ページモードを
    有するＤＲＡＭであり、 前記データ書き込み手段は、前記伝送フレーム内で連続
    する少なくとも２つのデータを前記ＤＲＡＭの連続した
    アドレスに高速ページモードで書き込む請求項１乃至９
    のいずれかに記載のインターリーブ解除装置。
  12. 【請求項１２】 前記データセグメントは、直交周波数
    分割多重を構成する１つまたは複数個のシンボルに含ま
    れる副搬送波によって伝送され、 前記直交周波数分割多重を構成する前記シンボルには、
    ガードインターバルが付加され、 前記伝送フレームは、前記直交周波数分割多重を構成す
    る複数個の前記シンボルによって構成され、 前段に、直交周波数分割多重復調器が接続され、 前記ガードインターバル期間中に、前記ＤＲＡＭのリフ
    レッシュ動作を実行する請求項１１に記載のインターリ
    ーブ解除装置。
JP10196342A 1998-07-10 1998-07-10 インターリーブ解除装置 Expired - Fee Related JP2958308B1 (ja)

Priority Applications (5)

Application Number Priority Date Filing Date Title
JP10196342A JP2958308B1 (ja) 1998-07-10 1998-07-10 インターリーブ解除装置
EP99113584A EP0971483B1 (en) 1998-07-10 1999-07-08 Deinterleaving device
DE69911858T DE69911858T2 (de) 1998-07-10 1999-07-08 Entschachtelungsvorrichtung
US09/350,481 US6598198B1 (en) 1998-07-10 1999-07-09 Deinterleaving device that releases a plurality of types of interleaving simultaneously
CN99109761.0A CN1120414C (zh) 1998-07-10 1999-07-12 去交错装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP10196342A JP2958308B1 (ja) 1998-07-10 1998-07-10 インターリーブ解除装置

Publications (2)

Publication Number Publication Date
JP2958308B1 true JP2958308B1 (ja) 1999-10-06
JP2000031838A JP2000031838A (ja) 2000-01-28

Family

ID=16356246

Family Applications (1)

Application Number Title Priority Date Filing Date
JP10196342A Expired - Fee Related JP2958308B1 (ja) 1998-07-10 1998-07-10 インターリーブ解除装置

Country Status (5)

Country Link
US (1) US6598198B1 (ja)
EP (1) EP0971483B1 (ja)
JP (1) JP2958308B1 (ja)
CN (1) CN1120414C (ja)
DE (1) DE69911858T2 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003516085A (ja) * 1999-12-06 2003-05-07 インテロン・コーポレーション チャネル適合による順方向誤り訂正

Families Citing this family (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3869618B2 (ja) * 2000-03-31 2007-01-17 三洋電機株式会社 インターリーブ装置及びインターリーブ復元装置
US7385949B1 (en) * 2001-06-05 2008-06-10 Broadcom Corporation System and method for de-interleaving data in a wireless receiver
US7272769B1 (en) * 2001-06-05 2007-09-18 Broadcom Corporation System and method for interleaving data in a wireless transmitter
US6901550B2 (en) * 2001-10-17 2005-05-31 Actelis Networks Inc. Two-dimensional interleaving in a modem pool environment
KR100739197B1 (ko) * 2001-12-26 2007-07-13 엘지전자 주식회사 디지털 오디오 방송에서의 주파수 디인터리빙 장치
KR100465224B1 (ko) * 2002-09-24 2005-01-13 삼성전자주식회사 유럽향 디지털 오디오 방송수신기의 채널복호장치 및 그의채널복호방법
US7069398B2 (en) * 2003-06-20 2006-06-27 Industrial Technology Research Institute Apparatus and method for de-interleaving the interleaved data in a coded orthogonal frequency division multiplexing receiver
KR100520934B1 (ko) * 2003-12-30 2005-10-17 삼성전자주식회사 디인터리버 메모리의 크기가 절감된 디지털 방송 수신기의디인터리빙장치 및 그의 디인터리빙방법
KR100560948B1 (ko) * 2004-03-31 2006-03-14 매그나칩 반도체 유한회사 6 트랜지스터 듀얼 포트 에스램 셀
US9246728B2 (en) 2004-07-29 2016-01-26 Qualcomm Incorporated System and method for frequency diversity
US8391410B2 (en) 2004-07-29 2013-03-05 Qualcomm Incorporated Methods and apparatus for configuring a pilot symbol in a wireless communication system
EP1771961A2 (en) 2004-07-29 2007-04-11 QUALCOMM Incorporated System and method for interleaving
US7167114B2 (en) * 2004-10-05 2007-01-23 Sony Corporation Memory efficient interleaving
US9391751B2 (en) 2005-07-29 2016-07-12 Qualcomm Incorporated System and method for frequency diversity
US9042212B2 (en) 2005-07-29 2015-05-26 Qualcomm Incorporated Method and apparatus for communicating network identifiers in a communication system
JP2008159109A (ja) * 2006-12-21 2008-07-10 Matsushita Electric Ind Co Ltd データ転送装置
US7945746B2 (en) * 2008-06-02 2011-05-17 Newport Media, Inc. Memory sharing of time and frequency de-interleaver for ISDB-T receivers
US9425826B2 (en) * 2012-11-02 2016-08-23 Blackberry Limited Interleaver employing quotient-remainder reordering

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4881241A (en) 1988-02-24 1989-11-14 Centre National D'etudes Des Telecommunications Method and installation for digital communication, particularly between and toward moving vehicles
US5191576A (en) 1988-11-18 1993-03-02 L'Etat Francais and Telediffusion de France S.A. Method for broadcasting of digital data, notably for radio broadcasting at high throughput rate towards mobile receivers, with time frequency interlacing and analog synchronization
KR0138749B1 (ko) * 1992-01-23 1998-05-15 강진구 디인터리브방법 및 그 장치
JP3415693B2 (ja) * 1993-12-23 2003-06-09 ノキア モービル フォーンズ リミテッド インターリーブプロセス
EP0746909B1 (en) 1994-12-23 2001-12-05 Koninklijke Philips Electronics N.V. De-interleaving and buffering in one memory
KR100427521B1 (ko) 1994-12-23 2004-07-16 코닌클리케 필립스 일렉트로닉스 엔.브이. 저속메모리를이용한인터리빙
EP0740437A1 (en) * 1995-04-28 1996-10-30 Koninklijke Philips Electronics N.V. Hardware-efficient frequency de-interleaving
US5636224A (en) * 1995-04-28 1997-06-03 Motorola Inc. Method and apparatus for interleave/de-interleave addressing in data communication circuits
US6185200B1 (en) * 1998-03-13 2001-02-06 Lucent Technologies Inc. Reverse-link de-interleaving for communication systems based on closed-form expressions

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
高田政幸，"地上デジタル放送の伝送方式〜固定受信および移動受信における伝送特性〜"，技術公開講演・研究発表予稿集，ＮＨＫエンジニアリングサービス，平成１０年５月２２日，ｐ６７−ｐ７２

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003516085A (ja) * 1999-12-06 2003-05-07 インテロン・コーポレーション チャネル適合による順方向誤り訂正

Also Published As

Publication number Publication date
DE69911858D1 (de) 2003-11-13
EP0971483A2 (en) 2000-01-12
EP0971483B1 (en) 2003-10-08
EP0971483A3 (en) 2001-08-22
DE69911858T2 (de) 2004-09-09
JP2000031838A (ja) 2000-01-28
US6598198B1 (en) 2003-07-22
CN1120414C (zh) 2003-09-03
CN1246682A (zh) 2000-03-08

Similar Documents

Publication Publication Date Title
JP2958308B1 (ja) インターリーブ解除装置
JP3415693B2 (ja) インターリーブプロセス
US5912898A (en) Convolutional interleaver/de-interleaver
JP5111498B2 (ja) インターリーバ装置及びインターリーバ装置によって生成された信号の受信器
CA2336820C (en) Data multiplexing method and data multiplexer, and data transmitting method and data transmitter
EP1856807B1 (en) Parallel turbo decoders with multiplexed output
US8132076B1 (en) Method and apparatus for interleaving portions of a data block in a communication system
JP5299130B2 (ja) 受信データ処理回路及び受信データ処理切り替え方法
US20090300300A1 (en) Memory sharing of time and frequency de-interleaver for isdb-t receivers
GB2329804A (en) Time and frequency interleaving device for a multicarrier system
US7069398B2 (en) Apparatus and method for de-interleaving the interleaved data in a coded orthogonal frequency division multiplexing receiver
US10924213B2 (en) Device and method for receiving broadcast signal
GB2327578A (en) Convolutional interleaver for preventing the transmission of unwanted data
JP3610069B2 (ja) 低速メモリによるインタリーブ
JP3865743B2 (ja) デジタル放送受信装置、およびデジタル放送受信方法
JP4509133B2 (ja) デジタル放送復調装置
JP2975932B1 (ja) デジタル信号受信装置
KR100520934B1 (ko) 디인터리버 메모리의 크기가 절감된 디지털 방송 수신기의디인터리빙장치 및 그의 디인터리빙방법
JP3144411B2 (ja) スペクトル拡散通信装置
JP4859989B2 (ja) デジタル放送復調装置
JP2001103386A (ja) デジタル放送受信装置
US7433429B2 (en) De-interleaver method and system
JP3911398B2 (ja) 時間インターリーブ方法および時間デインターリーブ方法
JP2003060615A (ja) Ｏｆｄｍ受信装置
JP4487385B2 (ja) デジタル衛星放送受信装置、デインタリーブ方法及び逆エネルギー拡散処理方法

Legal Events

Date Code Title Description
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 19990712

LAPS Cancellation because of no payment of annual fees