JP2001103386A - デジタル放送受信装置 - Google Patents

Abstract

(57)【要約】 【課題】 メモリを削減でき、かつ、デコードに要する
時間を短縮することが可能なデジタル放送受信装置を提
供する。 【解決手段】 デジタル放送受信機は、インターリーブ
デコード用のメモリ１００１と、インターリーブデコー
ドのために行なわれる上記インターリーブメモリ１００
１へのデータ書込期間中に、外部から指定された番号と
一致する番号が割当てられているパケットのフレーム内
における合計数からフレーム期間内均等間隔を算出する
均等間隔算出器１００２とを備える。上記インターリー
ブメモリ１００１からのデータの読出では、フレーム内
に散在する選択されたパケットのみを、前記インターリ
ーブメモリへの読出アドレスをパケット単位でジャンプ
し、なおかつ、前記フレーム期間内均等間隔にて読出す
ことでインターリーブのデコードとパケットのフレーム
期間内均等出力を一括して行なう。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】この発明は、衛星デジタル放
送を受信するデジタル放送受信装置の構成に関する。

【０００２】

【従来の技術】［伝送フレーム構成］ＭＰＥＧ２等のデ
ータ圧縮方式においては、誤りのある環境に対して対応
可能なトランスポートストリームＴＳが定義されてい
る。ＢＳデジタル放送では、このＴＳパケットを用いた
伝送が行なわれる。

【０００３】図８は、ＢＳデジタル放送の伝送信号の構
成を説明するための概略ブロック図である。

【０００４】図８を参照して、ＢＳデジタル放送では、
衛星からの放送は、８フレームから構成されるスーパー
フレームを１つの単位として伝送される。

【０００５】フレームは、さらに、同期信号、伝送多重
制御信号（以下、ＴＭＣＣ信号）（Transmission & Mul
tiplexing Configuration Control：パリティを含
む）、主信号から構成されている。主信号は、ＭＰＥＧ
システムを基本に構成されており、１フレームに４８個
（スロット）のＭＰＥＧ−ＴＳ（Transport Stream）が
含まれる。ここで、ＭＰＥＧ−ＴＳは、８つまでの複数
伝送が可能である。ＭＰＥＧ−ＴＳは、０〜７までのい
ずれかの番号が割当てられる。

【０００６】変調方式としては、同期信号とＴＭＣＣ信
号とに対してＢＰＳＫ（Binary Phase Shift Keying）
変調が用いられている。主信号は主に８ＰＳＫ変調が用
いられているが、８ＰＳＫ、ＱＰＳＫ（Quadrature Pha
se Shift Keying）、ＢＰＳＫ変調の混在も可能であ
る。

【０００７】伝送信号内容は、主信号が、映像・音声・
データ信号であり、ＴＭＣＣ信号が変調方式など主信号
の信号処理に必要な情報を含んだものである。

【０００８】同期信号、ＴＭＣＣ信号、主信号には、誤
り訂正符号として畳込み符号が施されている。ＴＭＣＣ
信号には、畳込み符号に加えて、ＴＭＣＣ信号部分だけ
を用いたリードソロモン（ＲＳ）符号がパリティとして
付加されている。図示されていないが、主信号部分に
も、同様に畳込み符号に加えて、主信号部分だけを用い
たリードソロモン（ＲＳ）符号がパリティとして付加さ
れている。

【０００９】主信号は、上述のとおり４８スロットを含
んでおり、各スロットは、ＭＰＥＧ信号のパケット（た
とえば、１８８バイト）にリードソロモン誤り訂正符号
（たとえば、１６バイト）を加えてトランスポートスト
リーム（ＴＳ）とし、このＴＳが変調方式の選択単位と
なっている。また、このフレームが伝送路符号化の基本
伝送単位であり、主信号のインターリーブ、エネルギー
拡散およびＴＭＣＣ信号の伝送符号化については、８フ
レーム（スーパーフレーム）周期単位で信号処理を行な
う。すなわち、たとえば、エネルギー拡散処理のための
ＰＮ系列は、スーパーフレームの先頭ごとに初期化され
る。

【００１０】図９は、ＴＭＣＣ信号の構成を説明するた
めの概念図である。ＴＭＣＣ信号は、図９に示すよう
に、主信号の変調方式が変化することを知らせる変更指
示、８ＰＳＫ変調方式などどのような変調方式で伝送し
ているかを知らせる伝送モード／スロット情報、０〜７
までの番号のいずれかがそれぞれ対応付けられている複
数ＭＰＥＧ−ＴＳ（以下複数ＴＳ）をどのようにスロッ
トに割当てたかを知らせる相対ＴＳ／スロット情報、簡
易的に割当てた相対ＴＳ番号に対する絶対ＴＳ番号を知
らせる相対ＴＳ／ＴＳ番号対応表、緊急放送の有無を知
らせる起動制御信号、放送局が用いるアップリンク制御
信号、予備の拡張情報、図示していないがパリティ符号
としてＲＳ符号を含む構成となっている。

【００１１】図１０は、このＴＳパケット多重からフレ
ーム構成までの手順を示す概念図である。一方、図１１
は、フレーム間にわたって行なわれるインターリーブの
読出の時間経過を示す概念図である。

【００１２】各スロットは、上述のとおり、２０４バイ
ト長より構成され、複数ＴＳ伝送および各スロットの制
御を可能とするためにＴＭＣＣ信号を有する構成となっ
ており、８フレーム周期のスーパーフレームは、エネル
ギ拡散およびインターリーブの周期に対応する。

【００１３】フレーム信号の伝送は、フレーム同期信号
とＴＭＣＣ信号を一括して最初に送信し（１９２シンボ
ル）、この後、複数変調方式を同一搬送波で伝送する場
合はＴＣ８ＰＳＫ、ＱＰＳＫ、ＢＰＳＫのように位相数
の多い変調方式で変調する信号の順、ＱＰＳＫでは符号
化率の高い順に各情報をスロット番号１から４８までフ
レーム内に配置して伝送する。各信号の割付は、以下の
とおりである。

【００１４】（１） ＴＣ８ＰＳＫ用の信号は１スロッ
ト単位。 （２） 符号化率ｎ／ｍのＱＰＳＫ用の信号はｍスロッ
ト単位で割付を行ない、このうち伝送可能な情報はｎス
ロットである。（ｍ−ｎ）スロットはダミースロットと
して情報は割付けない。

【００１５】（３） ＢＰＳＫ（ｒ＝１／２）用の信号
については、４スロット単位で割付けを行ない、このう
ち３スロットはダミースロットとする。

【００１６】（４） ダミースロットが必要な方式を複
数利用する場合には、有効スロットを単位の割当スロッ
ト内の最初に配置するものとする。

【００１７】このような構成として、伝送の符号化にお
ける柔軟性、拡張性を確保するため、４８スロット（各
スロットは２０４バイト長）より構成されるフレーム構
造を用い、複数ＴＳ伝送および各スロットの制御（ＴＳ
の区分、変調方式の選択など）を可能とするためのＴＭ
ＣＣ信号が設けられている。

【００１８】各ＴＳのタイミングを調整して並び替えた
後、リードソロモン（２０４，１８８）符号化により、
１６バイトの配置信号を付加してスロットを作り、エネ
ルギ拡散信号により伝送スクランブルを行なう。

【００１９】この後、一定周期のスロット単位（４８ス
ロット）でフレームを構成し、それぞれのフレームごと
にフレーム同期信号とＴＭＣＣ信号を先頭バイトに置換
えるものである。

【００２０】この方式では、フレーム構成内の複数スロ
ットのグループごとに複数のＴＳごとのデータを割付け
ることが可能であり、ＴＭＣＣ信号により通信機は複数
のＴＳの中から、単一のＴＳを選択することができる。

【００２１】また、各スロットの変調方式は一定でなく
てもよく、複数スロットグループごとにＴＣ８ＰＳＫ以
外にＱＰＳＫ等の変調も選択でき、これらの情報もＴＭ
ＣＣ信号で伝送して受信機は自動的に復調できることに
なる。

【００２２】また、各変調波用の信号はＴＣ８ＰＳＫ用
の信号以外は、ダミースロットを挿入してフレーム処理
のクロックを一定とする。

【００２３】図１２は、このような各スロットの割付例
を示す概念図である。なお、１／２中継器用で各スロッ
トが効率的に割付可能となるようにスロット数を決めて
いる。すなわち、ＱＰＳＫ変調でとり得る可能性のある
符号化率におけるスロット単位（ｍ＝２，３，４，６，
８スロット）の最小公倍数の２４としている。

【００２４】［伝送スクランブル］ （１） インターリーブ法式 主信号について８×２０３バイトのブロックインターリ
ーブ構成とし、スーパーフレーム方向でスロットごとの
インターリーブを行なう。

【００２５】すなわち、１から８フレームのｉ番目
（ｉ：自然数）のスロットをまとめてインターリーブを
行ない、１／８周期で各フレームのｉ番目のスロットに
戻る。図１３はブロックインターリーブの構造を示す概
念図である。

【００２６】インターリーブ方式には、一般にはブロッ
クインターリーブと畳込みインターリーブの２種類があ
るが、インターリーブの深さが８スロット単位で十分な
効果が得られ、かつスーパーフレーム方向で同一スロッ
トごとにインターリーブする方式とすることにより、異
なる変調方式ごとのインターリーブがフレーム構造に依
存することなく制御可能となるという理由により、上述
の構成では、ブロックインターリーブ方式が採用されて
いる。

【００２７】（２） エネルギ拡散方式 各スーパーフレームの先頭から２バイト目よりスーパー
フレーム周期で１５次のＭ系列により発生する擬似ラン
ダム信号を各データに加算する。ただし、各スロットの
先頭バイトはエネルギ拡散を行なわないが、この間擬似
ランダム信号の発生は継続される。また、ＴＣ８ＰＳＫ
以外の変調方式では必要となるダミースロット部分を含
めた拡散処理が行なわれる。

【００２８】したがって、以上のような伝送フレーム構
成によりエンコード処理されたトランスポートストリー
ムＴＳを、エンコード処理の順序をそのまま逆順で行な
うことでデコードする場合、インターリーブ、エネルギ
拡散、リードソロモン復号、ＴＳパケット均等出力等を
行なう構成がそれぞれ必要となる。

【００２９】この場合、ＴＳパケット均等出力を行なう
ためには、速度変化も伴うため、１度データをメモリな
どに貯える必要があり、上記順序で処理を行なう際に
は、インターリーブメモリ、ＴＳパケット均等出力用メ
モリと別々のメモリを必要とする。

【００３０】図１４は、従来のＢＳデジタル放送を受信
するデジタル受信機（ＳＴＢ）２０００の構成を示す概
略ブロック図である。

【００３１】ＢＳデジタル放送を受信するデジタル受信
機２０００は、図１４に示すとおり、主な構成として、
ＲＦ入力信号をベースバンド信号に周波数変換するチュ
ーナ１と、チューナ１の出力を受けてデジタル復調・復
号処理を行なうためのリンクＩＣ２と、リンクＩＣ２か
らの出力を受けてＭＰＥＧの映像や音声信号の復号やデ
ータ信号の抜出しを行なうＭＰＥＧ処理部３と、デジタ
ル受信機２０００の動作を制御するためのＣＰＵ４とを
備える。

【００３２】リンクＩＣ２は、ＴＭＣＣ信号により指定
される変調方式の８ＰＳＫ〜ＢＰＳＫのいずれかの復調
を行なうＰＳＫ復調部６と、フレームの同期信号検出を
行なう同期検出部１１と、送信側で付加された畳込み符
号を用いて伝送側の誤り訂正を行なうビタビ復号部７
と、主信号のデインターリーブやデランダマイズ（エネ
ルギー逆拡散処理）などを行なう信号処理部８と、送信
側で主信号に付加されたＲＳ符号を用いて伝送路の誤り
訂正を行なうＲＳ符号復号部９と、外部から与えられる
指定番号に応じて複数ＴＳから所望のＭＰＥＧ−ＴＳの
選択を行なうＴＳ選択部１０と、８フレームにわたって
分割して伝送されるＴＭＣＣ信号を統合するＴＭＣＣ信
号処理部１２と、ＴＭＣＣ信号専用に付加されたＲＳ符
号を用いて、誤り訂正を行なうＲＳ復号部１３と、ＴＭ
ＣＣの内容を保持するＴＭＣＣレジスタ１４と、ＴＭＣ
Ｃレジスタ１４とＣＰＵ４との間のデータのインターフ
ェース処理を行なうＣＰＵ Ｉ／Ｆ部１５とを備える。

【００３３】図１５は、信号処理部８、ＲＳ符号復号器
９、ＴＳ選択部１０の構成を説明するための概略ブロッ
ク図である。

【００３４】ビタビ復号部７からの入力データは、イン
ターリーブメモリライトアドレス算出器２０７０により
制御されるアドレスに応じて、信号処理部８中のインタ
ーリーブメモリ２０１０中に格納され、ＴＭＣＣ情報、
０から７までの指定番号を入力として受けるインターリ
ーブメモリリード算出器２０６０により制御されるアド
レスに従ってインターリーブメモリ２０１０から読出さ
れる。

【００３５】このような動作により、インターリーブさ
れたデータがインターリーブ前の順序で読出されること
になる。

【００３６】続いて、インターリーブメモリ２０１０か
ら読出されたデータは、ＰＮ系列発生器２０２０により
発生された擬似ランダムデータとＰＮ系列加算器２０３
０において加算され、エネルギ逆拡散処理が行なわれ
る。

【００３７】ＰＮ系列加算器２０３０の出力は、リード
ソロモン（ＲＳ）符号復号器９により復号処理された
後、ライトアドレス算出器２０８０により制御されるア
ドレスに応じて、ＴＳ選択部１０中のＴＳ選択メモリ２
０５０中に書込まれる。

【００３８】ＴＳ選択メモリ２０５０中に書込まれたデ
ータは、均等出力間隔算出器２０９０により算出された
均等出力間隔に基づいて、メモリリードアドレス算出器
２１００からの出力アドレスに応じて、指定番号に基づ
きＭＰＥＧ−ＴＳの選択を行なってＴＳ選択メモリ２０
５０からデータが読出されることで、均等時間間隔での
データ出力が得られることになる。

【００３９】

【発明が解決しようとする課題】つまり、従来の衛星デ
ジタル放送受信装置２０００では、インターリーブメモ
リ、ＴＳパケット均等出力用メモリと別々のメモリが必
要であり、回路規模が大きなものとなって、かつ冗長な
構成となっているため、デコードに要する時間も大きな
ものとなっているという問題があった。

【００４０】この発明は、上記のような問題点を解決す
るためになされたものであって、その目的は、インター
リーブ、ＴＳパケット均等出力用に別々にメモリを用意
する必要がなく、インターリーブメモリのみでＴＳパケ
ット均等出力も合せて行なうことにより、ＴＳパケット
均等出力用のメモリを削減でき、かつ、デコードに要す
る時間を短縮することが可能なデジタル放送受信装置を
提供することである。

【００４１】

【課題を解決するための手段】請求項１記載のデジタル
放送受信装置は、複数のフレームに分割され、かつ、所
定数のフレームを含むスーパーフレーム周期で伝送さ
れ、各フレームごとに、複数のパケットと各パケットに
割当てられた割当番号を有する伝送多重制御信号とを含
む伝送信号を受信するデジタル放送受信装置であって、
伝送信号を受けて格納し、パケットに対して施されてい
るインターリーブ処理をデコードするためのインターリ
ーブメモリと、インターリーブメモリへのデータ書込み
期間中に、外部から指定された指定番号と割当番号が一
致するフレーム内のパケット数からフレーム期間内均等
間隔を算出するための均等間隔算出手段と、フレーム期
間内均等間隔に基づくタイミングで、かつ、インターリ
ーブ処理をデコードする順序で、フレーム内に存在する
選択されたパケットを選択的にインターリーブメモリか
ら読み出すためのリードアドレス算出手段とを備える。

【００４２】請求項２記載のデジタル放送受信装置は、
請求項１記載のデジタル放送受信装置の構成に加えて、
伝送信号は、スーパーフレームの先頭で初期化されるＰ
Ｎ符号系列によりエネルギー拡散処理が施されており、
インターリーブメモリへのデータ書込み期間を含むスー
パーフレーム期間中に動作し、ＰＮ符号系列を発生する
ＰＮ符号系列発生手段と、スーパーフレーム内におい
て、指定番号に応じて選択される複数のパケットの先頭
データ位置のスーパーフレーム先頭からの相対位置が検
出されるごとに、相対位置に対応するＰＮ符号系列発生
手段からのＰＮ符号系列の値を順次記憶するための記憶
手段と、インターリーブメモリから選択された複数のパ
ケットがフレーム期間内均等間隔で読み出される際に、
選択されたパケットの先頭のデータが読み出されるごと
に、記憶手段から対応するＰＮ符号系列の値を読み出し
て、インターリーブメモリからのデータ読出と同期し
て、対応するＰＮ符号系列の値を初期値としてＰＮ符号
系列を再生するためのＰＮ符号系列再生手段と、インタ
ーリーブメモリからの読出データとＰＮ符号系列再生手
段からの出力とを加算することで、エネルギ拡散デコー
ド処理を行なうための加算手段とをさらに備える。

【００４３】請求項３記載のデジタル放送受信装置は、
請求項２記載のデジタル放送受信装置の構成に加えて、
ＰＮ符号系列発生手段は、インタリーブメモリの動作周
波数よりも高いクロックに同期して動作し、インターリ
ーブメモリにデータが書込まれる期間を含むスーパーフ
レームの後部の所定期間動作し、記憶手段は、第１およ
び第２のＰＮ系列記憶手段を含み、第１および第２のＰ
Ｎ系列記憶手段は、スーパーフレーム間隔で交互に動作
する。

【００４４】

【発明の実施の形態】図１は、本発明の実施の形態のデ
ジタル放送受信装置１０００の構成を示す概略ブロック
図である。

【００４５】デジタル放送受信装置１０００の構成が図
１４に示した従来のデジタル放送受信装置２０００の構
成と異なる点は、信号処理部８が信号処理部１００に置
き換わり、ＴＳ選択部１０が省略される構成となってい
る点である。その他の構成は、デジタル放送受信装置２
０００の構成と同様であるので、同一部分には同一符号
を付して説明は繰り返さない。

【００４６】図２は、図１に示した信号処理部１００の
構成を示す概略ブロック図である。信号処理部１００に
は、入力信号として、ビタビ復号部７からのデータ、Ｔ
ＭＣＣ情報、０から７までの指定番号が与えられる。

【００４７】インターリーブのデコードは、スーパーフ
レーム単位で処理されるため、１スーパーフレーム期間
中、データはインターリーブメモリ１００１へ書込ま
れ、また同時に、以前に書込まれたデータは均等出力間
隔算出器１００２で発生されるタイミングで読出が行な
われている。

【００４８】ここで、図３は、インターリーブメモリ１
００１への書込、読出アクセスタイミングを示すタイミ
ングチャートである。図３に示すように、インターリー
ブメモリ１００１への書込、読出アクセスは、順次間断
なく行なわれている。

【００４９】再び、図２を参照して、インターリーブメ
モリ１００１へのデータの書込が行なわれている間、均
等出力間隔算出器１００２によりフレーム内の選択パケ
ット数に応じた均等出力間隔が算出される。

【００５０】すなわち、図２に示した信号処理部１００
においては、ブロックインターリーブ、ＴＭＣＣ変更周
期、ＰＮ周期いずれもスーパーフレーム周期で行なわれ
ることに着目し、インターリーブ、ＰＮ復号および均等
データ出力を一括して行なおうとするものである。

【００５１】上記インターリーブメモリ１００１からの
読出は、インターリーブメモリリードアドレス算出器１
００６によりアドレスを算出後、選択されたパケットの
データのみ行なわれる。

【００５２】その読出タイミングは均等出力間隔算出器
１００２にて算出される間隔に基づいて行なわれる。

【００５３】これにより、インターリーブメモリ１００
１を用いたフレーム内データの均等間隔出力を行なうこ
とが可能となる。

【００５４】メモリにデータの書込を行なっている期間
に、ＴＭＣＣの内容からフレーム構造内の有効スロット
数の合計計算を行ない、均等出力を行なうためのメモリ
アドレスのジャンプを行なう間隔値を均等出力間隔算出
器１００２が算出することになる。

【００５５】この均等出力間隔算出器１００２により算
出された時間間隔でアドレスジャンプを行ないながらデ
ータ出力を行なうことにより、インターリーブメモリ１
００１からの均等出力を行なうことが可能となるわけで
ある。

【００５６】すなわち、本発明に係るデジタル放送受信
機１０００は、インターリーブデコード用のメモリ１０
０１と、インターリーブデコードのために行なわれる上
記インターリーブメモリ１００１へのデータ書込期間中
に、外部から指定された番号と一致する番号が割当てら
れているパケットのフレーム内における合計数からフレ
ーム期間内均等間隔を算出する均等間隔算出器１００２
とを備える。上記インターリーブメモリ１００１からの
データの読出では、フレーム内に散在する選択されたパ
ケットのみを、前記インターリーブメモリへの読出アド
レスをパケット単位でジャンプし、なおかつ、前記フレ
ーム期間内均等間隔にて読出すことでインターリーブの
デコードとパケットのフレーム期間内均等出力を一括し
て行なう。

【００５７】したがって、このような構成によれば、フ
レーム内のデータをすべて読出した後に、改めてパケッ
ト選択のためのメモリを用意する必要がなく、インター
リーブのデコードとパケットのフレーム期間内均等出力
を一括して行なうことができる。

【００５８】一方、ＰＮ系列発生器１００３は、スーパ
ーフレーム期間内の７フレーム目の先頭でリセットさ
れ、ＰＮ系列発生を開始し、７から８フレーム期間中動
作を継続する。

【００５９】ＰＮ系列発生器１００３で使用するクロッ
クは、バイトクロックの４倍の周波数のクロックが使用
される。つまり、リンクＩＣ２には、リードメモリ１０
０１などの読出・書込み動作を制御するバイトクロック
と、これとは、たとえば、４倍の周波数のクロックを生
成するクロック生成回路（図示せず）が設けられてい
る。

【００６０】これにより、本来必要とされる動作期間が
スーパーフレーム期間であるのに対して、１／４の期間
で動作させることができる。

【００６１】図４にＰＮ系列発生器１００３の動作期間
を示す。ＰＮ系列発生器１００３の動作期間中に、ＴＭ
ＣＣの内容と外部からの指定番号との比較により、スー
パーフレームにおける各フレーム内の総数４８パケット
の中で、選択されるパケットの先頭位置が順次求めら
れ、ＰＮ系列発生器１００３の動作クロックのカウント
数が選択されるパケットの先頭位置と一致した時点で、
ＰＮ系列発生器１００３のＰＮ値をＰＮ保存メモリ１０
０４へ保存していく。

【００６２】図５は、このような各フレーム内の選択パ
ケット位置とＰＮ系列保存メモリ１００４への対応を示
したものである。

【００６３】ＰＮ系列再生器１００５は、インターリー
ブメモリ１００１の読出タイミングと同タイミングで動
作させる。

【００６４】インターリーブメモリ１００１からは選択
されるパケットデータのみが読出される。選択パケット
の先頭位置に対応するデータがインターリーブメモリ１
００１から読出される際に、ＰＮ保存メモリ１００４か
らＰＮ値を取出し、ＰＮ系列再生器１００５へ入力す
る。

【００６５】ＰＮ系列再生器１００５は、入力されたＰ
Ｎ値を使用して、再度動作を開始および継続する。これ
により、インターリーブメモリ１００１から読出される
データと同一タイミングでＰＮ系列の再生成が行なわれ
る。

【００６６】図６は、ＰＮ系列保存メモリ１００４から
のＰＮ値の読出タイミングを示すタイミングチャートで
ある。上述のようにして、ＰＮ系列再生器１００５が、
入力されたＰＮ値を利用して、再度動作を開始および継
続することにより、ＰＮ系列加算器１００８において、
インターリーブメモリ１００１からの読出データと、Ｐ
Ｎ系列発生器２により算出されるＰＮ値を加算し、ＰＮ
除去を行なって、エネルギ拡散のデコード処理を行なう
ことができる。

【００６７】すなわち、信号処理部１００は、インター
リーブデコードのために前記インターリーブメモリ１０
０１へデータが書込まれる期間を含むスーパーフレーム
期間中に動作するＰＮ符号系列発生器１００３と、外部
からの番号指定により選択されるフレーム内のパケット
群における先頭データ位置の、スーパーフレーム先頭か
らの相対位置を求め、その相対位置に対応する前記ＰＮ
符号系列発生器１００３により発生されるＰＮ符号系列
を保存するためのメモリ１００４とを具備する。

【００６８】信号処理部１００は、インターリーブデコ
ードのためのインターリーブメモリ１００１へデータを
書込む期間中に、ＰＮ符号系列発生回路１００３を動作
させ、外部より指定された番号と一致する番号が割当て
られているパケットの先頭位置と同一の位置にＰＮ符号
系列が差し掛かった場合に、ＰＮ符号系列保存メモリ１
００４へＰＮ値を保存し、インターリーブメモリ１００
１から読出されるパケットデータにおける、パケットの
先頭のデータが読出されるときに、ＰＮ符号系列保存メ
モリ１００４に保存されていたＰＮ値を読出し、ＰＮ符
号系列再生器１００５へ入力し、インターリーブメモリ
１００１から読出されるデータと同一タイミングにてＰ
Ｎ符号系列再生回路を継続動作させ、インターリーブメ
モリから読出されるデータとＰＮ符号系列再生回路から
出力されるＰＮ値を加算する。

【００６９】このような構成とすれば、本来スーパーフ
レーム周期で動作し、期間内の途中の値を瞬時に算出す
ることが困難であるＰＮ系列に対し、フレーム内で選択
されるパケットの構成にかかわらずＰＮ系列の再生を行
なうことができ、選択されるパケットが連続して存在す
る場合には、連続するパケットの先頭位置に対応するＰ
Ｎ値のみを保存すればよく、スーパーフレーム内すべて
のパケット先頭のＰＮ値を保存する必要がなく、データ
からＰＮ系列の除去を行なうことができる。

【００７０】ここで、上述したように、ＰＮ系列発生器
１００３は、バイトクロックの４倍の速度で動作し、そ
の動作開始は７フレーム目からである。この場合、８フ
レーム目のＰＮ保存メモリ１００４の内容が、ＰＮ系列
再生器１００５への入力が行なわれる前に、ＰＮ系列発
生器１００３からのＰＮ値により更新される可能性があ
る。

【００７１】そのため、８フレーム目に対応するＰＮ系
列保存メモリ１００４は、２組が用意され、スーパーフ
レーム単位で切換えて使用する構成とする。これによ
り、ＰＮ系列保存メモリ１００４の容量を最小限にする
ことができる。

【００７２】図７は、このようなＰＮ系列保存メモリ１
００４への書込と読出期間が重複する動作を示すタイミ
ングチャートである。

【００７３】すなわち、ＰＮ系列再生器の動作期間の８
フレーム目において、ＰＮ系列発生器動作期間の８フレ
ーム目とが互いに重なっており、この期間中は、ＰＮ系
列再生器１００５へのデータ入力が行なわれる前に、Ｐ
Ｎ系列発生器１００３からのＰＮ値により、ＰＮ保存メ
モリ１００４の内容が更新される可能性がある。

【００７４】上述のとおり、ＰＮ保存メモリは、２組存
在して、スーパーフレーム単位で切換わるため、このよ
うな意図しない更新による書換えを抑制することができ
る。

【００７５】すなわち、上記構成による衛星デジタル放
送受信回路では、ＰＮ符号系列発生器１００３の動作の
際には、高速なクロックを使用することにより、インタ
ーリーブメモリへデータが書込まれる期間を含むスーパ
ーフレーム期間内の後部より行ない、ＰＮ符号系列保存
メモリ１００４の内容がＰＮ符号系列再生器１００５へ
入力される前に、ＰＮ符号系列発生器１００３の出力に
より更新されることを防ぎ、更新が避けられない期間に
対応する分だけＰＮ符号系列保存メモリを２系統装備
し、スーパーフレーム間隔で切換えて使用するように制
御する。

【００７６】この構成によれば、常にインターリーブメ
モリへの書込と読出が行なわれている状況において、Ｐ
Ｎ符号系列保存メモリ１００４のすべてを２系統用意す
る必要は必ずしもなく、ＰＮ符号系列保存メモリへの保
存、取出し期間が重複する部分のみ２系統用意すればよ
い。

【００７７】したがって、ＰＮ符号系列保存メモリの容
量を小さくすることも可能である。また、本発明では、
リンクＩＣ（ＬＩＮＫ−ＩＣ）２により構成されるデジ
タル放送受信装置について説明したが、ＬＩＮＫ−ＩＣ
とＭＰＥＧ−ＩＣ、または、ＬＩＮＫ−ＩＣとＭＰＥＧ
−ＩＣおよびＣＰＵは、１つのＩＣに集積することも可
能である。

【００７８】今回開示された実施の形態はすべての点で
例示であって制限的なものではないと考えられるべきで
ある。本発明の範囲は上記した説明ではなくて特許請求
の範囲によって示され、特許請求の範囲と均等の意味お
よび範囲内でのすべての変更が含まれることが意図され
る。

【００７９】

【発明の効果】以上述べたように、この発明によれば、
インターリーブメモリのみでインターリーブのデコー
ド、データのフレーム期間均等出力処理を一括して行な
うことができ、フレーム期間均等出力処理用にメモリを
別途も受ける必要がないために、デコーダに要する時間
を短縮することが可能である。

【図面の簡単な説明】

【図１】 本発明の実施の形態のデジタル放送受信装置
１０００の構成を示す概略ブロック図である。

【図２】 図１に示した信号処理部１００の構成を示す
概略ブロック図である。

【図３】 インターリーブメモリ１００１への書込、読
出アクセスタイミングを示すタイミングチャートであ
る。

【図４】 ＰＮ系列発生器１００３の動作期間を示すタ
イミングチャートである。

【図５】 各フレーム内の選択パケット位置とＰＮ系列
保存メモリ１００４への対応を示したタイミングチャー
トである。

【図６】 ＰＮ系列保存メモリ１００４からのＰＮ値の
読出タイミングを示すタイミングチャートである。

【図７】 ＰＮ系列保存メモリ１００４への書込と読出
期間が重複する動作を示すタイミングチャートである。

【図８】 ＢＳデジタル放送の伝送信号の構成を説明す
るための概略ブロック図である。

【図９】 ＴＭＣＣ信号の構成を説明するための概念図
である。

【図１０】 ＴＳパケット多重からフレーム構成までの
手順を示す概念図である。

【図１１】 フレーム間にわたって行なわれるインター
リーブの読出の時間経過を示す概念図である。

【図１２】 各スロットの割付例を示す概念図である。

【図１３】 ブロックインターリーブの構造を示す概念
図である。

【図１４】 従来のＢＳデジタル放送を受信するデジタ
ル受信機（ＳＴＢ）２０００の構成を示す概略ブロック
図である。

【図１５】 信号処理部８、ＲＳ符号復号器９、ＴＳ選
択部１０の構成を説明するための概略ブロック図であ
る。

【符号の説明】

１０００ デジタル放送受信装置、１００１ インター
リーブメモリ、１００２ 均等出力間隔算出器、１００
３ ＰＮ系列発生器、１００４ ＰＮ系列保存メモリ、
１００５ ＰＮ系列再生器、１００６ インターリーブ
メモリリードアドレス算出器、１００７ インターリー
ブメモリライトアドレス算出器、１００８ ＰＮ系列加
算器。

───────────────────────────────────────────────────── フロントページの続き (72)発明者 中島 洋 大阪府守口市京阪本通２丁目５番５号 三 洋電機株式会社内 Ｆターム(参考） 5C025 BA27 DA01 DA04 5C059 KK08 MA00 RB02 RB10 RD07 RF05 SS02 UA36 5C064 DA02 DA03 5K004 AA05 FA05 FA06 FH06 5K028 BB05 EE08 FF13 KK11 LL13 MM06 RR02 SS24

Claims (3)

【特許請求の範囲】
1. 【請求項１】 複数のフレームに分割され、かつ、所定
   数の前記フレームを含むスーパーフレーム周期で伝送さ
   れ、前記各フレームごとに、複数のパケットと各前記パ
   ケットに割当てられた割当番号を有する伝送多重制御信
   号とを含む伝送信号を受信するデジタル放送受信装置で
   あって、 前記伝送信号を受けて格納し、前記パケットに対して施
   されているインターリーブ処理をデコードするためのイ
   ンターリーブメモリと、 前記インターリーブメモリへのデータ書込み期間中に、
   外部から指定された指定番号と前記割当番号が一致する
   前記フレーム内のパケット数からフレーム期間内均等間
   隔を算出するための均等間隔算出手段と、 前記フレーム期間内均等間隔に基づくタイミングで、か
   つ、前記インターリーブ処理をデコードする順序で、前
   記フレーム内に存在する選択されたパケットを選択的に
   前記インターリーブメモリから読み出すためのリードア
   ドレス算出手段とを備える、デジタル放送受信装置。
2. 【請求項２】 前記伝送信号は、前記スーパーフレーム
   の先頭で初期化されるＰＮ符号系列によりエネルギー拡
   散処理が施されており、 前記インターリーブメモリへのデータ書込み期間を含む
   前記スーパーフレーム期間中に動作し、ＰＮ符号系列を
   発生するＰＮ符号系列発生手段と、 前記スーパーフレーム内において、前記指定番号に応じ
   て選択される複数の前記パケットの先頭データ位置の前
   記スーパーフレーム先頭からの相対位置が検出されるご
   とに、前記相対位置に対応する前記ＰＮ符号系列発生手
   段からの前記ＰＮ符号系列の値を順次記憶するための記
   憶手段と、 前記インターリーブメモリから前記選択された複数のパ
   ケットが前記フレーム期間内均等間隔で読み出される際
   に、前記選択されたパケットの先頭のデータが読み出さ
   れるごとに、前記記憶手段から対応する前記ＰＮ符号系
   列の値を読み出して、前記インターリーブメモリからの
   データ読出と同期して、前記対応するＰＮ符号系列の値
   を初期値としてＰＮ符号系列を再生するためのＰＮ符号
   系列再生手段と、 前記インターリーブメモリからの読出データと前記ＰＮ
   符号系列再生手段からの出力とを加算することで、エネ
   ルギ拡散デコード処理を行なうための加算手段とをさら
   に備える、請求項１記載のデジタル放送受信装置。
3. 【請求項３】 前記ＰＮ符号系列発生手段は、前記イン
   タリーブメモリの動作周波数よりも高いクロックに同期
   して動作し、前記インターリーブメモリにデータが書込
   まれる期間を含むスーパーフレームの後部の所定期間動
   作し、 前記記憶手段は、第１および第２のＰＮ系列記憶手段を
   含み、 前記第１および第２のＰＮ系列記憶手段は、前記スーパ
   ーフレーム間隔で交互に動作する、請求項２記載のデジ
   タル放送受信装置。