JP4045664B2 - データ並び換え装置とその方法および受信装置 - Google Patents
データ並び換え装置とその方法および受信装置 Download PDFInfo
- Publication number
- JP4045664B2 JP4045664B2 JP24351298A JP24351298A JP4045664B2 JP 4045664 B2 JP4045664 B2 JP 4045664B2 JP 24351298 A JP24351298 A JP 24351298A JP 24351298 A JP24351298 A JP 24351298A JP 4045664 B2 JP4045664 B2 JP 4045664B2
- Authority
- JP
- Japan
- Prior art keywords
- data
- frame
- sequentially
- superframe
- reading
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Two-Way Televisions, Distribution Of Moving Picture Or The Like (AREA)
Description
【発明の属する技術分野】
本発明は、たとえばBSデジタル放送を受信する受信装置のデインターリーブ回路に用いて好適なデータ並び換え装置、および、そのデータ並び換え装置を用いたたとえばBSデジタル放送の受信装置に関する。
【0002】
【従来の技術】
デジタルデータを伝送・再生する場合であって、特に高能率圧縮符号化された映像データなどの連続データを処理する場合などには、バースト誤りと言われるような特定の期間・位置に集中して発生した障害によりデータが復元不可能な程度の致命的なダメージを受けるのを防ぐために、インターリーブ処理が行われる場合が多い。
インターリーブは、同一区間のデータを離れた位置に振り分けて配置することにより、構成されたデータの特定の箇所に集中的に障害が生じたとしても、元のデータ上での障害箇所を分散させ、同一区間内のエラーの程度をエラー訂正能力内にして、適切にデータを復元しようとするものである。
なお、インターリーブされた信号を再生する際には、その振り分けられたデータを元の位置に戻すデインターリーブ処理が必要となる。
【0003】
BS放送の放送方式の主信号は、図15に示すように、203バイトのデータを有するスロット48個で1フレームを構成し、8フレームでスーパーフレームを構成するようなフレーム構成となっている。
そして、そのインターリーブ方法は、各スロットごとに、スーパーフレーム方向に順位走査して得られた203バイトのデータを新たなフレームのそのスロットの203バイトのデータとすることにより行われる。
【0004】
すなわち、スロットi(1≦i≦48)ごとに、第1フレームの(第iスロットの)第1バイトのデータ,第2フレームの(第iスロットの)第1バイトのデータ・・・第8フレームの(第iスロットの)第1バイトのデータ,第1フレームの(第iスロットの)第2バイトのデータ,第2フレームの(第iスロットの)第2バイトのデータ・・・第8フレームの(第iスロットの)第2バイトのデータ,第1フレームの(第iスロットの)第3バイトのデータというようにデータを走査していく。
【0005】
そして、第3フレームの(第iスロットの)第25バイトのデータまでの203バイトを、インターリーブ後の第1フレームの(第iスロットの)203バイトのデータ、続く第4フレームの(第iスロットの)第25バイトのデータから第6フレームの(第iスロットの)第51バイトのデータまでの203バイトを、インターリーブ後の第2フレームの(第iスロットの)203バイトのデータというように、203バイトごとのデータを選択し、順に第1フレームから第8フレームに割り当て直していくことにより、インターリーブされたデータを生成する。
【0006】
このようにしてインターリーブされたデータをデインターリーブするためには、インターリーブされたデータを一旦メモリに記憶し、順序を換えて読み出せばよい。
そのため、たとえばBS放送受信装置などに具えるデインターリーブ回路は、通常、図16に示すように、スーパーフレーム2個分のバッファメモリを用意し、順次入力されるインターリーブされたデータをこの2個のバッファメモリに交互に書き込むと同時に、データが書き込まれたバッファメモリより順序を換えてデータを読み出すような構成にすればよい。
【0007】
【発明が解決しようとする課題】
しかしながら、そのようなデインターリーブ回路では、スーパーフレーム2つ分の容量を有する大容量のバッファメモリが必要であり、装置が大型かつ複雑になりコストが高くなるという問題が生じる。特に、このデインターリーブ回路は、他の受信回路・デコード回路などとともにLSI化されて、セットトップやテレビジョン受像機などに収容される場合が多い。そのため、LSIに収容するメモリの容量が大きくなることは、LSIセットの構成など装置全体の回路構成などにも大きな影響を与えることになる。そのような点からも、より小型で安価な構成のデインターリーブが望まれている。
【0008】
したがって本発明の目的は、より小型で安価なデータ並び換え装置とその方法を提供することにある。
また本発明の他の目的は、より小型で安価な、たとえばBS放送などの、受信装置を提供することにある。
【0009】
【課題を解決するための手段】
したがって、本発明のデータ並び換え装置は、順次入力される所定数のデータを有するサブグループをN個有するデータグループに対して、前記N個のサブグループから順次所定数のデータを取り出すことで前記データを当該データグループ内で所定の配置に並べ換える装置であって、データ記憶領域が第1の方向および第2の方向の2次元で規定され、当該各方向の領域を前記サブグループに対応して各々N分割するN×N個の記憶ブロックを有する、前記データグループを記憶するメモリ回路と、順次入力される前記データグループごとのデータを、所定の方向に基づいて、当該データが含まれるサブグループに対応した記憶ブロックに書き込むデータ書き込み手段と、前記書き込まれた前記データグループごとのデータを、前記書き込みの方向とは異なる方向に基づいて前記メモリ回路より読み出し、前記並び換えが行われたデータを出力するデータ読み出し手段と、入力される前記データグループごとに、前記書き込みの方向および前記読み出しの方向と、前記メモリの第1の方向および第2の方向との対応を交互に入れ換えて対応付け、連続するデータグループに対する、前記データの読み出しと前記データの書き込みとが、前記メモリ回路の記憶領域の同一方向に対して並列に行われるように、前記データ書き込み手段および前記データ読み出し手段を制御する制御手段とを有する。
【0010】
また、本発明の他のデータ並び換え装置は、順次入力される、所定の順序に配置されたL個のデータを有するスロットをS個を有するフレームをさらにN個有するスーパーフレームの各データに対して、1番目〜N番目の各フレームの同一スロットのデータについて、1番目のフレームの先頭データよりN番目のフレームのL番目のデータまで、フレームの並び方向に同一位置のデータを順次巡回させて走査し、L個ごとのデータをS個抽出し、順に1番目〜S番目の当該スロットの新たなデータとするインターリーブ処理を行う装置であって、データ記憶領域が第1の方向および第2の方向の2次元で規定され、当該各方向の領域が、記憶されるスーパーフレームの入力時のフレームおよび並び換え後のフレームに対応付けられるように、前記フレームに対応して各々N分割されて、N×N個の記憶ブロックが構成されており、当該各記憶ブロックが、各々、S個の記憶領域に分割され、当該記憶領域を前記スロットに対応付けできるようにされる、前記スーパーフレームを記憶するメモリ回路と、前記スーパーフレームごとのデータを、当該データの元のフレームおよびインターリーブ処理後のフレームに基づいて、前記メモリ回路の所定の記憶ブロックの、前記スロットに対応する前記記憶領域に書き込むデータ書き込み手段と、前記書き込まれたデータを、インターリーブ処理後のフレームに対応付けられているN個の記憶ブロックを順に走査して、同一スロットのデータを順に読み出すことにより、インターリーブ処理されたデータを出力するデータ読み出し手段と、
入力される前記スーパーフレームごとに、前記書き込みの方向および前記読み出しの方向と、前記メモリの第1の方向および前記第2の方向との対応を交互に入れ換えて対応付け、連続するスーパーフレームに対する、前記データの読み出しと前記データの書き込みとが、前記メモリ回路の記憶領域の同一方向に対して並列に行われるように、前記データ書き込み手段および前記データ読み出し手段を制御する制御手段とを有する。
【0011】
また、本発明のデータ並び換え方法は、順次入力される、所定の順序に配置されたM個のデータを有するフレームをN個有するスーパーフレームの各データを、当該スーパーフレーム内で所定の配置に並び換える方法であって、前記M×N個のデータを記憶可能な容量を有し、各データ記憶領域が第1の方向および第2の方向の2次元で規定され、当該各方向の領域が、記憶されるスーパーフレームの並び換え前のフレームおよび並び換え後のフレームに対応付けられるように、前記フレームに対応して各々N分割されて、N×N個の記憶ブロックが構成されているメモリ回路に対して、順次入力されるスーパーフレームの奇数番目または偶数番目の第1のグループのスーパーフレームについては、並び換え前のデータの各フレームを前記メモリの第1の方向の各領域に対応付け、並び換え後の各データの各フレームを前記メモリの第2の方向の各領域に対応付け、順次入力される前記スーパーフレームごとの各データを、当該データの入力時のフレームおよび並び換え後のフレームに基づいて、前記第1の方向に順次走査しながら前記第2の方向の各領域に順に書き込み、前記記憶したデータを、当該スーパーフレームの並び換え後のフレームに基づいて、前記第2の方向に順次走査しながら前記第1の方向の各領域に順に読み出し、前記所定の配置に並び換えられたデータを出力し、前記第1のグループ以外の偶数番目または奇数番目の第2のグループのスーパーフレームについては、並び換え前のデータの各フレームを前記メモリの第2の方向の各領域に対応付け、並び換え後のデータの各フレームを前記メモリの第1の方向の各領域に対応付け、順次入力される前記スーパーフレームごとの各データを、当該データの入力時のフレームおよび並び換え後のフレームに基づいて、前記第2の方向に順次走査しながら前記第1の方向の各領域に順に書き込み、前記記憶したデータを、当該スーパーフレームの並び換え後のフレームに基づいて、前記第1の方向に順次走査しながら前記第2の方向の各領域に順に読み出し、前記所定の配置に並び換えられたデータを出力する。
【0012】
また、本発明の受信装置は、所定の順序で配置されたL個のデータを有するスロットS個が所定の順序で配置されてフレームを構成し、さらにフレームN個がスーパーフレームを構成するようなフレーム構成を有する、当該スーパーフレームの列で規定されるデータが、1番目〜N番目の各フレームの同一スロットのデータについて、1番目のフレームの先頭データよりN番目のフレームのL番目のデータまで、フレームの並び方向に同一位置のデータを順次巡回させて走査し、L個ごとのデータをS個抽出し、順に1番目〜S番目の当該スロットの新たなデータとすることによりインターリーブされ、変調されて伝送される信号を受信する受信装置であって、前記伝送された信号を受信する受信回路と、前記受信した信号を復調する復調回路と、前記復調された信号をデインターリーブするデインターリーブ回路とを有し、前記デインターリーブ回路は、L×S×N個のデータを記憶可能な容量を有し、各データ記憶領域が第1の方向および第2の方向の2次元で規定され、当該各方向の領域が、記憶されるスーパーフレームの入力時のフレームおよび並び換え後のフレームに対応付けられるように、前記フレームに対応して各々N分割されて、N×N個の記憶ブロックが構成され、当該各記憶ブロックは、各々、S個の記憶領域に分割され、前記スロットに対応付けできるようにされた記憶領域を有するメモリ回路と、順次受信する前記スーパーフレームごとの各データを、当該データの受信時のフレームおよびデインターリーブ後のフレームに基づく前記メモリ回路の所定の記憶ブロックの、前記スロットに対応する記憶領域に順に書き込むデータ書き込み手段と、前記メモリ回路に記憶される前記スーパーフレームごとのデータを、当該スーパーフレームのデインターリーブ後のフレームに対応付けられている前記記憶ブロックを順に読み出し、各データがインターリーブ前の配置に並び換えられたデータを出力するデータ読み出し手段と、受信する前記スーパーフレームごとに、受信時の各フレームおよびデインターリーブ後の各フレームと、前記メモリの第1の方向に分割された各記憶ブロックおよび前記第2の方向に分割された各記憶ブロックとの対応を、交互に入れ換えて対応付け、連続するスーパーフレームに対する、前記データ読み出し手段によるデータの読み出しと、前記データ書き込み手段によるデータの書き込みとが、前記メモリ回路の記憶領域の同一方向に対して並列に行われるように、前記データ書き込み手段および前記データ読み出し手段を制御する制御手段とを有する。
【0013】
また、本発明の他の受信装置は、所定の順序で配置されたL個のデータを有するスロットS個が所定の順序で配置されてフレームを構成し、さらにフレームN個がスーパーフレームを構成するようなフレーム構成を有する、当該スーパーフレームの列で規定されるデータが、所定の方式によりエネルギ拡散処理され、インターリーブ処理され、畳み込み符号化され、前記各スロットごとに位相偏移変調(PSK)され、衛星を介して放送された信号であって、前記インターリーブ処理が、1番目〜N番目の各フレームの同一スロットのデータについて、1番目のフレームの先頭データよりN番目のフレームのL番目のデータまで、フレームの並び方向に同一位置のデータを順次巡回させて走査し、L個ごとのデータをS個抽出し、順に1番目〜S番目の当該スロットの新たなデータとすることにより行われている信号を受信する衛星放送の受信装置であって、前記伝送された信号を受信する受信回路と、前記受信した信号に基づく信号を、ビタビ復号またはトレリス復号する復号回路と、前記復号された信号をデインターリーブするデインターリーブ回路と、前記デインターリーブされた信号に対してエネルギ逆拡散処理を行うエネルギ逆拡散処理とを有し、前記デインターリーブ回路は、L×S×N個のデータを記憶可能な容量を有し、各データ記憶領域が第1の方向および第2の方向の2次元で規定され、当該各方向の領域が、記憶されるスーパーフレームの入力時のフレームおよび並び換え後のフレームに対応付けられるように、前記フレームに対応して各々N分割されて、N×N個の記憶ブロックが構成され、当該各記憶ブロックは、各々、S個の記憶領域に分割され、前記スロットに対応付けできるようにされた記憶領域を有するメモリ回路と、順次受信する前記スーパーフレームごとの各データを、当該データの受信時のフレームおよびデインターリーブ後のフレームに基づく前記メモリ回路の所定の記憶ブロックの、前記スロットに対応する記憶領域に順に書き込むデータ書き込み手段と、
前記メモリ回路に記憶される前記スーパーフレームごとのデータを、当該スーパーフレームのデインターリーブ後のフレームに対応付けられている前記記憶ブロックを順に読み出し、各データがインターリーブ前の配置に並び換えられたデータを出力するデータ読み出し手段と、受信する前記スーパーフレームごとに、受信時の各フレームおよびデインターリーブ後の各フレームと、前記メモリの第1の方向に分割された各記憶ブロックおよび前記第2の方向に分割された各記憶ブロックとの対応を、交互に入れ換えて対応付け、連続するスーパーフレームに対する、前記データ読み出し手段によるデータの読み出しと、前記データ書き込み手段によるデータの書き込みとが、前記メモリ回路の記憶領域の同一方向に対して並列に行われるように、前記データ書き込み手段および前記データ読み出し手段を制御する制御手段とを有する。
【0014】
【発明の実施の形態】
本発明の一実施の形態について、放送衛星(BS:Broadcasting Satellite)を介してデジタル放送される信号を受信するBS放送受信装置を例示して説明する。
【0015】
伝送信号(放送信号)の構成
まず最初に、本実施の形態のBS放送受信装置で受信する放送信号の構成について、図1を参照して説明する。
図1は、BSデジタル放送で用いる伝送信号の構成を示す図である。
1つの伝送フレームは、フレーム同期信号、TMCC(Transmission & Multiplexing Configuration Control) 信号および主信号部より構成される。このフレームが、MPEG2(Moving Picture coding Experts Groupによる高品質動画符号化方式) のトランスポートストリーム(MPEG−TS)の選択や、変調方式の選択などの伝送路符号化の基本伝送単位となる。
また、8フレームごとにスーパーフレームが構成される。主信号のインターリーブ、エネルギー拡散、および、TMCC信号のエネルギー拡散、伝送符号化については、このスーパーフレームを単位として信号処理が行われる。
【0016】
フレーム同期信号とTMCC信号は、1フレームあたり8バイトのTMCC情報と、その前後に付加された各々2バイトのフレーム前同期信号(TAB1)および後同期信号(TAB2)より構成される。
第1フレームは、TMCC情報の前に同期語W1が、後に同期語W2が配置される。同期語W1は、フレーム同期用の同期語であり、同期語W2は、スーパーフレームの先頭フレーム識別用の同期語である。また、第2フレーム〜第8フレームは、各々、TMCC情報の前に同期語W1が、後に同期語W3が配置される。同期語W3は、同期語W2を全ビット反転した値である。
【0017】
TMCC情報は、1スーパーフレームごとに規定され、実際の情報は、第1フレーム〜第6フレームに8バイトずつ配置される。第7フレームおよび第8フレームのTMCC情報のエリアには、TMCC情報の伝送誤り訂正のためのパリティ情報が配置される。
これら、フレーム同期信号とTMCC信号は、フレーム内で最初に一括してBPSK変調(Binary Phase Shift Keying:2相位相偏移変調)され、フレーム内で主信号およびバースト信号に先立って送信される。
【0018】
主信号部は、主信号およびバースト信号より構成される。
1フレームの信号は、後述するが、188バイトのMPEG−TSのパケットに16バイトのリードソロモン誤り訂正符号を加えた204バイトの信号を1スロットの信号とし、これを48個、すなわち48スロット有する信号である。ただし、各スロットの先頭バイトは、適宜フレーム同期信号およびTMCC信号に置換される。したがって、各スロットの先頭バイトを除いた残りの203バイトが、主信号となる。
1フレームの各スロットの主信号は、フレーム同期信号とTMCC信号に続いて順次送信されるが、この時に、各スロットの変調203シンボルごとに、4シンボルのBPSK信号がバースト信号として加えられて、送信が行われる。
【0019】
符号化送信装置
次に、このような放送信号を送信する符号化送信装置、および、前述した放送信号のより詳細な構成について、図2および図3を参照して説明する。
図2は、その符号化送信装置10の構成を示すブロック図である。
符号化送信装置10は、外符号誤り訂正付加部11、フレーム構成部12、伝送スクランブル部13、TMCC信号生成部16、TMCC伝送符号化部17、内符号誤り訂正付加部18、バースト信号生成部19および変調処理部20を有する。また、伝送スクランブル部13は、エネルギー拡散処理部14およびインターリーブ部15を有する。
【0020】
以下、符号化送信装置10の各部の構成を説明しながら、この放送信号の構成についてもより詳細に説明する。
外符号誤り訂正付加部11は、図3(A)に示すような、入力される188バイトのMPEG−TSの各パケットに対して、16バイトの短縮化リードソロモン(RS)(204,188)符号を付与し、図3(B)に示すような、204バイトのスロット信号を生成し、各々フレーム構成部12に出力する。
この時に、外符号誤り訂正付加部11では、入力されるMPEG−TSが複数ある場合には、各MPEG−TSのタイミングを調整して並び換えを行い、時間多重した後にリードソロモン符号を付与する。
【0021】
なお、外符号誤り訂正付加部11で付与する短縮化リードソロモン(204,188)符号は、入力データバイトの前に51バイトの「0」を付加して239バイトのデータとし、リードソロモン(255,239)符号を付加し、符号付加後に先頭51バイトを除去することで生成する。
この時に用いる、リードソロモン(255,239)符号の多項式を式(1)に示す。
【0022】
【数1】
【0023】
フレーム構成部12は、外符号誤り訂正付加部11より入力されるスロットごとの伝送データに対して、図3(C)に示すように、48スロット単位のフレームを構成し、さらに、8フレーム単位のスーパーフレームを構成する。そして、各フレームの最初の12スロットの先頭1バイトを、図1に示したTMCC信号とフレーム同期信号で順に置き換えて、図2(D)に示すような伝送フレームを構成する。
【0024】
伝送スクランブル部13は、前述したように、エネルギー拡散処理部14とインターリーブ部15を有する。
エネルギー拡散処理部14は、各スーパーフレームの先頭から2バイト目より、スーパーフレーム周期で、式(2)により発生する15次M系列の疑似ランダム信号を加算する。各スロットの先頭バイトは、エネルギー拡散を行わないが、この間の疑似ランダム信号の発生は継続する。また、TC8PSK以外の変調方式では必要となるダミースロット部分を含めた拡散処理を行う。
【0025】
【数2】
X15+X14+ 1 …(2)
【0026】
インターリーブ部15は、スーパーフレーム方向に、各スロットの主信号ごとの、すなわち8×203バイトごとのブロックインターリーブを行う。
インターリーブ部15におけるインターリーブの方法について、図4および図5を参照して説明する。
図4は、インターリーブ部15におけるインターリーブの方式を模式的に示す図である。
図5は、図4に示したバッファメモリに対するデータ書き込みアドレス、および、データ読み出しアドレスを示す図である。
【0027】
インターリーブ部15は、図4に示すように、論理的に、行方向(X方向)に203バイト、列方向(Y方向)に8バイトの8×203バイトの構成のバッファメモリ140を有する。
このバッファメモリ140に、次に述べるような方法により、スーパーフレームのデータを同一スロットごとに書き込み、読み出すことにより、インターリーブを行う。
【0028】
まず、このバッファメモリ140に、スーパーフレーム内の各フレームの同一スロット(第iスロット)のデータを、図5(A)に示すような書き込みアドレスに基づいて書き込む。すなわち、第1フレーム(1F)の第iスロットの1バイト目から203バイト目までの203バイトを、バッファメモリ140の、1行1列目(1−1)から、1行203列目(1−203)までに書き込み、第2フレーム(2F)の第iスロットの1バイト目から203バイト目までの203バイトを、バッファメモリ140の、2行1列目(2−1)から、2行203列目(2−203)までに書き込む。以後同様に、第jフレーム(1F)の第iスロットの1バイト目から203バイト目までの203バイトを、バッファメモリ140の、j行1列目(j−1)から、j行203列目(j−203)までに書き込む。
【0029】
そして、このように書き込まれたデータを、図5(B)に示すような読み出しアドレスに基づいて、列方向に順に走査して203バイトごとのデータを取り出し、インターリーブ後のスーパーフレームの各フレームの各スロットのデータとする。
すなわち、インターリーブ後の第1フレームの第iスロットの1バイト目から203バイト目までのデータとして、バッファメモリ140の、1行1列目バイト(1−1),2行1列目バイト(2−1)…8行1列目バイト(8−1),1行2列目バイト(1−2),2行2列目バイト(2−2)…3行26列目バイト(3−26)の203バイトが読み出される。また、第2フレーム(2F)の第iスロットの1バイト目から203バイト目までのデータとしては、第1フレームのデータの続きである、4行26列目バイト(4−26)〜6行51列目バイト(6−51)の203バイトが読み出される。
【0030】
このような読み出しを順に行うことにより、第8フレームの203バイトのデータとして、バッファメモリ140の8行203列目(8−203)までのデータが丁度読み出される。
そして、このような処理を、第1スロットから第8スロットまでの各処理について順に行うことにより、スーパーフレームの全てのデータについて、インターリーブが行われる。
【0031】
このインターリーブの方法についてより具体的に説明する。
まず、インターリーブ前のスーパーフレームの第1フレーム(1F)の第1スロットの203バイトのデータを、バッファメモリ140の1行目に記憶する。次に、第2フレーム(2F)の第1スロットの203バイトのデータを、バッファメモリ140の2行目に記憶する。以下、同様に、第8フレーム(8F)までの各フレームの第1スロットのデータを、バッファメモリ140の3行目〜8行目に記憶する。
【0032】
全てのフレームの第1スロットのデータをバッファメモリ140に記憶したら、バッファメモリ140を列方向、すなわちY方向に読み出す。
すなわち、バッファメモリ140の1列目について、Y方向に1行目から8行目までの8バイトのデータを読み出し、1列目の読出しが終了したら、2列目について、Y方向に1行目から8行目までの8バイトのデータを読み出す。同様に、順次各列方向のデータを読み出して、203バイトのデータを読み出す。
26列目の3行目までのデータを読み出すと、203(=25×8+3)バイトのデータを読み出したことになるので、この読み出したデータを、インターリーブ後の第1のフレームの第1スロットのデータとして格納する。
【0033】
最初の203バイトのデータの読み出しが終了したら、その203バイトに連続するデータを再び読み出し、次の203バイトのデータを読み出す。すなわち、26列目の4行目のデータから8行目のデータを読み出し、以降、27列目、28列目・・・とデータを順に読み出す。そして、この場合は、51列目の6行目までのデータを読み出すと203バイトのデータとなるので、そこまでの203バイトのデータを、インターリーブ後の第2のフレームの第1のスロットのデータとして格納する。
【0034】
以後、同様に、203バイトずつのデータを読み出して、第3フレーム以降の各第1のスロットのデータとして格納していく。その結果、バッファメモリ140の203列目の8行目までが丁度最後の203バイトのデータとなり、インターリーブ後の第8フレームの第1のスロットのデータとして格納される。
すなわち、バッファメモリ140に記憶された203×8の全てのデータが読み出され、フレーム方向にインターリーブされた形で再び各フレームに格納されたことになる。
そして、このような処理を各スロットごとに行うことにより、スーパーフレーム全体のインターリーブを行う。
【0035】
TMCC信号生成部16は、入力されるTMCC情報に基づいて、スーパーフレームごとのTMCC信号を生成し、TMCC伝送符号化部17に出力する。
TMCC信号は、複数のMPEG−TSにおけるスロット制御や、伝送方式に関する制御情報を伝送する信号であり、前述したように、各フレームごとに6バイト、スーパーフレーム全体で48バイト(384ビット)の情報である。
TMCC信号の構成およびビット割り付けを図6に示す。
【0036】
TMCC信号は、変更指示ビット5ビット、伝送モード/スロット情報40ビット、相対TS/スロット情報144ビット、相対TS/TS番号対応表128ビット、送受信制御情報5ビット、拡張情報62ビットから構成される。
変更指示ビットは、TMCC情報の変更と伝送誤りとを明確に区別するために、TMCC情報の内容に変更が生じる度に1ずつ加算される信号である。
伝送モードは、使用する変調方式と内符号との組み合わせを示す情報であり、スロット情報は、その各伝送モードに割り当てられるダミースロットを含んだスロット数を示す情報である。
【0037】
相対TS/スロット情報は、スロット1からスロット48までの各スロットで伝送されるMPEG−TSを示す、3ビットの相対TS番号からなる情報である。
相対TS/TS番号対応表は、相対TS/スロット情報で使用される3ビットの相対TS番号を、16ビットのMPEG2−TSのTS−IDに変換するための対応表である。
送受信制御情報は、緊急警報放送における受信機起動制御のための信号、および、アップリンク局切り換えなどのための制御信号より構成される。
拡張情報は、将来のTMCC信号拡張のために使用するフィールドである。
【0038】
なお、TMCC信号は、伝送方式などの切り換えが行われる場合には、実際の切り換えタイミングに対して2スーパーフレーム先行して更新された情報が伝送される。
また、TMCC信号の最小更新間隔は2スーパーフレームである。
【0039】
TMCC伝送符号化部17は、TMCC信号生成部16で生成された48バイトのTMCC信号に対して、16バイトの短縮化リードソロモン(RS)(64,48)符号を付与し、64バイトの伝送TMCC信号を生成し、さらにエネルギー拡散処理を行って、内符号誤り訂正付加部18に出力する。
なお、TMCC伝送符号化部17で付与する短縮化リードソロモン(64,48)符号は、リードソロモン(255,239)符号の短縮符号であり、入力データの前に「0」を付加して239バイトのデータとし、符号を付加し、符号付加後除去することで生成する。
この時に用いる、リードソロモン(255,239)符号の多項式は、前述した外符号誤り訂正付加部11におけるリードソロモン(255,239)符号の多項式(1)と同じである。
【0040】
内符号誤り訂正付加部18は、伝送スクランブル部13より入力されるスクランブル処理された主信号と、TMCC伝送符号化部17より入力されるTMCC信号とに誤り訂正内符号を付加し、それらを時間軸多重し、変調処理部20に出力する。
内符号誤り訂正付加部18は、主信号に対しては、変調方式が8PSKの場合にはトレリス符号化(TC)、QPSKまたはBPSKの場合には畳み込み符号化を用い、外符号(短縮化リードソロモン(204,188)と連接符号を形成する。トレリス符号化の符号化率は2/3、QPSKにおける畳み込み符号化率は1/2,2/3,3/4,5/6,7/8のいずれかを選択して使用することができ、BPSKにおける畳み込み符号化率は1/2である。
また、内符号誤り訂正付加部18は、TMCC信号に対しては、符号化率1/2の畳み込み符号化を行う。
【0041】
バースト信号生成部19は、低C/NでTMCC信号および主信号を受信可能とするため、位相基準バースト信号を生成し、変調処理部20に出力する。
なお、位相基準バースト信号用の疑似ランダム信号(PN)は、式(3)のとおりとする。
【0042】
【数3】
9次PN Gpn=X9 +X4 + 1 …(3)
【0043】
変調処理部20は、内符号誤り訂正付加部18より入力される信号を、所望の方式により変調し、図7に示すように、バースト信号生成部19より入力されるバースト信号を挿入して伝送する。
変調処理部20は、前述したように、主信号の変調方式として、TC8PSK(トレリス符号化8PSK,符号化率2/3)のプラグマティック符号化、QPSK(畳み込み符号化レート1/2,2/3,3/4,5/6,7/8)、BPSK(畳み込み符号化レート1/2)のいずれかを用いる。また、フレーム同期信号とTMCC信号は、BPSK(符号化率1/2)で変調を行う。
複数の変調方式を同時に用いて階層変調を行う場合には、伝送効率の高い変調方式から順に伝送する。
また、バースト信号の挿入は、図7に示すように、TMCC信号部分を除く203シンボルの主信号毎に、4シンボルのBPSK信号を付加する。
【0044】
このような構成の符号化送信装置10においては、外符号誤り訂正付加部11において入力されるMPEG−TSの各パケットに対してRS符号が付加され、フレーム構成部12において伝送フレームおよびスーパーフレームを構成し、エネルギー拡散処理部14で各信号に15次M系列の疑似ランダム信号を加算してエネルギ拡散を行う。
そして、インターリーブ部15において、スーパーフレームのスロットごとのデータをブロックインターリーブし、内符号誤り訂正付加部18において、主信号およびTMCC信号にトレリス符号または畳み込み符号により誤り訂正内符号を付与し、それらを多重し、変調処理部20より、バースト信号を挿入して伝送出力する。
【0045】
受信装置
次に、前述したような送信装置により送信される放送信号を受信する、本発明に係わるBS放送受信装置について、図8〜図14を参照して説明する。
【0046】
まず、そのBS放送受信装置の全体構成および動作について、図8を参照して説明する。
図8は、そのBS放送受信装置の構成を示すブロック図である。
BS放送受信装置30は、アンテナ31、チューナー32、A/Dコンバータ33、キャリア再生回路34、AGC制御回路35、D/A変換器36、シンボルタイミング再生回路37、D/A変換器38、発振器39、フレーム同期回路40、ビタビ・トレリス復号回路41、TMCCエネルギ逆拡散部42、TMCCリード・ソロモン復号化部43、デインターリーブ回路44、メモリ45、フレーム同期語付加部46、エネルギー逆拡散部47およびリード・ソロモン復号化部48を有する。
【0047】
アンテナ31は、衛星放送より伝送される所定の周波数帯に割り当てられた電波を受信し、受信信号をチューナー32に出力する。
【0048】
チューナー32は、アンテナ31より入力される受信信号を、所定の中間周波数に変換し、AGC制御回路35よりD/A変換器36を介して入力されるゲインコントロール信号に基づいて増幅し、伝送ベースバンド信号を生成してA/Dコンバータ33に出力する。
【0049】
A/Dコンバータ33は、チューナー32より入力されるベースバンド信号を、発振器39より入力されるサンプリングクロックに基づいてサンプリングし、直並列変換してI信号およびQ信号を生成し、さらに、各々デジタル信号にA/D変換してキャリア再生回路34に出力する。
【0050】
キャリア再生回路34は、A/Dコンバータ33より入力される各受信信号から変調成分や雑音などを除去し、きれいな搬送波を再生し、この搬送波に基づいてきれいなベースバンド信号を得る。得られた信号は、各々、ビタビ・トレリス復号回路40に出力されるとともに、AGC制御回路35、シンボルタイミング再生回路37、フレーム同期回路41より参照される。
【0051】
AGC制御回路35は、キャリア再生回路34で生成されたI,Q各ベースバンド信号に基づいて、その信号のレベルを検出し、チューナー32における増幅率を制御するためのゲインコントロール信号を生成して、D/A変換器36を介してチューナー32に出力する。
【0052】
D/A変換器36は、AGC制御回路35より入力されるゲインコントロール信号をアナログ信号に変換して、チューナー32に出力する。
【0053】
シンボルタイミング再生回路37は、クロック再生回路の有し、キャリア再生回路34で生成されたI,Q各ベースバンド信号に基づいて、その信号のシンボルを判定するタイミングを抽出し、A/Dコンバータ33におけるサンプリングクロックを制御するための制御信号を生成してD/A変換器38に出力する。
【0054】
D/A変換器38は、シンボルタイミング再生回路37で生成された制御信号をアナログ信号に変換し、発振器39に印加する。
【0055】
発振器39は、D/A変換器38より入力された制御信号に基づいて制御されたながら発振し、A/Dコンバータ33に対してサンプリングクロックを提供する。
【0056】
フレーム同期回路40は、キャリア再生回路34で生成された信号より、フレーム同期信号を検出し、ビタビ・トレリス復号回路41におけるビタビ復号またはトレリス復調処理の状態系列初期化信号としてビタビ・トレリス復号回路41に出力する。
【0057】
ビタビ・トレリス復号回路41は、フレーム同期回路40より入力されるフレーム同期信号を参照しながら、キャリア再生回路34より入力される受信信号を、ビタビ復号処理、または、トレリス復調し、TMCCエネルギ逆拡散部42およびデインターリーブ回路44に出力する。
なおこの時、主信号の復調については、TMCCリード・ソロモン復号化部43より入力される伝送モードを示す信号に基づいて、ビタビ復号処理またはトレリス復調処理が選択されて、実行される。
【0058】
TMCCエネルギ逆拡散部42は、ビタビ・トレリス復号回路41で復号された信号よりTMCC信号を抽出して、符号化時に行うエネルギー拡散処理における重み付け処理とは逆の重み付けを行うエネルギー逆拡散処理を行い、エネルギー拡散前のTMCC信号を生成してTMCCリード・ソロモン復号化部43に出力する。
【0059】
TMCCリード・ソロモン復号化部43は、TMCCエネルギ逆拡散部42より入力されるTMCC信号に対して、リードソロモン復号を行い、誤り訂正処理が行われたTMCC信号を出力する。なお、このTMCC信号中の主信号の伝送モードを示す信号は、ビタビ・トレリス復号回路41に出力される。
【0060】
デインターリーブ回路44は、ビタビ・トレリス復号回路41で復調され入力される主信号に対して、メモリ45を用いて、前述した符号化送信装置10のインターリーブ部15で行ったデータ再配置の反対方向の再配置を行い、元のデータ構成によるスーパーフレームを復元して、フレーム同期語付加部46に出力する。
なお、デインターリーブ回路44におけるデインターリーブ処理については、後に詳細に説明する。
【0061】
メモリ45は、デインターリーブ回路44においてデインターリーブを行う再に、スーパーフレームごとのデータを一時的に記録しておくメモリであり、スーパーフレーム1つを記録可能な容量を有する。
なお、メモリ45の構成については、デインターリーブ回路44におけるデインターリーブ処理とともに、後に詳細に説明する。
【0062】
フレーム同期語付加部46は、デインターリーブ回路44でデインターリーブされた主信号の各スロットの先頭の、受信信号においては同期データまたはTMCCデータが配置されているデータ位置に、MPEG同期ワードを配置し、各スロットのデータをMPEG−TSパケット(188バイト)+RS符号204バイトの構成として、エネルギー逆拡散部47に出力する。
【0063】
エネルギー逆拡散部47は、フレーム同期語付加部46より入力されるスーパーフレームの各データに対して、前述した符号化送信装置10のエネルギー拡散処理部14における重み付け処理とは逆の重み付けを行うエネルギー逆拡散処理を行い、エネルギー拡散前の信号を生成してリード・ソロモン復号化部48に出力する。
【0064】
リード・ソロモン復号化部48は、エネルギー逆拡散部47より入力される主信号に対して、リードソロモン復号を行い、誤り訂正処理が行われたMPEG−TSパケットを生成して出力する。
【0065】
このような構成の受信装置30においては、アンテナ31で受信した衛星放送信号を、チューナー32で選択、増幅し、シンボルタイミング再生回路37でサンプリングクロック制御、AGC制御回路35でゲイン制御を行いながら、キャリア再生回路34で適切な波形の変調信号を生成する。その信号に対して、フレーム同期回路40でフレーム区切りを検出し、ビタビ・トレリス復号回路41でビタビ復号処理またはトレリス復調を行い、TMCC信号および主信号を復調する。
復調されたTMCC信号は、TMCCエネルギ逆拡散部42でエネルギ拡散処理が解除され、TMCCリード・ソロモン復号化部43で誤り訂正処理が行われて出力される。
【0066】
また、復調された主信号は、デインターリーブ回路44でデインターリーブされて元のスーパーフレームを復元し、スーパーフレームの各フレームの各スロッットにMPEG−TSパケット同期ワードを付与し、エネルギー逆拡散部47でエネルギ拡散処理を解除し、リード・ソロモン復号化部48で誤り訂正処理を行って、MPEG−TSパケットを復元し、出力する。
なお、TMCC信号は、対応する主信号に対して通常2スーパーフレーム期間先行して送信されるので、ビタビ・トレリス復号回路41における主信号の復調は、先に復号されている対応するTMCC信号の伝送モードの情報に基づいて行うことになる。
【0067】
次に、本発明に係わる、BS放送受信装置30のデインターリーブ回路44およびメモリ45の構成および動作について、図9〜図14を参照して詳細に説明する。
図9は、メモリ45のデータ領域の構成を示すブロック図である。
メモリ45は、実質的に208バイト×384バイトの容量を有し、論理的に2次元的に構成されたメモリである。本実施の形態においては、128KバイトのRAMを用いてメモリ45を構成する。
行方向(X方向)の208バイト(列)は、26バイト(列)ずつの8つの領域X1〜X8より構成される。各領域は1スーパーフレームを構成する8フレームに対応して設けられている。
また、列方向(Y方向)の384バイト(行)は、48バイト(行)ずつの8つの領域Y1〜Y8より構成されており、各領域は1スーパーフレームを構成する8フレームに、各行は各フレームにおける各スロットに対応している。
【0068】
このような構成のメモリ45に対して、行また列の各方向の分割領域をフレームを示す指標とし、順次受信するスーパーフレームのデータの各フレームのデータを対応する各領域に記憶し、記録されたデータを記録方法とは異なる向きに順に読み出すことにより、受信したスーパーフレームごとのデータのデインターリーブを行う。
またその際に、連続するスーパーフレーム間では、インターリーブ前のフレームおよびインターリーブ後のフレームの、行方向および列方向の各分割領域への対応付けを入れ換えるようにする。このようにすることで、記録されているスーパーフレームのデータを読み出す方向と、次のスーパーフレームのデータを書き込む方向とが同一にすることができ、読み出した直後の領域に直ちに新たなデータを記録することができるようになる。
【0069】
図10を参照して詳細に説明すると、まず、奇数番目のスーパーフレームについては、列方向(Y方向)の各分割領域をデータ書き込み時のフレームに対応付け、行方向(X方向)の各分割領域をデータ読み出し時のフレームに対応付ける。その結果、図10(A)に示すように、順次入力されるデータは、行方向にメモリ領域を繰り返し走査しながら、列方向に順に記録されることになる。
すなわち、列方向に順に、第1フレームの第1スロットから第48スロットまで、第2フレーム、第3フレーム・・・というように、データが記録されることになる。また、各スロットの中では、行方向に分割された各領域を繰り返し(1スロットにつき、通常26回程度)順に走査して、各領域に順に1つずつデータを記録することになる。
【0070】
そして、偶数番目のスーパーフレームについては、行方向(X方向)の各分割領域をデータ書き込み時のフレームに対応付け、列方向(Y方向)の各分割領域をデータ読み出し時のフレームに対応付ける。その結果、図10(B)に示すように、順次入力されるデータは、列方向にメモリ領域を繰り返し走査しながら、行方向に順に記録されることになる。
すなわち、行方向に順に、第1フレーム、第2フレーム、第3フレーム・・・というように、データが記録されることになる。また、各領域の中では、列方向に分割された各領域を繰り返し順に走査して、1スロットにつき、通常26回程度、各領域の対応スロットに順に1つずつデータを記録することになる。
【0071】
以下、図11〜図14を参照して、順次受信したスーパーフレームごとのデータをメモリ45に記録し、デインターリーブした状態で出力する動作について、具体的に説明する。
受信するスーパーフレームごとのデータは、図4および図5を参照して説明したように、インターリーブされた後のデータである。したがって、その第1フレームの各スロットの203バイトのデータは、インターリーブ前のフレーム構成を基準にすると、第1フレーム1バイト目(1−1)、第2フレーム1バイト目(2−1)〜第8フレーム1バイト目(8−1)、第1フレーム2バイト目(1−2)〜第8フレーム2バイト目(8−2)というようにフレーム方向に循環的に順に連なった、第3フレーム26バイト目(3−26)までの203バイトのデータである。
【0072】
また、インターリーブ後の第2フレームの各スロットの203バイトのデータは、インターリーブ前のフレーム構成を基準にすると、第3フレーム26バイト目(3−26)に続く第4フレーム26バイト目〜第6フレーム51バイト目までの203バイトのデータである。同様に、第3フレームは(7−51)〜(1−77)、第4フレームは(8−77)〜(4−102)、第5フレームは(5−102)〜(7−127)、第6フレームは(8−127)〜(2−153)、第7フレームは、(3−153)〜(5−178)、第8フレームは(6−178)〜(8−203)の各データである。
なお、いずれの場合も、インターリーブ前とインターリーブ後の各データの対応するスロットは同一である。
【0073】
そして、第1スーパーフレームのデータをデインターリーブする場合には、そのインターリーブされたスーパーフレームの各信号を、第1フレームの第1スロットから順にメモリ45に記録する。
第1フレームの第1スロットのデータのメモリ45への書き込みは、行方向(X方向)の8つのブロックX1〜X8に、データを順に1バイトずつ循環的に書き込むことにより行う。すなわち、インターリーブ後の1バイト目のデータを第1のブロックの先頭バイトに、2バイト目を第2のブロックの先頭バイトに書き込む。8バイト目を第8のブロックの先頭バイトに書き込んだら、9バイト目は第1のブロックの2バイト目の書き込む。続いて、18バイト目までを2ブロック目から8ブロック目までの2バイト目に書き込んだら、19バイト目から27バイト目までは各ブロックの3バイト目に書き込む。以後同様に順にデータを書き込むと、203バイト目は、3ブロック目の26バイト目のデータとして書き込まれて、第1スロットの203バイトの書き込みが終了する。
【0074】
インターリーブ前のデータ構成に基づいて説明すると、図11(A)に示すように、インターリーブ前の第1フレーム1バイト目(1−1)のデータを第1のブロックの先頭バイトに、2バイト目の第2フレーム1バイト目(2−1)を第2ブロックの先頭バイトに書き込むことになる。そして、図11(A)にハッチング箇所で示すように、インターリーブ後の8バイト目にあたるインターリーブ前の第8フレーム1バイト目(8−1)までのデータを第8ブロックの先頭バイトに書き込んだら、インターリーブ後の9バイト目にあたるインターリーブ前の第1フレーム2バイト目(1−2)のデータを、第1のブロックの2バイト目に書き込み、順次、インターリーブ後の18バイト目にあたるインターリーブ前の第8フレーム2バイト目(8−2)までのデータを2ブロック目から8ブロック目までの2バイト目に書き込む。
【0075】
以後、同様に、インターリーブ前の第1〜第8フレームの各3バイト目のデータ(1−3)〜(8−3)を各ブロックの3バイト目に、インターリーブ前の第1〜第8フレームの各4バイト目のデータ(1−4)〜(8−4)を各ブロックの4バイト目に書き込む。そして、インターリーブ後の第1フレーム第1スロットのデータとしては、インターリーブ後の203バイト目であるインターリーブ前の第3フレーム26番目のデータ(3−26)が、3ブロック目の26バイト目に書き込まれてメモリ45への書き込みが終了する。
このように、インターリーブ前のデータ構成で示すと、メモリ45の行方向の第1〜第8の各ブロックX1〜X8に、インターリーブ前の第1〜第8の各フレームのデータが分割されて配置されることになる。
【0076】
このように受信したスーパーフレームの第1フレーム第1スロットのデータをメモリ45に記録したら、続いて、第2スロット〜第48スロットのデータをメモリ45に記録する。インターリーブ前とインターリーブ後で、対応するスロットは全く変わらず、各スロットのデータの構成は、そのスロットにおいて前述した第1のスロットと全く同じである。
各スロットについて、前述した第1のスロットのデータと同じ方法でメモリ45へ書き込みを行うと、図11(B)に示すように、列方向に分割された第1ブロックY1の第2〜第48のスロットの各行に、前述した第1のスロットと同じように、インターリーブ後の各スロットの203バイトのデータが、インターリーブ前の第3フレーム26バイト目までのデータとして記録される。
【0077】
次に、受信したスーパーフレームの第2フレームのデータをメモリ45に記録する。
この場合も、基本的に前述した第1フレームのデータの記録と同じ方法により、メモリ45の列方向に分割された第2の領域の第1〜第48のスロットの各行に、各スロットのデータを記録する。ただし、インターリーブ後の第2フレームのデータは、各スロットとも共通して、第1フレームのデータの続きであるインターリーブ前の第4フレームの26バイト目(4−26)から始まる。したがって、インターリーブ後の第2フレームの1番目のデータは、メモリ45の行方向の4番目のブロックX4に書き込み、以後、インターリーブ後の2番目のデータ(インターリーブ前の第5フレームの26バイト目(5−26))は5番目のブロックX5、3番目のデータ(インターリーブ前の第6フレームの26バイト目(6−26))は6番目のブロックX6というように記録していく。
【0078】
なお、第2フレームの最初の5個のデータは、インターリーブ前の構成で示すと、第5フレーム〜第8フレームの26バイト目のデータ(4−26)〜(8−26)となる。このデータについては、メモリ45の列方向の第1のフレームの領域の対応するブロックの最後(第1フレームを記録した状態で空きバイトとなっている26バイト目)に記録してもよいし、第2のフレームの領域の最初に記録してもよい。本実施の形態においては、結果として、メモリ45の列方向第1のブロックY1の各ブロック(X1,Y1)〜(X8,Y1)の各スロットに、26バイトのデータが揃って記録されるように、第1のフレーム領域の最後に記録するものとする。またその結果、列方向第2のブロックY2の領域については、各スロット各ブロックとも、インターリーブ前の27バイト目のデータからが記録されることになる。
【0079】
このように受信したスーパーフレームの第2フレームを記録することにより、図12(C)に示すように、メモリ45の列方向第1の分割領域Y1の各ブロック(X1,Y1)〜(X8,Y1)の各スロットに、インターリーブ前の各フレームの各スロットの1番目から26番目までのデータが記録され、列方向第2の分割領域の各ブロック(X1,Y2)〜(X8,Y2)の各スロットに、インターリーブ前の各フレームの各スロットの27番目から51番目まで(第1のブロック〜第4のブロック)または50番目(第5のブロック〜第8のブロック)までのデータが記録される。
同様に、受信したスーパーフレームの第3フレーム〜第8フレームの各データも、メモリ45の列方向に分割された対応する各分割領域Y3〜Y8に、各スロットごとに順に記録する。
【0080】
このように受信したスーパーフレームをメモリ45に記録すると、前述したように、行方向に分割された第1〜第8の各ブロックに、インターリーブ前の各フレームのデータが振り分けられて記録されるので、この各ブロックのデータを、各スロットごとに順に読み出すことにより、デインターリーブしたデータを取り出すことができる。
本実施の形態においては、図12(D)に示すように、受信したスーパーフレームの第8フレームの第1スロットのデータのメモリ45への書き込み開始と同時に、この読み出し動作を開始する。
【0081】
まず、行方向に分割された第1の分割領域X1の列方向第1のブロックであるブロック(X1,Y1)の第1のスロットの行に記録されている(1−1)〜(1−26)のデータを読み出す。次に、同じ行方向第1の分割領域X1の列方向第2のブロックであるブロック(X1,Y2)の第1のスロットの行に記録されている(1−27)〜(1−51)のデータを読み出す。同様にして、第3のフレーム〜第8のフレームまでの、各第1のスロットのデータを読み出す。その結果、インターリーブ前のデータ(デインターリーブしたデータ)の、第1フレームの第1スロットの1バイト目から203バイト目までのデータが読み出される。
なお、この時には受信したスーパーフレームの書き込み動作は未だ終了しておらず、この読み出し動作と並行して行われているものであるが、第8のフレームの領域の第1スロットのデータを読み出す際には、この領域には既にデータが記録されているので、このデータを適切に読み出すことができる。
【0082】
第1スロットのデータの読み出しが終了したら、続いて第2スロットのデータの読み出しを行う。すなわち、ブロック(X1,Y1)の第2のスロットの行に記録されているデータ(1−1)〜(1−26)を読み出し、次に、ブロック(X1,Y2)の第2のスロットの行に記録されているデータ(1−27)〜(1−51)を読み出す。以後同様に、ブロック(X1,Y3)〜(X1,Y8)の、第2のスロットの行を各々読み出す。
このようにして、第3スロット〜第48スロットのデータも順に読み出すことにより、デインターリーブされたデータの第1フレームの第1スロット〜第48スロットまでのデータが順に読み出され、第1フレームのデインターリーブされたデータが得られる。
【0083】
1バイトのデータの書き込みと1バイトのデータの読み出しが同時的に行われるとすれば、図13(E)に示すように、行方向第1の分割領域X1のデータ、すなわち、デインターリーブされた第1フレームのデータを読み出した時に、メモリ45に対する受信した第1のスーパーフレームのデータの全ての書き込みが終了する。
データの読み出しについては、行方向第2の分割領域X2のブロック(X2,Y1)〜(X2,Y8)のデータの読み出しを、同様の方法により順に行う。すなわち、第2の分割領域X2について、ブロック(X2,Y1)の第1スロット、ブロック(X2,Y2)の第1スロットというように、各ブロックの第1のスロットの行のデータを順に読み出し、デインターリーブ後のデータの第2フレームの第1のスロットの203バイトのデータを読み出す。第1のスロットのデータの読み出しが終了したら、同様に、第2のスロット〜第8のスロットのデータを、順に読み出す。
【0084】
そして、この行方向第2の分割領域X2に記憶されているデータ、すなわち、デインターリーブ後の第2フレームのデータの読み出しと同時に、新たに受信したスーパーフレームのメモリ45への書き込みを開始する。
行方向第1の分割領域X1の各ブロック(X1,Y1)〜(X1,Y8)のデータは既に読み出されているので、このブロックを上書き消去しても問題はない。
そこで、第2のスーパーフレームに対しては、行方向の8個の分割領域X1〜X8をインターリーブされた書き込みデータの8個のフレームに対応付け、列方向の8個の分割領域Y1〜Y8をデインターリーブされた読み出しデータの8個のフレームに対応付けて、各々データの書き込みおよび読み出しをブロックごとに行う。
【0085】
具体的に、第2のスーパーフレームのメモリ45への書き込みを説明すると、図13(F)に示すように、第1フレームの第1スロットの1バイト目のデータを、行方向第1の分割領域X1の列方向第1のブロックであるブロック(X1,Y1)の第1のスロットの先頭バイトに書き込み、2バイト目を同じく行方向第1の分割領域X1の列方向第2のブロックであるブロック(X1,Y2)の第1のスロットの先頭バイトに書き込む。以後同様に、8バイト目までのデータを、ブロック(X1,Y3)〜(X1,Y8)の各第1のスロットの先頭バイトに書き込む。
【0086】
同様に、9バイト目〜18バイト目までのデータをブロック(X1,1)〜(X1,Y8)の各第1のスロットの2番目のバイトに、19バイト目〜27バイト目までのデータを3番目のバイトにというように書き込み、201バイト目〜203バイト目までのデータをブロック(X1,1)〜(X1,Y3)の各第1のスロットの26番目のバイトに書き込んで、受信した第2のスーパーフレームの第1フレームの第1スロットの203バイトの書き込みが終了する。
同様の処理を、第2スロットのデータを各ブロックの第2のスロットに、第3スロットのデータを各ブロックの第3のスロットにというように、各スロットごとに対応するスロットに対して行うことにより、第1フレームの全てのデータをブロック(X1,Y1)〜(X1,Y8)に書き込む。
【0087】
前述したように、メモリ45に対する読み出しと書き込みが同じ速度で同時的に行われる場合には、図13(F)に示すように、行方向第2の分割領域X2の各ブロックからのデインターリーブされた第2フレームのデータの読み出しと、行方向第1の分割領域X1の各ブロックへのインターリーブされた第1フレームのデータの書き込みとは同時に進行する。したがって、第2のスーパーフレームの第1のフレームのデータの書き込みが終了した時には、行方向第2の分割領域X2からのデータの読み出しは全て終了しており、第2のスーパーフレームの第2のフレームのデータを、その行方向第2の分割領域X2に対して行うことができる。
また、データの読み出しについては、行方向第3の分割領域X3以降の領域より順次行うことができる。
【0088】
したがって、行方向第2の分割領域X2からのデインターリーブされた第2フレームの読み出しおよび行方向第1の分割領域1へのインターリーブされた第1のフレームの書き込みが終了したら、引き続き、行方向第3の分割領域X3からのデインターリーブされた第3フレームの読み出しおよび行方向第2の分割領域2へのインターリーブされた第2のフレームの書き込みが開始される。
以後、同様に、デインターリーブされた第4のフレーム〜第8フレームの読み出しと、次のスーパーフレームの第3のフレーム〜第7のフレームの書き込みとは同時に行われ、第1のスーパーフレームの読み出しが終了する。
【0089】
そして、図14(G)に示すように、第2のスーパーフレームの第8のフレームを行方向第8の分割領域X8への書き込み開始と同時に、この第2のスーパーフレームのデータの読み出し動作を開始する。
第2のスーパーフレームについては、列方向の8個の分割領域Y1〜Y8が、デインターリーブ後の8個のフレームに対応しているので、列方向の第1の分割領域Y1に記録されているデータの読み出しから開始する。
【0090】
すなわち、ブロック(X1,Y1)の第1スロットの第1バイト、ブロック(X2,Y1)の第1スロットの第1バイト・・・と、分割領域Y1の各ブロック(X1,Y1)〜(X8,Y1)の第1スロットの第1バイトを読み出し、続いて第2バイト第3バイトと読み出して行く。各ブロックの第1スロットの全てのデータを読み出すと203バイトとなり、デインターリーブ後のデータの第2スーパーフレームの第1フレームの第1スロットのデータとして出力される。
同じ走査を、第2スロット〜第48スロットについて順次行うことにより、ブロック(X1,Y1)〜(X8,Y1)に記録されている第1フレームの全てのデータが出力される。
【0091】
なお、この分割領域Y1の読み出しを行う際には、第2のスーパーフレームの書き込み処理は終了していない。したがって、この読み出しは、第2のスーパーフレームの第8フレームのデータの、行方向第8の分割領域X8への書き込みと並列に行われる。
その際に、行方向第8の分割領域X8のデータについては書き込みが行われていないため、たとえば第1フレーム第1スロットのデータの読み出しを開始する時には、8番目に読み出されるブロック(X8,Y1)の第1スロット最初のデータは未だ記録されていないというような状態が発生するが、読み出しおよび書き込みが実質的に同じ速度で行われているため、ブロック(X8,Y1)の第1スロット最初のデータを読み出す時までにはそのデータは記録されることになり、問題は生じない。
【0092】
このようにして、第2のスーパーフレームの第8フレームのデータの行方向の8番目の分割領域X8からの読み出しと、第3のスーパーフレームの第1フレームのデータの列方向の1番目の分割領域Y1への書き込みは並列に行われる。
【0093】
そして、これらの処理が同時に終了すると、図14(H)に示すように、データの書き込みについては、第3のスーパーフレームの第2フレーム以降のデータを列方向の2番目の分割領域Y2〜8番目の分割領域Y8へ書き込む処理が引き続き行われ、データの読み出しについては、その第3のスーパーフレームのデータの読み出しが開始される。
すなわち、第3のスーパーフレームの第2フレームのデータの列方向の2番目の分割領域Y2への書き込みが開始されるのと同時に、先程書き込んだばかりの、第3のスーパーフレームの第1フレームのデータの列方向の1番目の分割領域Y1からの読み出しが開始される。
そして、これらの第3スーパーフレームのデータの書き込みと、その第3スーパーフレームのデータの読み出しは、列方向の隣接する分割領域において順に並列に行われる。
【0094】
そして、この第3のスーパーフレームのデータの書き込みが終了したら、次の第3のスーパーフレームの第8フレームのデータの列方向第8の分割領域Y8からの読み出しと並列して、第4のスーパーフレームの行方向第1の分割領域X1への書き込みが開始され、第4のスーパーフレームがメモリ45に書き込まれる。
この状態は図13(E)に示した様態と同じであり、以降、行方向および列方向を交互に基準にしながら、第4のスーパーフレーム以降のスーパーフレームのデータの書き込みおよび読み出しが、並列して行われる。
【0095】
このように、本実施の形態のマイクロプロセッサ装置1においては、元のデータのフレーム方向に並び換えられて生成されたインターリーブされたデータに対して、その書き込みとデインターリーブされたデータの読み出しとを、1スーパーフレーム分の記憶容量のメモリ45を用いて、同時並列的に行うことができる。すなわち、このようなデインターリーブ回路を記憶容量の少ないメモリを用いて効率よく行うことができる。その結果、回路構成を小型かつ安価にすることができ、また、このようなデインターリーブを用いたBS放送受信装置30についても、装置規模を小型にし、かつ安価にすることができる。
【0096】
また、このようなデインターリーブ回路は、他の回路とともに集積回路(IC、LSI)などに収容されて用いられる場合が多い。そのため、このようにメモリを小さくすることは、単に、メモリを削減した分だけこのデインターリーブ回路を小型化できることのみならず、これらの回路をより少ないチップに集積することができる可能性を非常に高くすることができるという効果をもたらす。その結果、デインターリーブ回路としてはもとより、たとえばBS放送受信装置30という装置規模で見た時にも、装置の小型化および低価格化に関して、より一層寄与するものである。
【0097】
変形例
なお、本発明は本実施の形態に限られるものではなく、任意好適な種々の改変が可能である。
たとえば、本実施の形態のBS放送受信装置30においては、メモリ45を図9に示すような構成としたが、これは一具体例であり、任意に変更してよい。
たとえば、各ブロックの各スロットのデータは、列方向にとってもよいし。また、各スロットごとに2次元的にブロックが配置されたような構成でもよい。
また、このようなメモリの構成は論理的なものでよく、実際のハードウェア構成や、メモリ空間上での各領域の確保の仕方は任意である。
また、BS放送受信装置30においては、メモリ45はRAMであるとしたが、任意の記憶素子、記憶装置を用いてよい。
【0098】
また、本実施の形態において、1スロットのデータは203バイトであるため、これを8個のブロックに分割した場合には26バイトのブロックと25バイトのブロックとが生じる。したがって、これに続くデータであって、前のスロットまでのデータの半端な状態を埋めるデータを記録する際には、本発明の基本的な思想に従って、異なるブロックに新たに記録する場合や、その半端なデータに限って、前のフレームに対応付けられているブロックに記録し、フレームに対応付けられている8個のブロックのデータの個数を同じにしておく場合などが考えられる。たとえば、本実施の形態のBS放送受信装置20においては、後者によりデータを記録するものした。
しかしながら、このような、ブロックまたはスロットなどの境界部分の半端なデータの扱いについてはどちらでもよいし、新たな別の方法でもよい。このような境界部分のデータの扱いに例外的な処理が行われたとしても、そのデータ並び換えの方法および装置も、本発明の範囲内である。
【0099】
また、本実施の形態においては、本発明の並び換え装置および方法を、BS放送受信装置に適用した場合を例示して本発明を説明したが、本発明はこれ以外の任意の装置、用途に適用してよい。たとえば、図2に構成を例示した符号化送信装置10のインターリーブ部15における並び換えに適用してもよい。
また、放送信号のフォーマットなども、本実施の形態に示した内容に限られるものではなく、任意のフォーマットに対して適用可能である。
【0100】
【発明の効果】
以上説明したように、本発明によれば、より小型で安価なデータ並び換え回路とその方法を提供することができる。また、より小型で安価な、たとえばBS放送などの、受信装置を提供することができる。
【図面の簡単な説明】
【図1】図1は、BSデジタル放送で用いる伝送信号の構成を示す図である。
【図2】図2は、本発明に係わる、BSデジタル放送の送信装置の構成を示すブロック図である。
【図3】図3は、図2に示した送信装置における伝送信号の構成方法を説明するための図であり、(A)は入力されるMPEG−TSパケットを示す図であり、(B)はリードソロモン符号が付加された信号を示す図であり、(C)はフレーム構成を示す図であり、(D)はスーパーフレームの構成を示す図である。
【図4】図4は、図2に示した送信装置のインターリーブ部におけるインターリーブの方式を模式的に示す図である。
【図5】図5は、図4に示したバッファメモリに対するアクセス方法を説明するための図であり、(A)は、バッファメモリに対する書き込みアドレスを示す図であり、(B)は、バッファメモリに対する読み出しアドレスを示す図である。
【図6】図6は、TMCC信号の構成およびビット割り付けを示す図である。
【図7】図7は、図2に示した送信装置の変調処理部において、送信信号にバースト信号を挿入した送信信号を示す図である。
【図8】図8は、本発明の一実施の形態のBS放送受信装置の構成を示すブロック図である。
【図9】図9は、図8に示したBS放送受信装置のメモリの構成を示すブロック図である。
【図10】図10は、図9に示したデインターリーブ回路およびメモリの動作を説明するための図であり、(A)は奇数番目のスーパーフレームに対するデータ書き込み方向および読み出しデータを説明するための図であり、(B)は偶数番目のスーパーフレームに対するデータ書き込み方向および読み出しデータを説明するための図である。
【図11】図11は、図9に示したデインターリーブ回路およびメモリにおけるデインターリーブ方法を詳細に説明するための図であり、(A)は1番目のスーパーフレームの第1フレームの第1スロットのデータをメモリに記録する状態を示す図であり、(B)はその第1フレームのデータの書き込みが終了した時点の状態を示す図である。
【図12】図12は、図11に続いてデインターリーブの方法を詳細に説明するための図であり、(C)は1番目のスーパーフレームの第2フレームのデータを記録し終えた状態を示す図であり、(D)は1番目のスーパーフレームのデータの読み出しを開始する状態を示す図である。
【図13】図13は、図12に続いてデインターリーブの方法を詳細に説明するための図であり、(E)は1番目のスーパーフレームのデータを記録し終えた状態を示す図であり、(F)は2番目のスーパーフレームの第1フレームのデータをメモリに記録した状態を示す図である。
【図14】図14は、図13に続いてデインターリーブの方法を詳細に説明するための図であり、(G)は2番目のスーパーフレームのデータの読み出しを開始した状態を示す図であり、(H)は3番目のスーパーフレームのデータの書き込みを開始した状態を示す図である。
【図15】図15は、BS放送信号におけるインターリーブの方法を説明するための図である。
【図16】図16は、BS放送受信装置などにおける、従来のデインターリーブ回路の説明をするための図である。
【符号の説明】
10…符号化送信装置、11…外符号誤り訂正付加部、12…フレーム構成部、13…伝送スクランブル部、14…エネルギー拡散処理部、15…インターリーブ部、16…TMCC信号生成部、17…TMCC伝送符号化部、18…内符号誤り訂正付加部、19…バースト信号生成部、20…変調処理部、30…受信装置、31…アンテナ、32…チューナー、33…A/Dコンバータ、34…キャリア再生回路、35…AGC制御回路、36…D/A変換器、37…シンボルタイミング再生回路、38…D/A変換器、39…発振器、40…フレーム同期回路、41…ビタビ・トレリス復号回路、42…TMCCエネルギ逆拡散部、43…TMCCリード・ソロモン復号化部、44…デインターリーブ回路、45…メモリ、46…フレーム同期語付加部、47…エネルギー逆拡散部、48…リード・ソロモン復号化部
Claims (14)
- 順次入力される所定数のデータを有するサブグループをN個有するデータグループに対して、前記N個のサブグループから順次所定数のデータを取り出すことで前記データを当該データグループ内で所定の配置に並べ換える装置であって、
データ記憶領域が第1の方向および第2の方向の2次元で規定され、当該各方向の領域を前記サブグループに対応して各々N分割するN×N個の記憶ブロックを有する、前記データグループを記憶するメモリ回路と、
順次入力される前記データグループごとのデータを、所定の方向に基づいて、当該データが含まれるサブグループに対応した記憶ブロックに書き込むデータ書き込み手段と、
前記書き込まれた前記データグループごとのデータを、前記書き込みの方向とは異なる方向に基づいて前記メモリ回路より読み出し、前記並び換えが行われたデータを出力するデータ読み出し手段と、
入力される前記データグループごとに、前記書き込みの方向および前記読み出しの方向と、前記メモリの第1の方向および第2の方向との対応を交互に入れ換えて対応付け、連続するデータグループに対する、前記データの読み出しと前記データの書き込みとが、前記メモリ回路の記憶領域の同一方向に対して並列に行われるように、前記データ書き込み手段および前記データ読み出し手段を制御する制御手段と
を有するデータ並び換え装置。 - 前記データグループは、M個のデータを有するフレームをN個有するスーパーフレームであって、
前記メモリ回路は、前記M×N個のデータを記憶可能な容量を有し、各データ記憶領域が第1の方向および第2の方向の2次元で規定され、当該各方向の領域が、記憶されるスーパーフレームの入力時のフレームおよび並び換え後のフレームに対応付けられるように、前記フレームに対応して各々N分割されて、N×N個の記憶ブロックが構成されており、
前記データ書き込み手段は、順次入力される前記スーパーフレームごとの各データを、当該データの入力時のフレームおよび並び換え後のフレームに基づいて、前記メモリ回路の所定の記憶ブロックに順に書き込み、
前記データ読み出し手段は、前記メモリ回路に記憶される前記スーパーフレームごとのデータに対して、当該スーパーフレームの並び換え後のフレームに対応付けられている前記記憶ブロックを順に読み出し、前記所定の配置に並び換えられたデータを出力し、
前記制御手段は、入力される前記スーパーフレームごとに、入力時の各フレームおよび並び換え後の各フレームと、前記メモリの第1の方向に分割された各記憶ブロックおよび前記第2の方向に分割された各記憶ブロックとの対応を、交互に入れ換えて対応付け、連続するスーパーフレームに対する、前記データ読み出し手段によるデータの読み出しと、前記データ書き込み手段によるデータの書き込みとが、前記メモリ回路の記憶領域の同一方向に対して並列に行われるように、前記データ書き込み手段および前記データ読み出し手段を制御する
請求項1に記載のデータ並び換え装置。 - 前記フレームは、所定の順序で配置されたL個のデータを有するスロットS個が所定の順序で配置された構成であり、
前記メモリ回路の各記憶ブロックは、各々、S個の記憶領域に分割され、当該記憶領域を前記スロットに対応付けできるようにし、
前記データ書き込み手段は、前記入力される各データを、当該データの入力時のフレームおよび並び換え後のフレームに基づく前記メモリ回路の所定の記憶ブロックの、前記スロットに対応する前記記憶領域に書き込み、
前記データ読み出し手段は、前記記憶されたデータを、並び換え後のフレームに対応付けられているN個の記憶ブロックを順に走査して、同一スロットのデータを順に読み出すことにより、前記所定の配置に並び換えられたデータを出力する
請求項2に記載のデータ並び換え装置。 - 前記入力されるスーパーフレームごとのデータは、同一構成の元のデータに対して、1番目〜N番目の各フレームの同一スロットのデータについて、1番目のフレームの先頭データよりN番目のフレームのL番目のデータまで、フレームの並び方向に同一位置のデータを順次巡回させて走査し、L個ごとのデータをS個抽出し、順に1番目〜S番目の当該スロットの新たなデータとしたインターリーブ処理が行われたデータであり、
前記データ書き込み手段は、前記インターリーブ処理が行われたスーパーフレームごとのデータを、当該データのインターリーブ処理後のフレームおよびデインターリーブ処理後のフレームに基づいて、前記メモリ回路の所定の記憶ブロックの所定の記憶領域に順に書き込み、
前記データ読み出し手段は、前記記憶されたデータを、デインターリーブ処理後のフレームに対応付けられているN個の記憶ブロックを順に走査して、同一スロットのデータを順に読み出すことにより、デインターリーブ処理された前記元のデータを出力する
請求項3に記載のデータ並び換え装置。 - 前記制御手段は、前記データの読み出しは、当該スーパーフレームのデータの書き込み中であって、読み出し対象のデータが未だ記録されていない状態とならない時以降に開始し、前記データの書き込みは、前のスーパーフレームのデータの読み出し中であって、書き込み対象のデータ記憶領域に未だ読み出されていない前のスーパーフレームのデータが残っている状態とならない時以降に開始するように、前記データ読み出し手段および前記データ書き込み手段を制御する
請求項2に記載のデータ並び換え装置。 - 前記制御手段は、前記メモリ回路に記憶されている並び換え後の最初のフレームに対応付けられているN個の記憶ブロックのデータの読み出しが終了し、次のフレームに対応付けられているN個の記憶ブロックのデータの読み出しを開始すると同時に、次のスーパーフレームの最初のフレームのデータの当該N個の記憶ブロックへの記憶を開始し、入力時の最後のフレームに対応付けられているN個の記憶ブロックのデータの書き込みを開始すると同時に、当該スーパーフレームの最初のフレームの読み出しを開始するように、前記データ読み出し手段および前記データ書き込み手段を制御する
請求項5に記載のデータ並び換え装置。 - 順次入力される、所定の順序に配置されたL個のデータを有するスロットをS個有するフレームをさらにN個有するスーパーフレームの各データに対して、1番目〜N番目の各フレームの同一スロットのデータについて、1番目のフレームの先頭データよりN番目のフレームのL番目のデータまで、フレームの並び方向に同一位置のデータを順次巡回させて走査し、L個ごとのデータをS個抽出し、順に1番目〜S番目の当該スロットの新たなデータとするインターリーブ処理を行う装置であって、
データ記憶領域が第1の方向および第2の方向の2次元で規定され、当該各方向の領域が、記憶されるスーパーフレームの入力時のフレームおよび並び換え後のフレームに対応付けられるように、前記フレームに対応して各々N分割されて、N×N個の記憶ブロックが構成されており、当該各記憶ブロックが、各々、S個の記憶領域に分割され、当該記憶領域を前記スロットに対応付けできるようにされる、前記スーパーフレームを記憶するメモリ回路と、
前記スーパーフレームごとのデータを、当該データの元のフレームおよびインターリーブ処理後のフレームに基づいて、前記メモリ回路の所定の記憶ブロックの、前記スロットに対応する前記記憶領域に書き込むデータ書き込み手段と、
前記書き込まれたデータを、インターリーブ処理後のフレームに対応付けられているN個の記憶ブロックを順に走査して、同一スロットのデータを順に読み出すことにより、インターリーブ処理されたデータを出力するデータ読み出し手段と、
入力される前記スーパーフレームごとに、前記書き込みの方向および前記読み出しの方向と、前記メモリの第1の方向および前記第2の方向との対応を交互に入れ換えて対応付け、連続するスーパーフレームに対する、前記データの読み出しと前記データの書き込みとが、前記メモリ回路の記憶領域の同一方向に対して並列に行われるように、前記データ書き込み手段および前記データ読み出し手段を制御する制御手段と
を有するデータ並び換え装置。 - 順次入力される、所定の順序に配置されたM個のデータを有するフレームをN個有するスーパーフレームの各データを、当該スーパーフレーム内で所定の配置に並び換える方法であって、
前記M×N個のデータを記憶可能な容量を有し、各データ記憶領域が第1の方向および第2の方向の2次元で規定され、当該各方向の領域が、記憶されるスーパーフレームの並び換え前のフレームおよび並び換え後のフレームに対応付けられるように、前記フレームに対応して各々N分割されて、N×N個の記憶ブロックが構成されているメモリ回路に対して、順次入力されるスーパーフレームの奇数番目または偶数番目の第1のグループのスーパーフレームについては、並び換え前のデータの各フレームを前記メモリの第1の方向の各領域に対応付け、並び換え後の各データの各フレームを前記メモリの第2の方向の各領域に対応付け、
順次入力される前記スーパーフレームごとの各データを、当該データの入力時のフレームおよび並び換え後のフレームに基づいて、前記第1の方向に順次走査しながら前記第2の方向の各領域に順に書き込み、
前記記憶したデータを、当該スーパーフレームの並び換え後のフレームに基づいて、前記第2の方向に順次走査しながら前記第1の方向の各領域に順に読み出し、前記所定の配置に並び換えられたデータを出力し、
前記第1のグループ以外の偶数番目または奇数番目の第2のグループのスーパーフレームについては、並び換え前のデータの各フレームを前記メモリの第2の方向の各領域に対応付け、並び換え後のデータの各フレームを前記メモリの第1の方向の各領域に対応付け、
順次入力される前記スーパーフレームごとの各データを、当該データの入力時のフレームおよび並び換え後のフレームに基づいて、前記第2の方向に順次走査しながら前記第1の方向の各領域に順に書き込み、
前記記憶したデータを、当該スーパーフレームの並び換え後のフレームに基づいて、前記第1の方向に順次走査しながら前記第2の方向の各領域に順に読み出し、前記所定の配置に並び換えられたデータを出力する
データ並び換え方法。 - 前記フレームは、所定の順序で配置されたL個のデータを有するスロットS個が所定の順序で配置された構成であり、
前記メモリ回路の各記憶ブロックは、各々、S個の記憶領域に分割され、当該記憶領域を前記スロットに対応付けできるようにし、
前記データの書き込みは、前記入力される各データを、当該データの入力時のフレームおよび並び換え後のフレームに基づく前記メモリ回路の所定の記憶ブロックの、前記スロットに対応する前記記憶領域に書き込むことにより行い、
前記データの読み出しは、前記記憶されたデータを、並び換え後のフレームに対応付けられているN個の記憶ブロックを順に走査して、同一スロットのデータを順に読み出すことにより行う
請求項8に記載のデータ並び換え方法。 - 前記入力されるスーパーフレームごとのデータは、同一構成の元のデータに対して、1番目〜N番目の各フレームの同一スロットのデータについて、1番目のフレームの先頭データよりN番目のフレームのL番目のデータまで、フレームの並び方向に同一位置のデータを順次巡回させて走査し、L個ごとのデータをS個抽出し、順に1番目〜S番目の当該スロットの新たなデータとしたインターリーブ処理が行われたデータであり、
前記データの書き込みは、前記インターリーブ処理が行われたスーパーフレームごとのデータを、当該データのインターリーブ処理後のフレームおよびデインターリーブ処理後のフレームに基づいて、前記メモリ回路の所定の記憶ブロックの所定の記憶領域に順に書き込むことにより行い、
前記データの読み出しは、前記記憶されたデータを、デインターリーブ処理後のフレームに対応付けられているN個の記憶ブロックを順に走査して、同一スロットのデータを順に読み出すことにより行い、
デインターリーブ処理された前記元のデータを出力する
請求項9に記載のデータ並び換え方法。 - 前記データの読み出しは、当該スーパーフレームのデータの書き込み中であって、読み出し対象のデータが未だ記録されていない状態とならない時以降に開始し、
前記データの書き込みは、前のスーパーフレームのデータの読み出し中であって、書き込み対象のデータ記憶領域に未だ読み出されていない前のスーパーフレームのデータが残っている状態とならない時以降に開始する
請求項8に記載のデータ並び換え方法。 - 前記データの書き込みは、メモリ回路に記憶されている並び換え後の最初のフレームに対応付けられているN個の記憶ブロックのデータの読み出しが終了し、次のフレームに対応付けられているN個の記憶ブロックのデータの読み出しを開始すると同時に、次のスーパーフレームの最初のフレームのデータの当該N個の記憶ブロックへの書き込みを開始することにより行い、
前記データの読み出しは、入力時の最後のフレームに対応付けられているN個の記憶ブロックのデータの書き込みを開始すると同時に、当該スーパーフレームの最初のフレームの読み出しを開始することにより行う
請求項11に記載のデータ並び換え方法。 - 所定の順序で配置されたL個のデータを有するスロットS個が所定の順序で配置されてフレームを構成し、さらにフレームN個がスーパーフレームを構成するようなフレーム構成を有する、当該スーパーフレームの列で規定されるデータが、1番目〜N番目の各フレームの同一スロットのデータについて、1番目のフレームの先頭データよりN番目のフレームのL番目のデータまで、フレームの並び方向に同一位置のデータを順次巡回させて走査し、L個ごとのデータをS個抽出し、順に1番目〜S番目の当該スロットの新たなデータとすることによりインターリーブされ、変調されて伝送される信号を受信する受信装置であって、
前記伝送された信号を受信する受信回路と、
前記受信した信号を復調する復調回路と、
前記復調された信号をデインターリーブするデインターリーブ回路と
を有し、
前記デインターリーブ回路は、L×S×N個のデータを記憶可能な容量を有し、各データ記憶領域が第1の方向および第2の方向の2次元で規定され、当該各方向の領域が、記憶されるスーパーフレームの入力時のフレームおよび並び換え後のフレームに対応付けられるように、前記フレームに対応して各々N分割されて、N×N個の記憶ブロックが構成され、当該各記憶ブロックは、各々、S個の記憶領域に分割され、前記スロットに対応付 けできるようにされた記憶領域を有するメモリ回路と、
順次受信する前記スーパーフレームごとの各データを、当該データの受信時のフレームおよびデインターリーブ後のフレームに基づく前記メモリ回路の所定の記憶ブロックの、前記スロットに対応する記憶領域に順に書き込むデータ書き込み手段と、
前記メモリ回路に記憶される前記スーパーフレームごとのデータを、当該スーパーフレームのデインターリーブ後のフレームに対応付けられている前記記憶ブロックを順に読み出し、各データがインターリーブ前の配置に並び換えられたデータを出力するデータ読み出し手段と、
受信する前記スーパーフレームごとに、受信時の各フレームおよびデインターリーブ後の各フレームと、前記メモリの第1の方向に分割された各記憶ブロックおよび前記第2の方向に分割された各記憶ブロックとの対応を、交互に入れ換えて対応付け、連続するスーパーフレームに対する、前記データ読み出し手段によるデータの読み出しと、前記データ書き込み手段によるデータの書き込みとが、前記メモリ回路の記憶領域の同一方向に対して並列に行われるように、前記データ書き込み手段および前記データ読み出し手段を制御する制御手段と
を有する受信装置。 - 所定の順序で配置されたL個のデータを有するスロットS個が所定の順序で配置されてフレームを構成し、さらにフレームN個がスーパーフレームを構成するようなフレーム構成を有する、当該スーパーフレームの列で規定されるデータが、所定の方式によりエネルギ拡散処理され、インターリーブ処理され、畳み込み符号化され、前記各スロットごとに位相偏移変調(PSK)され、衛星を介して放送された信号であって、前記インターリーブ処理が、1番目〜N番目の各フレームの同一スロットのデータについて、1番目のフレームの先頭データよりN番目のフレームのL番目のデータまで、フレームの並び方向に同一位置のデータを順次巡回させて走査し、L個ごとのデータをS個抽出し、順に1番目〜S番目の当該スロットの新たなデータとすることにより行われている信号を受信する衛星放送の受信装置であって、
前記伝送された信号を受信する受信回路と、
前記受信した信号に基づく信号を、ビタビ復号またはトレリス復号する復号回路と、
前記復号された信号をデインターリーブするデインターリーブ回路と、
前記デインターリーブされた信号に対してエネルギ逆拡散処理を行うエネルギ逆拡散処理と
を有し、
前記デインターリーブ回路は、L×S×N個のデータを記憶可能な容量を有し、各データ記憶領域が第1の方向および第2の方向の2次元で規定され、当該各方向の領域が、記憶されるスーパーフレームの入力時のフレームおよび並び換え後のフレームに対応付けられるように、前記フレームに対応して各々N分割されて、N×N個の記憶ブロックが構成され、当該各記憶ブロックは、各々、S個の記憶領域に分割され、前記スロットに対応付けできるようにされた記憶領域を有するメモリ回路と、
順次受信する前記スーパーフレームごとの各データを、当該データの受信時のフレームおよびデインターリーブ後のフレームに基づく前記メモリ回路の所定の記憶ブロックの、前記スロットに対応する記憶領域に順に書き込むデータ書き込み手段と、
前記メモリ回路に記憶される前記スーパーフレームごとのデータを、当該スーパーフレームのデインターリーブ後のフレームに対応付けられている前記記憶ブロックを順に読み出し、各データがインターリーブ前の配置に並び換えられたデータを出力するデータ読み出し手段と、
受信する前記スーパーフレームごとに、受信時の各フレームおよびデインターリーブ後の各フレームと、前記メモリの第1の方向に分割された各記憶ブロックおよび前記第2の方向に分割された各記憶ブロックとの対応を、交互に入れ換えて対応付け、連続するスーパーフレームに対する、前記データ読み出し手段によるデータの読み出しと、前記データ書き込み手段によるデータの書き込みとが、前記メモリ回路の記憶領域の同一方向に対して並列に行われるように、前記データ書き込み手段および前記データ読み出し手段を制御する制御手段と
を有する受信装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP24351298A JP4045664B2 (ja) | 1998-08-28 | 1998-08-28 | データ並び換え装置とその方法および受信装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP24351298A JP4045664B2 (ja) | 1998-08-28 | 1998-08-28 | データ並び換え装置とその方法および受信装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2000078567A JP2000078567A (ja) | 2000-03-14 |
JP4045664B2 true JP4045664B2 (ja) | 2008-02-13 |
Family
ID=17105018
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP24351298A Expired - Fee Related JP4045664B2 (ja) | 1998-08-28 | 1998-08-28 | データ並び換え装置とその方法および受信装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP4045664B2 (ja) |
Families Citing this family (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6278715B1 (en) * | 1998-11-05 | 2001-08-21 | Qualcom Incorporated | System and method for reducing deinterleaver memory requirements through chunk allocation |
JP2001044951A (ja) * | 1999-08-03 | 2001-02-16 | Toshiba Corp | 放送信号復調装置 |
JP4097852B2 (ja) | 1999-08-26 | 2008-06-11 | 株式会社フィリップスエレクトロニクスジャパン | データ書込読出方法、デインターリーブ方法、データ処理方法、メモリ、及びメモリ駆動装置 |
WO2015156607A1 (ko) * | 2014-04-09 | 2015-10-15 | 엘지전자 주식회사 | 방송 신호 송/수신 처리 방법 및 장치 |
-
1998
- 1998-08-28 JP JP24351298A patent/JP4045664B2/ja not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JP2000078567A (ja) | 2000-03-14 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP3096020B2 (ja) | 送信装置および受信装置 | |
JP3634004B2 (ja) | 低減メモリ要件およびアドレス生成器を有する畳込みインタリーバ | |
CN101394189B (zh) | Turbo解码器的缓冲器结构 | |
US6064664A (en) | Base-band interleaver for code division multiple access mobile telecommunication system | |
KR100754077B1 (ko) | 코딩된 저장 심벌 및 부가적인 정보를 사용하여 입력데이터 비트 시퀀스를 인터리빙하는 인터리버 및 방법 | |
JP2824474B2 (ja) | 誤り訂正方式及びこの誤り訂正方式を用いた復号器 | |
JP2000068862A (ja) | 誤り訂正符号化装置 | |
MXPA01009713A (es) | Descodificador de map altamente paralelo. | |
JP3257984B2 (ja) | インタリーブ方法及びデインタリーブ方法並びにインタリーブ装置及びデインタリーブ装置並びにインタリーブ/デインタリーブシステム並びにインタリーブ/デインタリーブ装置並びにインタリーブ機能付きの送信装置,デインタリーブ機能付きの受信装置及びインタリーブ/デインタリーブ機能付きの送受信装置 | |
JP2004523929A (ja) | Cdmaシステムにおいて、非同期に受信した物理チャネルのためのデータバッファ構造 | |
JP4728500B2 (ja) | アドレス発生器を含んだインターリーブ/ディインターリーブを行う装置、その方法及びそれを利用したチャネル符号化システム | |
JP3413759B2 (ja) | Bsディジタル放送受信機 | |
EP2070310A2 (en) | Method and apparatus for reproducing an audio video sequence | |
JP4045664B2 (ja) | データ並び換え装置とその方法および受信装置 | |
US10924213B2 (en) | Device and method for receiving broadcast signal | |
EP0892501A1 (en) | Convolutional interleaver and convolutional de-interleaver | |
US7385949B1 (en) | System and method for de-interleaving data in a wireless receiver | |
JP3648560B2 (ja) | 送信装置及び受信装置 | |
JP4509133B2 (ja) | デジタル放送復調装置 | |
JP2001103386A (ja) | デジタル放送受信装置 | |
WO2001024380A1 (en) | Interleaver and method for interleaving a data bit sequence | |
JP4073863B2 (ja) | 復号回路及びデジタル放送受信装置 | |
JP4419278B2 (ja) | デジタル衛星放送信号の復調装置及び方法 | |
JP4859989B2 (ja) | デジタル放送復調装置 | |
JP4487385B2 (ja) | デジタル衛星放送受信装置、デインタリーブ方法及び逆エネルギー拡散処理方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20050307 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20070226 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20070306 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20070507 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20071030 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20071112 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101130 Year of fee payment: 3 |
|
LAPS | Cancellation because of no payment of annual fees |