JP3796250B2 - デジタル通信システムのデインターリービング装置およびそのデインターリービング方法 - Google Patents
デジタル通信システムのデインターリービング装置およびそのデインターリービング方法 Download PDFInfo
- Publication number
- JP3796250B2 JP3796250B2 JP2004069917A JP2004069917A JP3796250B2 JP 3796250 B2 JP3796250 B2 JP 3796250B2 JP 2004069917 A JP2004069917 A JP 2004069917A JP 2004069917 A JP2004069917 A JP 2004069917A JP 3796250 B2 JP3796250 B2 JP 3796250B2
- Authority
- JP
- Japan
- Prior art keywords
- count value
- column
- row
- synchronization
- deinterleaving
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
- H03M13/27—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes using interleaving techniques
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
- H03M13/27—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes using interleaving techniques
- H03M13/276—Interleaving address generation
- H03M13/2764—Circuits therefore
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
- H03M13/27—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes using interleaving techniques
- H03M13/2732—Convolutional interleaver; Interleavers using shift-registers or delay lines like, e.g. Ramsey type interleaver
Landscapes
- Physics & Mathematics (AREA)
- Probability & Statistics with Applications (AREA)
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Error Detection And Correction (AREA)
- Detection And Prevention Of Errors In Transmission (AREA)
- Detection And Correction Of Errors (AREA)
Description
本発明はデジタル通信システムに係り、さらに詳しくは転送環境下で発生するバーストエラーに対する信頼性向上および具現の簡単化などを図るデインターリービング(Deinterleaving)装置およびそのデインターリービング方法に関する。
一般に、多チャンネルデジタル通信システムは転送時発生するランダムエラー(random noise)を除去するために、たたみこみコード(Convolutional code)を用いる。たたみこみコードはランダムエラーには強い特性を持つが、所定位置にエラーが集まるバーストエラーについては脆弱な特性を有する。従って、多チャンネルデジタル通信システムにおいては、バーストエラーを有するデータストリームを、ランダムエラーを有するストリームに変換して通信を行っている。
既存のインターリービング(Interleaving)方式はブロック(Block)方式とコンボリューショナル(Convolutional)方式とに大別される。ブロック方式に比べてコンボリューショナル方式は具現し難いが、ブロック方式に比べて1/4のメモリサイズで実現化され、総遅延時間が1/2に短縮される長所があって多大なインターリービングの大きさを要求する装備で主に使用されている。
コンボリューショナル方式のインタリーバ(Interleaver)は相異なる遅延深さ(delay depth)を有するFIFOシフトレジスト(shift register)を用いて一定した順序の入力データストリームをランダムな順序に変える方式である。このようなコンボリューショナル方式のインタリーバとデインタリーバ(Deinterleaver)の構造は図1に示した通りである。
コンボリューショナル方式のインタリーバ110はK個のブランチ(Branch)と、所定ビット(m-bit)のFIFOシフトレジスタMで構成される。すなわち、FIFOシフトレジスタMが大きいほどインターリービング特性が向上される。コンボリューショナルデインタリーバ120はインタリーバ110と逆の構造を有し、これによりインターリービングされたデータをデインターリービングして原データに復元される。
このようにFIFOシフトレジスタを用いたデインタリーバの構造は、多くのロジックゲートを必要とするため、ハードウェアの大きさおよび複雑性の問題点を有する。このような問題点を解決するために開発された技術としてはFIFOシフトレジストに代えてランダムアクセスメモリ(RAM)を用いる方策が提案された。
しかし、ランダムアクセスメモリを用いればハードウェアの増加を抑えられるが、ランダムアクセスメモリを用いるためにアドレス生成およびメモリ制御のためのロジックが別に必要になる。
すなわち、ランダムアクセスメモリを用いてデインターリービングを行う場合、多チャンネルデジタル放送システムでは各チャンネル毎にインターリービングされた遅延深さが違うため、受信側ではデインターリービング時も各チャンネル毎にインターリービングされた遅延深さに対応してそれぞれアドレスを発生すべきである。特に、デジタル放送の品質を向上するため、インターリービングされた遅延深さを大きくすることによってそれぞれのチャンネル毎にアドレスを発生するロジックのサイズを大きくしなければならないこと、チャンネル毎にアドレスを発生させるためシステムが複雑になるという問題点がある。
また、デインターリービングの動作特性によって、チャンネル毎に異なるインターリービングの深さ(interleaving depth)に対応してサイズが相異なる無効データをそれぞれのチャンネル毎に有効データの前に付加するが、これによりそれぞれのチャンネル毎に有効データの開始位置がシステムの同期と合わなくなる問題が生じる。これを解決するために別の同期化ロジックを実現しなければならないという更なる問題点があった。
このように、従来のデインタリーバはその構造が複雑であり、更にそのシステムの規模が大きくなることが避けられないという短所を有していた。
特開平11―177537(図1、図2)
本発明は前述したような問題点を解決するために案出されたもので、その目的は信頼性向上およびシステム設計の簡単化などを図るデジタル通信システムのデインターリービング装置およびそのデインターリービング方法を提供するところにある。
前述した目的を達成するための本発明に係るデジタル通信システムのデインターリービング装置は、入力データによって行カウント値を増加させる行カウンタと、この行カウンタに設定された行周期毎に列カウント値を増加させる列カウンタと、この列カウンタに設定された列周期毎に同期カウント値を増加させ前記行周期に対応する複数個の同期カウンタと、チャンネル毎の前記入力データのインターリービングの遅延深さに対応して設定されたオフセット値が貯蔵されるオフセットメモリ、および前記列カウント値と前記同期カウント値に前記オフセット値(Offset)を加算して生成された書込みアドレスに前記入力データが記録されるデインタリーバメモリを含んでいる。そこで、このデインタリーバメモリに記録された前記入力データは、前記同期カウント値に基づき前記行カウント値及び前記列カウント値が組み合わせられて生成された読出しアドレスによって読み取られて出力される。
望ましくは、前記複数個の同期カウンタは、前記行カウント値に対応して相異なるそれぞれの同期周期を有し、前記列カウンタの列周期は前記デジタル通信システムの同期信号に対応するよう設定する。
前記入力データは前記チャンネル毎のインターリービングの遅延深さによって有効データおよび無効データを有し、前記同期カウント値に基づき生成された前記読出しアドレスにおいて前記有効データが読み取られて出力される。
前記読出しおよび書込みアドレスは、前記行カウント値、列カウント値、および同期カウント値の組み合わせによって生成され、前記書込みアドレスは前記オフセット値が加算される前記列カウント値と前記同期カウント値とに基づき生成される。
一方、本発明に係るデジタル通信システムのデインターリービング方法は、入力データによって行カウンタの行カウント値を増加させる第1カウント段階と、前記行カウンタに設定された行周期毎に列カウンタの列カウント値を増加させる第2カウント段階と、前記列カウンタに設定された列周期毎に複数個の同期カウンタの同期カウント値を増加させる第3カウント段階と、前記入力データのチャンネル毎のインターリービングの遅延深さに対応して設定されたオフセット値を前記列カウント値と前記同期カウント値に加算して生成された書込みアドレスに前記入力データをデインタリーバメモリに記録する段階と、前記デインタリーバメモリに記録された前記入力データを前記同期カウント値に基づき前記行カウント値及び前記列カウント値が組み合わせられて生成された読出しアドレスにおいて前記入力データを読み出す段階を有することを特徴とする。
従って、対応するチャンネルについて必要な複数の行カウンタと列カウンタを統合して1つの行カウンタと1つの列カウンタに置き換えることによりシステムの構造を簡単化することができる。また、列カウンタの周期をシステムの同期信号と一致させることによってそれぞれのチャンネルに同期されたデインターリービングデータが得られる。
本発明によれば、第1に、カウンタの個数の最小化および同期化のための別のロジックが要らなくなることによってデインターリービング装置の具現が簡単化できる。
第2に、列カウンタの周期をシステムの同期信号と一致させることによってチャンネル毎に同期化されたデインターリービングデータが得られる。
第3に、カウンタの個数の最小化による読出しアドレスおよび書込みアドレスを生成するための装置の具現が簡単なので簡単化可能である。
以下、添付した図面に基づき本発明をさらに詳述する。
図2は本発明に係るデジタル通信システムのデインターリービング装置に関する概略的な構成図である。デインターリービング装置は、行(Row)カウンタ210、列カウンタ230、多数個の同期(Synch)カウンタ250、オフセット(Offset)メモリ(ROM)270、およびデインタリーバメモリ(RAM)290、を有している。また、複数個のマルチプレクサが併設され、マルチプレクサは入力される信号について選択的にスイッチングして出力するスイッチング機能を果たす。
デインタリーバメモリ290は同期信号に対応するc個の列(Column)を有するメモリセル群291と、メモリセル群291が少なくとも1つ以上であるk個の行(Row)を有する。従って、アドレス体系は行のカウント値、列のカウント値、およびメモリセル群291のカウント値(すなわち、同期カウント値)の組み合わせよりなる。
行カウンタ210はk個の行(R[0]からR[k-1])をカウントする帰還カウンタであって、データが入力される順に行カウント値を増加させる。
列カウンタ230はメモリセル群291内のc(0〜c-1)個の列をカウントする帰還カウンタであって、行カウンタ210がk-1までカウントを完遂すれば列カウンタ230のカウント値を増加させる。ここで、c値はシステムの同期信号に対応して設定された値である。
同期カウンタ250はk個設けられ、k個の同期カウンタ251、252、…はk個の行(R[0]からR[k-1])内に設けられた少なくとも1つ以上のメモリセル群291をそれぞれカウントする。すなわち、同期カウンタ250は列カウンタ230のカウント値がc-1までカウントを完遂すれば、同期カウンタ250のカウント値を増加させる。
例えば、デインターリービングの動作特性に対応してk個の同期カウンタ251、252、…は次のような帰還周期を有する。
行R[0]の第1同期カウンタ251はs、行R[1]の第2同期カウンタ252はs-1の帰還周期を有し、このような方式で行R[k-1]の第(k-1)同期カウンタは1の帰還周期を有する。
オフセットメモリ270は各チャンネル毎のインターリービングの遅延深さに対応するオフセット値が貯蔵される。
すなわち、既に貯蔵されたオフセット値が列カウント値と同期カウント値に加算され入力データのチャンネル毎の書込みアドレスが生成される。
図3は図2のデインターリービング装置を概念的に説明するための図である。
デインターリービング装置は、多チャンネルについて同一な行カウンタ210と列カウンタ230を有する。行カウンタ210は行(R[0]からR[k-1])をカウントし、列カウンタ230は1つのメモリセル群291をなす列([0]から[c-1])をカウンティングする。k個の行(R[0]からR[k-1])はインターリービングの遅延深さに対応して少なくとも1つ以上のメモリセル群291を有する。例えば、R[0]はs(0〜s-1)個、R[1]はs-1(0〜s-2)個、…、R[k-1]は1(0)個のメモリセルを有する。
各カウンタ210、230、250の動作は次の通りである。
行カウンタ210は行カウント値(ROW_CNT)がk-1に到達すれば、列カウンタ230の列カウント値(COLUMN_CNT)が1つ増加して、列カウンタ230の列カウント値(COLUMN_CNT)がc-1に到達すれば、同期カウンタ250の同期カウント値(SYNCH_CNT)が1つ増加する。このように各カウンタ210、230、250によってカウントされた行カウント値(ROW_CNT)、列カウント値(COLUMN_CNT)、および同期カウント値(SYNCH_CNT)の組み合わせによって、デインタリーバメモリ290の書込みアドレスおよび読出しアドレスが生成される。
まず、書込みアドレスは列カウント値(COLUMN_CNT)と同期カウント値(SYNCH_CNT)にオフセットメモリ270に既に保存されたチャンネル毎のオフセット値(offset:O)を加算して生成される。
その後、読出しアドレスは同期カウント値(SYNCH_CNT)に基づき行カウント値(ROW_CNT)および列カウント値(COLUMN_CNT)が組み合わせられて生成される。
図4の(a)および図4の(b)はチャンネル毎の入力データが既に設定されたチャンネル毎のオフセット値(O1、O2)によって書込みアドレス(ROW_CNT、COLUMN_CNT、SYNCH_CNT)が生成される過程を説明する図である。
まず、図4の(a)は入力される多チャンネルデータのうちインターリービングの遅延深さが最大の第1チャンネルに対する図である。
第1チャンネルの一番目の入力データはインターリービングの結果に基づき有効データが入力され、一番目のデータは行R[0]のオフセット値(O1-0)に対応して書込みアドレス(0、0、0)に書き込まれる。
2番目の入力データは、インターリービングの結果に基づき無効データが入力され、2番目のデータは、R[1]のオフセット値(O1-1)に対応して書込みアドレス(1、c-n、s-2)に書き込まれる。すなわち、書込みアドレス(1、c-n、s-2)から(1、c-1、s-2)まではインターリービング過程で生成された無効データが書き込まれ、書込みアドレス(1、0、0)から有効データが書き込まれる。
このようにオフセットメモリ270に既に保存された第1チャンネルのオフセット値(O1)に基づき入力データは各行R[0]、R[1]、…、R[k-1]について同期カウント値(SYNCH_CNT)が‘0'の領域から有効データの書込みが開始される。
従って、第1チャンネルに対する読出しアドレスは‘0'の同期カウント値(SYNCH_CNT)に基づき行カウント値(ROW_CNT)と列カウント値(COLUMN_CNT)が加算されることにより生成され、よって第1チャンネルのデインターリービングデータが同期を合わせて出力される。
図4の(b)は第1チャンネルよりインターリービングの遅延深さが小さい第2チャンネルに対する図である。
第2チャンネルの一番目の入力データはインターリービングの結果に基づき有効データが入力され、一番目データは行R[0]のオフセット値(O2-1)に対応して、書込みアドレス(0、0、4)に書き込まれる。
2番目の入力データはインターリービングの結果に基づき無効データが入力され、2番目のデータはR[1]のオフセット値(O2-1)に対応して書込みアドレス(1、c-m、3)に書き込まれる。すなわち、書込みアドレス(1、c-m、3)から(1、c-1、3)まではインターリービング過程で生成された無効データが書き込まれ、書込みアドレス(1、0、4)から有効データが書き込まれる。
このようにオフセットメモリ270に既に保存された第2チャンネルのオフセット値(O2)に基づき入力データは、各行R[0]、R[1]、…、R[k-1]について同期カウント値(SYNCH_CNT)が‘4'の領域から有効データの書き込みが開始される。
従って、第2チャンネルに対する読出しアドレスは‘4'の同期カウント値(SYNCH_CNT)に基づき行カウント値(ROW_CNT)と列カウント値(COLUMN_CNT)が組み合わせられて生成され、これにより第2チャンネルのデインターリービングデータが同期を合わせて出力される。 以上説明した通り、本発明によって相異なるインターリービングの遅延深さを有する多チャンネルの入力データはそれぞれのチャンネル毎に同期を合わせてデインターリービングデータを出力できるようになる。
図5の(a)および図5の(b)と、図6の(a)および図6の(b)は本発明に係るデインターリービング装置によってデインターリービングが行われる過程を例として説明した図であり、図7はデインターリービング過程に対する流れ図である。以下、図5の(a)ないし図7を参照して説明する。図5の(a)は5つの行R[0]、R[1]、R[2]、R[3]、R[4]と、1個の列C[0]を有するインターリービング装置510を示した図である。
まず、インターリービング装置510に入力されるデータは次の表1の通りである。
表1のデータがインターリービング装置510に入力されれば、インターリービング装置510でインターリービングされ出力されるデータは次の表2の通りである。
ここで、X1、X2、X3、X4、…はインターリービング過程で生成された無効データになる。
インターリービング装置510に対応してデインタリーバメモリ520は5個の行R(0)(1)(2)(3)(4)と、1個の列C(0)を有する。また、同期カウント値は、例えばR(0)の場合0からs-1を有すると仮定する。
図5の(b)は表2に示したようなインターリービングデータがデインタリーバメモリ520に書き込まれる過程を説明した図である。
まず、インターリービング装置510に対応して既に設定されたオフセット値(O1、 O2、 O3、…)を用いて書込みアドレスが生成される。
オフセット値(O)は、前述した数式1によって、インターリービング装置510から遅延深さが最大のR[0]の遅延深さに該当するR[0]の遅延深さを差し引いた値を再び遅延深さが最大のR[0]の遅延深さから差し引いた値になる。ここでは、列カウンタの反復周期が1なので、オフセット値を表す前記数式のMは‘1'になる。
すなわち、デインターリービング装置のオフセットメモリ270に保存されたオフセット値(O)は次の通りである。
行R(0)のオフセット値(O0)は(4×1)-[(4×1)-(4×1)]=4になり、行R(1)のオフセット値(O1)は(4×1)-[(4×1)-(3×1)]=3になり、行R(2)のオフセット値(O2)は(4×1)-[(4×1)-(2×1)]=2になり、行R(3)のオフセット値(O3)は(4×1)-[(4×1)-(1×1)]=1になり、行R(4)のオフセット値(O4)は(4×1)-[(4×1)-(0×1)]=0になる。
以上のように、オフセットメモリ270に既に保存されたオフセット値(O)に基づき書込みアドレスが生成され、表2の入力データがデインタリーバメモリ520に書き込まれる過程は図5の(b)に示した通りである。
表2を参照する際、一番目の入力データD1が入力されれば、行カウント値(ROW_CNT)、列カウント値(COLUMN_CNT)、同期カウント値(SYNCH_CNT)、およびオフセット値(O0)を利用して書込みアドレス(0、0、4)が生成される(S711)。これによりデインタリーバメモリ520の書込みアドレス(0、0、4)にデータD1が書き込まれる(図7に示す本発明に係るデインターリービング方法ではS713のステップに対応する)。同様にして、2番目のデータX1は書込みアドレス(1、0、3)に書き込まれ、3番目のデータX2は書込みアドレス(2、0、2)に書き込まれ、4番目のデータX3は書込みアドレス(3、0、1)に書き込まれ、5番目のデータX4は書込みアドレス(4、0、0)にそれぞれ書き込まれる。残りの表2のインターリービングデータは、同じようにしてデインタリーバメモリ520の該当アドレスにそれぞれ書き込まれる。
従って、デインタリーバメモリ520の各行R(0)、R(1)、R(2)、R(3)、R(4)に対する同期カウント値(SYNCH_CNT)が‘4'である領域から順次にデータが書き込み始まる。このようにデインタリーバメモリ520に書き込まれたデータは、同期カウント値(SYNCH_CNT=4)に基づき読出しアドレスが生成される(S715)。すなわち読出しアドレスは、(0、0、4)(1、0、4)(2、0、4)(3、0、4)(4、0、4)、(0、0、5)(1、0、5)(2、0、5)(3、0、5)(4、0、5)、(0、0、6)(1、0、6)(2、0、6)(3、0、6)(4、0、6)、 …のように読出しアドレスが生成され、生成された読出しアドレスに基づきデータ、(D1、D2、D3、D4、D5)、(D6、D7、D8、D9、D10)、…が読み出される(S717)。
従って、インターリービング時生成された無効データX1、X2、X3、X4、…は出力されず、入力されたデータの順にデインターリービングされ出力される。
図6の(a)はシステムの同期信号(CLK)に対するタイミング図であり、図6の(b)は同期カウント値(SYNCH_CNT)に基づきデインタリーバメモリ520から読み出されるデータの出力信号に対するタイミング図である。
図6の(a)および図6の(b)に示した通り、システム同期信号(SYNCH_CNT=4)に同期を合わせてデータ(D1、D2、D3、D4、D5)が読み出されることが見られる。
このような方式で、同期カウント値(SYNCH_CNT=5、6、7、…)、すなわち、同期信号に同期を合わせてデータ(D6、D7、D8、D9、D10)、(D11、D12、D13、D14、D15)、…がデインタリーバメモリ520から読み出されることによってデインターリービングが行われる。
従って、全てのチャンネルについて必要な複数の行カウンタと複数の列カウンタを統合して1つの行カウンタと列カウンタに置き換えることにより、システムの構造を簡単化することができる。また、列カウンタの周期をシステムの同期信号と一致させることによって、チャンネル毎に同期化されたデインターリービングデータが得られる。これにより、チャンネル毎のデインターリービングデータの同期化のために、別の同期化ロジックを構成する必要がなくなることによって、やはりシステムの構造の簡単化が図れる。また、この方式を採用することによりバーストエラーに強い信頼性の高いデジタル通信システムを構築することができる。
以上においては本発明の望ましい実施例について示しかつ説明したが、本発明は前述した特定の実施例に限らず、請求の範囲で請求する本発明の要旨を逸脱せず、本発明の属する技術分野において通常の知識を持つ者ならば誰でも多様な技術を用いて変形実施が可能なことは勿論、そのような変更は請求の範囲の記載内にある。
デジタル通信システムにおいて、転送環境下で発生するバーストエラーに対する信頼性の向上およびその動作システムの簡単化などを図るデインターリービング装置に適用できる。
210 行カウンタ
230 列カウンタ
250 同期カウンタ
270 オフセットメモリ
290 デインタリーバメモリ
291 メモリセル群
230 列カウンタ
250 同期カウンタ
270 オフセットメモリ
290 デインタリーバメモリ
291 メモリセル群
Claims (14)
- 入力データによって行カウント値を増加させる行カウンタと、
該行カウンタに設定された行周期毎に列カウント値を増加させる列カウンタと、
該列カウンタに設定された列周期毎に同期カウント値を増加させ、該行周期に対応する複数個の同期カウンタと、
該入力データのチャンネル毎にインターリービングの遅延深さに対応して設定されたオフセット値が貯蔵されるオフセットメモリと、
該列カウント値と該同期カウント値に該オフセット値を加算して生成された書込みアドレスによって該入力データが記録されるデインタリーバメモリを含み、
該デインタリーバメモリに記録された前記入力データは、該同期カウント値に基づき該行カウント値及び該列カウント値が組み合わせられて生成された読出しアドレスによって読み取られて出力されることを特徴とするデジタル通信システムのデインターリービング装置。 - 前記複数個の同期カウンタは、前記行カウント値に対応して相異なるそれぞれの同期周期を有していることを特徴とする請求項1に記載のデジタル通信システムのデインターリービング装置。
- 前記列カウンタに設定された列周期は、前記デジタル通信システムの同期信号に対応していることを特徴とする請求項1に記載のデインターリービング装置。
- 前記入力データは前記チャンネル毎のインターリービングの遅延深さによって有効データおよび無効データを有し、
前記同期カウント値に基づき生成された前記読出しアドレスによって該有効データが読み取られて出力されることを特徴とする請求項1に記載のデジタル通信システムのデインターリービング装置。 - 前記読出しおよび前記書込みアドレスは、前記行カウント値、前記列カウント値、および前記同期カウント値の組合わせによって生成されていることを特徴とする請求項1に記載のデジタル通信システムのデインターリービング装置。
- 前記書込みアドレスは、前記オフセット値が加算された前記列カウント値と前記同期カウント値に基づき生成されていることを特徴とする請求項1に記載のデジタル通信システムのデインターリービング装置。
- 前記入力データは、前記デインタリーバメモリについて記録および読み取りのために入力信号について選択的にスイッチングして出力する複数個のマルチプレクサをさらに含んでいることを特徴とする請求項1に記載のデジタル通信システムのデインターリービング装置。
- 入力データによって行カウンタの行カウント値を増加させる第1カウント段階と、
前記行カウンタに設定された行周期毎に列カウンタの列カウント値を増加させる第2カウント段階と、
前記列カウンタに設定された列周期毎に複数個の同期カウンタの同期カウント値を増加させる第3カウント段階と、
前記入力データのチャンネル毎のインターリービングの遅延深さに対応して設定されたオフセット値を前記列カウント値と前記同期カウント値に加算して生成された書込みアドレスによって前記入力データをデインタリーバメモリに記録する段階と、
前記デインタリーバメモリに記録された前記入力データを前記同期カウント値に基づき前記行カウント値及び前記列カウント値が組み合わせられて生成された読出しアドレスによって前記入力データを読み出す段階と、を含むことを特徴とするデジタル通信システムのデインターリービング方法。 - 前記複数個の同期カウンタは、前記行カウント値に対応して相異なるそれぞれの同期周期を有していることを特徴とする請求項8に記載のデジタル通信システムのデインターリービング方法。
- 前記列カウンタに設定された列周期は、前記デジタル通信システムの同期信号に対応していることを特徴とする請求項8に記載のデインターリービング方法。
- 前記入力データは前記チャンネル毎のインターリービングの遅延深さによって有効データおよび無効データを有し、
前記読出し段階では、前記同期カウント値に基づき生成された前記読出しアドレスによって前記有効データが読み取られて出力されることを特徴とする請求項8に記載のデジタル通信システムのデインターリービング方法。 - 前記読出しおよび書込みアドレスは、前記行カウント値、列カウント値、および同期カウント値の組み合わせによって生成されることを特徴とする請求項8に記載のデジタル通信システムのデインターリービング方法。
- 前記書込みアドレスは、前記オフセット値が加算された前記列カウント値と前記同期カウント値に基づき生成されていることを特徴とする請求項8に記載のデジタル通信システムのデインターリービング方法。
- 前記それぞれの段階は、入力信号について選択的に出力するスイッチング段階をさらに含んでいることを特徴とする請求項8に記載のデジタル通信システムのデインターリービング方法。
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR10-2003-0016023A KR100518295B1 (ko) | 2003-03-14 | 2003-03-14 | 디지털 통신 시스템의 디인터리빙장치 및 그의디인터리빙방법 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2004282745A JP2004282745A (ja) | 2004-10-07 |
JP3796250B2 true JP3796250B2 (ja) | 2006-07-12 |
Family
ID=32960227
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2004069917A Expired - Fee Related JP3796250B2 (ja) | 2003-03-14 | 2004-03-12 | デジタル通信システムのデインターリービング装置およびそのデインターリービング方法 |
Country Status (3)
Country | Link |
---|---|
US (1) | US7185241B2 (ja) |
JP (1) | JP3796250B2 (ja) |
KR (1) | KR100518295B1 (ja) |
Families Citing this family (12)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US7502390B2 (en) * | 2003-10-30 | 2009-03-10 | Lsi Corporation | Optimized interleaver and/or deinterleaver design |
KR20060004198A (ko) * | 2004-07-08 | 2006-01-12 | 삼성전자주식회사 | 이동통신 시스템에서 블록 디인터리버 버퍼의 운용 방법및 장치 |
EP1633052A1 (en) * | 2004-09-07 | 2006-03-08 | STMicroelectronics N.V. | Block de-interleaving system |
US7716563B2 (en) * | 2004-11-30 | 2010-05-11 | Ciena Corporation | Method and apparatus for the efficient implementation of a totally general convolutional interleaver in DMT-based xDSL systems |
US7203265B2 (en) * | 2005-06-16 | 2007-04-10 | Hewlett-Packard Development Company, L.P. | Synchronous counting circuit |
WO2007066940A1 (en) * | 2005-12-05 | 2007-06-14 | Samsung Electronics Co., Ltd. | Apparatus and method for controlling an interleaver/deinterleaver memory in a mobile communication system |
US20070277064A1 (en) * | 2006-05-02 | 2007-11-29 | Mediatek Inc. | Reconfigurable convolutional interleaver/deinterleaver using minimum amount of memory and an address generator |
EP3001572A1 (en) | 2014-09-29 | 2016-03-30 | Panasonic Corporation | Interleaving by concatenation of convolutional and block interleaving |
KR20220162814A (ko) | 2014-09-29 | 2022-12-08 | 파나소닉 홀딩스 코퍼레이션 | 콘볼루션 인터리버와 콘볼루션 디인터리버 및 콘볼루션 인터리빙 방법과 콘볼루션 디인터리빙 방법 |
US11184031B2 (en) * | 2017-06-19 | 2021-11-23 | Panasonic Intellectual Property Corporation Of America | Transmission apparatus, reception apparatus, transmission method, and reception method |
US10983725B2 (en) * | 2018-03-01 | 2021-04-20 | Synopsys, Inc. | Memory array architectures for memory queues |
CN112910473B (zh) * | 2019-12-04 | 2024-01-26 | 中国科学院上海高等研究院 | 一种基于循环移位的块交织方法及系统 |
Family Cites Families (27)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5042033A (en) * | 1989-06-05 | 1991-08-20 | Canadian Marconi Corporation | RAM-implemented convolutional interleaver |
US5241563A (en) * | 1992-08-10 | 1993-08-31 | General Instrument Corporation | Method and apparatus for communicating interleaved data |
US5369652A (en) * | 1993-06-14 | 1994-11-29 | International Business Machines Corporation | Error detection and correction having one data format recordable on record media using a diverse number of concurrently recorded tracks |
KR0123088B1 (ko) | 1993-12-28 | 1997-12-05 | 배순훈 | 메모리를 이용한 길쌈 디인터리버 |
US5537420A (en) * | 1994-05-04 | 1996-07-16 | General Instrument Corporation Of Delaware | Convolutional interleaver with reduced memory requirements and address generator therefor |
US5559506A (en) * | 1994-05-04 | 1996-09-24 | Motorola, Inc. | Method and apparatus for encoding and decoding a digital radio signal |
US5592492A (en) * | 1994-05-13 | 1997-01-07 | Lsi Logic Corporation | Convolutional interleaving/de-interleaving method and apparatus for data transmission |
US5636224A (en) * | 1995-04-28 | 1997-06-03 | Motorola Inc. | Method and apparatus for interleave/de-interleave addressing in data communication circuits |
US5764649A (en) * | 1996-03-29 | 1998-06-09 | Amati Communications Corporation | Efficient address generation for convolutional interleaving using a minimal amount of memory |
KR100192797B1 (ko) * | 1996-07-01 | 1999-06-15 | 전주범 | 정적 램을 이용한 길쌈인터리버의 구조 |
US5912898A (en) * | 1997-02-27 | 1999-06-15 | Integrated Device Technology, Inc. | Convolutional interleaver/de-interleaver |
KR100237745B1 (ko) * | 1997-05-23 | 2000-01-15 | 김영환 | 회전형 인터리버/디인터리버의 메모리 주소 발생장치 및 그 방법 |
US5928371A (en) * | 1997-07-25 | 1999-07-27 | Motorola, Inc. | Systems for programmably interleaving and de-interleaving data and method thereof |
US6014761A (en) * | 1997-10-06 | 2000-01-11 | Motorola, Inc. | Convolutional interleaving/de-interleaving method using pointer incrementing across predetermined distances and apparatus for data transmission |
US6178530B1 (en) * | 1998-04-24 | 2001-01-23 | Lucent Technologies Inc. | Addressing scheme for convolutional interleaver/de-interleaver |
EP1304810B1 (en) * | 1998-04-27 | 2007-02-28 | Matsushita Electric Industrial Co., Ltd. | Convolutional interleaving method |
US6353900B1 (en) * | 1998-09-22 | 2002-03-05 | Qualcomm Incorporated | Coding system having state machine based interleaver |
US6536001B1 (en) * | 1999-03-11 | 2003-03-18 | Globespanvirata, Inc. | Circuit and method for convolutional interleaving using a single modulo operation |
CA2266283C (en) * | 1999-03-19 | 2006-07-11 | Wen Tong | Data interleaver and method of interleaving data |
EP1367728A1 (en) * | 1999-05-19 | 2003-12-03 | Samsung Electronics Co., Ltd. | Turbo interleaving aparatus and method |
WO2001005040A1 (en) * | 1999-07-13 | 2001-01-18 | Samsung Electronics Co., Ltd. | Address generating device for use in multi-stage channel interleaver/deinterleaver |
JP3973066B2 (ja) * | 1999-09-10 | 2007-09-05 | パイオニア株式会社 | 符号誤り訂正回路及び符号誤り訂正方法 |
US6854077B2 (en) * | 2000-08-05 | 2005-02-08 | Motorola, Inc. | Apparatus and method for providing turbo code interleaving in a communications system |
US6670898B1 (en) * | 2000-08-24 | 2003-12-30 | Tioga Technologies, Ltd. | Efficient method and apparatus for interleaving and de-interleaving data |
US6785862B1 (en) * | 2001-08-14 | 2004-08-31 | Mindspeed Technologies, Inc. | Convolutional interleaver employing an efficient memory scheme |
US6772377B2 (en) * | 2001-09-28 | 2004-08-03 | Texas Instruments Incorporated | Convolutional interleaving with interleave depth larger than codeword size |
US7024596B2 (en) * | 2001-11-12 | 2006-04-04 | Broadcom Corporation | Efficient address generation for interleaver and de-interleaver |
-
2003
- 2003-03-14 KR KR10-2003-0016023A patent/KR100518295B1/ko active IP Right Grant
- 2003-12-05 US US10/727,492 patent/US7185241B2/en active Active
-
2004
- 2004-03-12 JP JP2004069917A patent/JP3796250B2/ja not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
KR20040081271A (ko) | 2004-09-21 |
JP2004282745A (ja) | 2004-10-07 |
KR100518295B1 (ko) | 2005-10-04 |
US7185241B2 (en) | 2007-02-27 |
US20040181556A1 (en) | 2004-09-16 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP3882097B2 (ja) | 重畳インターリーバ及びメモリのアドレス発生方法 | |
JP3796250B2 (ja) | デジタル通信システムのデインターリービング装置およびそのデインターリービング方法 | |
US7139862B2 (en) | Interleaving method and apparatus with parallel access in linear and interleaved order | |
RU2255419C2 (ru) | Перемежитель и способ перемежения в системе связи | |
US6553517B1 (en) | Interleavers and de-interleavers | |
US6182265B1 (en) | Method for encoding a channel using a parallel convolutional encoder | |
JP3239084B2 (ja) | マルチキャリア伝送インターリーブ装置及び方法 | |
US7073012B2 (en) | System and method for interleaving data in a communications device | |
JP2000036765A (ja) | デインターリーブ回路 | |
US7363552B2 (en) | Method and apparatus for convolutional interleaving/de-interleaving technique | |
EP1233523A1 (en) | Method and apparatus for decoding error correction code | |
WO2009060185A2 (en) | Interleaving or de-interleaving a stream of data received in successive frames | |
KR100499467B1 (ko) | 블록 인터리빙 방법 및 그를 위한 장치 | |
JP3549756B2 (ja) | ブロックインターリーブ回路 | |
EP1388944A1 (en) | Cross interleave reed-solomon code correction | |
US6714606B1 (en) | Integrated services digital broadcasting deinterleaver architecture | |
US6170077B1 (en) | Method for encoding a digital communication channel | |
KR100243468B1 (ko) | 듀얼 포트 메모리를 이용한 길쌈 인터리버 /디인터리버 | |
JP2007527079A (ja) | 複数のシフト・レジスタ機能を有するシングル・メモリ | |
KR0123088B1 (ko) | 메모리를 이용한 길쌈 디인터리버 | |
JPH10163887A (ja) | インターリーブ装置およびデインターリーブ装置 | |
KR0183171B1 (ko) | 인터리버 및 디인터리버와 그 방법 | |
JP3290074B2 (ja) | タイムインターリーブ回路 | |
KR100215565B1 (ko) | 정적 램을 이용한 길쌈 인터리버/디인터리버 및정적 램의 주소 생성 방법 | |
KR19990065357A (ko) | 인터리브/디인터리브 장치 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20051214 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20060314 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20060405 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20060414 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
LAPS | Cancellation because of no payment of annual fees |