TWI419480B - 接收裝置，接收方法，程式及接收系統 - Google Patents

接收裝置，接收方法，程式及接收系統 Download PDF

Info

Publication number
TWI419480B
TWI419480B TW099107157A TW99107157A TWI419480B TW I419480 B TWI419480 B TW I419480B TW 099107157 A TW099107157 A TW 099107157A TW 99107157 A TW99107157 A TW 99107157A TW I419480 B TWI419480 B TW I419480B
Authority
TW
Taiwan
Prior art keywords
data
data signal
address
memory
period
Prior art date
Application number
TW099107157A
Other languages
English (en)
Other versions
TW201130231A (en
Inventor
Takashi Yokokawa
Hitoshi Sakai
Original Assignee
Sony Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sony Corp filed Critical Sony Corp
Publication of TW201130231A publication Critical patent/TW201130231A/zh
Application granted granted Critical
Publication of TWI419480B publication Critical patent/TWI419480B/zh

Links

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/03—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words
    • H03M13/05—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words using block codes, i.e. a predetermined number of check bits joined to a predetermined number of information bits
    • H03M13/11—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words using block codes, i.e. a predetermined number of check bits joined to a predetermined number of information bits using multiple parity bits
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/27—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes using interleaving techniques
    • H03M13/2703—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes using interleaving techniques the interleaver involving at least two directions
    • H03M13/2707—Simple row-column interleaver, i.e. pure block interleaving
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/27—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes using interleaving techniques
    • H03M13/2782—Interleaver implementations, which reduce the amount of required interleaving memory
    • H03M13/2785—Interleaver using in-place interleaving, i.e. writing to and reading from the memory is performed at the same memory location
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/27—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes using interleaving techniques
    • H03M13/2789—Interleaver providing variable interleaving, e.g. variable block sizes

Landscapes

  • Physics & Mathematics (AREA)
  • Probability & Statistics with Applications (AREA)
  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Error Detection And Correction (AREA)
  • Two-Way Televisions, Distribution Of Moving Picture Or The Like (AREA)

Description

接收裝置，接收方法，程式及接收系統
本發明相關於接收裝置、接收方法、程式及接收系統。更明確地說，本發明相關於實施適用於DVB-T.2-相容接收器之時間解交錯處理的接收裝置、接收方法、程式及接收系統。
通訊系統藉由求助於編碼而在受雜訊困擾之通訊頻道上實施可靠的通訊。例如，由於地理及環境因素，無線系統，諸如衛星為基之網路，曝露在大量的雜訊源中。此種通訊頻道展現固定的容量，其依據在給定之訊號-對-雜訊比(SNR)的每符號位元數而界定且其構成以向農限制(Shannon limit)為人所知的理論上限。結果，編碼設計的目標係得到趨近該向農限制的比例。此目標與有限頻寬之衛星為基的系統密切地相關。
近年，已目睹以渦輪編碼為人所知之編碼技術的發展，其有助於達成逐漸接近該向農限制的效能等級。具體地說，已發展技術包括平行連接旋積碼(PCCC)及序列連接旋積碼(SCCC)。除了此等渦輪編碼技術外，很久以前已為人所知之習知編碼技術的低密度同位核對碼(在下文中稱為LDPC編碼)於今日再度吸引關注。
LDPC編碼首先由R. G. Gallager於1963年在麻薩諸塞州，劍橋：M. I. T.出版社所發行之「低密度同位核對碼」中揭示。之後，當由D. J. C. MacKay在提出給IEEE Trans. Inf. Theory,IT-45,pp.399-431,1999的「基於非常稀疏矩陣之良好錯誤校正碼」中，且由M. G. Luby、M. Mitzenmacher、M. A. Shokrollahi、及D. A. Spielman在計算理論ACM討論會之會議記錄pp. 249-258,1998的「低密度編編的分析及使用不規則圖的改善設計」中說明地討論時，該技術再度吸引關注。
近年的硏究已逐漸清楚當延長其碼長度時，LDPC編碼提供類似渦輪編碼之趨近該向農限制的效能等級。因為其最小距離與其碼長度成比例，LDPC編碼提供優秀的區段錯誤率並發展少數所謂的誤差底現象，其可藉由渦輪編碼配置在解碼特徵中觀察到。
LDPC編碼的上述優點已導致此編碼於DVB(數位視訊廣播)-T.2中採用(2009年3月17日在DVB網站上搜尋到日期為2008年9月1日的DVB藍皮書A122修訂版.1，用於第二代數位地面電視廣播系統(DVB-T2)的訊框結構頻道編碼及調變，<URL:http://www.dvb.org/technology/standards/>(非專利文件1))。亦即，DVB-T.2係由ETSI(歐洲電信標準協會)(截至2009年3月)所深思熟慮之第二代數位地面TV廣播標準。
該DVB-T.2-相容接收器合倂時間解交錯器。亦即，輸入至該接收器的該訊號已在該傳輸側上受橫越複數個LDPC碼而實施的區段交錯處理(時間交錯處理)。此處理係以胞元為單位(在此情形中係以群集為單位)施行。因此該時間解交錯器實施與該輸入訊號上之時間交錯處理對應的解交錯處理。
具體地說，該時間解交錯器可能具有在行方向上儲存「a」個胞元且在列方向上儲存「b」個胞元的記憶體。因此該時間解交錯器藉由以N筆胞元資料為單位(N係至少為1的整數)將供應胞元資料依次寫至該記憶體的預定位址，並藉由從該相同位址依次讀出該寫入胞元資料而實施該時間解交錯處理。
在以下的描述中，將在列方向上為一胞元長且在列方向上延伸之各儲存區域稱為列。同樣地，藉由該時間解交錯器寫入之胞元資料的單元數量N在後續之描述中將稱為行數N。
然而，輸入至DVB-T.2-相容接收器的時間解交錯器之該資料的行數N可在T2訊框的間隔改變。此意謂著除非實作合適的配置，該時間解交錯處理可能不能正確地施行。此需求已為引起此種配置之技術所認可。然而，此需求尚待充份地滿足。
本實施例已有鑒於上述狀況而產生，並提供實施適用於DVB-T.2-相容接收器之時間解交錯處理的接收裝置、接收方法、程式及接收系統。
提供一種實施本發明並根據其之一實施例的接收裝置，包含：解交錯設備，組態成藉由使用具有能儲存多達「a」筆資料之行的記憶體，在已受交錯處理之LDPC編碼資料訊號上實施解交錯處理，該LDPC代表低密度同位核對，該「a」係至少為1的整數。該接收裝置另外包括控制設備，組態成使得若該資料訊號係以N筆資料為單位供應時，該N係小於該「a」之整數，則該控制設備控制該解交錯設備，以在寫入週期中在從該記憶體的預定位址讀取先前寫入之資料的同時將該資料訊號寫入至該預定位置，該控制設備另外控制該解交錯設備，以在寫入禁止週期中在從該記憶體的該預定位址讀取先前寫入之資料的同時停止將該資料訊號寫入至該預定位置。
較佳地，可能將寫入「a」筆資料的該週期預定為一單元；可能將該寫入週期預定成對應於N筆資料；並可能將該寫入禁止週期預定成對應於一單元內的(a-N)筆資料。
較佳地，可能對應於前N筆資料的該週期預定成該寫入週期，並可能將對應於後(a-N)筆資料之該週期預定成該一單元內的該寫入禁止週期。
較佳地，該接收裝置可能遵守已知為DVB-T.2的數位視訊廣播T.2標準。
較佳地，該資料訊號可能已受橫越複數個LDPC碼的區塊交錯處理。
根據本發明之另一實施例，提供與上述接收裝置共用並代表其之控制功能的接收方法，以及用於導致電腦執行與該接收方式等同之控制程序的程式。
如上文所述，本實施例提供該接收裝置、接收方法、以及程式，該接收裝置包括解交錯設備，組態成藉由使用具有能儲存多達「a」筆資料之行的記憶體(該「a」係至少為1的整數)，在已受交錯處理之LDPC編碼資料訊號上實施解交錯處理(LDPC代表低密度同位核對)。若該資料訊號係以N筆資料為單位供應時(N係小於該「a」之整數)，則將該解交錯設備控制成在寫入週期中在從該記憶體的預定位址讀取先前寫入之資料的同時將該資料訊號寫入至該預定位置。同樣的，將該解交錯設備控制成在寫入禁止週期中在從該預定位址讀取先前寫入之資料的同時停止將該資料訊號寫入至該預定位置。
根據本發明之另一實施例，提供一種接收系統，包括：擷取設備，組態成使得若已受交錯處理之LDPC編碼資料訊號在頻道上傳輸時，該LDPC代表低密度同位核對，則該擷取設備擷取該資料訊號；以及傳輸頻道解碼設備，組態成在藉由該擷取設備在該頻道上擷取之該資料訊號上實施頻道解碼處理，該頻道解碼處理至少包括用於校正可能已發生在該頻道上的錯誤之處理，該頻道解碼設備另外輸出已如此處理的該訊號。該接收系統另外包括資訊源解碼處理設備或記錄設備之任一者，該資訊源解碼處理設備組態成在輸出自該頻道解碼設備的該訊號上實施資訊源解碼處理，該記錄設備組態成將輸出自該頻道解碼設備的該訊號記錄至記錄媒體。該頻道解碼設備包括：解交錯設備，組態成藉由使用具有能儲存多達「a」筆資料之行的記憶體，在藉由該擷取設備擷取的該資料訊號上實施解交錯處理，該「a」係至少為1的整數。該頻道解碼設備另外包括控制設備，組態成使得若該資料訊號係以N筆資料為單位供應時，該N係小於該「a」之整數，則該控制設備控制該解交錯設備，以在寫入週期中在從該記憶體的預定位址讀取先前寫入之資料的同時將該資料訊號寫入至該預定位置，該控制設備另外控制該解交錯設備，以在寫入禁止週期中在從該預定位址讀取先前寫入之資料的同時停止將該資料訊號寫入至該預定位置。
如上文所述，本發明提供包括擷取設備以及傳輸頻道解碼設備的該接收系統，該擷取設備組態成使得若已受交錯處理之LDPC編碼資料訊號在頻道上傳輸時(LDPC代表低密度同位核對)，則該擷取設備擷取該資料訊號；該傳輸頻道解碼設備組態成在藉由該擷取設備在該頻道上擷取之該資料訊號上實施頻道解碼處理，該頻道解碼處理至少包括用於校正可能已發生在該頻道上的錯誤之處理，該頻道解碼設備另外輸出已如此處理的該訊號。該接收系統另外包括資訊源解碼處理設備或記錄設備之任一者，該資訊源解碼處理設備組態成在輸出自該頻道解碼設備的該訊號上實施資訊源解碼處理，該記錄設備組態成將輸出自該頻道解碼設備的該訊號記錄至記錄媒體。該頻道解碼設備包括解交錯設備，組態成藉由使用具有能儲存多達「a」筆資料之行的記憶體，在藉由該擷取設備擷取的該資料訊號上實施解交錯處理(「a」係至少為1的整數)。若該資料訊號係以N筆資料為單位供應時(N係小於該「a」之整數)，則將該解交錯設備控制成在寫入週期中在從該記憶體的預定位址讀取先前寫入之資料的同時將該資料訊號寫入至該預定位置。同樣的，將該解交錯設備控制成在寫入禁止週期中在從該記憶體的該預定位址讀取先前寫入之資料的同時停止將該資料訊號寫入至該預定位置。
如上文所述，本實施例提供使實作適於DVB-T.2-相容接收器之時間解交錯處理變得可能的配置。
 [遵守DVB-T.2之接收裝置的結構]
圖1概要地顯示實施為本發明的一較佳實施例之接收裝置的典型結構。
在依據DVB-T.2的數位廣播中，將LDPC碼變成正交調變(數位調變)的符號，諸如QPSK(正交移相鍵控)，且此等符號在傳送之前在群集點映射。作為解說，圖1之接收裝置將OFDM(正交分頻多工)採用為數位廣播的調變系統。
圖1之接收裝置的功能如同遵守DVB-T.2的數位廣播接收裝置。將該DVB-T.2-相容接收裝置結構化成包括解調變設備11、頻率解交錯器12、時間解交錯器13、胞元(cell)解交錯器14、切換設備15、解映射(demapping)設備16、位元解交錯器17、LDPC解碼器18、BCH解碼器19、以及控制設備20。
來自廣播站之未圖示的廣播波形係藉由圖1之接收裝置接收。在該接收裝置內側，藉由未圖示之調諧器等將已接收廣播波形調諧為IF(中間頻率)訊號，將該IF訊號前傳至解調變設備11。解調變設備11將該IF訊號正交地解調變為輸出並供應至頻率解交錯器12的基帶OFDM訊號。
依次地，頻率解交錯器12在來自解調變設備11的該OFDM訊號上實施頻率解交錯處理。亦即，將頻率解交錯器12設計成將以封閉方式在OFDM符號內交錯之事物解交錯。該解交錯處理係以胞元為單位(在此範例中係以OFDM載波為單位)施行。
關於來自頻率解交錯器12之輸出訊號Sa的成份，將對應於PLP(實體層管)的該訊號成份提供至時間解交錯器13。關於輸出訊號Sa之其他成份，將對應於(包括在該P2符號中之)L1的該訊號成份前傳至切換設備15。
PLP代表資料串流且L1代表依據DVB-T.2的層1(實體層)傳輸參數。除了調變及解調變參數外，L1包括各PLP的位置及尺寸以及使用中的錯誤校正系統。在多個PLP(在下文中稱為多PLP)的情形中，PLP的位置及尺寸係隨著一T2訊框至另一訊框而改變。此意謂著除非取得L1，任何期望的PLP均不能從以後的頻率解交錯處理擷取。該T2訊框係在依據DVB-T.2之實體層上的資料傳輸單位。就此論之，該T2訊框係由P1及P2符號及包括PLP的資料符號所構成。L1係包括在各T2訊框的P2符號中。L1的細節說明性地揭示在上文所引用之非專利文件1中。
從頻率解交錯器12輸出並輸入至時間解交錯器13的該訊號Sa(不含L1)已在該傳輸側上受橫越複數個LDPC碼而實施的區塊交錯處理(時間交錯處理)。此處理係以胞元為單位(在此範例中係以群集為單位)施行。附帶說明地，在提及時間解交錯器13處，輸入至時間解交錯器13的訊號Sa(不含L1)在下文中將簡單地稱為輸入訊號Sa。因此，時間解交錯器13在輸入訊號Sa上實施與時間交錯處理對應之解交錯處理，並以產生自該解交錯處理的訊號Sb作為輸出訊號供應胞元解交錯器14。
如上文所述，至時間解交錯器13的輸入訊號Sa係行數N可隨著一T2訊框至另一訊框改變的訊號。
為此，此實施例說明性地裝配具有與輸入訊號Sa的最大行數「a」相同多之行的記憶體(例如，圖2中的記憶體21，待於稍後討論)。將與寫入與輸入訊號Sa的最大行數「a」相同多之胞元資料的週期等同之週期視為係一單元。若輸入訊號Sa的行數N少於最大行數「a」，將一單元內寫入胞元資料的該週期預定成對應於N行。換言之，將禁止胞元資料寫入的該週期預定成對應於(a-N)行。在後續描述中，寫入胞元資料的該週期將稱為唯寫週期，且禁止胞元資料寫入的該週期將指稱為寫入禁止週期。
在該唯寫週期中，控制設備20導致頻率解交錯器12將至時間解交錯器13之次一寫入就緒胞元資料作為輸入訊號Sa供應至後者。時間解交錯器13在從該相同目標位址讀取先前寫入之資料的同時將該寫入就緒胞元資料寫至針對寫入操作所標定之位址。然後，控制設備20更新該目標位置至新位址。用於更新該目標位址的技術未受任何特定事物限制。將參考圖3至6於下文討論該目標位址如何典型地更新。
在該寫入禁止週期中，控制設備20停止送至時間解交錯器13之輸入訊號Sa的供應。相應地，時間解交錯器13從該目標位址讀取先前寫入的資料而不寫入任何資料至該位址。
明顯地，不論是在該寫入就緒週期或是在寫入禁止週期中，若在該目標位址無資料寫入，將無資料從此讀出。在此說明書中，此種可能性也包括在“從該目標位址讀取先前寫入的資料”之述句中。
用來執行由控制設備20及時間解交錯器13所實施之上述處理序列的技術係本發明所揭示之配置的一部分。在後續描述中，此技術將指稱為該可變的行就緒(column-ready)時間解交錯技術。該可變的行就緒時間解交錯技術係用於引起適用於DVB-T.2-相容接收器之時間解交錯處理的有效配置之一。該可變的行就緒時間解交錯技術的細節將參考圖2至6於稍後描述。
從時間解交錯器13輸出並輸入至胞元解交錯器14的訊號Sb已在該傳輸側受封閉於LDPC碼內的交錯處理(胞元交錯處理)。此處理係以胞元為單位(在此範例中係以群集為單位)施行。因此該胞元解交錯器14在該輸入訊號Sb上實施與胞元交錯處理對應之解交錯處理，並以產生自該解交錯處理的訊號供應切換設備15。
以上述方式，將與輸出自頻率解交錯器12之L1對應的傳輸控制訊號(在下文中視情況將該控制訊號簡單地稱為L1)，以及與輸出自胞元解交錯器14之PLP輸出對應的資料訊號(在下文中視情況將該資料訊號簡單地稱為資料)供應至切換設備15的輸入。切換設備15在控制設備20的控制下，選擇L1或該資料之一者作為其輸出資料。
更具體地說，使用在控制設備20控制下之普通狀態中的本實施例，切換設備15將從胞元解交錯器14輸入的該資料輸出。當L1係自頻率解交錯器12輸出時，在控制設備20控制下的切換設備15經由中斷處理輸出L1。亦即，當L1係自頻率解交錯器12輸出時，控制設備20中斷時間解交錯器13及胞元解交錯器14的操作，並容許L1經由解映射設備16及位元解交錯器17抵達LDPC解碼器18，使得LDPC解碼器18將L1置於LDPC解碼。
解映射設備16以正負號位元為單位將來自切換設備15的輸出資料轉變為LDPC編碼資料，並將已轉變資料供應至位元解交錯器17。
輸出自解映射設備16並輸入至位元解交錯器17的該資料已在該傳輸側以LDPC正負號位元為單位受位元交錯處理。因此位元解交錯器17在該輸入資料上實施位元解交錯處理，以得到具有還原至該位元交錯處理之前的有效位置之正負號位元的LDPC碼。將此種LDPC碼所構成之該訊號作為來自位元解交錯器17的輸出訊號供應至LDPC解碼器18。
亦即，來自位元解交錯器17的輸出訊號變成至LDPC解碼器18的輸入訊號。然後LDPC解碼器18使用轉換檢查矩陣在該輸入訊號上實施LDPC解碼處理，該轉換檢查矩陣從使用在該傳輸側上的LDPC編碼處理中的檢查矩陣產生。將產生自該LDPC解碼處理的該資料供應至BCH解碼器19。
從LDPC解碼器18輸出並輸入至BCH解碼器19的該資料已在該傳輸側上受如同錯誤校正處理的BCH(Bose-Chaudhuri-Hocquenghem)編碼處理。BCH解碼器19因此將該BCH編碼資料解碼，並將從該解碼處理取得之該資料輸出至外側。
控制設備20典型地基於來自BCH解碼器19的輸出資料控制範圍從頻率解交錯器12至切換設備15之該等組件的操作。
說明性地，控制設備20行使控制以實施該可變行就緒時間解交錯技術。
[該可變行就緒時間解交錯技術的解釋]
該可變行就緒時間解交錯技術的範例將參考圖2至7於下文解釋。
圖2概要地顯示時間解交錯器13之記憶體21的典型結構。
在圖2中，構成3乘4長方形之從「0」至「b」的各箱代表位址。在各位址的數字表示記憶體21中的該位址之位址數。
圖2中的記憶體21具有大到足以在行方向上容納多達3個胞元(亦即，水平方向上，針對該時間解交錯處理準備)及在該等3行各者中的列方向(垂直方向)上容納多達4個胞元的容量。
該記憶體21係由3行構成，其象徵至時間解交錯器13之輸入訊號Sa中的最大行數「a」係3。最大行數「3」係為了簡化及說明之目的而假設為3。明顯地，最大行數「a」並未受限於任何特定數。換言之，由時間解交錯器13使用的該記憶體在結構上並未受限於圖2中的記憶體21；該記憶體僅須具有與最大行數「a」具有相同行數的結構。
圖3顯示藉由時間解交錯器13實施之解交錯處理的第一處理，亦即，僅發生資料寫入的處理。
在圖3之該處理的起點，將輸入訊號Sa中的行數N(=最大行數「a」)假設為3。
在圖3中，該3乘4長方形構成記錄在記憶體21中的內容。在各3乘4長方形的內側，各成份箱表示一位址，且在各位址的數字代表記錄資料。應注意在各位址的數字並不代表位址數(此與圖2不同)。關於該等位址(亦即，箱)，以陰影顯示的該等箱表示已標定待處理之位址。在各3乘4長方形的左上角及左側的箭號之上，長方形箱中的數字代表位址數(亦即，標定待處理之位址的位址數)，且圓形中的數字代表寫入資料(亦即，待寫入的胞元資料)。亦即，由圓形中的數字所組成之該資料係待寫至其位址數顯示於該長方形箱中(亦即，目標位址)的該位址。此時，待從其位址數顯示於該長方形箱中之該位址讀取先前寫入資料。將該讀取資料顯示為包圍在三角形中的數字，該三角形在各3乘4長方形之右側的箭號上方(未顯示於圖3中)。將此段中的描述也施用至圖4至6。
在圖3的範例中，該目標位址係以彼等之位址數的昇序(亦即，以該順序0、1、2、3、4、5、6、7、8、9、「a」、以及「b」)更新。
設想該寫入就緒資料(亦即，至時間解交錯器13的輸入訊號Sa)係由(0,1,2)、(3,4,5)、(6,7,8)、以及(9,a,b)構成，各對小括號表示與最大行數「a」(在此範例中，等於3)對應的一組胞元資料。亦即，圖3之範例中的輸入訊號Sa包括由三個數字構成的各組胞元資料，其指示該行數N為3(=最大行數「a」)。
在此情形中，如圖3中的該等長方形及彼等之隨附數字所指示的，將資料0、1、2、3、4、5、6、7、8、9、「a」、以及「b」分別寫至編號為0、1、2、3、4、5、6、7、8、9、「a」、以及「b」的該等位址。
當上述狀態生效時，設想行數N從3改變至2。說明地，假設至時間解交錯器13的輸入訊號Sa係由(0,1,x)、(2,3,x)、(4,5,x)、以及(6,7,x)構成，在各對小括號中的符號「x」指示缺少資料。輸入訊號Sa中的各對小括號包含二數字，其指示行數N為2。
圖4係在行數從3改變至2之後，由時間解交錯器13所實施之典型處理的概要解釋圖。圖4中的處理係延續自圖3中的處理。
在圖4的範例中，該目標位址係以彼等之位址數的昇序(亦即，以該順序0、3、6、9、1、4、7、「a」、2、5、8、以及「b」)更新。
在此情形中(此描述不僅施用於圖4所示之該範例，也施用至圖5及6中待於稍後描述的範例)，將與寫入與輸入訊號Sa的最大行數「a」(=3)對應之3胞元資料的週期等同之該週期視為係一單元。在一單元中，將寫入該前2胞元資料的該週期視為係該寫入就緒週期，並將寫入該最後之單胞元資料項的該週期視為係寫入禁止週期。
在該寫入就緒週期中，如上文所述，控制設備20導致頻率解交錯器12將至時間解交錯器13之次一寫入資料作為輸入訊號Sa供應至後者。時間解交錯器13在從該相同目標位址讀取先前寫入之資料的同時將該寫入資料寫至該目標位址。然後，控制設備20更新該目標位置至新位址。
在後續描述中，若具有位址數K(K係符號0至b之一者)的位址係針對寫入操作標定，則該位址可能視情況稱為位址K。
說明地，在第一寫入就緒週期中，將寫入資料「0」寫至位址0，並從相同的位址0取得先前寫入資料「0」作為讀取資料。
在次一寫入就緒週期中，將寫入資料「1」寫至位址3，並從相同的位址3取得先前寫入資料「3」作為讀取資料。
次一週期係寫入禁止週期。控制設備20，如上文所述，在寫入禁止週期中停止至時間解交錯器13之輸入訊號Sa的供應。相應地，時間解交錯器13從該目標位址讀取先前寫入的資料而不寫入任何資料至該位址。
亦即，在針對處理標定的位址從位址0改變至位址6之後的寫入禁止週期中，在從相同位址6取得先前寫入資料「6」作為該讀取資料的同時，無資料寫至位址6。
附帶一提，在各圓形中的交叉符號(x)代表至時間解交錯器13的輸入訊號Sa並未停止，亦即，無物寫至該目標位址。
上述之覆蓋3行的操作在此之後重複。
亦即，在覆蓋次3行之操作期間的初始寫入就緒週期中，在從相同的位址9取得先前寫入資料「9」作為讀取資料的同時，將寫入資料「2」寫至位址9。
在次一寫入就緒週期中，在從相同的位址1取得先前寫入資料「1」作為讀取資料的同時，將寫入資料「3」寫至位址1。
在次一寫入禁止週期中，在從相同的位址4取得先前寫入資料「4」作為讀取資料的同時，無物寫至位址4。
在覆蓋次3行之操作期間的初始寫入就緒週期中，在從相同的位址7取得先前寫入資料「7」作為讀取資料的同時，將寫入資料「4」寫至位址7。
在次一寫入就緒週期中，在從相同的位址「a」取得先前寫入資料「a」作為讀取資料的同時，將寫入資料「5」寫至位址「a」。
在次一寫入禁止週期中，在從相同的位址2取得先前寫入資料「2」作為讀取資料的同時，無物寫至位址2。
在覆蓋次3行之操作期間的初始寫入就緒週期中，在從相同的位址5取得先前寫入資料「5」作為讀取資料的同時，將寫入資料「6」寫至位址5。
在次一寫入就緒週期中，在從相同的位址8取得先前寫入資料「8」作為讀取資料的同時，將寫入資料「7」寫至位址8。
在次一寫入禁止週期中，在從相同的位址「b」取得先前寫入資料「b」作為讀取資料的同時，無物寫至位址「b」。
由於上述操作，在來自時間解交錯器13的輸出訊號Sb係以(0,3,6,9)、(1,4,7,a)、以及(2,5,8,b)的形式從記憶體21取得的同時，將至時間解交錯器13的輸入訊號Sa以(0,1,x)、(2,3,x)、(4,5,x)、以及(6,7,x)形式寫至記憶體21。亦即，當該讀出資料(亦即，來自時間解交錯器13的輸出訊號Sb)吸引關注時，認為待實作三行解交錯處理。當關注轉向該寫入資料(亦即，至時間解交錯器13的輸入訊號Sa)時，2胞元資料在已取得3胞元資料的同時寫入。
說明地，至時間解交錯器13的輸入訊號Sa其次以形式(0,1,x)、(2,3,x)、(4,5,x)、以及(6,7,x)供應。
圖5顯示當行數保持2的同時，藉由時間解交錯器13實施的典型解交錯處理，其小於如上文討論之最大行數3。此處理係延續自圖4中的處理。
在圖5的範例中，該目標位址係以彼等之位址數的昇序(亦即，以該順序0、9、7、5、3、1、「a」、8、6、4、2、以及「b」)更新。
亦即，在圖5中的初始寫入就緒週期中，在從相同的位址0取得先前寫入資料「0」作為讀取資料的同時，將寫入資料「0」寫至位址0。
在次一寫入就緒週期中，在從相同的位址9取得先前寫入資料「2」作為讀取資料的同時，將寫入資料「1」寫至位址9。
在次一寫入禁止週期中，在從相同的位址7取得先前寫入資料「4」作為讀取資料的同時，無物寫至位址7。
上述之覆蓋3行的操作在此之後重複。
亦即，在覆蓋次3行之操作期間的初始寫入就緒週期中，在從相同的位址5取得先前寫入資料「6」作為讀取資料的同時，將寫入資料「2」寫至位址5。
在次一寫入就緒週期中，在從相同的位址3取得先前寫入資料「1」作為讀取資料的同時，將寫入資料「3」寫至位址3。
在次一寫入禁止週期中，在從相同的位址1取得先前寫入資料「3」作為讀取資料的同時，無物寫至位址1。
亦即，在覆蓋次3行之操作期間的初始寫入就緒週期中，在從相同的位址「a」取得先前寫入資料「5」作為讀取資料的同時，將寫入資料「4」寫至位址「a」。
在次一寫入就緒週期中，在從相同的位址8取得先前寫入資料「7」作為讀取資料的同時，將寫入資料「5」寫至位址8。
在次一寫入禁止週期中，在從先前無資料寫至其之相同的位址6取得無物同時，無物寫至位址6。
附帶一提，在各三角形中的交叉符號(x)代表無胞元資料從該目標位址取得以作為時間解交錯器13的輸出訊號Sb，亦即，先前無物寫至該目標位址。
在覆蓋次3行之操作期間的初始寫入就緒週期中，在因為先前無資料寫至位址4而無資料從相同的位址4取得的同時，將寫入資料「6」寫至位址4。
在次一寫入就緒週期中，在因為先前無資料寫至位址2而無資料從相同的位址2取得的同時，將寫入資料「7」寫至位址2。
在次一寫入禁止週期中，在因為先前無資料寫至位址「b」而無資料從相同的位址「b」取得的同時，無物寫至位址「b」。
由於上述操作，在來自時間解交錯器13的輸出訊號Sb係以(0,2,4,6)、(1,3,5,7)、以及(x,x,x,x)的形式從記憶體21取得的同時，將至時間解交錯器13的輸入訊號Sa以(0,1,x)、(2,3,x)、(4,5,x)、以及(6,7,x)形式寫至記憶體21。
來自時間解交錯器13之輸出訊號Sb中的交叉符號(x)指示缺少資料。亦即，輸出訊號Sb中的最後一對小括號係以交叉符號(x)填充，其意謂著在該週期期間未取得資料。
如上文所述，當該讀出資料(亦即，來自時間解交錯器13的輸出訊號Sb)吸引關注時，認為待實作二行解交錯處理。當關注轉向該寫入資料(亦即，至時間解交錯器13的輸入訊號Sa)時，2胞元資料在已取得3胞元資料的同時寫入。
當關注聚焦於該寫入資料(亦即，來自時間解交錯器13的輸出訊號Sb)時，2胞元資料在已取得3胞元資料的同時寫入。
當上述狀態生效時，現在設想行數N再度從2改變至3。說明地，假設至時間解交錯器13的輸入訊號Sa係由(0,1,2)、(3,4,5)、(6,7,8)、以及(9,a,b)構成。
如上文所述，圖6係在行數從2改變至3之後，由時間解交錯器13所實施之典型處理的概要解釋圖。圖6中的處理係延續自圖5中的處理。
在圖6的範例中，該目標位址係以彼等之位址數的昇序(亦即，以該順序0、5、「a」、4、9、3、8、2、7、1、6、以及「b」)更新。
在圖6的範例中，行數N為3。因為在此情形中的行數N等於最大行數「a」，整體週期變成寫入就緒週期。
亦即，在該初始寫入就緒週期中，在從相同的位址0取得先前寫入資料「0」作為讀取資料的同時，將寫入資料「0」寫至位址0。
在次一寫入就緒週期中，在從相同的位址5取得先前寫入資料「2」作為讀取資料的同時，將寫入資料「1」寫至位址5。
在次一寫入就緒週期中，在從相同的位址「a」取得先前寫入資料「4」作為讀取資料的同時，將寫入資料「2」寫至位址「a」。
在次一寫入就緒週期中，在從相同的位址4取得先前寫入資料「6」作為讀取資料的同時，將寫入資料「3」寫至位址4。
在次一寫入就緒週期中，在從相同的位址9取得先前寫入資料「1」作為讀取資料的同時，將寫入資料「4」寫至位址9。
在次一寫入就緒週期中，在從相同的位址3取得先前寫入資料「3」作為讀取資料的同時，將寫入資料「5」寫至位址3。
在次一寫入就緒週期中，在從相同的位址8取得先前寫入資料「5」作為讀取資料的同時，將寫入資料「6」寫至位址8。
在次一寫入就緒週期中，在從相同的位址2取得先前寫入資料「7」作為讀取資料的同時，將寫入資料「7」寫至位址2。
在次一寫入就緒週期中，在因為先前無資料寫至位址7而無資料從相同的位址7取得的同時，將寫入資料「8」寫至位址7。
在次一寫入就緒週期中，在因為先前無資料寫至位址1而無資料從相同的位址1取得的同時，將寫入資料「9」寫至位址1。
在次一寫入就緒週期中，在因為先前無資料寫至位址6而無資料從相同的位址6取得的同時，將寫入資料「a」寫至位址6。
在次一寫入就緒週期中，在因為先前無資料寫至位址「b」而無資料從相同的位址「b」取得的同時，將寫入資料「b」寫至位址「b」。
由於上述之序列操作，在來自時間解交錯器13的輸出訊號Sb係以(0,2,4,6)、(1,3,5,7)、以及(x,x,x,x)的形式從記憶體21取得的同時，將至時間解交錯器13的輸入訊號Sa以(0,1,2)、(3,4,5)、(6,7,8)、以及(9,a,b)形式寫至記憶體21。
如上文所述，當該讀出資料(亦即，來自時間解交錯器13的輸出訊號Sb)吸引關注時，認為待實作二行解交錯處理。
[接收系統的結構]
圖7係顯示可應用於圖1之該接收裝置的接收系統之第一結構範例的方塊圖。
在圖7中，該接收系統係由擷取設備101、頻道解碼處理設備102、以及資訊源解碼處理設備103構成。
擷取設備101擷取至少包括LDPC編碼的訊號，LDPC編碼係藉由LDPC編碼目標資料而得到，諸如廣播節目的視訊或音訊資料。說明地，擷取設備101擷取來自未圖示之頻道，諸如地面數位廣播、衛星數位廣播、CATV(有線電視)網路、以及包括網際網路的其他網路，並將已擷取之訊號供應至頻道解碼處理設備102。
當擷取設備101所擷取之訊號已說明性地藉由使用地面波形、衛星波形的廣播站、或CATV網路廣播時，擷取設備101典型地由機上盒(STB)等組成。當擷取設備101所擷取之訊號已用IPTV(網際網路協定電視)形式藉由網路伺服器多播時，擷取設備101係說明性地由網路介面(I/F)，諸如網路介面卡(NIC)，構成。
頻道解碼處理設備102實施至少包括校正錯誤處理之頻道解碼處理，該錯誤可在該等頻道上在藉由擷取設備101從該等頻道擷取之訊號上發生。頻道解碼處理設備102前傳如此處理之訊號至資訊源解碼處理設備103。
藉由擷取設備101從該等頻道擷取的訊號至少已受錯誤校正編碼處理，其目標在於校正可在該等頻道上發展的任何錯誤。因此頻道解碼處理設備102在該已擷取訊號上實施頻道解碼處理，諸如錯誤校正解碼。
典型的錯誤校正編碼技術包括LDPC編碼及李德-所羅門編碼。在此實施例中，假設至少實施LDPC編碼。
該頻道解碼處理可能包括已調變訊號的解調變。
在已受該頻道解碼處理的訊號上，資訊源解碼處理設備103實施至少包括解壓縮已壓縮資訊之處理的資訊源解碼處理。
藉由擷取設備101從該等頻道擷取的訊號可以是已受用於將所包含之視訊及音訊資料量縮減的壓縮編碼。在該情形中，資訊源解碼處理設備103在已受頻道解碼處理的訊號上實施資訊源解碼處理，諸如已壓縮資訊的解壓縮。
若藉由擷取設備101從該等頻道擷取的訊號未受壓縮編碼，則資訊源解碼處理設備103不解壓縮已壓縮資訊。
典型解壓縮技術包括MPEG(動畫專家群組)解碼。除了資料解壓縮以外，頻道解碼處理也可包括解擾。
在如上述結構化的接收系統中，擷取設備101擷取典型地由已受壓縮編碼，諸如MPEG編碼，以及錯誤校正編碼，諸如LDPC編碼，之視訊及音訊資料形成的訊號。將如此擷取的訊號傳送至頻道解碼處理設備102。
頻道解碼處理設備102在來自擷取設備101的訊號上實施與藉由範圍從解調變設備11至BCH解碼器19之該等組件所實行的處理相同之頻道解碼處理。將產生自該頻道解碼處理的訊號供應至資訊源解碼處理設備103。
資訊源解碼處理設備103在來自頻道解碼處理設備102的訊號上實行資訊源解碼處理，諸如MPEG解碼。然後將產生自資訊源解碼處理的圖像及/或聲音輸出。
上述之圖7的接收系統可說明性地施用至用於接收數位TV廣播之TV調諧器等。
擷取設備101、頻道解碼處理設備102、以及資訊源解碼處理設備103各者可結構化為獨立設備(硬體，諸如IC(積體電路))或軟體模組。
可能將擷取設備101、頻道解碼處理設備102、以及資訊源解碼處理設備103其中之至少二設備的群組建立為獨立設備。一個此種群組可說明地性由擷取設備101及頻道解碼處理設備102組成。另一群組可能由頻道解碼處理設備102及資訊源解碼處理設備103形成。另一群組可能由擷取設備101、頻道解碼處理設備102、以及資訊源解碼處理設備103構成。
圖8係顯示可應用於圖1之該接收裝置的該接收系統之第二結構範例的方塊圖。
在圖8中，在圖7中發現其等同組件之該等組件係以相似元件標號表示，且彼等之描述將視情況省略。
圖8的接收系統與圖7之接收系統的共同處在於該系統包括擷取設備101、頻道解碼處理設備102、以及資訊源解碼處理設備103。圖8的接收系統與圖7之接收系統的不同處在於該系統包括新加入的輸出設備104。
輸出設備104可由用於顯示圖像之顯示設備及/或用於輸出聲音的揚聲器構成。就此而言，輸出設備104係使用為將從輸出自資訊源解碼處理設備103之該訊號獲得的圖像及聲音輸出。亦即，輸出設備104顯示圖像及/或輸出聲音。
上述之圖8的接收系統可說明性地施用至用於接收數位TV廣播的TV機組或用於接收無線廣播之廣播接收器等。
應注意若藉由擷取設備101擷取之訊號未受壓縮編碼時，則將輸出自頻道解碼處理設備102的訊號直接傳送至輸出設備104。
圖9係顯示可應用於圖1之該接收裝置的該接收系統之第三結構範例的方塊圖。
在圖9中，在圖7中發現其等同組件之該等組件係以相似元件標號表示，且彼等之描述將視情況省略。
圖9的接收系統與圖7之接收系統的共同處在於該系統包括擷取設備101及頻道解碼處理設備102。
圖9的接收系統與圖7之接收系統的不同處在於該系統未裝配資訊源解碼處理設備103，並包括新加入的記錄設備105。
記錄設備105將輸出自頻道解碼處理設備102的訊號(諸如，MPEG格式中的TS封包)記錄(亦即，儲存)至記錄(儲存)媒體上，諸如光碟、硬碟(磁碟)、或快閃記憶體。
上述之圖9的接收系統可說明性地施用至用於記錄TV廣播之記錄器等。
在圖9中，可能將該接收系統結構化成包括資訊源解碼處理設備103，使得已受資訊解碼處理的該訊號，亦即，已解碼圖像及聲音，可能藉由記錄設備105記錄。
[施用本發明至程式]
上述之處理系列可能藉由硬體或藉由軟體之任一者執行。
在此種情形中，包括上述接收裝置之該接收系統的至少一部分可能說明性地以圖10所示之電腦形式構成。
在圖10中，CPU(中央處理單位)201根據保持在ROM(唯讀記憶體)202的程式或符合從儲存設備208載入RAM(隨機存取記憶體)203中的程式實施各種處理。RAM 203可能也保持CPU 201在實施種種處理時所需要的資料。
CPU 201、ROM 202、以及RAM 203係藉由匯流排204互連。輸入/輸出介面205也連接至匯流排204。
輸入/輸出介面205與典型地由鍵盤及滑鼠所組成的輸入設備206以及由顯示單元說明性地構成的輸出設備207連接。輸入/輸出介面205另外與典型地由數據機或終端配接卡形成的通訊設備209連接。通訊設備209控制經由包括網際網路之網路與其他設備(未圖示)的通訊。
驅動210也視需要連接至輸入/輸出介面205。可能將可移除媒體211的一部分，諸如磁碟、光碟、磁光碟、或半導體記憶體，載入至驅動210中。視需要將從已載入之可移除媒體取得的電腦程式安裝至儲存設備208中。
當上述處理待藉由軟體實行時，構成該軟體的程式可能預先倂入待使用之電腦的專屬硬體中，或從網路或記錄媒體安裝至通用個人電腦或能基於已安裝程式執行種種功能的相似裝備中。
如圖10所示，提供給使用者之將該等程式保持於其上的該儲存媒體不僅係除了彼等之電腦以外，且由容納該程式的磁碟(包括軟碟)、光碟(包括CD-ROM(光碟唯讀記憶體)以及DVD(數位多樣化光碟))、磁光碟(包括MD(小型光碟))、或半導體記憶體所構成的可移除媒體(套裝軟體媒體)211；也以包含在儲存設備208中之ROM 202或硬碟的形式提供，彼等各者容納該等程式並預先倂入在該等電腦中。
在此說明書中，描述儲存在該記錄媒體上之該等程式的該等步驟不僅呈現以該描寫序列(亦即，在時間序列的基礎上)實行的該等處理，也包含可能平行地或獨立地且非按時間先後地實施的處理。
在此說明書中，術語「系統」係指複數個組件設備及處理元件所組成的整體組態。
熟悉本發明之人士應能理解不同的修改、組合、次組合、及變更可能取決於設計需求及其他因素而在隨附之申請專利範圍或其等同範圍內發生。
本發明包含與於2009年3月26日向日本特許廳申請之日本優先權專利申請案案號第2009-076031號所揭示的主題內容相關之主題內容，該專利之教示全文以提及之方式倂入本文中。
11．．．解調變設備
12．．．頻率解交錯器
13．．．時間解交錯器
14．．．胞元解交錯器
15．．．切換設備
16．．．解映射設備
17．．．位元解交錯器
18．．．LDPC解碼器
19．．．BCH解碼器
20．．．控制設備
21．．．記憶體
101．．．擷取設備
102．．．頻道解碼處理設備
103．．．資訊源解碼處理設備
104．．．輸出設備
105．．．記錄設備
201．．．CPU
202．．．ROM
203．．．RAM
204．．．匯流排
205．．．輸入/輸出介面
206．．．輸入設備
207．．．輸出設備
208．．．儲存設備
209．．．通訊設備
210．．．驅動
211．．．可移除媒體
Sa、Sb．．．訊號
圖1係顯示實施為本發明之一實施例的接收裝置之典型結構的示意圖；
圖2係顯示記憶體之典型結構的示意圖，該記憶體由其典型結構描繪於圖1中之該接收裝置的時間解交錯器所使用；
圖3係顯示由圖1之該接收裝置的時間解交錯器所實施之典型處理的示意圖；
圖4係顯示由圖1之該接收裝置的時間解交錯器所實施之典型處理的示意圖；
圖5係顯示由圖1之該接收裝置的時間解交錯器所實施之典型處理的示意圖；
圖6係顯示由圖1之該接收裝置的時間解交錯器所實施之典型處理的示意圖；
圖7係顯示可應用於圖1之該接收裝置的接收系統之第一結構範例的方塊圖；
圖8係顯示可應用於圖1之該接收裝置的該接收系統之第二結構範例的方塊圖；
圖9係顯示可應用於圖1之該接收裝置的該接收系統之第三結構範例的方塊圖；以及
圖10係顯示包含本發明的該接收裝置之典型硬體結構的方塊圖。

Claims (9)

  1. 一種接收裝置，包含：解交錯設備，組態成藉由使用具有能儲存多達「a」筆資料之行的記憶體，在已受交錯處理之LDPC編碼資料訊號上實施解交錯處理，該LDPC代表低密度同位核對，該「a」係至少為1的整數；以及控制設備，組態成使得若該資料訊號係以N筆資料為單位供應時，該N係小於該「a」之整數，則該控制設備控制該解交錯設備，以在寫入週期中在從該記憶體的預定位址讀取先前寫入之資料的同時將該資料訊號寫入至該預定位置，該控制設備另外控制該解交錯設備，以在寫入禁止週期中在從該記憶體的該預定位址讀取該先前寫入之資料的同時停止將該資料訊號寫入至該預定位置。
  2. 如申請專利範圍第1項之接收裝置，其中將寫入該「a」筆資料的該週期決定為一單元；將該寫入週期預定成對應於該N筆資料；以及將該寫入禁止週期預定成對應於該一單元內的(a-N)筆資料。
  3. 如申請專利範圍第2項之接收裝置，其中將對應於前N筆資料的該週期預定成該寫入週期，並將對應於後(a-N)筆資料之該週期預定成該一單元內的該寫入禁止週期。
  4. 如申請專利範圍第1項之接收裝置，其中該接收裝置遵守已知為DVB-T.2的數位視訊廣播T.2標準。
  5. 如申請專利範圍第1項之接收裝置，其中該資料訊號已受橫越複數個LDPC碼的區塊交錯處理。
  6. 一種適用於接收裝置的接收方法，該接收裝置包括解交錯設備，該解交錯設備組態成藉由使用具有能儲存多達「a」筆資料之行的記憶體，在已受交錯處理之LDPC編碼資料訊號上實施解交錯處理，該LDPC代表低密度同位核對，該「a」係至少為1的整數，該接收方法包含以下步驟：若該資料訊號係以N筆資料為單位供應時，該N係小於該「a」之整數，則控制該解交錯設備，以在寫入週期中在從該記憶體的預定位址讀取先前寫入之資料的同時將該資料訊號寫入至該預定位置；以及控制該解交錯設備，以在寫入禁止週期中在從該記憶體的該預定位址讀取該先前寫入之資料的同時停止將該資料訊號寫入至該預定位置。
  7. 一種程式，用於在控制接收裝置之電腦上使用，該接收裝置包括解交錯設備，該解交錯設備組態成藉由使用具有能儲存多達「a」筆資料之行的記憶體，在已受交錯處理之LDPC編碼資料訊號上實施解交錯處理，該LDPC代表低密度同位核對，該「a」係至少為1的整數，該程式導致該電腦實施包含下列步驟的控制程序：若該資料訊號係以N筆資料為單位供應至該接收裝置時，該N係小於該「a」之整數，則控制該解交錯設備，以在寫入週期中在從該記憶體的預定位址讀取先前寫入之資料的同時將該資料訊號寫入至該預定位置；以及控制該解交錯設備，以在寫入禁止週期中在從該預定位址讀取該先前寫入之資料的同時停止將該資料訊號寫入至該預定位置。
  8. 一種接收系統，包含：擷取設備，組態成使得若已受交錯處理之LDPC編碼資料訊號在頻道上傳輸時，該LDPC代表低密度同位核對，則該擷取設備擷取該資料訊號；傳輸頻道解碼設備，組態成在藉由該擷取設備在該頻道上擷取之該資料訊號上實施頻道解碼處理，該頻道解碼處理至少包括用於校正可能已發生在該頻道上的錯誤之處理，該頻道解碼設備另外輸出已如此處理的該訊號；以及資訊源解碼處理設備或記錄設備之任一者，該資訊源解碼處理設備組態成在輸出自該頻道解碼設備的該訊號上實施資訊源解碼處理，該記錄設備組態成將輸出自該頻道解碼設備的該訊號記錄至記錄媒體；其中該頻道解碼設備包括解交錯設備，組態成藉由使用具有能儲存多達「a」筆資料之行的記憶體，在藉由該擷取設備擷取的該資料訊號上實施解交錯處理，該「a」係至少為1的整數，以及控制設備，組態成使得若該資料訊號係以N筆資料為單位供應時，該N係小於該「a」之整數，則該控制設備控制該解交錯設備，以在寫入週期中在從該記憶體的預定位址讀取先前寫入之資料的同時將該資料訊號寫入至該預定位置，該控制設備另外控制該解交錯設備，以在寫入禁止週期中在從該記憶體的該預定位址讀取該先前寫入之資料的同時停止將該資料訊號寫入至該預定位置。
  9. 一種接收裝置，包含：解交錯機構，用於藉由使用具有能儲存多達「a」筆資料之行的記憶體，在已受交錯處理之LDPC編碼資料訊號上實施解交錯處理，該LDPC代表低密度同位核對，該「a」係至少為1的整數；以及控制機構，用於若該資料訊號係以N筆資料為單位供應時，該N係小於該「a」之整數，控制該解交錯機構，以在寫入週期中在從該記憶體的預定位址讀取先前寫入之資料的同時將該資料訊號寫入至該預定位置，控制該解交錯機構，以在寫入禁止週期中在從該記憶體的該預定位址讀取該先前寫入之資料的同時停止將該資料訊號寫入至該預定位置。
TW099107157A 2009-03-26 2010-03-11 接收裝置，接收方法，程式及接收系統 TWI419480B (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2009076031A JP5344228B2 (ja) 2009-03-26 2009-03-26 受信装置及び方法、プログラム、並びに受信システム

Publications (2)

Publication Number Publication Date
TW201130231A TW201130231A (en) 2011-09-01
TWI419480B true TWI419480B (zh) 2013-12-11

Family

ID=42646254

Family Applications (1)

Application Number Title Priority Date Filing Date
TW099107157A TWI419480B (zh) 2009-03-26 2010-03-11 接收裝置，接收方法，程式及接收系統

Country Status (9)

Country Link
US (1) US8423864B2 (zh)
EP (2) EP3232575B1 (zh)
JP (1) JP5344228B2 (zh)
CN (1) CN101848006B (zh)
ES (2) ES2828439T3 (zh)
PL (1) PL2239855T3 (zh)
PT (1) PT2239855T (zh)
RU (1) RU2475955C2 (zh)
TW (1) TWI419480B (zh)

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8751906B2 (en) * 2011-06-13 2014-06-10 Marvell World Trade Ltd. Systems and methods for operating on a storage device using a life-cycle dependent coding scheme
KR101779026B1 (ko) * 2011-07-14 2017-09-18 삼성전자주식회사 디인터리빙 방법 및 이를 적용한 방송 수신 장치
CN103684666B (zh) * 2012-09-13 2016-12-21 中国科学院上海高等研究院 在ngb-w通信系统中实现时间交织和解时间交织的方法
EP2995077B1 (en) * 2013-05-08 2018-10-24 LG Electronics Inc. Apparatus for transmitting broadcast signals, apparatus for receiving broadcast signals, method for transmitting broadcast signals and method for receiving broadcast signals
TWI565253B (zh) * 2015-03-31 2017-01-01 晨星半導體股份有限公司 時間解交錯電路與執行時間解交錯處理之方法
CN106162318A (zh) * 2015-04-28 2016-11-23 晨星半导体股份有限公司 时间解交错电路与执行时间解交错处理的方法
TWI617138B (zh) * 2016-01-26 2018-03-01 晨星半導體股份有限公司 時間解交錯電路與方法
CN106899312B (zh) * 2017-02-15 2020-03-20 深圳思凯微电子有限公司 交织编解码方法及交织器

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW478262B (en) * 1999-04-09 2002-03-01 Sony Electronics Inc Interleavers and de-interleavers
US6704848B2 (en) * 2000-08-30 2004-03-09 Samsung Electronics Co., Ltd. Apparatus for controlling time deinterleaver memory for digital audio broadcasting
TWI241779B (en) * 2004-12-24 2005-10-11 Univ Nat Sun Yat Sen Symbol deinterleaver for digital video broadcasting system
US20050226354A1 (en) * 2004-04-09 2005-10-13 Lg Electronics Inc. Memory control method for time deinterleaving in DMB receiver

Family Cites Families (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5063533A (en) * 1989-04-10 1991-11-05 Motorola, Inc. Reconfigurable deinterleaver/interleaver for block oriented data
SU1714639A1 (ru) * 1990-01-11 1992-02-23 Научно-Исследовательский Институт Бытовой Радиоэлектронной Аппаратуры Устройство перемежени -деперемежени данных
JP2699621B2 (ja) * 1990-07-20 1998-01-19 松下電器産業株式会社 データ並べ替え装置
JPH07254862A (ja) * 1994-03-15 1995-10-03 Sony Corp インターリーブ回路およびディインターリーブ回路
JPH09509819A (ja) * 1994-12-23 1997-09-30 フィリップス エレクトロニクス ネムローゼ フェンノートシャップ 一つのメモリのインタリーブ解除及び緩衝
JP3359291B2 (ja) * 1998-07-17 2002-12-24 株式会社ケンウッド デインターリーブ回路
JP2001273707A (ja) * 2000-03-28 2001-10-05 Internatl Business Mach Corp <Ibm> 回転記憶装置および情報記録方法
KR100809619B1 (ko) * 2003-08-26 2008-03-05 삼성전자주식회사 이동 통신 시스템에서 블록 저밀도 패러티 검사 부호부호화/복호 장치 및 방법
US7073012B2 (en) * 2003-08-26 2006-07-04 Broadcom Corporation System and method for interleaving data in a communications device
KR100744343B1 (ko) * 2003-12-19 2007-07-30 삼성전자주식회사 이동 통신 시스템에서 불균일 오류 확률을 갖는 부호화에따른 데이터 송수신 방법 및 장치
CN1728562A (zh) * 2004-07-27 2006-02-01 华为技术有限公司 一种抗周期干扰的交织和去交织方法
CN1968364A (zh) * 2004-12-20 2007-05-23 三星电子株式会社 数字多媒体接收机及其接收方法
KR100770894B1 (ko) * 2005-12-05 2007-10-26 삼성전자주식회사 이동통신 시스템에서 인터리버／디인터리버 메모리 제어장치 및 방법
WO2007123302A1 (en) * 2006-04-25 2007-11-01 Lg Electronics Inc. Digital broadcasting system and method of processing data
BRPI0815735A2 (pt) * 2007-08-28 2019-09-24 Thomson Licensing difusão alternada sem retardo durante a troca entre canais.
EP2186200B1 (en) * 2007-08-28 2016-06-15 Samsung Electronics Co., Ltd. Apparatus and method for transmitting and receiving data in a communication system using low density parity check codes
JP5035042B2 (ja) 2007-08-29 2012-09-26 株式会社デンソーウェーブ 光学的情報読取装置
DK2056464T3 (da) * 2007-10-30 2013-02-18 Sony Corp Databehandlingsanordning og -fremgangsmåde

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW478262B (en) * 1999-04-09 2002-03-01 Sony Electronics Inc Interleavers and de-interleavers
US6704848B2 (en) * 2000-08-30 2004-03-09 Samsung Electronics Co., Ltd. Apparatus for controlling time deinterleaver memory for digital audio broadcasting
US20050226354A1 (en) * 2004-04-09 2005-10-13 Lg Electronics Inc. Memory control method for time deinterleaving in DMB receiver
TWI241779B (en) * 2004-12-24 2005-10-11 Univ Nat Sun Yat Sen Symbol deinterleaver for digital video broadcasting system

Also Published As

Publication number Publication date
EP2239855A3 (en) 2014-03-05
RU2010110383A (ru) 2011-09-27
US8423864B2 (en) 2013-04-16
CN101848006B (zh) 2013-03-27
EP3232575B1 (en) 2020-10-14
EP3232575A3 (en) 2017-11-22
JP2010232803A (ja) 2010-10-14
ES2828439T3 (es) 2021-05-26
EP3232575A2 (en) 2017-10-18
EP2239855A2 (en) 2010-10-13
TW201130231A (en) 2011-09-01
US20100245677A1 (en) 2010-09-30
JP5344228B2 (ja) 2013-11-20
ES2634114T3 (es) 2017-09-26
CN101848006A (zh) 2010-09-29
PT2239855T (pt) 2017-07-26
PL2239855T3 (pl) 2017-10-31
EP2239855B1 (en) 2017-05-31
RU2475955C2 (ru) 2013-02-20

Similar Documents

Publication Publication Date Title
TWI419480B (zh) 接收裝置，接收方法，程式及接收系統
US11711097B2 (en) Data processing device and data processing method
TWI419479B (zh) 接收設備、接收方法、程式及接收系統
US11082065B2 (en) Data processing apparatus and data processing method using low density parity check encoding for decreasing signal-to-noise power ratio
US10425112B2 (en) Data processing device and data processing method using low density parity check encoding for decreasing signal-to-noise power ratio
US8290059B2 (en) Method and apparatus for preserving deinterleaving erasure information of block interleaved coded signal
US11601142B2 (en) Data processing device and data processing method
US20160211868A1 (en) Data processing device and data processing method
TW201126919A (en) Receiving apparatus, receiving method, program, and receiving system
US20160315636A1 (en) Data processing device and data processing method
US10277257B2 (en) Data processing device and data processing method
KR102211586B1 (ko) 송신 장치, 수신 장치 및 그 제어 방법
US20170187393A1 (en) Data processing device and data processing method