JP2001292131A

JP2001292131A - 次世代移動通信システムの伝送率マッチング装置及びその方法

Info

Publication number: JP2001292131A
Application number: JP2001055667A
Authority: JP
Inventors: Cheol Woo You; チョル・ウー・ユウ; Jee Woong Seol; ジイ・ウーング・ソル; Howan Kan Yan; ヤン・ホワン・カン
Original assignee: LG Electronics Inc
Current assignee: LG Electronics Inc
Priority date: 2000-02-29
Filing date: 2001-02-28
Publication date: 2001-10-19
Anticipated expiration: 2021-02-28
Also published as: EP1130838B1; ATE411659T1; EP1130838A3; EP1130838A2; KR100324768B1; DE60136117D1; KR20010103844A; US6956909B2; US20010017901A1; JP4558966B2

Abstract

(57)【要約】【課題】誤り訂正符号化過程で生成された符号語ビッ
トをブロックインターリバーにインターリビングすると
き、ブロックインターリバーの各列に偏ったデータビッ
トを均一に分布させるようにした移動通信システムを提
供する。【解決手段】符号器（２０１）の符号語ビット数
（ｎ）とブロックインターリバー（２０３）の列数（Ｆ
ｉ）が互いに素でない場合、符号器（２０１）の符号語
ビットの出力順序を交互に変換して、ブロックインター
リバー（２０３）に出力することによって、ブロックイ
ンターリバー（２０３）の各列の偏ったデータビットを
均一に分布させるようにする。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、誤り訂正符号化さ
れた符号語ビットをブロックインターリーブした後、伝
送率のマッチングを行って、基地局と端末機間のデータ
を伝送する有無線通信システムにおいて、ブロックイン
ターリーバの各列のデータビットを偏ることなく、均一
に分布させるための次世代移動通信システムに係るもの
で、詳しくは、前記偏ったデータビットを均一に分布さ
せるように、スイッチングアルゴリズムを利用して符号
語ビットを交互に変換するか、又は仮想ビットをインタ
ーリーバーに入力して、効率的な伝送率マッチング（Ra
te Matching）を行うことができる次世代移動通信シス
テムの伝送率マッチング装置及びその方法に関するもの
である。

【０００２】

【従来の技術】従来の次世代移動通信システムにおいて
は、一般の多様な伝送速度及びサービス品質を満足させ
るために、誤り訂正符号化を行うための符号器及びチャ
ンネルインターリーバーを一緒に使用している。特に、
３ＧＰＰ（3^rdgeneration partnership project）に
おいて、ＩＭＴ−２０００を実現するために、伝送方式
を採択している。

【０００３】現在、多様なインターリーバーの方式が利
用されているが、その中、行と列からなるブロックイン
ターリーバー方式が広用されている。ＧＰＰでもやはり
ブロックインターリーバー方式を採択している。

【０００４】このような従来の次世代移動通信システム
においては、図３０に示したように、入力されるビット
列（Ｘ（ｔ））を誤り訂正符号化する符号器（１０１）
と、符号器（１０１）で符号化された符号語ビットを順
次スイッチングするスイッチング部（１０２）と、スイ
ッチング部（１０２）でスイッチングされた符号語ビッ
トをインターリーブするブロックインターリーバー（１
０３）と、ブロックインターリーバー（１０３）でイン
ターリーブされたビットを一つのラジオフレーム単位に
分割するラジオフレームセグメント処理部（１０４）
と、ラジオフレームセグメント処理部（１０４）で分割
されたラジオフレームを入力して、適切な一定の伝送率
及び伝送形態に伝送率マッチング過程を行う伝送率マッ
チング部（１０５）と、を備えて構成されていた。

【０００５】以下、このように構成された従来の次世代
移動通信システムの動作に対し、図面を参照して説明す
る。

【０００６】先ず、符号器（１０１）は、入力ビット列
（Ｘ（ｔ））を誤り訂正符号化し、誤り訂正符号化され
た入力ビット列から符号語ビットＹ（ｔ）を生成する。

【０００７】そして、スイッチング部（１０２）は、符
号器（１０１）で生成された符号語ビットを順次スイッ
チングする。このとき、スイッチングされる符号語ビッ
トＹ（ｔ）は、ｙ₀，ｙ₁，ｙ_N-2，ｙ_N-1のビット列から
構成される。

【０００８】その後、スイッチング部（１０２）は、ブ
ロックインターリーバー（１０３）の第１行目の左側か
ら右側に亘って、スイッチングされた符号語ビットを入
力し、第１行目の入力が終わると、第２行、第３行順次
同様な過程を繰り返して、最終行まで入力する。

【０００９】ブロックインターリーバー（１０３）への
符号語ビットの入力が終了すると、ブロックインターリ
ーバー（１０３）は、先ず、第１列に含まれたデータビ
ットを上方向から下方向に出力し、次いで、第２列に含
まれたデータビットを上方向から下方向に出力し、次い
で、第３列の順に最終の列（Ｆｉ）まで過程を繰り返
す。

【００１０】このとき、出力される符号語ビットＹ'
（ｔ）は、ｙ₀，ｙ_Fi，ｙ_2Fi、・・・、ｙ_(R-1)Fi，
ｙ₁，ｙ_Fi+1、・・・、ｙ_(R-1)Fi+1，ｙ₂、・・・、ｙ
_Fi-1、・・・、ｙ_RFi-1iのビット列として構成される。

【００１１】このとき、ブロックインターリーバー（１
０３）の列数（Ｆｉ）は、伝送時間間隔（ＴＴＩ）によ
って決められる。例えば、ＴＴＩ＝１０ｍｓｅｃである
とＦｉ＝１，ＴＴＩ＝２０ｍｓｅｃであるとＦｉ＝２、
ＴＴＩ＝４０ｍｓｅｃであるとＦｉ＝４、ＴＴＩ＝８０
ｍｓｅｃであるとＦｉ＝８にそれぞれ設定される。

【００１２】もし、ＴＴＩ＝４０ｍｓｅｃ（Ｆｉ＝４）
である場合、ラジオフレームセグメント処理部（１０
４）は、ブロックインターリーバー（１０３）の各列の
Ｒ個のビットを一つのラジオフレームになるように、ブ
ロックインターリーバー（１０３）のデータビットを分
割して４個のラジオフレームに生成し、これをラジオフ
レーム単位に伝送率マッチング部（１０５）に入力す
る。このとき、伝送率マッチング部（１０５）に入力さ
れる一つのラジオフレームＺ（ｔ）は、Ｚ₁，Ｚ₂，Ｚ
_Fi-1，Ｚ_Fiの符号語ビットから構成され、符号語ビット
は、ｙ_(j-1)，ｙ_Fi+(j _-1)，ｙ_2Fi+(j-1)，ｙ
_{(R-2)Fi+(j-1)}，ｙ_{(R-1)Fi+(j-1)}のビット列から構成さ
れる。

【００１３】伝送率マッチング部（１０５）は、ラジオ
フレームに含まれたデータビットに対して伝送形態に適
合するように伝送率マッチングを行って基地局に伝送す
る。このとき、基地局に伝送されるラジオフレームＺ'
（ｔ）は、Ｚ'₁，Ｚ'₂、・・・、Ｚ'_Fi-1，Ｚ'_Fiの符号
語ビットから構成され、符号語ビットは、Ｚ'_j（ｔ）
は、Ｚ⁰ _j ，Ｚ¹ _j 、・・・、Ｚ^N'-1 _j Ｚ^N'の符号
語ビットから構成される。

【００１４】このような従来のアップリンク型の次世代
移動通信システムにおいては、端末機から基地局にデー
タビットを伝送するとき、各ラジオフレーム単位にデー
タビットを伝送しているので、効率的な伝送率マッチン
グを行うためには、ブロックインターリーバー（１０
３）の各列に含まれて伝送されるデータビットを均一に
分布させなければならない。

【００１５】

【発明が解決しようとする課題】然るに、このような従
来の次世代移動通信システムにおいては、スイッチング
部は、符号器の符号語ビットをブロックインタリバーに
単純に順次スイッチングして入力するため、データビッ
トが偏るという不都合な点があった。

【００１６】このような問題点は、特に、誤り訂正符号
化された符号語ビット数（ｎ）と、ブロックインタリバ
ーの列数（Ｆｉ）とが互いに素でない場合に発生する。

【００１７】そこで、本発明は、このような従来の問題
点を鑑みてなされたもので、本発明の目的は、誤り訂正
符号化過程を行って生成された符号語ビットをブロック
インタリバーでインターリビングするとき、符号語ビッ
トの出力順序を交互に変換して、ブロックインターリバ
ーに入力させて、ブロックインタリバーの各列に偏った
データビットを均一に分布させることができる次世代移
動通信システムの伝送率マッチング装置及びその方法を
提供することである。

【００１８】且つ、本発明の他の目的は、誤り訂正符号
化過程で生成された符号語ビットをブロックインターリ
バーでインターリビングした後、ブロックインターリバ
ーの各列に対して伝送率マッチングを行う場合、インタ
ーリバーに仮想ビットを入力して、ブロックインターリ
バーから出力される偏ったデータビットを均一に分布さ
せ得る次世代移動通信システムの伝送率マッチング装置
及びその方法を提供することにある。

【００１９】又、本発明の又他の目的は、ブロックイン
ターリバーが仮想ビットを入力するため、実際のメモリ
バッファよりも多い量のメモリバッファを要するという
欠点を解決するため、メモリバッファ及びアドレスカウ
ンタを包含するブロックインタリバーを備え、仮想ビッ
ト入力の際にカウント動作を行わないようにして、メモ
リバッファ量を減らすことができる次世代移動通信シス
テムの伝送率マッチング装置及びその方法を提供するこ
とにある。

【００２０】

【課題を解決するための手段】このような目的を達成す
るため、本発明に係る次世代移動通信システムの伝送率
マッチング装置は、入力ビット列を誤り訂正符号化し、
誤り訂正符号化された入力ビット列から符号語ビットを
生成して出力する符号器と、符号語ビットを入力してイ
ンターリビングするブロックインターリバーと、符号語
ビット数（ｎ）と、ブロックインターリバーの列数（Ｆ
ｉ）とが互いに素でない場合、符号語ビットの出力順序
を交互に変換して、ブロックインターリバーに入力させ
て、ブロックインターリバーの各列に偏ったデータビッ
トを均一に分布させるスイッチングアルゴリズムを行う
スイッチング部と、ブロックインターリバーの各列に含
まれたデータビットを一つのラジオフレームになるよう
に、複数のデータビットをラジオフレーム単位のビット
列に分割するラジオフレームセグメント処理部と、ラジ
オフレームに含まれたデータビットをマッチングさせる
伝送率マッチング部とを備えたことを特徴とする。

【００２１】また、本発明に係る次世代移動通信システ
ムの伝送率マッチング方法は、誤り訂正符号化された入
力ビット列から符号語ビットを生成する段階と、符号語
ビットを入力してインターリビングする段階と、符号語
ビット数（ｎ）と、ブロックインターリバーの列数（Ｆ
ｉ）とが互いに素であるか否かを判断する段階と、符号
語ビット数（ｎ）と、ブロックインターリバーの列数
（Ｆｉ）とが互いに素でない場合、ブロックインターリ
バーの各列に偏ったデータビットが均一に分布されるよ
うに、符号語ビットの出力順序を交互に変換する段階
と、変換された符号語ビットをブロックインターリバー
に入力する段階と、ブロックインターリバーの各列に含
まれた均一なデータビットを一つのラジオフレームにな
るように、複数のデータビットをラジオフレーム単位の
ビット列に分割する段階と、ラジオフレームに含まれた
データビットをマッチングする段階とを備えていること
を特徴とする。

【００２２】

【発明の実施の形態】以下、本発明の実施の形態につい
て図面を用いて説明する。本発明に係る次世代移動通信
システムの伝送率マッチング装置の第１実施形態は、入
力ビット列を誤り訂正符号化し、誤り訂正符号化された
入力ビット列から符号語ビットを生成する符号器（２０
１）と、符号語ビットを入力してインターリビングする
ブロックインターリバー（２０３）と、符号器（２０
１）の符号語ビット数（ｎ）とブロックインターリバー
（２０３）の列数（Ｆｉ）が互いに素でない場合、符号
語ビットの出力順序を交互に変換して、ブロックインタ
ーリバー（２０３）に入力して、ブロックインターリバ
ー（２０３）の各列に偏ったデータビットを均一に分布
させるスイッチングアルゴリズム（２０６）を行うスイ
ッチング部（２０２）と、ブロックインターリバー（２
０３）の各列に含まれたデータビットを一つのラジオフ
レームになるように、データビットをラジオフレーム単
位のビット列に分割するラジオフレームセグメント処理
部（２０４）と、ラジオフレームに含まれたデータビッ
トをマッチングする伝送率マッチング部（２０５）とを
備えている。

【００２３】以下、このように構成された本発明に係る
次世代移動通信システムの伝送率マッチング装置の第１
実施形態の動作及び作用について、図面を参照して説明
する。

【００２４】図１に示したように、符号器（２０１）
は、Ｋ個の入力ビット、即ち、Ｘ¹（ｔ），Ｘ²（ｔ），
・・・，Ｘ^k（ｔ）を入力して誤り訂正符号化を行っ
て、誤り訂正符号化されたｎビットの符号語ビット（Ｙ
¹（ｔ），Ｙ²（ｔ），・・・，Ｙ ⁿ（ｔ））を出力す
る。このとき、出力される符号語ビットＹ¹（ｔ）は、
ｙⁱ ₀，ｙⁱ ₁，．．．．ｙⁱ _N-2，．ｙⁱ _N-1のビット列に構
成される。

【００２５】その後、スイッチング部（２０２）は、ブ
ロックインターリバー（２０３）の各列に符号語ビット
が偏らないように、符号語ビットを均一に分布させるス
イッチングアルゴリズム（２０６）を使用して、符号語
ビットの出力順序を交互に変換し、その変換された符号
語ビットをブロックインターリバー（２０３）に入力す
る。

【００２６】このとき、スイッチングアルゴリズム（２
０６）は、図２に示したように、符号器（２０１）から
出力された符号語ビット数ｎと、ブロックインターリバ
ー（２０３）の列数Ｆｉとが互いに素であるか否かを判
断する。

【００２７】符号器（２０１）の符号語ビット数（ｎ）
と、ブロックインターリバー（２０３）の列数（Ｆｉ）
とが互いに素である場合は、符号語ビット数（ｎ）と、
ブロックインターリバーの列数（Ｆｉ）との最大公約数
（ＧＣＭ）が１である場合である。その以外は、全て互
いに素ではない。

【００２８】このように、互いに素である場合、スイッ
チングアルゴリズム（２０６）は、符号器（２０１）の
出力シーケンス値（ｉｎｄｅｘ）及び符号語ビット数
（ｎ）に対するモジュロ演算（ｉｎｄｅｘ％ｎ）を行っ
た値に“１”を加算した値（ｋ）からスイッチングしよ
うとする値（Ｙ^k）を算出する。このようにして、スイ
ッチング部（２０２）は、算出された値をスイッチング
してブロックインターリバー（２０３）に入力する。な
お、本明細書及び添付図面において％はモジュロ演算を
表している。

【００２９】このような動作は、符号器（２０１）から
誤り訂正符号化されて出力されるビット数が、総ビット
数（ｉｎｄｅｘ＿Ｌｉｍｉｔ）となるまで繰り返して行
われる。

【００３０】しかし、互いに素でない場合は、スイッチ
ングアルゴリズム（２０６）は、符号器（２０１）の出
力シーケンス値（ｉｎｄｅｘ）と、符号語ビット数
（ｎ）に対してモジュロ演算（ｉｎｄｅｘ％ｎ）を行っ
て得た値に再び定数値（ｍ）を加算し、加算値（ｍ）と
符号語ビット数（ｎ）とに対してモジュロ演算を再び行
って算出された値に１を加算した値（ｋ）からスイッチ
ングしようとする値（Ｙ^k）を算出する。算出された値
をスイッチングしてブロックインターリバー（２０３）
に入力する。

【００３１】スイッチングアルゴリズム（２０６）は、
もし、符号語ビット数（ｎ）と、ブロックインターリバ
ーの列数（Ｆｉ）とを乗じて算出された値と、符号器の
出力シーケンス値（ｉｎｄｅｘ）とのモジュロ演算（ｉ
ｎｄｅｘ％（ｎ×Ｆｉ））を行って算出された値が０で
あると、定数値（ｍ）をゼロ（０）にする。

【００３２】算出された値が０でない場合、もし、（ｉ
ｎｄｅｘ％ＬＣＭ（ｎ，Ｆｉ））のモジュロ演算を行っ
て算出された値が０であると、定数値（ｍ）に“１”を
加算して定数値を調節する。

【００３３】スイッチングアルゴリズム（２０６）を適
用された符号器（２０１）から出力される符号語ビット
がブロックインターリバー（２０３）に交互に入力され
る。

【００３４】この場合、符号器から出力される符号語ビ
ットは、Ｙⁱ（ｔ）は、ｙⁱ ₀，ｙⁱ ₁，・・・ｙⁱ _N-2，ｙⁱ
_N-1のビット列からなる。

【００３５】従って、図１の符号器（２０１）から出力
される符号語ビット数（ｎ）が４で、ブロックインター
リーバー（２０３）の列数（Ｆｉ）が８である場合に、
図２のスイッチングアルゴリズムを適用すると、図３に
示したように、符号語ビットは、（ｙⁱ，ｙ²，ｙ³，
ｙ⁴）、（ｙ²，ｙ³，ｙ⁴，ｙ¹）（ｙ³，ｙ⁴，ｙ¹，
ｙ²）（ｙ⁴，ｙ¹，ｙ²，ｙ³）の順にブロックインター
リバー（２０３）に交互に入力される。

【００３６】また、図１の符号器（２０１）から出力さ
れる符号語ビット数（ｎ）が２で、ブロックインターリ
ーバー（２０３）の列数（Ｆｉ）が８である場合、図２
のアルゴリズムを適用すると、スイッチング部（２０
２）及びブロックインターリーバー（２０３）では、図
９に示したような動作が行われる。

【００３７】即ち、このとき、符号語ビットがブロック
インターリーバー（２０３）に（ｙ ⁱ，ｙ²）と（ｙ²，
ｙ¹）とに交互に入力される。

【００３８】従って、ブロックインターリーバー（２０
３）の各列に含まれたビット、即ち、Ｙ¹（ｔ），Ｙ
²（ｔ），Ｙ³（ｔ），Ｙ⁴（ｔ）に含まれたビットが偏
らずに均一に分布される。

【００３９】このとき、ブロックインターリーバー（２
０３）の入出力順序は、従来のブロックインターリーバ
ー（１０３）の入出力順序と同様である。

【００４０】又、ラジオフレームセグメント処理部（２
０４）は、ブロックインターリーバー（２０３）から出
力されるＲ個のビットを一つのラジオフレームになるよ
うに分割し、伝送時間間隔（ＴＴＩ）により予め決定さ
れた列数（Ｆｉ）だけのラジオフレームを生成する。

【００４１】更に、ラジオフレームセグメント処理部
（２０４）から生成されたラジオフレームを伝送率マッ
チング部（２０６）に入力すると、伝送率マッチング部
（２０６）は、ラジオフレーム単位に一般的な伝送率マ
ッチング（ＲａｔｅＭａｔｃｈｉｎｇ）を行い、その
後、伝送率マッチングが行われたビットは、基地局に伝
送される。

【００４２】図２のスイッチングアルゴリズムを他のシ
ステムで実施する場合は、第１実施形態のように、スイ
ッチング部を備えなくてもよい。

【００４３】即ち、ブロックインターリーバー（２０
３）に入力される入力ビットの順序が、図２のスイッチ
ングアルゴリズムの順序と同様であれば、第１実施形態
に限定されず、どのように実施してもブロックインター
リーバー（２０３）の各列のデータビットを偏ることな
く、均一に分布させることができる。

【００４４】本発明に係る次世代移動通信システムの伝
送率マッチング装置の第２実施形態においては、第１実
施形態の符号器のような動作を行う、符号器（２０
１）、ブロックインターリーバー（２０３）、ラジオフ
レームセグメント処理部（２０４）、及び伝送率マッチ
ング部（２０５）を備え、さらに、符号器の符号語のビ
ット数ｎとブロックインターリーバーの列数Ｆｉとが互
いに素でない場合、符号器から順次出力される出力ビッ
トをスイッチングした後、仮想ビットをスイッチングし
てブロックインターリーバーに挿入させることにより、
ブロックインターリーバーの各列に偏ったデータビット
を均一に分布させるようにスイッチングアルゴリズム
（２０６）を行うスイッチング部（２０２）とを備えて
いる（図５参照）。

【００４５】以下、このように構成された本発明に係る
次世代移動通信システムの伝送率マッチング装置の第２
実施形態の動作及び作用について、図面を参照して説明
する。符号器（２０１）の符号語ビット数（ｎ）と、ブ
ロックインターリーバー（２０３）の列数（Ｆｉ）とが
互いに素である場合は、図２及び３のスイッチングアル
ゴリズム（２０６）における、符号器（２０１）の符号
語ビット数（ｎ）とブロックインターリーバー（２０
３）の列数（Ｆｉ）が互いに素である場合と同様な動作
が行われる。一方、互いに素でない場合は、図４及び５
に示したように、スイッチング部（２０２）は、符号器
（２０１）から出力される符号語ビットをブロックイン
ターリーバー（２０３）にスイッチングして入力した
後、仮想ビット（ｙ^C）をスイッチングしてブロックイ
ンターリーバー（２０３）に挿入させる。

【００４６】つまり、スイッチング部（２０２）は、符
号器（２０１）から出力される符号語ビットをＹ
¹（ｔ），Ｙ²（ｔ）、・・・、Ｙⁿ（ｔ）順にスイッチ
ングした後、仮想ビット（ｙ^C）を付加してスイッチン
グする。即ち、スイッチング部（２０２）は、符号器
（２０１）の出力及び仮想のビット（ｙ^C）を用いて、
Ｙ¹（ｔ），Ｙ²（ｔ）、・・・、Ｙⁿ（ｔ），Ｙ^Cの順に
繰り返してスイッチングした後、ブロックインターリー
バー（２０３）に入力させる。

【００４７】従って、図５の符号器（２０１）から出力
される符号語ビット数（ｎ）が４で、ブロックインター
リーバー（２０３）の列数（Ｆｉ）が８である場合、図
４のスイッチングアルゴリズムを適用すると、図６に示
したように、符号語ビットは、（ｙⁱ，ｙ²，ｙ³，ｙ^C）
の順にブロックインターリーバー（２０３）に入力され
る。

【００４８】これにより、図５に示したように、ブロッ
クインターリーバー（２０３）の各列に含まれたビッ
ト、即ち、Ｙ¹（ｔ），Ｙ²（ｔ），Ｙ³（ｔ），Ｙ
⁴（ｔ）に含まれたビットが偏らずに均一に分布される
ことが分かるであろう。

【００４９】ブロックインターリーバー（２０３）に符
号語ビットが入力される順序は、本発明の第１実施形態
と同様である。

【００５０】図４のスイッチングアルゴリズムを他のシ
ステムで実施する場合は、スイッチング部を備えなくて
もよい。

【００５１】即ち、ブロックインターリーバー（２０
３）に入力される入力ビットの順序が、図４のスイッチ
ングアルゴリズムの順序と同一であれば、本発明に係る
第２実施形態に限定されず、ブロックインターリーバー
（２０３）の各列に、データビットを偏ることなく均一
に分布させることができる。

【００５２】このように、本発明に係る次世代移動通信
システムの伝送率マッチング装置及び方法の各実施形態
によると、スイッチング部（２０２）は、図２又は４に
示したように、スイッチングアルゴリズムを利用してス
イッチングを行って、符号器（２０１）から出力される
符号語ビットをブロックインターリーバー（２０３）に
偏ることなく、均一に分布させることができる。

【００５３】一方、図６に示したように、仮想ビット
（ｙ^C）がブロックインターリーバー（２０３）に挿入
されると、ブロックインターリーバー（２０３）のメモ
リバッファは、実際に要求されるメモリバッファよりも
大きい容量のバッファが必要となる。

【００５４】このような欠点を解決するために、インタ
ーリーバーのメモリバッファ構造を図７に示したよう
に、構成することができる。

【００５５】図中、Ｐ１２−Ｃｉは、ｉ番目の列のため
のアドレスカウンターで、Ｐ１２−ｉは、ｉ番目の列の
ためのメモリバッファである。

【００５６】ブロックインターリーバー（２０３）は、
図１のブロックインターリーバー（２０３）とは異なっ
て、各列が独立的なメモリバッファ及び各列に対応する
アドレスカウンタを包含する。

【００５７】且つ、ブロックインターリーバー（２０
３）に符号語ビットが入力される順序は、図３０のブロ
ックインターリーバー（１０３）と同一の順序で入力さ
れ、図７に示したように、符号器（２０１）から出力さ
れる符号語ビット（ｙⁱ，ｙ²，ｙ³，ｙ⁴）がメモリバッ
ファ（Ｐ１２−１，Ｐ１２−２，Ｐ１２−３，Ｐ１２−
４）に入力されると、アドレスカウンタ（Ｐ１２−Ｃ
１，Ｐ１２−Ｃ２，Ｐ１２−Ｃ３，Ｐ１２−Ｃ４）は１
ずつカウントし、仮想ビット（ｙ^c）がメモリのバッフ
ァ（Ｐ１２−５）に入力されると、アドレスカウンタ
（Ｐ１２−Ｃ５）はカウントしない。

【００５８】そして、メモリバッファに仮想ビット（ｙ
^c）の以外の符号語ビットが入力されると、アドレスカ
ウンタは再びカウントを行い、メモリバッファ（Ｐ１２
−５）は、仮想ビット（ｙ^c）が入力されると、その仮
想ビットを格納せず、符号語ビットが入力されると、符
号語ビットを格納する。

【００５９】最終的に、入力された符号語は、列方向に
ラジオフレームセグメント処理部に出力される。

【００６０】このような本発明に係る各実施形態におい
ては、ブロックインターリーバー（２０３）に入力され
た符号語ビットをラジオフレームセグメント処理部に出
力する前に、ブロックインターリーバー（２０３）の効
率を向上させるために、ブロックインターリーバー（２
０３）の各列間の順序を換える列方向変換（Column Per
mutation）を行う。

【００６１】図１３は、図１の符号器の符号語ビット数
（ｎ）が２で、ブロックインターリーバーの列数（Ｆ
ｉ）が８であり、図２のスイッチングアルゴリズムを効
率的に行うための列方向変換を示す。

【００６２】図において、０，３，２，１，６，５，
４，７は、ブロックインターリーバー（２０３）の各列
を変換する順序を意味する。即ち、図１３に示したよう
に、ブロックインターリーバー（２０３ａ）に格納され
た符号語ビットがラジオフレームセグメント処理部（２
０４）に出力されるとき、先ず、０番目の列の符号語ビ
ットが出力され、その次に、３番目の列の符号語ビット
が、ブロックインターリーバー（２０３ｂ）の順序に示
されたように変換されて出力され、符号語ビットがラジ
オフレームセグメント処理部（２０４）に出力される。

【００６３】符号語ビットがブロックインターリーバー
（２０３）で列方向変換されて出力されると、ラジオフ
レームセグメント処理部（２０４）は、出力された符号
語ビットを入力し、ラジオフレーム単位に生成して伝送
率マッチング部（２０５）に伝送する。

【００６４】その後、図８及び１０に示したように、本
発明の各実施形態の伝送率マッチング部（２０５）のビ
ット分離器（２０５ａ）が、ラジオフレームセグメント
処理部（２０４）から入力されるラジオフレーム内のデ
ータビットを種類別に分離する。

【００６５】ここで、ビット分離器（２０５ａ）の出力
（ｙⁱ _jk）は、ｊ番目のラジオフレームのｙⁱ（ｔ）に該
当するビット中、ｋ番目のビットであるという意味であ
る。

【００６６】このように種類別にそれぞれ分離されたデ
ータビットが、各伝送率マッチングアルゴリズムにより
マッチングされると、ビット収集部（２０５ｂ）は、出
力されたビット（ｙⁱ _jk）を入力してビット分離器（２
０５ｂ）の入力順に復元し、再び一つのラジオフレーム
を形成して出力する。

【００６７】一方、図９及び１０の伝送率マッチングア
ルゴリズムは、ビット分離器（２０５ａ）により分離さ
れた種類別データビットのために仮想のインターリーバ
ーで行われるとき、最適の効果が得られる。仮想のイン
ターリーバーを利用するので、ハードウェア的な設置を
増加することなく、最適の伝送率マッチングを行うこと
ができる。

【００６８】従って、データビットは、効率的な伝送率
マッチングが行われるように、図１２に示したように、
種類別に仮想インターリーバー（５０１）（５０２）に
格納され、格納されたデータビットは、伝送率マッチン
グが行われて再びビット収集部（２０５ｂ）に入力され
る（図１０）。

【００６９】そして、図１１のアルゴリズムを利用して
生成された仮想のインターリーバーを経て種類別に伝送
率マッチングされたデータビットを入力したビット収集
部（２０５ｂ）は、再びラジオフレームを形成して出力
する。

【００７０】図１１中、ｉは、仮想のインターリーバー
の列番号で、ｊは、実際のインターリーバーの列番号で
あり、ｂは、ｙ¹のビットが入力されると２に、ｙ²のビ
ットが入力されると１と定義され、Ｆｉは、実際のイン
ターリーバーの列数であって、２，４，８となる。

【００７１】もし、仮想インターリーバー（５０１）の
Ｃ＿２に格納されたｙⁱ ₂のビットが入力されるとき、実
際のインターリーバー（５０３）に格納される位置
（ｊ）を図１１のアルゴリズムにより求めると、次の通
りである。

【００７２】即ち、ｙⁱ ₂は、２番目の列にあるので、ｉ
＝２で、ｙⁱのビットであり、インターリーバーが８ビ
ット用であるので、Ｆｉ＝８になる。従って、ｊ＝（２
×ｉ＋（ｂ−［２×ｉ／Ｆｉ］）％２）％Ｆｉに適用
すると、ｊ＝（２×２＋（２−［２×２／８］）％２）
％８となる。

【００７３】このとき、（２×２／８）を計算した値は
０．５で、少数点以下を切り捨てると、０になり、２％
２モジュロ演算を行うと０になる。従って、４％８モジ
ュロ演算を行うと、４が算出されて、実際のインターリ
ーバー（５０３）のＣ＿４に格納される。

【００７４】そして、仮想インターリーバー（５０２）
のＣ”＿３に格納されたｙ² ₃ のビットが入力されると
き、実際のインターリーバー（５０３）に格納される位
置（ｊ）を、図１１のアルゴリズムにより求めると次の
ようになる。

【００７５】ｙ² ₃は、３番目の列にあるのでｉ＝３で、
ｙ²のビットであるので、ｂ＝１であり、インターリー
バーが８ビット用であるので、Ｆｉ＝８になる。

【００７６】従って、ｊ＝（２×ｉ＋（ｂ−［２×ｉ／
Ｆｉ］）％２）％Ｆｉに適用すると、ｊ＝（２×３＋
（１−［２×３／８］）％２）％８となる。

【００７７】このとき、（２×３／８）を計算した値
は、０．７５で、少数点以下を捨てると０になり、１％
２モジュロ演算を行うと１になる。従って、７％８モジ
ュロ演算を行うと７が算出されるが、これは、実際のイ
ンターリーバー（５０３）の列数を示し、Ｃ＿７に格納
されることを意味する。

【００７８】このように、図１２の仮想インターリーバ
ー（５０１）（５０２）からデータビットがそれぞれ入
力されると、ビット収集部（２０５ｂ）は、図１１のア
ルゴリズムにより求められた実際のインターリーバー
（５０３）の位置に格納し、格納されたデータビットを
列方向に出力する。

【００７９】一方、ダウンリンク通信システムの効率的
な伝送を行うためには、図１４に示したように、符号器
（２０１）、伝送率マッチング部（２０５）、ブロック
インターリーバー（２０３）及びラジオフレームセグメ
ント処理部（２０４）を経て伝送を行う。

【００８０】以下、基地局から端末機にデータを伝送
（ダウンリンク）するとき、及び端末機から基地局にデ
ータを伝送（アップリンク）するときの各伝送効率を、
図１５〜２９のグラフを利用して説明する。

【００８１】先ず、図１５〜２９において、各実験値と
して、Ｕｐは端末機から基地局への伝送状態、Ｄｏｗｎ
は基地局から端末機へのデータ伝送状態、ＩＴは反復さ
れる複合過程の回数、ＴＴＩは伝送時間の間隔、ＲＭＩ
は伝送マッチング率、ＢＥＲはビットエラー率、ＦＥＲ
はフレームエラー率をそれぞれ表す。

【００８２】且つ、図１５〜２４は、図２及び図１１の
アルゴリズムを利用するアップリンクシステム及び図１
４のダウンリンクシステムに、符号器として直列連鎖コ
ンバルーション符号化器を使用して行われた実験に基づ
く比較曲線を示したグラフである。

【００８３】又、図１５〜２０は、一つのブロック当た
り入力ビット数が３２２、ブロックインターリーバーの
大きさが４８６であるときの実験結果である。

【００８４】更に、図２０〜２４は、図２のアルゴリズ
ムを利用して行われた実験に基づいて算出された性能比
較曲線であり、一つのデータブロック当たり入力ビット
数３２２、ブロックインターリーバー大きさが４８９で
あるときの実験結果である。

【００８５】且つ、図２５〜２９は、直列連鎖コンバル
ーション符号化器を、図３０のアップリンクシステムの
符号器に適用して行われた実験であって、図２のスイッ
チングアルゴリズム及び図４のスイッチングにより行わ
れた実験に基づいて算出された性能を比較した曲線を示
したグラフである。

【００８６】又、図２５及び２６は、一つのデータブロ
ック当たり入力ビット数が３２４で、ブロックインター
リーバーの大きさが４８９であるときの実験結果を示し
たグラフで、図２７〜２９は、一つのデータブロック当
たり入力ビット数が３２２で、ブロックインターリーバ
ーの大きさが４８６であるときの実験結果を示したグラ
フである。

【００８７】結果的に、図１５〜２９の全てのグラフで
は、上限線のビットエラー率（ＢＥＲ）と下限線のフレ
ームエラー率（ＦＥＲ）がほぼ同様に表れることが分か
るであろう。

【００８８】

【発明の効果】以上説明したように、本発明に係る次世
代移動通信システムの伝送率マッチング装置及びその方
法においては、誤り訂正符号化過程を行って生成された
符号語をブロックインターリーバーを経てインターリー
ブした後、伝送マッチングを行う際、ブロックインター
リーバーの各列に含まれて伝送されるデータビットを均
一に分布させたので、伝送率マッチングを効率的に行い
得るという効果がある。

【００８９】そして、本発明は、システムにハードウェ
ア的な装置を追加することなく、ビットエラー率及びフ
レームエラー率を減らして伝送効率を向上させることが
できるという効果がある。

【００９０】さらに、本発明は、伝送効率を向上させて
伝送電力又はシステムの性能、使用者の容量を向上させ
ることができるという効果がある。

【００９１】又、本発明は、ハードウエアを追加する必
要がないので、ブロックインターリーバーの各列に含ま
れたデータビットを均一に分布させるどのシステムにも
広く適用し得るという効果がある。

【図面の簡単な説明】

【図１】本発明に係る次世代移動通信システムの伝送
率マッチング装置の第1実施形態を示したブロック図で
ある。

【図２】符号器の符号語ビット数（ｎ）とブロックイ
ンターリバーの列数（Ｆｉ）が互いに素でない場合にお
ける本発明に係る次世代移動通信システムの伝送率マッ
チング方法に係るスイッチングアルゴリズムである。

【図３】図１の符号器の符号語ビット数（ｎ）が４
で、ブロックインターリバーの列数（Ｆｉ）が８で、図
２のスイッチングアルゴリズムが適用されたとき、ブロ
ックインターリバー及びスイッチング部の動作を示すブ
ロック図である。

【図４】図１の符号器の符号語ビット数（ｎ）とブロ
ックインターリバーの列数（Ｆｉ）が互いに素でない
場合における本発明に係る次世代移動通信システムの伝
送率マッチング方法に係る他のスイッチングアルゴリズ
ムである。

【図５】図４のスイッチングアルゴリズムが適用され
た本発明に係る次世代移動通信システムの第２実施形態
を示したブロック図である。

【図６】符号器の符号語ビット数（ｎ）が４で、ブロ
ックインターリバーの列数（Ｆｉ）が８であり、図４
のスイッチングアルゴリズムが適用されるときのブロッ
クインターリバーの動作図である。

【図７】図６のインターリバーに仮想ビットが入力さ
れるときの新しいブロックインターリバーのブロック図
である。

【図８】図３の伝送率マッチング部の詳細ブロック図
である。

【図９】符号器の符号語ビット数（ｎ）が２で、ブロ
ックインターリバーの列数（Ｆｉ）が８であり、図２
のスイッチングアルゴリズムが適用されるときのスイッ
チング部及びブロックインターリバーの動作図である。

【図１０】図９のラジオフレームセグメント処理部及
び伝送率マッチングの詳細ブロック図である。

【図１１】図８及び１０の伝送率マッチングアルゴリ
ズムを行うとき、仮想インターリバーから出力されるビ
ット列を格納するために、実際のインターリバーの格納
位置を調節するアルゴリズムである。

【図１２】ブロックインターリバーの列数（Ｆｉ）が
８である場合、図１１のアルゴリズムを行う仮想インタ
ーリバー及び実際のインターリバーの格納位置を示した
詳細ブロック図である。

【図１３】本発明に係るブロックインターリバーに入
力された符号語ビットを出力するときに最適な列方向の
変換パターンを示した詳細ブロック図である。

【図１４】基地局から端末機にデータを伝送するダウ
ンリンクシステムの次世代移動通信システムの伝送率マ
ッチング装置の構成図である。

【図１５】〜

【図２９】図２のスイッチングアルゴリズム及び図１
２のアルゴリズムを適用して端末機から基地局にデータ
を伝送するか、図１４に示したように、基地局から端末
機にデータを伝送するときのビットエラー率及びフレー
ムエラー率を示した性能比較グラフである。

【図３０】従来の端末機から基地局にデータを伝送す
るアップリング方式の次世代移動通信システムのブロッ
ク図である。

【符号の説明】

２０１：符号器２０２：スイッチング部２０３：ブロックインターリバー２０４：ラジオフレームセグメント処理部２０５：伝送率マッチング部２０６：スイッチングアルゴリズム

───────────────────────────────────────────────────── フロントページの続き (72)発明者ヤン・ホワン・カン大韓民国・ソウル・ウンピュン−ク・ガルヒュン−ドン・308−19

Claims

【特許請求の範囲】

【請求項１】入力ビット列を誤り訂正符号化し、その
誤り訂正符号化された入力ビット列から符号語ビットを
生成する符号器と、前記符号語ビットを入力して行単位に格納し、列単位に
出力するブロックインターリバーと、前記符号器の符号語ビット数（ｎ）と前記ブロックイン
ターリバーの列数（Ｆｉ）が互いに素でない場合、前記
ブロックインターリバーの各列の偏ったデータビットを
均一に分布させるように、前記符号器の符号語ビットの
出力順序を交互に変換して、前記ブロックインターリバ
ーに出力するスイッチングアルゴリズムを行うスイッチ
ング部と、前記ブロックインターリバーから列単位でデータを入力
して、ラジオフレームを生成するラジオフレームセグメ
ント処理部と、前記ラジオフレームに含まれたデータビットを端末機
と、基地局間の伝送に適合する伝送形態にマッチングし
て伝送する伝送率マッチング部とを備えたことを特徴と
する次世代移動通信システムの伝送率マッチング装置。
【請求項２】入力ビット列を誤り訂正符号化し、その
誤り訂正符号化された入力ビット列から符号語ビットを
生成する符号器と、前記符号語ビットを入力して行単位に格納し、列単位に
出力するブロックインターリバーと、前記符号器の符号語ビット数（ｎ）と前記ブロックイン
ターリバーの列数（Ｆｉ）が互いに素でない場合、前記
ブロックインターリバーの各列の偏ったデータビットを
均一に分布させるように、前記符号器から出力される出
力ビットと予め設定された仮想ビットとを順次スイッチ
ングして、前記ブロックインターリバーに出力するスイ
ッチングアルゴリズムを行うスイッチング部と、前記ブロックインターリバーから列単位でデータを入力
して、ラジオフレームを生成するラジオフレームセグメ
ント処理部と、前記ラジオフレームに含まれたデータビットを端末機
と、基地局間の伝送に適合する伝送形態にマッチングし
て伝送する伝送率マッチング部とを備えたことを特徴と
する次世代移動通信システムの伝送率マッチング装置。
【請求項３】前記ブロックインターリーバーは、前記
ブロックインターリーバーの出力に含まれた前記仮想ビ
ットにより生じる前記ブロックインターリーバーのメモ
リ空間の不足現象を解決するために、前記仮想ビットが
入力するとカウントせず、前記仮想ビット以外の信号が
入力するとカウントするアドレスカウンタをメモリバッ
ファに含むように構成されることを特徴とする請求項２
に記載の次世代移動通信システムの伝送率マッチング装
置。
【請求項４】前記ブロックインターリーバーは、デー
タビットを出力する以前に、各列の順序を換える列方向
変換を行うことを特徴とする請求項１又は２に記載の次
世代移動通信システムの伝送率マッチング装置。
【請求項５】前記ブロックインターリーバーは、先
ず、０番目の列の符号語ビットを出力した後、３番目の
列の符号語ビットを出力し、２番目の列、１番目の列、
６番目の列、５番目の列、４番目の列、７番目の列の順
に、各列の順序を変換して符号語ビットを出力すること
を特徴とする請求項４に記載の次世代移動通信システム
の伝送率マッチング装置。
【請求項６】前記伝送率マッチング部は、ラジオフレ
ーム単位に入力されるビット列を各ラジオフレーム内の
ビット中、何番目のビットであるかによって種類別に分
離するビット分離器からなることを特徴とする請求項１
又は２に記載の次世代移動通信システムの伝送率マッチ
ング装置。
【請求項７】前記伝送率マッチング部は、伝送率マッ
チングの効率を向上するために、仮想インターリーバー
で前記種類別に分離されたビット列に対して伝送率マッ
チングを行い、前記ビット分離器にビット列が入力され
た順に、前記マッチングされたビット列を復元して出力
するビット収集部を含むことを特徴とする請求項１又は
２に記載の次世代移動通信システムの伝送率マッチング
装置。
【請求項８】前記ビット収集部は、前記仮想インター
リーバーから出力されたビット列を前記ブロックインタ
ーリーバーに入力することを特徴とする請求項１，２，
７の何れか一項に記載の次世代移動通信システムの伝送
率マッチング装置。
【請求項９】入力ビット列を誤り訂正符号化し、その
誤り訂正符号化された入力ビット列から符号語ビットを
生成する段階と、前記符号語ビットを入力して行単位に格納し、列単位に
出力する段階と、前記符号器の符号語ビット数（ｎ）と前記ブロックイン
ターリバーの列数（Ｆｉ）が互いに素でない場合、前記
ブロックインターリバーの各列の偏ったデータビットを
均一に分布させるように、前記符号器の符号語ビットの
出力順序を交互に変換して、前記ブロックインターリバ
ーに出力する段階と、前記ブロックインターリバーから列単位データを入力し
て、ラジオフレームを生成する段階と、前記ラジオフレームに含まれたデータビットを端末機
と、基地局間の伝送に適合する伝送形態にマッチングし
て伝送する段階とを含むことを特徴とする次世代移動通
信システムの伝送率マッチング方法。
【請求項１０】入力ビット列を誤り訂正符号化し、そ
の誤り訂正符号化された入力ビット列から符号語ビット
を生成する段階と、前記符号語ビットを入力して行単位に格納し、列単位に
出力する段階と、前記符号器の符号語ビット数（ｎ）と前記ブロックイン
ターリバーの列数（Ｆｉ）が互いに素でない場合、前記
ブロックインターリバーの各列の偏ったデータビットを
均一に分布させるように、前記符号器から出力される出
力ビットと予め設定された仮想ビットとを順次スイッチ
ングして、前記ブロックインターリバーに入力させる段
階と、前記ブロックインターリバーから列単位データを入力し
て、ラジオフレームを生成する段階と、前記ラジオフレームに含まれたデータビットを端末機
と、基地局間の伝送に適合する伝送形態にマッチングし
て伝送する段階とを含むことを特徴とする次世代移動通
信システムの伝送率マッチング方法。
【請求項１１】前記ブロックインターリーバーに前記
出力ビット及び前記仮想ビットを入力させる段階では、
前記符号ビットを列数だけ格納する段階と、前記ブロックインターリーバーの出力に含まれた前記仮
想ビットにより生じる前記ブロックインターリーバーの
メモリ空間の不足現象を解決するためのメモリバッファ
に、前記仮想ビットが入力された否かによって、カウン
ティング動作を判断する段階とを包むことを特徴とする
請求項１０に記載の次世代移動通信システムの伝送率マ
ッチング方法。
【請求項１２】前記データビットをマッチングして伝
送する段階では、各ラジオフレーム内のビット中の何番
目のビットであるかによって、ラジオフレーム単位に入
力される前記ビット列を種類別に分離する段階を含むこ
とを特徴とする請求項９又は１０に記載の次世代移動通
信システムの伝送率マッチング方法。
【請求項１３】前記データビットをマッチングして伝
送する段階では、伝送率のマッチング効率を向上するた
めに、仮想インターリーバーで種類別に分離されたビッ
ト列に対して伝送率マッチングを行う段階と、前記ビット分離器にビット列が入力された順に、前記マ
ッチングされたビット列を復元して格納する段階と、を
含むことを特徴とする請求項９又は１０に記載の次世代
移動通信システムの伝送率マッチング方法。
【請求項１４】前記マッチングされたビット列を格納
する段階では、前記仮想インターリーバーから出力され
たビット列を前記ブロックインターリーバーに入力する
段階を含むことを特徴とする請求項９，１０，１３の何
れか一項に記載の次世代移動通信システムの伝送率マッ
チング方法。
【請求項１５】前記出力されたビット列を入力する段
階では、実際のブロックインターリーバーに入力される
ビット列の位置を下記の式により決定することを特徴と
する９，１０，１３，１４の何れか一項に記載の次世代
移動通信システムの伝送率マッチング方法。ｊ＝（２×ｉ＋（ｂ−［２×ｉ／Ｆｉ］）％２）％Ｆｉここで、ｉは、仮想のインターリーバーの列番号で、ｊ
は、実際のインターリーバーの列番号であり、Ｆｉは、
実際のインターリーバーの列数で、ｂは、ビットの種類
別に決められる常数である。