JP2001292131A - 次世代移動通信システムの伝送率マッチング装置及びその方法 - Google Patents
次世代移動通信システムの伝送率マッチング装置及びその方法Info
- Publication number
- JP2001292131A JP2001292131A JP2001055667A JP2001055667A JP2001292131A JP 2001292131 A JP2001292131 A JP 2001292131A JP 2001055667 A JP2001055667 A JP 2001055667A JP 2001055667 A JP2001055667 A JP 2001055667A JP 2001292131 A JP2001292131 A JP 2001292131A
- Authority
- JP
- Japan
- Prior art keywords
- block interleaver
- bits
- bit
- column
- rate matching
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L1/00—Arrangements for detecting or preventing errors in the information received
- H04L1/004—Arrangements for detecting or preventing errors in the information received by using forward error control
- H04L1/0056—Systems characterized by the type of code used
- H04L1/0071—Use of interleaving
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04B—TRANSMISSION
- H04B1/00—Details of transmission systems, not covered by a single one of groups H04B3/00 - H04B13/00; Details of transmission systems not characterised by the medium used for transmission
- H04B1/69—Spread spectrum techniques
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L1/00—Arrangements for detecting or preventing errors in the information received
- H04L1/004—Arrangements for detecting or preventing errors in the information received by using forward error control
- H04L1/0041—Arrangements at the transmitter end
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L1/00—Arrangements for detecting or preventing errors in the information received
- H04L1/004—Arrangements for detecting or preventing errors in the information received by using forward error control
- H04L1/0056—Systems characterized by the type of code used
- H04L1/0067—Rate matching
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L25/00—Baseband systems
- H04L25/02—Details ; arrangements for supplying electrical power along data transmission lines
- H04L25/05—Electric or magnetic storage of signals before transmitting or retransmitting for changing the transmission rate
Landscapes
- Engineering & Computer Science (AREA)
- Computer Networks & Wireless Communication (AREA)
- Signal Processing (AREA)
- Power Engineering (AREA)
- Detection And Prevention Of Errors In Transmission (AREA)
- Error Detection And Correction (AREA)
- Communication Control (AREA)
- Transmission Systems Not Characterized By The Medium Used For Transmission (AREA)
- Mobile Radio Communication Systems (AREA)
Abstract
トをブロックインターリバーにインターリビングすると
き、ブロックインターリバーの各列に偏ったデータビッ
トを均一に分布させるようにした移動通信システムを提
供する。 【解決手段】 符号器(201)の符号語ビット数
(n)とブロックインターリバー(203)の列数(F
i)が互いに素でない場合、符号器(201)の符号語
ビットの出力順序を交互に変換して、ブロックインター
リバー(203)に出力することによって、ブロックイ
ンターリバー(203)の各列の偏ったデータビットを
均一に分布させるようにする。
Description
れた符号語ビットをブロックインターリーブした後、伝
送率のマッチングを行って、基地局と端末機間のデータ
を伝送する有無線通信システムにおいて、ブロックイン
ターリーバの各列のデータビットを偏ることなく、均一
に分布させるための次世代移動通信システムに係るもの
で、詳しくは、前記偏ったデータビットを均一に分布さ
せるように、スイッチングアルゴリズムを利用して符号
語ビットを交互に変換するか、又は仮想ビットをインタ
ーリーバーに入力して、効率的な伝送率マッチング(Ra
te Matching)を行うことができる次世代移動通信シス
テムの伝送率マッチング装置及びその方法に関するもの
である。
は、一般の多様な伝送速度及びサービス品質を満足させ
るために、誤り訂正符号化を行うための符号器及びチャ
ンネルインターリーバーを一緒に使用している。特に、
3GPP(3rdgeneration partnership project)に
おいて、IMT−2000を実現するために、伝送方式
を採択している。
用されているが、その中、行と列からなるブロックイン
ターリーバー方式が広用されている。GPPでもやはり
ブロックインターリーバー方式を採択している。
においては、図30に示したように、入力されるビット
列(X(t))を誤り訂正符号化する符号器(101)
と、符号器(101)で符号化された符号語ビットを順
次スイッチングするスイッチング部(102)と、スイ
ッチング部(102)でスイッチングされた符号語ビッ
トをインターリーブするブロックインターリーバー(1
03)と、ブロックインターリーバー(103)でイン
ターリーブされたビットを一つのラジオフレーム単位に
分割するラジオフレームセグメント処理部(104)
と、ラジオフレームセグメント処理部(104)で分割
されたラジオフレームを入力して、適切な一定の伝送率
及び伝送形態に伝送率マッチング過程を行う伝送率マッ
チング部(105)と、を備えて構成されていた。
移動通信システムの動作に対し、図面を参照して説明す
る。
(X(t))を誤り訂正符号化し、誤り訂正符号化され
た入力ビット列から符号語ビットY(t)を生成する。
号器(101)で生成された符号語ビットを順次スイッ
チングする。このとき、スイッチングされる符号語ビッ
トY(t)は、y0,y1,yN-2,yN-1のビット列から
構成される。
ロックインターリーバー(103)の第1行目の左側か
ら右側に亘って、スイッチングされた符号語ビットを入
力し、第1行目の入力が終わると、第2行、第3行順次
同様な過程を繰り返して、最終行まで入力する。
符号語ビットの入力が終了すると、ブロックインターリ
ーバー(103)は、先ず、第1列に含まれたデータビ
ットを上方向から下方向に出力し、次いで、第2列に含
まれたデータビットを上方向から下方向に出力し、次い
で、第3列の順に最終の列(Fi)まで過程を繰り返
す。
(t)は、y0,yFi,y2Fi、・・・、y(R-1)Fi,
y1,yFi+1、・・・、y(R-1)Fi+1,y2、・・・、y
Fi-1、・・・、yRFi-1iのビット列として構成される。
03)の列数(Fi)は、伝送時間間隔(TTI)によ
って決められる。例えば、TTI=10msecである
とFi=1,TTI=20msecであるとFi=2、
TTI=40msecであるとFi=4、TTI=80
msecであるとFi=8にそれぞれ設定される。
である場合、ラジオフレームセグメント処理部(10
4)は、ブロックインターリーバー(103)の各列の
R個のビットを一つのラジオフレームになるように、ブ
ロックインターリーバー(103)のデータビットを分
割して4個のラジオフレームに生成し、これをラジオフ
レーム単位に伝送率マッチング部(105)に入力す
る。このとき、伝送率マッチング部(105)に入力さ
れる一つのラジオフレームZ(t)は、Z1,Z2,Z
Fi-1,ZFiの符号語ビットから構成され、符号語ビット
は、y(j-1),yFi+(j -1),y2Fi+(j-1),y
(R-2)Fi+(j-1),y(R-1)Fi+(j-1)のビット列から構成さ
れる。
フレームに含まれたデータビットに対して伝送形態に適
合するように伝送率マッチングを行って基地局に伝送す
る。このとき、基地局に伝送されるラジオフレームZ'
(t)は、Z'1,Z'2、・・・、Z'Fi-1,Z'Fiの符号
語ビットから構成され、符号語ビットは、Z'j(t)
は、Z0 j ,Z1 j 、・・・、ZN'-1 j ZN'の符号
語ビットから構成される。
移動通信システムにおいては、端末機から基地局にデー
タビットを伝送するとき、各ラジオフレーム単位にデー
タビットを伝送しているので、効率的な伝送率マッチン
グを行うためには、ブロックインターリーバー(10
3)の各列に含まれて伝送されるデータビットを均一に
分布させなければならない。
来の次世代移動通信システムにおいては、スイッチング
部は、符号器の符号語ビットをブロックインタリバーに
単純に順次スイッチングして入力するため、データビッ
トが偏るという不都合な点があった。
化された符号語ビット数(n)と、ブロックインタリバ
ーの列数(Fi)とが互いに素でない場合に発生する。
点を鑑みてなされたもので、本発明の目的は、誤り訂正
符号化過程を行って生成された符号語ビットをブロック
インタリバーでインターリビングするとき、符号語ビッ
トの出力順序を交互に変換して、ブロックインターリバ
ーに入力させて、ブロックインタリバーの各列に偏った
データビットを均一に分布させることができる次世代移
動通信システムの伝送率マッチング装置及びその方法を
提供することである。
化過程で生成された符号語ビットをブロックインターリ
バーでインターリビングした後、ブロックインターリバ
ーの各列に対して伝送率マッチングを行う場合、インタ
ーリバーに仮想ビットを入力して、ブロックインターリ
バーから出力される偏ったデータビットを均一に分布さ
せ得る次世代移動通信システムの伝送率マッチング装置
及びその方法を提供することにある。
ターリバーが仮想ビットを入力するため、実際のメモリ
バッファよりも多い量のメモリバッファを要するという
欠点を解決するため、メモリバッファ及びアドレスカウ
ンタを包含するブロックインタリバーを備え、仮想ビッ
ト入力の際にカウント動作を行わないようにして、メモ
リバッファ量を減らすことができる次世代移動通信シス
テムの伝送率マッチング装置及びその方法を提供するこ
とにある。
るため、本発明に係る次世代移動通信システムの伝送率
マッチング装置は、入力ビット列を誤り訂正符号化し、
誤り訂正符号化された入力ビット列から符号語ビットを
生成して出力する符号器と、符号語ビットを入力してイ
ンターリビングするブロックインターリバーと、符号語
ビット数(n)と、ブロックインターリバーの列数(F
i)とが互いに素でない場合、符号語ビットの出力順序
を交互に変換して、ブロックインターリバーに入力させ
て、ブロックインターリバーの各列に偏ったデータビッ
トを均一に分布させるスイッチングアルゴリズムを行う
スイッチング部と、ブロックインターリバーの各列に含
まれたデータビットを一つのラジオフレームになるよう
に、複数のデータビットをラジオフレーム単位のビット
列に分割するラジオフレームセグメント処理部と、ラジ
オフレームに含まれたデータビットをマッチングさせる
伝送率マッチング部とを備えたことを特徴とする。
ムの伝送率マッチング方法は、誤り訂正符号化された入
力ビット列から符号語ビットを生成する段階と、符号語
ビットを入力してインターリビングする段階と、符号語
ビット数(n)と、ブロックインターリバーの列数(F
i)とが互いに素であるか否かを判断する段階と、符号
語ビット数(n)と、ブロックインターリバーの列数
(Fi)とが互いに素でない場合、ブロックインターリ
バーの各列に偏ったデータビットが均一に分布されるよ
うに、符号語ビットの出力順序を交互に変換する段階
と、変換された符号語ビットをブロックインターリバー
に入力する段階と、ブロックインターリバーの各列に含
まれた均一なデータビットを一つのラジオフレームにな
るように、複数のデータビットをラジオフレーム単位の
ビット列に分割する段階と、ラジオフレームに含まれた
データビットをマッチングする段階とを備えていること
を特徴とする。
て図面を用いて説明する。本発明に係る次世代移動通信
システムの伝送率マッチング装置の第1実施形態は、入
力ビット列を誤り訂正符号化し、誤り訂正符号化された
入力ビット列から符号語ビットを生成する符号器(20
1)と、符号語ビットを入力してインターリビングする
ブロックインターリバー(203)と、符号器(20
1)の符号語ビット数(n)とブロックインターリバー
(203)の列数(Fi)が互いに素でない場合、符号
語ビットの出力順序を交互に変換して、ブロックインタ
ーリバー(203)に入力して、ブロックインターリバ
ー(203)の各列に偏ったデータビットを均一に分布
させるスイッチングアルゴリズム(206)を行うスイ
ッチング部(202)と、ブロックインターリバー(2
03)の各列に含まれたデータビットを一つのラジオフ
レームになるように、データビットをラジオフレーム単
位のビット列に分割するラジオフレームセグメント処理
部(204)と、ラジオフレームに含まれたデータビッ
トをマッチングする伝送率マッチング部(205)とを
備えている。
次世代移動通信システムの伝送率マッチング装置の第1
実施形態の動作及び作用について、図面を参照して説明
する。
は、K個の入力ビット、即ち、X1(t),X2(t),
・・・,Xk(t)を入力して誤り訂正符号化を行っ
て、誤り訂正符号化されたnビットの符号語ビット(Y
1(t),Y2(t),・・・,Y n(t))を出力す
る。このとき、出力される符号語ビットY1(t)は、
yi 0,yi 1,....yi N-2,.yi N-1のビット列に構
成される。
ロックインターリバー(203)の各列に符号語ビット
が偏らないように、符号語ビットを均一に分布させるス
イッチングアルゴリズム(206)を使用して、符号語
ビットの出力順序を交互に変換し、その変換された符号
語ビットをブロックインターリバー(203)に入力す
る。
06)は、図2に示したように、符号器(201)から
出力された符号語ビット数nと、ブロックインターリバ
ー(203)の列数Fiとが互いに素であるか否かを判
断する。
と、ブロックインターリバー(203)の列数(Fi)
とが互いに素である場合は、符号語ビット数(n)と、
ブロックインターリバーの列数(Fi)との最大公約数
(GCM)が1である場合である。その以外は、全て互
いに素ではない。
チングアルゴリズム(206)は、符号器(201)の
出力シーケンス値(index)及び符号語ビット数
(n)に対するモジュロ演算(index%n)を行っ
た値に“1”を加算した値(k)からスイッチングしよ
うとする値(Yk)を算出する。このようにして、スイ
ッチング部(202)は、算出された値をスイッチング
してブロックインターリバー(203)に入力する。な
お、本明細書及び添付図面において%はモジュロ演算を
表している。
誤り訂正符号化されて出力されるビット数が、総ビット
数(index_Limit)となるまで繰り返して行
われる。
ングアルゴリズム(206)は、符号器(201)の出
力シーケンス値(index)と、符号語ビット数
(n)に対してモジュロ演算(index%n)を行っ
て得た値に再び定数値(m)を加算し、加算値(m)と
符号語ビット数(n)とに対してモジュロ演算を再び行
って算出された値に1を加算した値(k)からスイッチ
ングしようとする値(Yk)を算出する。算出された値
をスイッチングしてブロックインターリバー(203)
に入力する。
もし、符号語ビット数(n)と、ブロックインターリバ
ーの列数(Fi)とを乗じて算出された値と、符号器の
出力シーケンス値(index)とのモジュロ演算(i
ndex%(n×Fi))を行って算出された値が0で
あると、定数値(m)をゼロ(0)にする。
ndex%LCM(n,Fi))のモジュロ演算を行っ
て算出された値が0であると、定数値(m)に“1”を
加算して定数値を調節する。
用された符号器(201)から出力される符号語ビット
がブロックインターリバー(203)に交互に入力され
る。
ットは、Yi(t)は、yi 0,yi 1,・・・yi N-2,yi
N-1のビット列からなる。
される符号語ビット数(n)が4で、ブロックインター
リーバー(203)の列数(Fi)が8である場合に、
図2のスイッチングアルゴリズムを適用すると、図3に
示したように、符号語ビットは、(yi,y2,y3,
y4)、(y2,y3,y4,y1)(y3,y4,y1,
y2)(y4,y1,y2,y3)の順にブロックインター
リバー(203)に交互に入力される。
れる符号語ビット数(n)が2で、ブロックインターリ
ーバー(203)の列数(Fi)が8である場合、図2
のアルゴリズムを適用すると、スイッチング部(20
2)及びブロックインターリーバー(203)では、図
9に示したような動作が行われる。
インターリーバー(203)に(y i,y2)と(y2,
y1)とに交互に入力される。
3)の各列に含まれたビット、即ち、Y1(t),Y
2(t),Y3(t),Y4(t)に含まれたビットが偏
らずに均一に分布される。
03)の入出力順序は、従来のブロックインターリーバ
ー(103)の入出力順序と同様である。
04)は、ブロックインターリーバー(203)から出
力されるR個のビットを一つのラジオフレームになるよ
うに分割し、伝送時間間隔(TTI)により予め決定さ
れた列数(Fi)だけのラジオフレームを生成する。
(204)から生成されたラジオフレームを伝送率マッ
チング部(206)に入力すると、伝送率マッチング部
(206)は、ラジオフレーム単位に一般的な伝送率マ
ッチング(Rate Matching)を行い、その
後、伝送率マッチングが行われたビットは、基地局に伝
送される。
ステムで実施する場合は、第1実施形態のように、スイ
ッチング部を備えなくてもよい。
3)に入力される入力ビットの順序が、図2のスイッチ
ングアルゴリズムの順序と同様であれば、第1実施形態
に限定されず、どのように実施してもブロックインター
リーバー(203)の各列のデータビットを偏ることな
く、均一に分布させることができる。
送率マッチング装置の第2実施形態においては、第1実
施形態の符号器のような動作を行う、符号器(20
1)、ブロックインターリーバー(203)、ラジオフ
レームセグメント処理部(204)、及び伝送率マッチ
ング部(205)を備え、さらに、符号器の符号語のビ
ット数nとブロックインターリーバーの列数Fiとが互
いに素でない場合、符号器から順次出力される出力ビッ
トをスイッチングした後、仮想ビットをスイッチングし
てブロックインターリーバーに挿入させることにより、
ブロックインターリーバーの各列に偏ったデータビット
を均一に分布させるようにスイッチングアルゴリズム
(206)を行うスイッチング部(202)とを備えて
いる(図5参照)。
次世代移動通信システムの伝送率マッチング装置の第2
実施形態の動作及び作用について、図面を参照して説明
する。符号器(201)の符号語ビット数(n)と、ブ
ロックインターリーバー(203)の列数(Fi)とが
互いに素である場合は、図2及び3のスイッチングアル
ゴリズム(206)における、符号器(201)の符号
語ビット数(n)とブロックインターリーバー(20
3)の列数(Fi)が互いに素である場合と同様な動作
が行われる。一方、互いに素でない場合は、図4及び5
に示したように、スイッチング部(202)は、符号器
(201)から出力される符号語ビットをブロックイン
ターリーバー(203)にスイッチングして入力した
後、仮想ビット(yC)をスイッチングしてブロックイ
ンターリーバー(203)に挿入させる。
号器(201)から出力される符号語ビットを Y
1(t),Y2(t)、・・・、Yn(t)順にスイッチ
ングした後、仮想ビット(yC)を付加してスイッチン
グする。即ち、スイッチング部(202)は、符号器
(201)の出力及び仮想のビット(yC)を用いて、
Y1(t),Y2(t)、・・・、Yn(t),YCの順に
繰り返してスイッチングした後、ブロックインターリー
バー(203)に入力させる。
される符号語ビット数(n)が4で、ブロックインター
リーバー(203)の列数(Fi)が8である場合、図
4のスイッチングアルゴリズムを適用すると、図6に示
したように、符号語ビットは、(yi,y2,y3,yC)
の順にブロックインターリーバー(203)に入力され
る。
クインターリーバー(203)の各列に含まれたビッ
ト、即ち、Y1(t),Y2(t),Y3(t),Y
4(t)に含まれたビットが偏らずに均一に分布される
ことが分かるであろう。
号語ビットが入力される順序は、本発明の第1実施形態
と同様である。
ステムで実施する場合は、スイッチング部を備えなくて
もよい。
3)に入力される入力ビットの順序が、図4のスイッチ
ングアルゴリズムの順序と同一であれば、本発明に係る
第2実施形態に限定されず、ブロックインターリーバー
(203)の各列に、データビットを偏ることなく均一
に分布させることができる。
システムの伝送率マッチング装置及び方法の各実施形態
によると、スイッチング部(202)は、図2又は4に
示したように、スイッチングアルゴリズムを利用してス
イッチングを行って、符号器(201)から出力される
符号語ビットをブロックインターリーバー(203)に
偏ることなく、均一に分布させることができる。
(yC)がブロックインターリーバー(203)に挿入
されると、ブロックインターリーバー(203)のメモ
リバッファは、実際に要求されるメモリバッファよりも
大きい容量のバッファが必要となる。
ーリーバーのメモリバッファ構造を図7に示したよう
に、構成することができる。
のアドレスカウンターで、P12−iは、i番目の列の
ためのメモリバッファである。
図1のブロックインターリーバー(203)とは異なっ
て、各列が独立的なメモリバッファ及び各列に対応する
アドレスカウンタを包含する。
3)に符号語ビットが入力される順序は、図30のブロ
ックインターリーバー(103)と同一の順序で入力さ
れ、図7に示したように、符号器(201)から出力さ
れる符号語ビット(yi,y2,y3,y4)がメモリバッ
ファ(P12−1,P12−2,P12−3,P12−
4)に入力されると、アドレスカウンタ(P12−C
1,P12−C2,P12−C3,P12−C4)は1
ずつカウントし、仮想ビット(yc)がメモリのバッフ
ァ(P12−5)に入力されると、アドレスカウンタ
(P12−C5)はカウントしない。
c)の以外の符号語ビットが入力されると、アドレスカ
ウンタは再びカウントを行い、メモリバッファ(P12
−5)は、仮想ビット(yc)が入力されると、その仮
想ビットを格納せず、符号語ビットが入力されると、符
号語ビットを格納する。
ラジオフレームセグメント処理部に出力される。
ては、ブロックインターリーバー(203)に入力され
た符号語ビットをラジオフレームセグメント処理部に出
力する前に、ブロックインターリーバー(203)の効
率を向上させるために、ブロックインターリーバー(2
03)の各列間の順序を換える列方向変換(Column Per
mutation)を行う。
(n)が2で、ブロックインターリーバーの列数(F
i)が8であり、図2のスイッチングアルゴリズムを効
率的に行うための列方向変換を示す。
4,7は、ブロックインターリーバー(203)の各列
を変換する順序を意味する。即ち、図13に示したよう
に、ブロックインターリーバー(203a)に格納され
た符号語ビットがラジオフレームセグメント処理部(2
04)に出力されるとき、先ず、0番目の列の符号語ビ
ットが出力され、その次に、3番目の列の符号語ビット
が、ブロックインターリーバー(203b)の順序に示
されたように変換されて出力され、符号語ビットがラジ
オフレームセグメント処理部(204)に出力される。
(203)で列方向変換されて出力されると、ラジオフ
レームセグメント処理部(204)は、出力された符号
語ビットを入力し、ラジオフレーム単位に生成して伝送
率マッチング部(205)に伝送する。
発明の各実施形態の伝送率マッチング部(205)のビ
ット分離器(205a)が、ラジオフレームセグメント
処理部(204)から入力されるラジオフレーム内のデ
ータビットを種類別に分離する。
(yi jk)は、j番目のラジオフレームのyi(t)に該
当するビット中、k番目のビットであるという意味であ
る。
ータビットが、各伝送率マッチングアルゴリズムにより
マッチングされると、ビット収集部(205b)は、出
力されたビット(yi jk)を入力してビット分離器(2
05b)の入力順に復元し、再び一つのラジオフレーム
を形成して出力する。
ルゴリズムは、ビット分離器(205a)により分離さ
れた種類別データビットのために仮想のインターリーバ
ーで行われるとき、最適の効果が得られる。仮想のイン
ターリーバーを利用するので、ハードウェア的な設置を
増加することなく、最適の伝送率マッチングを行うこと
ができる。
マッチングが行われるように、図12に示したように、
種類別に仮想インターリーバー(501)(502)に
格納され、格納されたデータビットは、伝送率マッチン
グが行われて再びビット収集部(205b)に入力され
る(図10)。
生成された仮想のインターリーバーを経て種類別に伝送
率マッチングされたデータビットを入力したビット収集
部(205b)は、再びラジオフレームを形成して出力
する。
の列番号で、jは、実際のインターリーバーの列番号で
あり、bは、y1のビットが入力されると2に、y2のビ
ットが入力されると1と定義され、Fiは、実際のイン
ターリーバーの列数であって、2,4,8となる。
C_2に格納されたyi 2のビットが入力されるとき、実
際のインターリーバー(503)に格納される位置
(j)を図11のアルゴリズムにより求めると、次の通
りである。
=2で、yiのビットであり、インターリーバーが8ビ
ット用であるので、Fi=8になる。従って、j=(2
×i+(b−[2×i/Fi ])%2)%Fiに適用
すると、j=(2×2+(2−[2×2/8])%2)
%8となる。
0.5で、少数点以下を切り捨てると、0になり、2%
2モジュロ演算を行うと0になる。従って、4%8モジ
ュロ演算を行うと、4が算出されて、実際のインターリ
ーバー(503)のC_4に格納される。
のC”_3に格納されたy2 3 のビットが入力されると
き、実際のインターリーバー(503)に格納される位
置(j)を、図11のアルゴリズムにより求めると次の
ようになる。
y2のビットであるので、b=1であり、インターリー
バーが8ビット用であるので、Fi=8になる。
Fi])%2)%Fiに適用すると、j=(2×3+
(1−[2×3/8])%2)%8となる。
は、0.75で、少数点以下を捨てると0になり、1%
2モジュロ演算を行うと1になる。従って、7%8モジ
ュロ演算を行うと7が算出されるが、これは、実際のイ
ンターリーバー(503)の列数を示し、C_7に格納
されることを意味する。
ー(501)(502)からデータビットがそれぞれ入
力されると、ビット収集部(205b)は、図11のア
ルゴリズムにより求められた実際のインターリーバー
(503)の位置に格納し、格納されたデータビットを
列方向に出力する。
な伝送を行うためには、図14に示したように、符号器
(201)、伝送率マッチング部(205)、ブロック
インターリーバー(203)及びラジオフレームセグメ
ント処理部(204)を経て伝送を行う。
(ダウンリンク)するとき、及び端末機から基地局にデ
ータを伝送(アップリンク)するときの各伝送効率を、
図15〜29のグラフを利用して説明する。
して、Upは端末機から基地局への伝送状態、Down
は基地局から端末機へのデータ伝送状態、ITは反復さ
れる複合過程の回数、TTIは伝送時間の間隔、RMI
は伝送マッチング率、BERはビットエラー率、FER
はフレームエラー率をそれぞれ表す。
アルゴリズムを利用するアップリンクシステム及び図1
4のダウンリンクシステムに、符号器として直列連鎖コ
ンバルーション符号化器を使用して行われた実験に基づ
く比較曲線を示したグラフである。
り入力ビット数が322、ブロックインターリーバーの
大きさが486であるときの実験結果である。
ムを利用して行われた実験に基づいて算出された性能比
較曲線であり、一つのデータブロック当たり入力ビット
数322、ブロックインターリーバー大きさが489で
あるときの実験結果である。
ーション符号化器を、図30のアップリンクシステムの
符号器に適用して行われた実験であって、図2のスイッ
チングアルゴリズム及び図4のスイッチングにより行わ
れた実験に基づいて算出された性能を比較した曲線を示
したグラフである。
ック当たり入力ビット数が324で、ブロックインター
リーバーの大きさが489であるときの実験結果を示し
たグラフで、図27〜29は、一つのデータブロック当
たり入力ビット数が322で、ブロックインターリーバ
ーの大きさが486であるときの実験結果を示したグラ
フである。
は、上限線のビットエラー率(BER)と下限線のフレ
ームエラー率(FER)がほぼ同様に表れることが分か
るであろう。
代移動通信システムの伝送率マッチング装置及びその方
法においては、誤り訂正符号化過程を行って生成された
符号語をブロックインターリーバーを経てインターリー
ブした後、伝送マッチングを行う際、ブロックインター
リーバーの各列に含まれて伝送されるデータビットを均
一に分布させたので、伝送率マッチングを効率的に行い
得るという効果がある。
ア的な装置を追加することなく、ビットエラー率及びフ
レームエラー率を減らして伝送効率を向上させることが
できるという効果がある。
伝送電力又はシステムの性能、使用者の容量を向上させ
ることができるという効果がある。
要がないので、ブロックインターリーバーの各列に含ま
れたデータビットを均一に分布させるどのシステムにも
広く適用し得るという効果がある。
率マッチング装置の第1実施形態を示したブロック図で
ある。
ンターリバーの列数(Fi)が互いに素でない場合にお
ける本発明に係る次世代移動通信システムの伝送率マッ
チング方法に係るスイッチングアルゴリズムである。
で、ブロックインターリバーの列数(Fi)が8で、図
2のスイッチングアルゴリズムが適用されたとき、ブロ
ックインターリバー及びスイッチング部の動作を示すブ
ロック図である。
ックインターリバーの列数 (Fi)が互いに素でない
場合における本発明に係る次世代移動通信システムの伝
送率マッチング方法に係る他のスイッチングアルゴリズ
ムである。
た本発明に係る次世代移動通信システムの第2実施形態
を示したブロック図である。
ックインターリバーの列数 (Fi)が8であり、図4
のスイッチングアルゴリズムが適用されるときのブロッ
クインターリバーの動作図である。
れるときの新しいブロックインターリバーのブロック図
である。
である。
ックインターリバーの列数 (Fi)が8であり、図2
のスイッチングアルゴリズムが適用されるときのスイッ
チング部及びブロックインターリバーの動作図である。
び伝送率マッチングの詳細ブロック図である。
ズムを行うとき、仮想インターリバーから出力されるビ
ット列を格納するために、実際のインターリバーの格納
位置を調節するアルゴリズムである。
8である場合、図11のアルゴリズムを行う仮想インタ
ーリバー及び実際のインターリバーの格納位置を示した
詳細ブロック図である。
力された符号語ビットを出力するときに最適な列方向の
変換パターンを示した詳細ブロック図である。
ンリンクシステムの次世代移動通信システムの伝送率マ
ッチング装置の構成図である。
2のアルゴリズムを適用して端末機から基地局にデータ
を伝送するか、図14に示したように、基地局から端末
機にデータを伝送するときのビットエラー率及びフレー
ムエラー率を示した性能比較グラフである。
るアップリング方式の次世代移動通信システムのブロッ
ク図である。
Claims (15)
- 【請求項1】 入力ビット列を誤り訂正符号化し、その
誤り訂正符号化された入力ビット列から符号語ビットを
生成する符号器と、 前記符号語ビットを入力して行単位に格納し、列単位に
出力するブロックインターリバーと、 前記符号器の符号語ビット数(n)と前記ブロックイン
ターリバーの列数(Fi)が互いに素でない場合、前記
ブロックインターリバーの各列の偏ったデータビットを
均一に分布させるように、前記符号器の符号語ビットの
出力順序を交互に変換して、前記ブロックインターリバ
ーに出力するスイッチングアルゴリズムを行うスイッチ
ング部と、 前記ブロックインターリバーから列単位でデータを入力
して、ラジオフレームを生成するラジオフレームセグメ
ント処理部と、 前記ラジオフレームに含まれたデータビットを端末機
と、基地局間の伝送に適合する伝送形態にマッチングし
て伝送する伝送率マッチング部とを備えたことを特徴と
する次世代移動通信システムの伝送率マッチング装置。 - 【請求項2】 入力ビット列を誤り訂正符号化し、その
誤り訂正符号化された入力ビット列から符号語ビットを
生成する符号器と、 前記符号語ビットを入力して行単位に格納し、列単位に
出力するブロックインターリバーと、 前記符号器の符号語ビット数(n)と前記ブロックイン
ターリバーの列数(Fi)が互いに素でない場合、前記
ブロックインターリバーの各列の偏ったデータビットを
均一に分布させるように、前記符号器から出力される出
力ビットと予め設定された仮想ビットとを順次スイッチ
ングして、前記ブロックインターリバーに出力するスイ
ッチングアルゴリズムを行うスイッチング部と、 前記ブロックインターリバーから列単位でデータを入力
して、ラジオフレームを生成するラジオフレームセグメ
ント処理部と、 前記ラジオフレームに含まれたデータビットを端末機
と、基地局間の伝送に適合する伝送形態にマッチングし
て伝送する伝送率マッチング部とを備えたことを特徴と
する次世代移動通信システムの伝送率マッチング装置。 - 【請求項3】 前記ブロックインターリーバーは、前記
ブロックインターリーバーの出力に含まれた前記仮想ビ
ットにより生じる前記ブロックインターリーバーのメモ
リ空間の不足現象を解決するために、前記仮想ビットが
入力するとカウントせず、前記仮想ビット以外の信号が
入力するとカウントするアドレスカウンタをメモリバッ
ファに含むように構成されることを特徴とする請求項2
に記載の次世代移動通信システムの伝送率マッチング装
置。 - 【請求項4】 前記ブロックインターリーバーは、デー
タビットを出力する以前に、各列の順序を換える列方向
変換を行うことを特徴とする請求項1又は2に記載の次
世代移動通信システムの伝送率マッチング装置。 - 【請求項5】 前記ブロックインターリーバーは、先
ず、0番目の列の符号語ビットを出力した後、3番目の
列の符号語ビットを出力し、2番目の列、1番目の列、
6番目の列、5番目の列、4番目の列、7番目の列の順
に、各列の順序を変換して符号語ビットを出力すること
を特徴とする請求項4に記載の次世代移動通信システム
の伝送率マッチング装置。 - 【請求項6】 前記伝送率マッチング部は、ラジオフレ
ーム単位に入力されるビット列を各ラジオフレーム内の
ビット中、何番目のビットであるかによって種類別に分
離するビット分離器からなることを特徴とする請求項1
又は2に記載の次世代移動通信システムの伝送率マッチ
ング装置。 - 【請求項7】 前記伝送率マッチング部は、伝送率マッ
チングの効率を向上するために、仮想インターリーバー
で前記種類別に分離されたビット列に対して伝送率マッ
チングを行い、前記ビット分離器にビット列が入力され
た順に、前記マッチングされたビット列を復元して出力
するビット収集部を含むことを特徴とする請求項1又は
2に記載の次世代移動通信システムの伝送率マッチング
装置。 - 【請求項8】 前記ビット収集部は、前記仮想インター
リーバーから出力されたビット列を前記ブロックインタ
ーリーバーに入力することを特徴とする請求項1,2,
7の何れか一項に記載の次世代移動通信システムの伝送
率マッチング装置。 - 【請求項9】 入力ビット列を誤り訂正符号化し、その
誤り訂正符号化された入力ビット列から符号語ビットを
生成する段階と、 前記符号語ビットを入力して行単位に格納し、列単位に
出力する段階と、 前記符号器の符号語ビット数(n)と前記ブロックイン
ターリバーの列数(Fi)が互いに素でない場合、前記
ブロックインターリバーの各列の偏ったデータビットを
均一に分布させるように、前記符号器の符号語ビットの
出力順序を交互に変換して、前記ブロックインターリバ
ーに出力する段階と、 前記ブロックインターリバーから列単位データを入力し
て、ラジオフレームを生成する段階と、 前記ラジオフレームに含まれたデータビットを端末機
と、基地局間の伝送に適合する伝送形態にマッチングし
て伝送する段階とを含むことを特徴とする次世代移動通
信システムの伝送率マッチング方法。 - 【請求項10】 入力ビット列を誤り訂正符号化し、そ
の誤り訂正符号化された入力ビット列から符号語ビット
を生成する段階と、 前記符号語ビットを入力して行単位に格納し、列単位に
出力する段階と、 前記符号器の符号語ビット数(n)と前記ブロックイン
ターリバーの列数(Fi)が互いに素でない場合、前記
ブロックインターリバーの各列の偏ったデータビットを
均一に分布させるように、前記符号器から出力される出
力ビットと予め設定された仮想ビットとを順次スイッチ
ングして、前記ブロックインターリバーに入力させる段
階と、 前記ブロックインターリバーから列単位データを入力し
て、ラジオフレームを生成する段階と、 前記ラジオフレームに含まれたデータビットを端末機
と、基地局間の伝送に適合する伝送形態にマッチングし
て伝送する段階とを含むことを特徴とする次世代移動通
信システムの伝送率マッチング方法。 - 【請求項11】 前記ブロックインターリーバーに前記
出力ビット及び前記仮想ビットを入力させる段階では、
前記符号ビットを列数だけ格納する段階と、 前記ブロックインターリーバーの出力に含まれた前記仮
想ビットにより生じる前記ブロックインターリーバーの
メモリ空間の不足現象を解決するためのメモリバッファ
に、前記仮想ビットが入力された否かによって、カウン
ティング動作を判断する段階とを包むことを特徴とする
請求項10に記載の次世代移動通信システムの伝送率マ
ッチング方法。 - 【請求項12】 前記データビットをマッチングして伝
送する段階では、各ラジオフレーム内のビット中の何番
目のビットであるかによって、ラジオフレーム単位に入
力される前記ビット列を種類別に分離する段階を含むこ
とを特徴とする請求項9又は10に記載の次世代移動通
信システムの伝送率マッチング方法。 - 【請求項13】 前記データビットをマッチングして伝
送する段階では、伝送率のマッチング効率を向上するた
めに、仮想インターリーバーで種類別に分離されたビッ
ト列に対して伝送率マッチングを行う段階と、 前記ビット分離器にビット列が入力された順に、前記マ
ッチングされたビット列を復元して格納する段階と、を
含むことを特徴とする請求項9又は10に記載の次世代
移動通信システムの伝送率マッチング方法。 - 【請求項14】 前記マッチングされたビット列を格納
する段階では、前記仮想インターリーバーから出力され
たビット列を前記ブロックインターリーバーに入力する
段階を含むことを特徴とする請求項9,10,13の何
れか一項に記載の次世代移動通信システムの伝送率マッ
チング方法。 - 【請求項15】 前記出力されたビット列を入力する段
階では、実際のブロックインターリーバーに入力される
ビット列の位置を下記の式により決定することを特徴と
する9,10,13,14の何れか一項に記載の次世代
移動通信システムの伝送率マッチング方法。 j=(2×i+(b−[2×i/Fi])%2)%Fi ここで、iは、仮想のインターリーバーの列番号で、j
は、実際のインターリーバーの列番号であり、Fiは、
実際のインターリーバーの列数で、bは、ビットの種類
別に決められる常数である。
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR2000-10162 | 2000-02-29 | ||
KR1020000010162A KR100324768B1 (ko) | 2000-02-29 | 2000-02-29 | 차세대 이동 통신 시스템의 전송율 매칭 장치 및 방법 |
Publications (3)
Publication Number | Publication Date |
---|---|
JP2001292131A true JP2001292131A (ja) | 2001-10-19 |
JP2001292131A5 JP2001292131A5 (ja) | 2008-02-07 |
JP4558966B2 JP4558966B2 (ja) | 2010-10-06 |
Family
ID=19651189
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2001055667A Expired - Fee Related JP4558966B2 (ja) | 2000-02-29 | 2001-02-28 | 次世代移動通信システムの伝送率マッチング装置及びその方法 |
Country Status (6)
Country | Link |
---|---|
US (1) | US6956909B2 (ja) |
EP (1) | EP1130838B1 (ja) |
JP (1) | JP4558966B2 (ja) |
KR (1) | KR100324768B1 (ja) |
AT (1) | ATE411659T1 (ja) |
DE (1) | DE60136117D1 (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US7764657B2 (en) | 2002-06-20 | 2010-07-27 | Nokia Corporation | Interleaving of information bits |
Families Citing this family (13)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP3922819B2 (ja) * | 1998-09-21 | 2007-05-30 | 富士通株式会社 | 誤り訂正方法及び装置 |
ATE329423T1 (de) * | 1999-07-08 | 2006-06-15 | Samsung Electronics Co Ltd | Vorrichtung und verfahren zur steuerung einem demultiplexeur und demultiplexeur für ratenanpassung in einem mobilen übertragungssystem |
US6798826B1 (en) * | 2000-11-06 | 2004-09-28 | Qualcomm Incorporated | Method and apparatus for performing reverse rate matching in a CDMA system |
KR100444830B1 (ko) * | 2001-12-28 | 2004-08-21 | 한국전자통신연구원 | 데이터 통신 시스템의 전송률 정합 장치 및 그 방법 |
US7414971B2 (en) * | 2004-09-03 | 2008-08-19 | Analog Devices, Inc. | Method and apparatus for rate matching in a telecommunications system |
JP2006262417A (ja) * | 2005-03-18 | 2006-09-28 | Fujitsu Ltd | 通信速度制御方法及びその装置 |
US8379738B2 (en) * | 2007-03-16 | 2013-02-19 | Samsung Electronics Co., Ltd. | Methods and apparatus to improve performance and enable fast decoding of transmissions with multiple code blocks |
US8386878B2 (en) | 2007-07-12 | 2013-02-26 | Samsung Electronics Co., Ltd. | Methods and apparatus to compute CRC for multiple code blocks |
US9130712B2 (en) * | 2008-02-29 | 2015-09-08 | Google Technology Holdings LLC | Physical channel segmentation in wireless communication system |
JP2009303064A (ja) * | 2008-06-16 | 2009-12-24 | Denso Corp | データ配信システム、受信装置、プログラム及びデータ配信方法 |
CN102340374A (zh) * | 2011-07-14 | 2012-02-01 | 大唐移动通信设备有限公司 | 一种速率匹配的方法及装置 |
CN104702294B (zh) * | 2015-03-26 | 2018-04-27 | 北京思朗科技有限责任公司 | 一种Turbo译码器的位宽非对称仿存接口 |
EP3905561A4 (en) * | 2018-12-25 | 2022-08-17 | Beijing Xiaomi Mobile Software Co., Ltd. | DATA TRANSMISSION METHOD AND DEVICE |
Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS59195309A (ja) * | 1983-04-21 | 1984-11-06 | Sony Corp | インタ−リ−ブ回路 |
JPH0697918A (ja) * | 1992-09-10 | 1994-04-08 | Nec Corp | 無線通信システム |
JPH0927753A (ja) * | 1995-06-06 | 1997-01-28 | At & T Corp | 暗黙のインタリーブ、システマティックなインタリーバおよびデインタリーバのファミリ |
Family Cites Families (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR0139192B1 (ko) * | 1992-09-15 | 1998-07-01 | 윤종용 | 디지탈전송데이타의 디인터리빙방법 및 장치 |
ES2176280T3 (es) * | 1995-08-21 | 2002-12-01 | Cit Alcatel | Metodo para intercalar cuadros de datos, dispositivo de correccion cronologica de error y modulador que incluye tal dispositivo. |
US5898698A (en) * | 1996-09-24 | 1999-04-27 | Orckit Communications Ltd. | Multiple codeword interleaver method and apparatus |
KR100330980B1 (ko) * | 1997-11-10 | 2002-04-01 | 다치카와 게이지 | 인터리빙 방법, 인터리빙 장치 및 인터리빙 패턴 생성 프로그램이 기록된 기록 매체 |
US6668023B1 (en) * | 1997-12-30 | 2003-12-23 | Paradyne Corporation | Linear block interleaver system and method |
JP3555832B2 (ja) * | 1998-02-10 | 2004-08-18 | 日本電気株式会社 | 基地局信号時分割送信システム |
-
2000
- 2000-02-29 KR KR1020000010162A patent/KR100324768B1/ko active IP Right Grant
-
2001
- 2001-02-27 US US09/793,141 patent/US6956909B2/en not_active Expired - Fee Related
- 2001-02-28 AT AT01301855T patent/ATE411659T1/de not_active IP Right Cessation
- 2001-02-28 EP EP01301855A patent/EP1130838B1/en not_active Expired - Lifetime
- 2001-02-28 DE DE60136117T patent/DE60136117D1/de not_active Expired - Lifetime
- 2001-02-28 JP JP2001055667A patent/JP4558966B2/ja not_active Expired - Fee Related
Patent Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS59195309A (ja) * | 1983-04-21 | 1984-11-06 | Sony Corp | インタ−リ−ブ回路 |
JPH0697918A (ja) * | 1992-09-10 | 1994-04-08 | Nec Corp | 無線通信システム |
JPH0927753A (ja) * | 1995-06-06 | 1997-01-28 | At & T Corp | 暗黙のインタリーブ、システマティックなインタリーバおよびデインタリーバのファミリ |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US7764657B2 (en) | 2002-06-20 | 2010-07-27 | Nokia Corporation | Interleaving of information bits |
Also Published As
Publication number | Publication date |
---|---|
ATE411659T1 (de) | 2008-10-15 |
EP1130838B1 (en) | 2008-10-15 |
EP1130838A3 (en) | 2006-08-30 |
US6956909B2 (en) | 2005-10-18 |
KR20010103844A (ko) | 2001-11-24 |
JP4558966B2 (ja) | 2010-10-06 |
DE60136117D1 (de) | 2008-11-27 |
EP1130838A2 (en) | 2001-09-05 |
KR100324768B1 (ko) | 2002-02-20 |
US20010017901A1 (en) | 2001-08-30 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN1264280C (zh) | 在通信系统中生成和解码代码的设备和方法 | |
US7093185B2 (en) | Apparatus and method for generating codes in communication system | |
CA2291109C (en) | Turbo encoding/decoding device and method for processing frame data according to qos | |
CN1836394B (zh) | 在移动通信系统中编码/解码分块低密度奇偶校验码的装置和方法 | |
JP2001292131A (ja) | 次世代移動通信システムの伝送率マッチング装置及びその方法 | |
MXPA01005573A (es) | Distribuidor de turbo codigo que utiliza secuencias congruentes lineales. | |
CN102122966A (zh) | 基于信道极化的交错结构重复码的编码器及其编译码方法 | |
CN1140060C (zh) | 用于Turbo编码的交织器和交织方法 | |
AU766022B2 (en) | Apparatus and method for generating (n,3) code and (n,4) code using simplex codes | |
CN101151806B (zh) | 利用映射函数周期性的存储器有效的交织/去交织 | |
WO2014153966A1 (zh) | 一种对上行控制信息进行编码的方法和装置 | |
CN1249588C (zh) | 公用存储器设备及其控制方法 | |
Hui et al. | Interleaved CRC for polar codes | |
US6182260B1 (en) | Channel encoding apparatus using single concatenated encoder | |
EP1396096A1 (en) | System and method for interleaving data in a wireless transmitter | |
JP2001217815A (ja) | 既知長のデータパケットに対するインターリーバブロックの最適サイズ計算方法およびデータパケットに対するインターリーバ | |
WO2001026235A1 (fr) | Dispositif et procede de generation d'adresses d'entrelacement | |
CN107017962A (zh) | 动态功耗控制的编码方法及编解码器 | |
US7379610B2 (en) | Methods of, and apparatus for, producing code words | |
JP2023519407A (ja) | データ通信のためのコーディング方法および装置 | |
WO2009031817A2 (en) | Appratus and method for generating a linear code | |
KR100686013B1 (ko) | 이동통신 시스템에서의 전송 채널 다중화 방법 및 그 장치 | |
EP4170914A1 (en) | On-demand decoding method and device | |
JP3010142B2 (ja) | 階層伝送方式とその送受信装置 | |
CN112290956A (zh) | 一种基于流水线结构的ctc编码器及编码方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20071217 |
|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20071217 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20100622 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20100722 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130730 Year of fee payment: 3 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
LAPS | Cancellation because of no payment of annual fees |