CN101151806B - 利用映射函数周期性的存储器有效的交织/去交织 - Google Patents

利用映射函数周期性的存储器有效的交织/去交织 Download PDF

Info

Publication number
CN101151806B
CN101151806B CN2005800481458A CN200580048145A CN101151806B CN 101151806 B CN101151806 B CN 101151806B CN 2005800481458 A CN2005800481458 A CN 2005800481458A CN 200580048145 A CN200580048145 A CN 200580048145A CN 101151806 B CN101151806 B CN 101151806B
Authority
CN
China
Prior art keywords
mapping
sequence
bit
compression
output
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
CN2005800481458A
Other languages
English (en)
Other versions
CN101151806A (zh
Inventor
陈大勇
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Clastres LLC
Telefonaktiebolaget LM Ericsson AB
Original Assignee
Telefonaktiebolaget LM Ericsson AB
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Telefonaktiebolaget LM Ericsson AB filed Critical Telefonaktiebolaget LM Ericsson AB
Publication of CN101151806A publication Critical patent/CN101151806A/zh
Application granted granted Critical
Publication of CN101151806B publication Critical patent/CN101151806B/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03MCODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/27Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes using interleaving techniques
    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03MCODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/65Purpose and implementation aspects
    • H03M13/6502Reduction of hardware complexity or efficient processing
    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03MCODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/27Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes using interleaving techniques
    • H03M13/2703Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes using interleaving techniques the interleaver involving at least two directions
    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03MCODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/27Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes using interleaving techniques
    • H03M13/2767Interleaver wherein the permutation pattern or a portion thereof is stored

Abstract

一种把输入序列中的输入比特位置映射到输出序列中的输出比特位置的方法,该方法使用从预定的映射函数得到的、被存储在存储器的压缩的映射序列。映射函数被分解为用于生成压缩的映射序列的周期性分量函数。每个压缩的映射序列包括多个局部映射值,它们代表相应的分量函数或分量函数组的一个周期。局部映射值根据当前的输入比特的比特下标从每个压缩的映射序列进行选择,并被相加或组合,从而得到输出下标。

Description

利用映射函数周期性的存储器有效的交织/去交织
发明背景
本发明总的涉及比特映射,更具体地,涉及压缩的映射序列的交织/去交织的方法。
在诸如无线信道的许多类型的通信信道中,固有的噪声造成在传输期间出现误码。为了减少误码,数字通信系统典型地使用错误控制码,使得能够在接收机处检测和/或纠正误码。这些错误控制码把受控的冗余度引入到通过通信信道发送的信息中,这可以在接收机处被使用来检测和/或纠正接收信号中的错误。错误检测码使得接收机能够检测误码。接收机然后可以请求重发该被错误地接收的信息。纠错码使得接收机能够检测和纠正误码而不用重发。
卷积码是在数字通信系统中使用的一种前向纠错码。虽然在纠正传输期间出现的随机误码方面非常有效,但卷积码易受突发错误影响。当在发送的比特序列中的各个比特被噪声污染和被错误地接收时出现随机错误。随机错误典型地是孤立的,它典型地是由于通信信道中的噪声引起的。当一系列相邻的或靠近的比特被错误地接收时出现突发错误,这可能是由于通信信道的衰落造成的。许多编码方案很难纠正突发错误。
交织是被使用来增强纠错码(例如卷积码)的纠错能力以使得它们更有效地对抗突发错误的一种技术。由编码器输出的编码的比特被交织器重新排序,以便把编码的比特在时间上扩散。编码比特的这种重新排序实际上扩散长的突发错误,从而使它们对于译码器被显示为独立的随机误码。交织器可被看作为一个一对一映射函数,它把输入序列中的输入比特映射到一个等长度的输出比特序列中的相应的位置。
两种技术通常被使用来执行交织和去交织--这两种技术就是查找表方法和计算方法。查找表方法使用对每个输入比特的预先计算的映射值,把输入序列中的输入比特位置映射到输出序列中的输出比特位置。预先计算的映射值包括一个被存储在查找表中的映射序列。交织器/去交织器通过简单的查找操作得到对于每个输入比特的输出比特位置。这个查找表方法在处理资源的使用方面是相当有效的,但与该计算方法比起来,需要相当大量的存储器。该计算方法实时地计算对于每个输入比特的输出比特位置。当映射函数可以用闭式表达时可以使用计算方法。计算方法不需要任何存储器去存储查找表,但花费更多的处理资源。
用于数字通信系统的芯片组的设计常常受存储器约束限制而不是受处理资源限制。在这样的系统中,查找表方法是不适当的,所以常常希望有一种可以达到在存储器与处理资源之间的更好的平衡的方法。达到存储器与处理资源之间的更好的平衡可以有助于减小用于移动通信的芯片组的尺寸和成本。
发明概要
本发明提供一种压缩比特映射序列和使用所压缩的映射序列执行交织和去交织的方法。本发明例如可以在诸如无线通信网那样的数字通信系统中使用。
比特映射函数被分解为周期性分量函数。周期性分量函数在一个周期内被估值,以得到两个或多个压缩映射序列。具有相同的或相容(compatible)的周期的周期性分量函数可被组合,以产生单个压缩映射序列。每个压缩映射序列包括在输入序列的时间间隔内重复的多个局部映射值。映射电路使用压缩映射序列,把输入序列中的输入比特位置映射到输出序列中相应的输出比特位置。映射电路使用每个输入比特的比特下标(index)来从每个压缩映射序列中选择局部映射值,以及通过把局部映射值相加在一起而计算输出下标。为每个输入比特生成的输出下标指示在输出序列中被输入比特所映射到的位置。与存储整个未压缩的映射序列的现有的系统相比较,用于压缩比特映射函数的该压缩方法减小存储器要求。与根据映射函数的估值实时计算每个输出下标相比较,使用压缩映射序列来执行交织和去交织需要较少的处理资源。
附图简述
图1是其中可以使用本发明的信道编码器/译码器的移动通信设备的框图。
图2是按照本发明的示例性信道编码器的框图。
图3是按照本发明的示例性信道译码器的框图。
图4是在本发明的一个示例性实施例中映射序列的图形表示。
图5是在本发明中使用的、把被包含在映射序列中的映射值相加的循环相加方法的图形说明。
图6是在按照本发明的一个实施例的交织器或去交织器中使用的映射电路的框图。
图7是按照本发明的一个实施例的、用于交织或去交织的示例性比特映射算法的流程图。
图8是按照本发明的一个实施例的压缩单元的框图。
图9是按照本发明的一个实施例的、用于压缩映射序列的示例性压缩方法的流程图。
发明详细说明
图1显示移动通信设备总体上用数字10表示。移动通信设备10包括系统控制器12,它用于控制移动通信设备10的总体运行;存储器14,用于存储对于运行所需要的程序和数据;用于发射信号的发射机20;和用于接收信号的接收机30。发射机20和接收机30通过一个允许全双工运行的双工器或开关1 6而被耦合到共用天线18。
发射机20接收来自信息源的源数据流、处理源数据流以生成适合于通过无线信道进行传输的发送信号、以及把发送信号调制到RF载波上。发射机20包括源编码器22、信道编码器24和调制器26。源编码器22去除冗余性或使得源数据流随机化,以产生对于最大信息内容被最佳化的信息序列。例如,源编码器可包括语音编码器,后者对语音进行编码以便用于在通信信道上传输。来自源编码器22的信息序列被传送到信道编码器24。信道编码器24把一个冗余性单元引入到由源编码器22提供的信息序列中,以便生成编码的输出。由信道编码器24添加的冗余性用来增强通信系统的纠错能力。通过利用冗余信息,接收机30可以检测和纠正在传输期间可能出现的误码。信道编码器24的输出是发送的比特序列。调制器26接收来自信道编码器24的发送的比特序列,并且生成适合于通信信道的物理特性和可以在通信信道上有效地传送的波形。在移动通信设备10中使用的典型的调制方案包括16QAM,8-PSK,4-PSK等等。
接收机30接收从远端设备发送的、通过通信信道时被污染的信号。接收机30的作用是重建来自接收信号原始的源数据流。接收机30包括解调器32、信道译码器34、和源译码器36。解调器32处理接收信号和生成接收的比特序列,该比特序列可包括对于每个接收的比特的硬的或软的数值。如果接收的信号是通过通信信道无错误地传送的,则接收的比特序列将等同于在发射机中的发送的比特序列。实际上,接收信号在通过通信信道时把误码引入到接收信号。信道译码器34使用在发射机20处由信道编码器24添加的冗余性来检测和纠正误码。解调器32和译码器34性能好坏的度量是在译码的序列中出现误码的频率。作为最后的步骤,源译码器36重建来自信息源的原始信号。重建的信息信号与原始的信息信号之间的差别是通信系统引入的失真的度量。
图2和3分别显示示例性信道编码器24和译码器34。信道编码器24(图2)包括用来编码来自源编码器22的信息序列的编码器40和用来重新排序由编码器40输出的编码的比特的交织器42。编码器40例如可包括卷积编码器或块编码器。交织器42重新排序由编码器40输出的比特,以便在时间上扩散编码的比特,使得它们更能够对抗突发错误。
信道译码器34(图2)包括去交织器60,其后面跟随译码器62。去交织器60逆向地执行由交织器42执行的处理过程。在不存在误码时,加到去交织器的输入序列是由交织器42输出的交织序列。去交织器60重新排序被交织的比特,使它们返回到它们原始的位置。来自去交织器60的输出序列是与由信道编码器40输出的编码的比特序列相同的,除了可能在传输期间出现的任何误码以外。编码的比特序列被输入到译码器62,用于检错和/或纠错。
交织器42和去交织器60利用映射法则来重新排序输入比特。映射法则可以在数学上被表示为一个映射函数,或可被表示为一个映射序列,即,映射值的序列,它把每个输入比特的输入比特位置映射到输出比特序列的相应的输出比特位置。使用一个映射显函数计算每个输出比特下标需要很多的处理资源。把映射序列存储在存储器可减小处理资源的负荷,但花费更多的存储器。本发明试图通过提供一种用于压缩映射序列和使用压缩的映射序列来执行比特映射(例如交织和去交织)的方法和设备而平衡处理与存储器资源的使用。压缩的映射序列需要比未压缩的映射序列更小的存储器。使用压缩的映射序列来执行交织和去交织,相比于根据映射函数计算每个输出下标,需要更少的处理资源。
下面通过使用应当被看作为非限制性例子的、为GSM SACCH信道规定的交织映射,来描述在本发明中利用的压缩和比特映射方法。用于GSM SACCH信道的交织器42对由比特下标从0到455表示的456比特的块进行操作。交织和去交织是1∶1映射,其中输入序列中第k个输入比特被映射到输出比特序列中第n个输出比特。归一化的映射函数可被表示为:
n=f(k)    公式(1)
其中n是输出下标。在GSM SZCCH信道的情形下,交织函数可被表示为:
n=f(k)=114mod(k,4)+2mod(49k,57)+floor(mod(k,8)/4)公式(2)
输出下标n对于k从0到455的所有的数值是唯一的。所以,通过估计k从0到455的所有的数值的映射函数,将产生一个映射序列,它把每个输入比特位置唯一地映射到相应的输出比特位置。
为了压缩映射序列,映射函数f(k)被分解为周期性分量函数。公式2可被重写为:
n=f(k)=f1(k)+f2(k)+f3(k)    公式(3)
其中
f1(k)=114mod(k,4)           公式(4)
f2(k)=2mod(49k,57)          公式(5)
f3(k)=floor(mod(k,8)/4)     公式(6)
分量函数f1(k)把对于每个输入比特的比特下标k映射到114的整数倍,并在每4个比特后重复。分量函数f2(k)把对于每个输入比特的比特下标k映射到在之间的偶数,并在每57个输入比特后重复。分量函数f3(k)把对于每个输入比特的比特下标k映射到0或1,并在每8个输入比特后重复。
虽然映射函数f(k)在被用于GSM SACCH信道的交织器42使用的456比特空间上是非周期性,但分量函数f1(k),f2(k),f3(k)分别具有4,57和8的周期以及分量函数f2(k)具有57的周期。本发明利用分量函数的周期性来生成可被存储在存储器14中的压缩映射序列。
图4是从用于GSM SACCH信道的分量函数f1(k),f2(k),f3(k)得出的映射序列S1和S2的图形说明。可以看到,具有相同的周期性的两个或多个分量函数可被组合而产生单个映射序列。更一般地,与P(f1)=mP(f2)相关的任何两个分量函数(其中P(fn)代表分量函数fn的周期性以及m是非负整数)可被组合而产生单个映射函数。换句话说,只要一个分量函数的周期性是另一个分量函数的整数倍,两个分量函数就可被组合。组合的映射序列的周期性将等于具有最长的周期性的分量函数的周期性。因为分量函数f3(k)的周期性是分量函数f1(k)的的整数倍,由f2(k)和f3(k)生成的映射值被组合成一个具有8的周期性的映射序列S1,并被存储在存储器14。映射序列S1的每个单元包括一个等于在给定的比特下标k处的f1(k)与f2(k)的和值的局部映射值。因为序列在每8比特后重复,在映射序列S1中只需要存储表示组合的分量函数f1(k)+f3(k)的一个周期的8个局部映射值。因此,f1(k)+f3(k)的所有的可能的值由映射序列S表示。因为分量函数f2(k)的周期不是组合的分量函数f1(k)+f3(k)的周期的整数倍。相应于分量函数f2(k)的分开的映射序列S2被存储在存储器14。映射序列S2包括表示f2(k)的所有的可能值的57个局部映射值。映射序列S1和S2可被存储在存储器14中的一个或多个查找表。为了说明起见,假设映射序列S1被存储在查找表T1和映射序列S2被存储在查找表T2。这个例子应当被认为是非限制性的。映射序列S1和S2可被存储在相同的查找表中,或存储在某种其它类型的数据结构(例如,数组、寄存器等等)中。
查找表T1和T2可以存储具有16比特字的局部映射值。在给定的例子中,相应于映射序列S1的查找表T1可能包括八个字,相应于映射序列S2的查找表T2可能包括57个字。如果映射序列的最大值小于或等于255,则存储局部映射值只需要8比特。在这种情形下,一个字节的两个局部映射值的每个可以被存储在用来存储两个局部映射值的查找表中的单个字中。在给定的例子中,对于总共33个字,查找表T1所以只需要四个字,查找表T2只需要29个字。为了比较,存储整个未压缩的映射序列可能需要456个字。因此,本发明导致映射序列的约93%的压缩。
对于输入序列中每个输入比特,一个输入-输出映射值或输出下标n可以通过循环地将每个映射序列S1和S2中的局部映射值相加而被计算。公式3所示的、对于GSM SACCH信道的交织函数被使用来说明循环相加过程。加到交织器42的输入比特是信道编码器40输出的编码的比特,表示为C(k)。对于每个输入比特C(k),相应的局部映射值S1(i)和S2(j)根据比特下标k从映射表T1和T2中被选择,并假设得到输出下标n。当输入序列的第一比特(k=0)被输入到交织器42时,选择在每个映射序列中的第一映射值。把所选择的映射值相加在一起,得到一个输入-输出映射值n。对于每个以后的输入比特,下一个相邻的映射值从每个映射序列被选择,以及所选择的局部映射值被相加,从而得到下一个输出下标。当到达映射序列S1或S2的末尾时,要被选择的下一个局部映射值将是映射序列中的第一映射值。这个过程重复进行,直至到达输入序列的末尾为止。通过映射序列S1和S2的循环相加,输出一个解压缩的映射序列,它然后可被使用来把输入序列中的输入比特C(k)映射到输出序列中的相应的输出比特I(n)。
图5图示地显示循环相加过程。正如在图5是看到的,每个映射序列S1和S2被形成为一个环。在每个输入比特之后,环的下标移动一个比特位置。图5上的标记代表当前的输入比特的比特下标。在图5上,第114个比特(k=113)正在被映射。比特下标正在选择S1中的第二映射值(数值=114)和S2中的第57个映射值(数值=16)。对于第114个比特的输出下标因而是114+16=130。对于第114个输入比特,比特下标(k=114)将选择S1中的第三映射值(数值=228)和S2中的第一映射值(数值=0)。因此,对于第115个比特的输入/输出映射值等于228。这个过程重复进行,直至到达输入序列的末尾(比特下标=455)为止。
循环相加过程可以通过按照下式计算选择下标i和j而被执行:
i=mod(k,8)        公式(7)
j=mod(k,57)       公式(8)
应当指出,公式7和8中的除数等于相应的映射序列的周期。因此,选择下标i将重复地从0到7加增量地增加,以及选择下标j将重复地从0到56反复地递增。对于每个输入比特C(k),输出下标n按照下式进行计算:
n=S1(i)+S2(j)             公式(9)
公式9对局部映射值模456求和,产生一个在之间的非重复的数值,提供一个在C(k)与I(n)之间的1∶1映射。
另一个例子是GSM全速率语音。在GSM全速率语音信道的情形下,交织函数是与公式3相同的,其中
f1(k)=114mod(k,8)          公式(10)
f2(k)=2mod(49k,57)         公式(11)
f3(k)=floor(mod(k,8)/4)    公式(12)
f1(k)和f3(k)的周期性是相同的,这样,这些分量函数可以如前所述地组合,以产生具有8的周期性的组合的映射序列S1。映射序列S1因而变为{0,114,228,342,457,571,685,799}。序列S2是与前面描述的相同的。输出下标按照下式进行计算:
n=mod(S1(i)+S2(j),456)     公式(13)
其中i和j是在公式7和8中规定的下标。需要进行在公式13中的模运算,因为用于GSM全速率语音信道的交织函数使用块对角线(block-diagonal)交织。结果,在序列S1中的下标值超过456,因此需要模运算。
为了节省处理资源,在公式13中的模运算可以通过修改映射序列S1而被消除。不采取在比特映射过程期间实时执行模运算,而是采取对被预先计算和存储在存储器14中的映射序列S1执行模运算。因此,映射序列S1变为:
S1={0,114,228,342,1,115,229,343}    公式(14)
通过S1被如公式14所示的修改,公式13被简化为:
n=S1(i)+S2(j),    公式(15)
这是简单的相加运算。
虽然本发明是结合由发射机20执行的交织操作描述的,但本领域技术人员将会看到,同样的比特映射技术可以被接收机30处的去交织器60使用。
图6显示可被用作为在图1的通信系统10中的交织器42或去交织器60的映射电路100。映射电路100包括解压缩单元102、映射单元104、输入缓存器106、和输出缓存器108。输入缓存器106存储输入序列,并一次输入一个输入比特C(k)到映射单元104。解压缩单元102根据被存储在查找表110-(它可以是存储器14的一部分)-中的压缩的映射序列和如前所述的输入比特C(k)的比特下标k,以便生成解压缩的映射序列。
对于输入到映射单元104的每个输入比特C(k),解压缩单元102从查找表110读出相应的局部映射值,以及计算被输出到映射单元104的输出下标n。映射单元104根据由解压缩单元102提供的输入-输出映射值n,把输入比特C(k)映射到输出缓存器108中的相应的位置。相继的输出下标n的序列是原始的解压缩的映射序列。
图7是显示按照本发明的一个实施例的比特映射方法200的流程图。映射过程从步骤202开始,在此,把输入序列装载到输入缓存器106。比特下标k被初始化为“0”(方块204)。解压缩单元102根据比特下标分别计算对于压缩的映射序列S1和S2的选择下标i和j(方块206),以及从存储器14中的查找表110查找相应的映射值(方块208)。解压缩单元102然后例如通过对从查找表读出的局部映射值求和而计算输出下标n(方块210)。输出下标n被输出到映射单元104。
输出下标n指示相应的输入比特在输出序列中的比特位置。映射单元104把第k个输入比特写入到输出缓存器108中的第n个位置。映射电路100把输入比特C(k)一次一个地映射到输出缓存器108中相应的位置(方块212)。在每个输入比特C(k)被映射后,映射电路100确定是否达到输入序列的末端(方块214)。如果是的话,则处理过程结束(方块218)。如果不是的话,则映射电路100递增比特下标k(方块214),以及对于下一个输入比特C(k)重复进行映射处理(方块206-212)。
图8显示在本发明中使用的、用来生成压缩的映射序列的示例性压缩单元150。压缩单元150包括分解器152和序列生成器154。映射函数f(k)被输入到分解器152。分解器152把映射函数f(k)分解成m个周期性分量函数f1(k),f2(k),...,fm(k),它们被输入到序列生成器154。序列生成器1 54从分量函数f1(k),f2(k),...,fm(k)生成l个分解的映射序列S1(k),S2(k),...,S1(k)。通常,压缩的映射序列的数目小于或等于分量函数的数目。由序列生成器154生成的压缩的映射序列S1(k),S2(k),...,S1(k)然后被存储在存储器14中的查找表110。
图9是显示在本发明的一个示例性实施例中的压缩单元150的操作的流程图。压缩过程250在映射函数f(k)被输入到压缩单元150时开始(方块252)。分解器152把映射函数f(k)分解成分量函数f1(k),f2(k),...,fm(k)(方块254)。分量函数f1(k),f2(k),...,fm(k)被输入到序列生成器154,后者对具有相同的或相容的周期的分量函数进行分组(方块256)。序列生成器154对于每组分量函数计算压缩的映射序列(方块258)。对于每组,该组中的分量函数在该组的最长时间间隔内进行估计。对于每个比特下标k,序列生成器154估计一组中的所有的分量函数,以及相加或组合其结果,以产生局部映射值。在该组的最长时间间隔内最终得到的局部映射值形成压缩的映射序列。由序列生成器154生成的压缩的映射序列被存储在查找表110中(方块260),以及处理过程结束(方块262)。
本发明当然可以以不同于这里阐述的其它特定的方式实现而不背离本发明的精神和基本特性。本实施例所以被看作为在所有的方面是说明性和非限制性,以及在所附权利要求的意义和等同性范围内的所有的改变打算被包括在其中。

Claims (40)

1.一种按照预定的映射函数把输入比特序列中的输入比特位置映射到输出比特序列中的输出比特位置的方法,所述方法包括:
在各自的一个周期上对所述预定的映射函数的两个或多个周期性分量函数进行估计,以生成两个或多个相应的多个映射值;
存储每个所述多个映射值作为压缩的映射序列(S1,S2);
根据所述压缩的映射序列(S1,S2)为输入比特序列中的每个输入比特生成输出下标;以及
根据相应的输出下标把每个输入比特位置映射到它的相应的输出比特位置。
2.如权利要求1的方法,其中每个输入比特的所述输出下标是通过以下步骤而生成的:
根据所述输入比特的相应的比特下标从每个压缩的映射序列(S1,S2)中选择映射值;以及
根据所选择的映射值计算输出下标。
3.如权利要求2的方法,其中输出下标是通过将所选择的映射值相加而被计算出的,以便为输入比特生成输出下标。
4.如权利要求2的方法,其中每个输入比特的映射值是通过以下步骤而被选择的:
根据输入比特的比特下标为每个压缩的映射序列(S1,S2)计算选择下标;以及
根据所述选择下标,从每个压缩的映射序列(S1,S2)中选择映射值。
5.如权利要求4的方法,其中根据比特下标为每个压缩的映射序列(S1,S2)计算选择下标包括:计算比特下标除以压缩的映射序列(S1,S2)的周期所得的模数。
6.如权利要求2的方法,其中每个压缩的映射序列(S1,S2)被存储在查找表中,以及其中每个输入比特的比特下标被用来计算到所述查找表的下标,以便选择映射值。
7.如权利要求6的方法,其中所述映射值被以16比特字的形式存储在所述查找表中。
8.如权利要求7的方法,其中至少一个查找表以16比特字的形式存储两个一字节的映射值。
9.如权利要求1的方法,其中每个压缩的映射序列(S1,S2)包括通过对相应的分量函数或分量函数组的一个周期进行估计而生成的映射值。
10.如权利要求9的方法,其中所述压缩的映射序列(S1,S2)中的至少一个是从两个或多个周期性分量函数的组合得到的。
11.如权利要求1的方法,其中每个输入比特的所述输出下标是通过循环地把来自每个压缩的映射序列(S1,S2)的映射值相加以得到解压缩的映射序列而生成的。
12.如权利要求1的方法,其中所述预定的映射函数是交织函数。
13.如权利要求1的方法,其中所述预定的映射函数是去交织函数。
14.一种把输入序列中的输入比特位置映射到输出比特序列中的输出比特位置的映射电路,该映射电路包括:
存储器(14),用于存储从预定的映射函数的周期性分量函数在一个周期上的估值得到的压缩的映射序列(S1,S2),每个压缩的映射序列(S1,S2)包括多个映射值;
解压缩单元(102),用于根据所述压缩的映射序列(S1,S2)生成解压缩的映射序列,所述解压缩的映射序列包括输入比特序列中的每个输入比特的输出下标;以及
映射单元(104),用于根据相应的输出下标把每个输入比特位置映射到它的相应的输出比特位置。
15.如权利要求14的映射电路,其中解压缩单元(102)通过以下步骤为每个输入比特生成所述输出下标:
根据所述输入比特的相应的比特下标从每个压缩的映射序列(S1,S2)中选择映射值;以及
根据所选择的映射值计算输出下标。
16.如权利要求15的映射电路,其中解压缩单元(102)通过对所选择的映射值求和来计算输入比特的输出下标。
17.如权利要求15的映射电路,其中解压缩单元(102)通过以下步骤为每个输入比特生成映射值:
根据输入比特的比特下标为每个压缩的映射序列(S1,S2)计算选择下标;以及
根据选择下标从每个映射序列中选择映射值。
18.如权利要求17的映射电路(104),其中根据比特下标为每个映射序列计算选择下标包括:计算比特下标除以所述映射序列的周期所得的模数。
19.如权利要求15的映射电路(104),其中每个映射序列被存储在查找表中,以及其中每个输入比特的比特下标被用来计算到所述查找表的下标,以便选择用于映射当前输入比特的映射值。
20.如权利要求19的映射电路(104),其中所述映射值被以16比特字的形式存储在所述查找表中。
21.如权利要求20的映射电路(104),其中至少一个查找表以16比特字的形式存储两个一字节的映射值。
22.如权利要求14的映射电路(104),其中每个压缩的映射序列(S1,S2)包括相应的分量函数或分量函数组的一个周期。
23.如权利要求22的映射电路(104),其中所述压缩的映射序列(S1,S2)中的至少一个是从两个或多个周期性分量函数的组合得到的。
24.如权利要求14的映射电路(104),其中所述解压缩单元(102)通过循环地将来自每个压缩的映射序列(S1,S2)的映射值相加以得到解压缩的映射序列而为每个输入比特生成所述输出下标。
25.如权利要求14的映射电路(104),其中所述映射电路是交织器。
26.如权利要求14的映射电路(104),其中所述映射电路是去交织器。
27.一种用于把输入序列中的输入比特位置映射到输出序列中的输出比特位置的方法,所述方法包括以下步骤:
根据被存储在存储器(14)中的压缩的映射序列(S1,S2),为输入比特序列中的每个比特生成输出下标,每个压缩的映射序列(S1,S2)包括通过对预定的映射函数的周期性分量函数进行估计而得到的多个映射值;以及
根据相应的输出下标把每个输入比特位置映射到输出比特位置。
28.如权利要求27的方法,其中为输入比特序列中的每个输入比特生成输出下标的步骤包括以下子步骤:
根据所述输入比特的相应的比特下标从每个压缩的映射序列(S1,S2)中选择映射值;以及
根据所选择的映射值计算输出下标。
29.如权利要求28的方法,其中计算输出下标的步骤包括对所选择的映射值求和以便为输入比特生成输出下标的步骤。
30.如权利要求27的方法,其中所述方法能够以交织的方式执行。
31.如权利要求27的方法,其中所述方法能够以去交织的方式执行。
32.一种对被用来把输入比特序列中的输入比特位置映射到输出比特序列中的输出比特位置的比特映射函数进行压缩的方法,所述方法包括:
把比特映射函数分解为周期性分量函数;
根据所述周期性分量函数生成两个或多个压缩的映射序列(S1,S2),每个压缩的映射序列(S1,S2)包括表示相应的周期性分量函数的一个周期的映射值的序列;以及
把所述压缩的映射序列(S1,S2)存储在存储器(14)中。
33.如权利要求32的方法,其中根据所述周期性分量函数生成两个或多个压缩的映射序列(S1,S2)还包括:为具有相差整数倍周期的两个或多个周期性分量函数生成一个压缩的映射序列(S1,S2)。
34.如权利要求32的方法,其中每个压缩的映射序列(S1,S2)被存储在查找表(110)中。
35.如权利要求34的方法,其中所述映射值被以16比特字的形式存储在所述查找表(110)中。
36.如权利要求35的方法,其中至少一个查找表(110)以16比特字的形式存储两个一字节的映射值。
37.一种用于压缩比特映射函数的设备(150),包括:
分解器(152),用于把比特映射函数分解为周期性分量函数;以及
序列生成器(154),用于通过在一个周期上对所述周期性分量函数进行估计来生成两个或多个压缩的映射序列(S1,S2),每个压缩的映射序列(S1,S2)包括映射值的序列。
38.如权利要求37的设备(150),其中序列生成器(154)对具有相同的周期的分量函数进行分组,并且为每个分量函数组生成一个压缩的映射序列(S1,S2)。
39.一种用于压缩比特映射函数的方法,所述方法包括以下步骤:
把比特映射函数分解为周期性分量函数;以及
根据所述周期性分量函数生成两个或多个压缩的映射序列(S1,S2),每个压缩的映射序列(S1,S2)包括表示相应的周期性分量函数的一个周期的映射值的序列。
40.如权利要求39的方法,其中根据所述周期性分量函数生成压缩的映射序列(S1,S2)的步骤包括以下子步骤:
对具有相差整数倍周期的周期性分量函数进行分组;和
为每个分量函数组生成一个压缩的映射序列(S1,S2)。
CN2005800481458A 2004-12-17 2005-12-16 利用映射函数周期性的存储器有效的交织/去交织 Expired - Fee Related CN101151806B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US11/016,643 US7600164B2 (en) 2004-12-17 2004-12-17 Interleaving/de-interleaving using compressed bit-mapping sequences
US11/016,643 2004-12-17
PCT/EP2005/013564 WO2006063843A1 (en) 2004-12-17 2005-12-16 Memory efficient interleaving / de-interleaving utilising the periodicity of the mapping function

Publications (2)

Publication Number Publication Date
CN101151806A CN101151806A (zh) 2008-03-26
CN101151806B true CN101151806B (zh) 2012-04-25

Family

ID=35589659

Family Applications (1)

Application Number Title Priority Date Filing Date
CN2005800481458A Expired - Fee Related CN101151806B (zh) 2004-12-17 2005-12-16 利用映射函数周期性的存储器有效的交织/去交织

Country Status (5)

Country Link
US (1) US7600164B2 (zh)
EP (1) EP1834411A1 (zh)
KR (1) KR101143768B1 (zh)
CN (1) CN101151806B (zh)
WO (1) WO2006063843A1 (zh)

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
AU2002342749A1 (en) * 2002-09-24 2004-04-19 Telefonaktiebolaget Lm Ericsson (Publ) Interleaving for mobile communications
US7308616B2 (en) * 2004-08-26 2007-12-11 International Business Machines Corporation Method, apparatus, and computer program product for enhanced diagnostic test error reporting utilizing fault isolation registers
US20080133997A1 (en) * 2006-12-01 2008-06-05 Broadcom Corporation, A California Corporation Turbo decoder employing ARP (almost regular permutation) interleave and inverse thereof as de-interleave
US7886203B2 (en) * 2007-09-05 2011-02-08 Mindtree Consulting Ltd Method and apparatus for bit interleaving and deinterleaving in wireless communication systems
US8036258B2 (en) * 2007-10-17 2011-10-11 Mazen Alkhatib Method and system for increasing transmission speed of wired or wireless signals while minimizing the bit error rate
US8877443B2 (en) * 2009-05-15 2014-11-04 The University Of Tokyo Method and kit for evaluation of predisposition to development of obesity, anti-obesity agent and method for screening thereof, non-human animal, adipose tissue, adipocyte, method for production of transgenic mouse, antigen, and antibody
KR101288548B1 (ko) * 2009-12-15 2013-07-22 한국전자통신연구원 전송 성능 향상을 위한 인터리빙 장치 및 이의 인터리빙 방법
WO2011119137A1 (en) 2010-03-22 2011-09-29 Lrdc Systems, Llc A method of identifying and protecting the integrity of a set of source data

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1310898A (zh) * 1999-06-01 2001-08-29 摩托罗拉公司 用于把比特映射到信息脉冲串的方法和装置
CN1529942A (zh) * 2001-01-08 2004-09-15 ��˹��ŵ�� 在调制前把卷积编码比特分配到符号中的方法和系统

Family Cites Families (28)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3652998A (en) 1970-03-01 1972-03-28 Codex Corp Interleavers
US4641327A (en) * 1985-07-09 1987-02-03 Codex Corporation Frame synchronization in trellis-coded communication systems
US4901319A (en) * 1988-03-18 1990-02-13 General Electric Company Transmission system with adaptive interleaving
US4907233A (en) * 1988-05-18 1990-03-06 The United States Of America As Represented By The Administrator Of The National Aeronautics And Space Administration VLSI single-chip (255,223) Reed-Solomon encoder with interleaver
US5042033A (en) 1989-06-05 1991-08-20 Canadian Marconi Corporation RAM-implemented convolutional interleaver
US5077737A (en) * 1989-08-18 1991-12-31 Micron Technology, Inc. Method and apparatus for storing digital data in off-specification dynamic random access memory devices
US5392299A (en) * 1992-01-15 1995-02-21 E-Systems, Inc. Triple orthogonally interleaed error correction system
JPH0721356A (ja) 1992-12-31 1995-01-24 Eastman Kodak Co 画像処理装置
JP3415693B2 (ja) 1993-12-23 2003-06-09 ノキア モービル フォーンズ リミテッド インターリーブプロセス
US5572532A (en) 1993-12-29 1996-11-05 Zenith Electronics Corp. Convolutional interleaver and deinterleaver
US5719875A (en) 1996-06-11 1998-02-17 Lucent Technologies Inc. Systematic convolution interleavers and deinterleavers
KR19990012821A (ko) * 1997-07-31 1999-02-25 홍성용 전자기파 흡수체 조성물과 이의 제조 방법, 전자기파 흡수용도료 조성물과 이의 제조 방법 및 이의 도포 방법
US6339834B1 (en) * 1998-05-28 2002-01-15 Her Majesty The Queen In Right Of Canada, As Represented By The Minister Of Industry Through The Communication Research Centre Interleaving with golden section increments
US6347385B1 (en) * 1998-08-03 2002-02-12 Nortel Networks Limited Interleavers for turbo code
JP4081875B2 (ja) * 1998-09-08 2008-04-30 ソニー株式会社 符号化装置および方法、復号装置および方法、並びに提供媒体
JP2000124816A (ja) 1998-10-14 2000-04-28 Oki Electric Ind Co Ltd 符号化インタリーブ装置
EP1039646A1 (en) 1999-03-05 2000-09-27 Mitsubishi Electric France Interleaver device and method for interleaving a data set
EP1166449A4 (en) 1999-04-06 2005-10-19 Samsung Electronics Co Ltd DEVICE WITH A METHOD OF TWO-DIMENSIONAL NEGOTIATION
WO2000062461A2 (en) 1999-04-09 2000-10-19 Sony Electronics Inc. Interleavers and de-interleavers
US7286670B2 (en) 1999-11-09 2007-10-23 Chaoticom, Inc. Method and apparatus for chaotic opportunistic lossless compression of data
US7055088B2 (en) * 2000-02-11 2006-05-30 Paradyne Corporation Interleaved generalized convolutional encoder
US6662332B1 (en) 2000-07-05 2003-12-09 3Com Corporation Interleaver for burst error correction
US6785859B2 (en) * 2000-08-04 2004-08-31 Texas Instruments Incorporated Interleaver for variable block size
US6845482B2 (en) * 2001-02-28 2005-01-18 Qualcomm Incorporated Interleaver for turbo decoder
US7170849B1 (en) * 2001-03-19 2007-01-30 Cisco Systems Wireless Networking (Australia) Pty Limited Interleaver, deinterleaver, interleaving method, and deinterleaving method for OFDM data
US6973611B2 (en) 2001-04-17 2005-12-06 Texas Instruments Incorporated Interleaved coder and method
US6987470B2 (en) 2003-11-21 2006-01-17 Qualcomm Incorporated Method to efficiently generate the row and column index for half rate interleaver in GSM
GB2409133A (en) 2003-12-11 2005-06-15 Motorola Inc Interleaver for a turbo encoder and decoder

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1310898A (zh) * 1999-06-01 2001-08-29 摩托罗拉公司 用于把比特映射到信息脉冲串的方法和装置
CN1529942A (zh) * 2001-01-08 2004-09-15 ��˹��ŵ�� 在调制前把卷积编码比特分配到符号中的方法和系统

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
AMPADU P ET AL.An efficient hardware interleaver for 3G turbo decoding.PROC. RADIO AND WIRELESS CONFERENCE RAWCON.2003,199-201. *

Also Published As

Publication number Publication date
US7600164B2 (en) 2009-10-06
CN101151806A (zh) 2008-03-26
KR20070097066A (ko) 2007-10-02
WO2006063843A1 (en) 2006-06-22
KR101143768B1 (ko) 2012-05-16
US20060156094A1 (en) 2006-07-13
EP1834411A1 (en) 2007-09-19

Similar Documents

Publication Publication Date Title
CN101151806B (zh) 利用映射函数周期性的存储器有效的交织/去交织
KR102574081B1 (ko) 하이브리드 자동 반복 요구 레이트-대립 폴라 코드들을 구성하는 장치 및 방법
CN100566184C (zh) 错误校正编码设备
US9231621B2 (en) Computationally efficient convolutional coding with rate-matching
KR101275962B1 (ko) 무선 통신 시스템에서 다단 순환 중복 검사 코드
JP4553330B2 (ja) 符号化装置及び方法、復号装置及び方法、情報処理装置及び方法、並びに記憶媒体
CN102122966B (zh) 基于信道极化的交错结构重复码的编码器及其编译码方法
CN108880566B (zh) 一种Polar码传输方法及装置
JP4124893B2 (ja) インターレーサ、符号化装置、置換方法、符号化方法、復号化装置およびその方法、これらを使ったシステム
MXPA01005573A (es) Distribuidor de turbo codigo que utiliza secuencias congruentes lineales.
WO2006037645A1 (en) Puncturing/depuncturing using compressed differential puncturing pattern
MXPA01010239A (es) Sistema y metodo que emplean un decodificador modular para decodificar codigos turbo y similares al turbo en una red de comunicaciones.
CN101164269B (zh) 用于提供线性擦除码的方法和装置
CN108809332B (zh) 一种Polar码传输方法及装置
KR20210102484A (ko) 데이터 처리 방법 및 디바이스
CN101499805A (zh) 一种编码、解码方法以及编码、解码装置
US6738946B1 (en) Methods, communication devices, and computer program products for communicating information via a frame check sequence having an information block associated therewith
US9054741B2 (en) Method and apparatus for transmitting and receiving in a communication/broadcasting system
CN108809485B (zh) 一种编码的方法和装置
CN108631931A (zh) 一种构造极化码序列的方法及装置
JP3628013B2 (ja) 信号送信装置および符号化装置
CN117118562A (zh) 编码方法及装置
WO2008060843A2 (en) Interleaver for use in turbo coding
KR20100117193A (ko) 광대역 무선 통신 시스템의 채널 부호화 장치

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
ASS Succession or assignment of patent right

Owner name: OPTIS WIRELESS TECHNOLOGY LLC

Free format text: FORMER OWNER: CLUSTER CO., LTD.

Effective date: 20150428

Owner name: CLUSTER CO., LTD.

Free format text: FORMER OWNER: TELEFONAKTIEBOLAGET LM ERICSSON (SE) S-126 25 STOCKHOLM, SWEDEN

Effective date: 20150428

C41 Transfer of patent application or patent right or utility model
TR01 Transfer of patent right

Effective date of registration: 20150428

Address after: Texas, USA

Patentee after: Telefonaktiebolaget LM Ericsson (publ)

Address before: Delaware

Patentee before: Clastres LLC

Effective date of registration: 20150428

Address after: Delaware

Patentee after: Clastres LLC

Address before: Stockholm

Patentee before: Telefonaktiebolaget LM Ericsson

CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20120425

Termination date: 20171216

CF01 Termination of patent right due to non-payment of annual fee