JP3354452B2 - 同期再生回路 - Google Patents
同期再生回路Info
- Publication number
- JP3354452B2 JP3354452B2 JP23416897A JP23416897A JP3354452B2 JP 3354452 B2 JP3354452 B2 JP 3354452B2 JP 23416897 A JP23416897 A JP 23416897A JP 23416897 A JP23416897 A JP 23416897A JP 3354452 B2 JP3354452 B2 JP 3354452B2
- Authority
- JP
- Japan
- Prior art keywords
- data
- circuit
- synchronization
- reliability
- pattern
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Time-Division Multiplex Systems (AREA)
- Synchronisation In Digital Transmission Systems (AREA)
Description
FM多重放送信号中に含まれるデジタルデータを復調す
る装置にかかわり、特に、デジタルデータの同期検出方
式に関する。
めに、送信すべき信号に一定の周期で予め定められた同
期信号を付加することが行われている。デジタル信号を
受信するシステムにおいては、システムの同期を確立す
るために送信時に付加された同期信号を正確に検出し、
その周期性を判断することによって、同期をとってい
た。
ス等の妨害によるノイズが発生し、このノイズの影響で
正しく同期タイミングが検出されないことがある。そこ
で、伝送路上においてデータに誤りが発生することを考
慮して、受信側の同期回路は、予め、最初に同期パター
ンを検出してから、周期性を満足する同期パターンを所
定回数検出するように構成される。つまり、前記同期回
路において、正しい同期パターンを所定回数検出すれ
ば、受信側のデジタルデータ復調システムの同期を確立
するようにしている。このような構成を一般に保護回路
と呼び、非同期時の後方期間において保護動作を行うた
め、後方保護回路と呼ばれている。
図2に示すように1ブロックのデータは26ビットで構
成され、そのうちデータが16ビット、誤り訂正用デー
タ(チェックワード)が10ビットある。また4つのブ
ロックデータにより1グループが構成され、各ブロック
のチェックワード部に付加された特定の同期パターン
(オフセットワード)の周期性を利用してブロック同期
およびグループ同期が検出される。この特定の同期パタ
ーンにはA、B、C、C’、D、Eなどの種類があり、
それぞれオフセットワードA、オフセットワードBなど
と呼ばれる。オフセットワードの検出は受信された26
ビットの各ブロック信号からそのシンドロームを計算
し、該シンドロームが各オフセットワードに対応した特
定のパターンとなることを検出して行う。具体的に、R
DS放送では、伝送されるオフセットワードが例えばA
→B→C(C’)→D→Aの順序で循環するように決め
られており、この順序で26ビットおきにオフセットワ
ードを検出することによって、同期をとるようにしてい
る。
を示す従来回路である。入力端子1から入力されたRD
S多重信号は復調回路2で図4aのRDSデータaに復
調されるとともに、RDSデータaに基づき図4bのク
ロックbに再生され、その後RDSデータa及びクロッ
クbはオフセットワード検出回路3に入力される。図4
のように、RDSデータaが1ビット出力するのと同時
に、クロックbが1クロック分出力される。オフセット
ワード検出回路3において、RDSデータaはスイッチ
31を介して26ビットのバッファレジスタ32に入力
されるとともに、クロックbはクロックコントロール回
路33に入力される。スイッチ31は図4dのようなス
イッチ信号dに応じて端子31aに閉じられる。クロッ
クコントロール回路33は、クロックbに基づいて復調
回路2から1ビットのデータが出力される度に、シフト
クロックcを前記レジスタ32に出力するので、復調出
力aはバッファレジスタ32に取り込まれる。1ビット
のRDSデータaの取り込みの後、スイッチ信号dに応
じてスイッチ31は端子31bに閉じられ、クロックコ
ントロール回路33は図4cのような26発の高速のシ
フトクロックcをバッファレジスタ32に出力する。そ
の結果、バッファレジスタ32内の26ビット分のデー
タが巡回シフトする。つまり、RDSのデータが復調回
路2から1ビット出力されると、このデータはバッファ
レジスタ32に新しいデータとして取り込まれ、バッフ
ァレジスタ32中の最も古いデータが除かれる。その結
果、バッファレジスタ32には常に最新の26ビット分
(RDSデータの1ブロック分に相当するビット数)の
復調データが保持される。また、RDSデータの次のビ
ットが入力されるまでの間に1回巡回シフトされること
になるので、1ブロック分のRDSデータeが次段のシ
ンドローム回路35に入力される。1シンドローム分の
出力eはシンドローム回路35に入力され、RDSブロ
ックデータのシンドロームが計算される。ところで、復
調回路2から出力されたRDSデータではどこからどこ
までがブロックか、または、データやチェックワード+
オフセットワードかわからない状態である。そこで、バ
ッファ回路32を使用することによって、26ビット分
のRDSデータを1ビットずつずらしながら、26ビッ
トのRDSデータのシンドロームを計算することによ
り、ブロック範囲やデータ範囲等を検出している。
トワード判定回路36に入力され、シンドロームのうち
10ビットのパターンが各オフセットワードの固有パタ
ーンとなっているか否かが判定される。オフセットワー
ド判定回路36の判定出力gはそのオフセットワードの
種類を示す出力(判定出力gに含む)であって、その後
同期検出回路4に入力され、オフセットワードが正しい
順序でかつ周期的に検出されるか否かで、RDSデータ
の同期を検出する。
号はマルチパス妨害などの影響によりノイズ成分を多く
含んでおり、これらの伝送エラーの影響によりRDSデ
ータの値が変わり、正しい同期タイミングを検出できな
いという問題がある。つまり、シンドローム回路35に
おいて、ノイズによりデータの値が変わると、オフセッ
トワードに対応した正しいシンドロームのパターンが変
わり、正確なシンドロームの計算結果が得られなくなく
なるので、オフセットワードも得られなくなり、その結
果同期がとれなくなるからである。
期パターンを所定回数検出すれば、受信側のデジタルデ
ータ復調システムの同期を確立するようにしているの
で、ノイズの影響により一度間違ったタイミングで同期
検出回路4が同期をとろうとすると、保護動作により間
違ったタイミングを基準にして同期を確立しようとする
ために、保護動作の時間分だけ同期確立が遅れるという
問題が発生する。
た同期データが付加されたデータ信号を受信し、該同期
データの周期性を検出して受信システムの同期を確立す
る同期再生回路において、前記データ信号を復調して復
調データを得るとともに、前記復調データの各データの
確からしさを示す信頼度情報ビットを前記各データに対
応して出力する復調回路と、前記復調データに応じて前
記同期データ中のパターンを検出する同期パターン検出
回路と、同期パターン検出回路において、前記信頼度情
報ビットに応じて前記復調データ信号を加工してデータ
パターンを生成するパターン生成回路と、同期パターン
検出回路において、前記データパターンより同期データ
のパターンを検出するパターン検出回路とを備え、前記
同期パターン検出回路の検出条件を前記信頼度情報ビッ
トに応じて変更することを特徴とする。
より、前記同期データの周期性を所定の条件に従って検
出する同期検出回路とを備え、前記同期検出回路が信頼
度情報ビットに応じて制御されることを特徴とする。ま
た、前記同期パターン検出回路において、当該検出回路
のバッファレジスタにおけるデータ信号および信頼度情
報ビットを、復調回路からのデータ信号の取り込みから
次の取り込みの期間に、信頼度の低いデータ信号の全て
取り得る組み合わせnの分だけ巡回シフトし、前記デー
タ信号を反転または非反転する加工信号を前記巡回シフ
トされて出力されるバッファレジスタの出力に演算させ
ることで、信頼度の低いデータ信号を反転または非反転
し、2のn乗の種類のデータを生成しパターン検出に用
いることを特徴とする。
の低い復調データを反転または非反転して、データパタ
ーンを生成することを特徴とする。またさらに、前記同
期データの付加されたブロック単位で前記信頼度情報ビ
ットを加算処理し、該加算結果に従って前記ブロック単
位での受信信号の信頼度を判定する判定回路を備え、判
定結果に従って前記同期パターン検出回路または前記同
期検出回路を制御することを特徴とする。
果に応じて、前記受信信号の信頼度が低いと判定された
とき、前記同期パターン検出回路に前記ブロック中の同
期データパターンの検出を行わせないことを特徴とす
る。また、前記判定回路は、前記加算結果に応じて前記
受信信号の信頼度が低いと判断されるとき、前記同期検
出回路において信頼度が低いブロック中の同期データに
より同期検出を行わせないことを特徴とする。
条件を満足する複数ブロックの前記信頼度を加算処理
し、前記複数ブロックの信頼度の和を所定の値と比較し
て、前記同期検出回路を制御することを特徴とする。ま
た、前記同期保護条件を満足する複数ブロックの信頼度
和が所定の値よりも低い場合には、前記同期検出回路の
同期検出を禁止することを特徴とする。
調データの信頼度を出力することが可能であり、この信
頼度データを利用して同期検出を行う。信頼度データと
は復調データの信頼性を示すものであり、信頼度の高い
データは間違って復調された可能性は低く、信頼度の低
いデータは間違って復調された可能性がある。このため
信頼度の低いデータに対して、可能性のある全ての組み
合わせのデータパターンを生成し、生成されたデータに
対して同期検出を行う。
り、5は入力端子1からの多重信号をRDSデータaに
復調し、RDSデータに同期したRDSクロックbを再
生するとともに、信頼度データhを生成する復調回路、
3は信頼度データhに基づいてRDSデータeを加工
し、加工されたRDSデータに応じてオフセットワード
を検出するオフセットワード検出回路、4はオフセット
ワード検出回路3の出力により同期検出動作が制御され
る同期検出回路である。さらに、オフセット検出回路3
は、RDSデータaを取り込むためのスイッチ301
と、信頼度データhを取り込むためのスイッチ302
と、RDSデータaを取り込み、取り込まれたデータを
スイッチ301を介して巡回シフトするバッファレジス
タ303と、信頼度データhを取り込み、取り込まれた
データを巡回シフトするバッファレジスタ304と、R
DSクロックbとバッファレジスタ304の出力iとに
応じて、RDSデータを加工するための加工信号jと同
期検出動作を制御する同期制御信号kとを出力する軟判
定制御回路305と、加工信号jに応じてバッファレジ
スタ303の出力eを加工するEX−ORゲート306
と、シンドローム回路35と、オフセットワード判定回
路36とにより構成される。
れたRDS多重信号は復調回路2におてRDSデータa
に復調され、RDSデータaに同期するクロックbが再
生され、復調データの確からしさを示す信頼度データh
が生成される。信頼度データhの生成は、復調回路2が
RDS多重信号の受信レベルを図6のように示されるス
レッショルドレベルVH、VLと比較し、受信レベルが
VHより大きいかまたはVLより小さいとき、1レベル
の信頼度情報ビットを出力し、受信レベルがVHとVL
との間にあるとき、0レベルの信頼度情報ビットを出力
するようにして行われる。よって、復調データの確から
しさの度合いが大きいとき1レベルの信頼度情報ビット
を出力し、度合いが小さいとき0レベルの信頼度情報ビ
ットを出力する。
頼度データhはオフセットワード検出回路3中のバッフ
ァレジスタ303、304及び軟判定制御回路305に
それぞれ入力される。軟判定制御回路305は、図4に
示されるように、RDSクロックcが入力されると、シ
フトクロックc及びスイッチ信号dを出力する。スイッ
チ301及び302はスイッチ信号dによって端子30
1a及び302a側に切り換わる。尚、図4に示される
タイミングのように1ビットのRDSデータa及びそれ
に対応する信頼度データhを取り込むときスイッチ30
1及び302は端子301a側及び302a側に切り換
わり、巡回シフトが行われるときは端子301b側及び
302b側に切り換わる。
閉じられたスイッチ301を介して26ビットのバッフ
ァレジスタ303に入力され、シフトクロックcのタイ
ミングで取り込まれるとともに、信頼度データhは30
2a側に閉じられたスイッチ302を介して26ビット
のバッファレジスタ304に入力され、シフトクロック
cにより取り込まれる。つまり、復調回路5から1ビッ
トのRDSデータaが出力される度に、バッファレジス
タ303及び304に最新のRDSデータが取り込まれ
る。
タhが取り込まれた後、軟判定制御回路305のスイッ
チ信号dが図4dのように変化し、スイッチ301は端
子301b側に、スイッチ302は端子302b側に閉
じられる。その後、軟判定制御回路305は高速のシフ
トクロックcをバッファレジスタ303及び304に出
力して、バッファレジスタ303及び304内の26ビ
ット分のRDSデータ及び信頼度データをそれぞれ巡回
シフトする。この巡回シフト回数は図3の従来例では1
回だったが、本実施形態の場合バッファレジスタ304
内にある信頼度データに依存する。
aの信頼度データhは、信頼度の高いデータは「1」、
信頼度の低いデータは「0」なる値を有するものとし
て、1ビットで与えられている。軟判定回路305は、
バッファレジスタ304内にある信頼度データhのうち
「0」になる信頼度情報ビットの数をn個とするとき、
2のn乗回だけ繰り返してバッファレジスタ303及び
304のデータを巡回シフトする。この回数は、後述す
るように、信頼度の低いRDSデータビットの数より導
き出される信頼度の低いデータがとり得る組み合わせに
対応している。
タタイミングにおいて、RDSデータeを反転または非
反転する加工信号jをEX−ORゲート306の一方の
入力に出力する。EX−ORゲート306の他方の入力
には巡回シフトされて出力されるバッファレジスタ30
3の出力eが入力される。その結果、信頼度の低いデー
タは加工信号jにより反転または非反転されて、2のn
乗の種類のデータが順次シンドローム回路35に入力さ
れる。EX−ORゲート306において、信頼度の高い
RDSデータeに対しては常に非反転され、RDSデー
タビットは変わらず、信頼度の低いRDSデータeは反
転される。
らに説明を続ける。尚、実際の1ブロックのデータ数は
上記されているように26ビットであるが、説明を簡単
にするため1ブロックのデータが8ビットで構成される
ものとする。復調回路2から出力されるRDSデータa
が図5ア、信頼度データが図5イのようであるとする
と、この場合信頼度が「0」となるデータが第3ビット
目と第5ビット目に存在する。データアの第3ビット目
のRDSデータ「0」と第5ビット目のRDSデータ
「1」は信頼度が低いと判断できる。信頼度の低下は、
マルチパス等に起因するノイズにより起こる。実際には
「1」であるRDSデータの受信レベルがノイズの影響
により低下したり、実際は「0」であるRDSデータの
受信レベルが高くなることにより、受信レベルがスレッ
ショルドVH及びVLの間になり、信頼度が低いと判断
される。信頼度の低いデータは実際には「0」のRDS
データになる可能性もあり、「1」のRDSデータにな
る可能性もある。よって、図5においては、第3及び第
5ビット目のRDSデータは「0」または「1」のいず
れかになり、このビットの取り得る組み合わせは、
(0、0)、(0、1)、(1、0)、(1、1)の4
通りになる。つまり、信頼度の低いデータは2ビットの
ため、2の2乗である4通りのデータが考えられるわけ
である。
て、1回目の巡回シフトが行われると、バッファレジス
タ303の出力eはEX−ORゲート306に入力さ
れ、バッファレジスタ304の出力iは軟判定制御回路
305に入力される。軟判定制御回路305は、信頼度
の低いデータの数と何ビット目に存在するか検出し、図
5のデータの場合この検出結果を基に1回目の巡回シフ
トを含めた4回の巡回シフトを行わせ、4種類の加工信
号jを出力する。図5の例ではRDSデータの3ビット
目及び5ビット目の信頼度が低いため、加工信号jは図
5ウ〜カの4種類になる。
ジスタ303の出力eがEX−ORゲート306に入力
されるタイミングで、軟判定制御回路305は図5ウの
ように全てのビットが「0」になる加工信号jをEX−
ORゲート306に出力する。EX−ORゲート306
において、図5アのデータeと図5ウの加工信号jとが
各ビット毎にゲートされ、EX−ORゲート306から
図5キのように出力eを非反転された出力lが得られ
る。
4で、3回の巡回シフトが行われる。軟判定制御回路3
05は残りの図5エ〜カの3種類の加工信号jを巡回シ
フト毎に発生させて、バッファレジスタ303の出力e
に同期させて前記EX−ORゲート306に加工信号j
を入力させる。EX−ORゲート306においては、
「1」の加工信号ビットが入力されると出力eのビット
は反転される。図5エのように3ビット目が「1」にな
る加工信号jにより、EX−ORゲート308から出力
eの3ビット目を反転した出力l(図5ク)が得られ
る。また、図5オのように5ビット目が「1」になる加
工信号jにより、EX−ORゲート308から出力eの
5ビット目を反転した出力l(図5ケ)が得られ、さら
に、図5カのように3及び5ビット目が「1」になる加
工信号jにより、EX−ORゲート308から出力eの
3及び5ビット目を反転した出力l(図5コ)が得られ
る。
シンドローム回路35に順次入力される。シンドローム
回路35では入力されたブロックデータのシンドローム
を計算する。シンドロームの計算結果はオフセットワー
ド判定回路36に入力され、シンドロームのデータパタ
ーンが各オフセットワードの固有のパターンとなってい
るかどうかが検出される。オフセットワード判定回路3
6は検出出力とオフセットワードの種類とを同期検出回
路4に出力し、同期検出回路4で正しい順序でオフセッ
トワードが周期的に検出されたかどうかが判定され、同
期を検出する。
のRDSデータの取り込みから次の取り込みの期間に、
信頼度の低いRDSデータの全て取り得る組み合わせの
分だけ、RDSデータを加工し、加工された全てのデー
タのシンドロームを検出する。尚、バッファレジスタ3
03及び304の巡回シフト動作はRDSデータの1ビ
ットの伝送期間に行われなければならないので、シフト
クロックcは1ビット期間に比べ高速なクロックが用い
られる。
ットで与えていたが、複数ビットで形成された多値レベ
ルで与えられても可能であって、その場合には所定レベ
ルと比較して信頼度が低いと判断されるデータについて
上記のような処理を行うとよい。ところで、このように
信頼度データを用いて軟判定を行うことで、従来ではマ
ルチパスによるエラーのために検出できなかったオフセ
ットワードを検出することができるようになり、同期を
検出する可能性が高まる。しかし、一方では、オフセッ
トワードではないにもかかわらず、見かけ上正しく加工
されたオフセットワードを誤検出して、同期検出する可
能性も高まる。そこで、軟判定制御回路305は、バッ
ファレジスタ304内の26ビットの信頼度情報ビット
を積算し、積算結果をブロック信頼度情報kとして同期
検出回路4に出力する。同期検出回路4ではブロック信
頼度kを基に同期検出動作を制御する。ブロック信頼度
kが所定値より大きいと、見かけ上正しい偽のオフセッ
トワードが現れる可能性が低いとして同期検出を行わ
せ、ブロック信頼度kが小さいと見かけ上正しい偽のオ
フセットワードが現れる可能性が高いとして同期検出を
禁止する。例えば、図5に示すような8ビットの場合、
ブロック信頼度k(信頼度イの積算値)は6となる。同
期検出回路4はブロック信頼度「6」は所定値「7」よ
りも小さいので、判定されたオフセットワードを用いて
同期検出を禁止するように制御する。実際には、RDS
データは26ビットなので、ブロック信頼度は0〜26
となる。
ってオフセットワード判定回路36を制御し、信頼度の
低いブロックではオフセットワードの判定または判定結
果の出力を禁止するように制御しても、誤った同期検出
を防止できる。また、ブロック信頼度が所定値より低い
場合、シフトクロックcの出力を停止し、シンドローム
計算結果のオフセットワード判定回路36への入力を禁
止しても、誤った同期検出の防止を行うことも可能であ
る。
合、後方保護により最低2ブロックの同期タイミングが
正しいタイミングのときに同期検出するため、これらの
2ブロック分のブロック信頼度の和を計算し、2ブロッ
ク分のブロック信頼度が所定の値よりも小さい場合は同
期検出またはオフセットワード判定を禁止することも可
能である。さらには、一度同期タイミングを検出した
後、上記の2ブロック分の信頼度の和がより大きな他の
同期タイミングを検出したときにはその同期タイミング
に強制的に切り替えるように制御することによっても、
誤った同期検出の防止が可能である。
用いて同期検出することで、マルチパスの影響で従来検
出できなかった同期パターンを検出することができる。
特に、信頼度の低いデータは間違って復調された可能性
があるので、信頼度の低いデータに対して、可能性のあ
る全ての組み合わせの同期パターンを生成し、該生成デ
ータに対して同期検出を行う。その為、同期検出の確実
性を高めることができ、同期検出能力を向上させること
ができる。
評価することによって、見かけ上正しく生成された偽の
データパターンでの誤同期を避け、より確実な同期検出
を行うことができる。
る。
めのタイミング図である。
図である。
である。
Claims (9)
- 【請求項1】 予め定められた同期データが付加された
データ信号を受信し、該同期データの周期性を検出して
受信システムの同期を確立する同期再生回路において、
前記データ信号を復調して復調データを得るとともに、
前記復調データの各データの確からしさを示す信頼度情
報ビットを前記各データに対応して出力する復調回路
と、前記復調データに応じて前記同期データ中のパター
ンを検出する同期パターン検出回路と、同期パターン検
出回路において、前記信頼度情報ビットに応じて前記復
調データ信号を加工してデータパターンを生成するパタ
ーン生成回路と、同期パターン検出回路において、前記
データパターンより同期データのパターンを検出するパ
ターン検出回路とを備え、 前記同期パターン検出回路の検出条件を前記信頼度情報
ビットに応じて変更することを特徴とする同期再生回
路。 - 【請求項2】 さらに、該同期パターン検出回路の出力
により、前記同期データの周期性を所定の条件に従って
検出する同期検出回路とを備え、前記同期検出回路が信
頼度情報ビットに応じて制御されることを特徴とする請
求項1記載の同期再生回路。 - 【請求項3】 前記同期パターン検出回路において、当
該検出回路のバッファレジスタにおけるデータ信号およ
び信頼度情報ビットを、復調回路からのデータ信号の取
り込みから次の取り込みの期間に、信頼度の低いデータ
信号の全て取り得る組み合わせnの分だけ巡回シフト
し、 前記データ信号を反転または非反転する加工信号を前記
巡回シフトされて出力されるバッファレジスタの出力に
演算させることで、信頼度の低いデータ信号を反転また
は非反転し、2のn乗の種類のデータを生成しパターン
検出に用いることを特徴とする請求項1または2に記載
の同期再生回路。 - 【請求項4】 前記パターン生成回路は、信頼度の低い
復調データを反転または非反転して、データパターンを
生成することを特徴とする請求項1記載の同期再生回
路。 - 【請求項5】 さらに、前記同期データの付加されたブ
ロック単位で前記信頼度情報ビットを加算処理し、該加
算結果に従って前記ブロック単位での受信信号の信頼度
を判定する判定回路を備え、判定結果に従って前記同期
パターン検出回路または前記同期検出回路を制御するこ
とを特徴とする請求項1記載の同期再生回路。 - 【請求項6】 前記判定回路は、前記加算結果に応じ
て、前記受信信号の信頼度が低いと判定されたとき、前
記同期パターン検出回路に前記ブロック中の同期データ
パターンの検出を禁止することを特徴とする請求項5記
載の同期再生回路。 - 【請求項7】 前記判定回路は、前記加算結果に応じて
前記受信信号の信頼度が低いと判断されるとき、前記同
期検出回路において信頼度が低いブロック中の同期デー
タによる同期検出を禁止することを特徴とする請求項5
記載の同期再生回路。 - 【請求項8】 前記同期検出回路の同期保護条件を満足
する複数ブロックの前記信頼度を加算処理し、前記複数
ブロックの信頼度の和を所定の値と比較して、前記同期
検出回路を制御することを特徴とする請求項2記載の同
期再生回路。 - 【請求項9】 前記同期保護条件を満足する複数ブロッ
クの信頼度和が所定の値よりも低い場合には、前記同期
検出回路の同期検出を禁止することを特徴とする請求項
8記載の同期再生回路。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP23416897A JP3354452B2 (ja) | 1997-08-29 | 1997-08-29 | 同期再生回路 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP23416897A JP3354452B2 (ja) | 1997-08-29 | 1997-08-29 | 同期再生回路 |
Publications (2)
Publication Number | Publication Date |
---|---|
JPH1174879A JPH1174879A (ja) | 1999-03-16 |
JP3354452B2 true JP3354452B2 (ja) | 2002-12-09 |
Family
ID=16966738
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP23416897A Expired - Fee Related JP3354452B2 (ja) | 1997-08-29 | 1997-08-29 | 同期再生回路 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP3354452B2 (ja) |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2009267964A (ja) * | 2008-04-28 | 2009-11-12 | Sanyo Electric Co Ltd | 同期再生回路 |
-
1997
- 1997-08-29 JP JP23416897A patent/JP3354452B2/ja not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JPH1174879A (ja) | 1999-03-16 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US5677935A (en) | Sync detecting method and sync detecting circuit | |
EP0374906B1 (en) | Synchronization recovery circuit for recovering word synchronization and radiocommunication apparatus using the same | |
JP2623375B2 (ja) | データ受信装置 | |
JP3108364B2 (ja) | データ復調装置 | |
JP3354452B2 (ja) | 同期再生回路 | |
JP3263567B2 (ja) | 誤り訂正装置 | |
JPH10511833A (ja) | チャネル信号を情報信号に復号する装置及びこの装置を具える再生装置 | |
JP3561595B2 (ja) | Rds受信装置 | |
JP3478290B2 (ja) | Duty補正回路 | |
JPH088844A (ja) | デジタルデコーダ | |
JP3271180B2 (ja) | データ復調装置 | |
JP3001414B2 (ja) | 符号誤り訂正装置 | |
JPH0152937B2 (ja) | ||
JP3856586B2 (ja) | 同期判定装置 | |
JP3263568B2 (ja) | 誤り訂正装置 | |
JP4065717B2 (ja) | デジタルオーディオ信号受信装置 | |
JP2656345B2 (ja) | デイジタル信号伝送装置 | |
JP3290331B2 (ja) | ブロック同期処理回路 | |
JPH0379180A (ja) | フレーム同期再生回路 | |
JP2566939B2 (ja) | 伝送装置 | |
JPS60177732A (ja) | ビタビデコ−ダによる誤り検出方式 | |
JP3200535B2 (ja) | ブロック同期処理回路 | |
JP3121720B2 (ja) | 復調器 | |
JP3458782B2 (ja) | Duty補正回路 | |
JPH08111694A (ja) | ビットエラーレート劣化検出回路 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20070927 Year of fee payment: 5 |
|
FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080927 Year of fee payment: 6 |
|
FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090927 Year of fee payment: 7 |
|
FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100927 Year of fee payment: 8 |
|
FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100927 Year of fee payment: 8 |
|
FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110927 Year of fee payment: 9 |
|
FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120927 Year of fee payment: 10 |
|
FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120927 Year of fee payment: 10 |
|
FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130927 Year of fee payment: 11 |
|
LAPS | Cancellation because of no payment of annual fees |