JP3856586B2 - 同期判定装置 - Google Patents

Description

【０００１】
【発明の属する技術分野】
この発明は、ＢＳデジタル放送に用いられる同期判定装置に関し、詳細には、ＢＳデジタル放送の受信機側の同期判定装置に関するものである。
【０００２】
【従来の技術】
図８は、ＢＳデジタル放送（電気通信技術審議会諮問第７４号答申“１１．７ＧＨｚを超え１２．２ＧＨｚ以下の周波数の電波を使用する衛星デジタル放送方式の技術条件”）の受信機の回路ブロック図である。
【０００３】
図において、１は復調部、２はビタビ（Viterbi）復号器、３はデ・インターリーバ、４はデ・ランダマイザ、５はリードソロモン（Reed-Solomon）復号器、６はＴＭＣＣデコード部、７はＴＭＣＣ選択スイッチ、８は受信信号であるＢＳデジタル符号化基本構成（スーパーフレーム構成）である。また、ＢＳデジタル符号化基本構成（スーパーフレーム構成）は、図９に示される。
【０００４】
次に動作について説明する。ＢＳデジタル放送は、各伝送方式の組み合わせや各ＴＳ（トランスポートストリーム）で送られてくる情報量などを柔軟に変更できるために、音声・映像などのデータを一定の間隔単位で処理できるフレーム構造を用い、かつその制御信号としてＴＭＣＣ（Transmission & Multiplexing Configuration Control：伝送多重変調方式制御信号）を多重している。
【０００５】
スーパーフレーム構成８の中に書かれてある第１から第８フレームに挿入されているＴＭＣＣデータによって伝送方式等が決定されており、スーパーフレーム単位でＴＭＣＣの内容変更が可能である。このため、ＴＭＣＣデコード部６でＴＭＣＣがデコードされて初めて、主信号の伝送方式が判明するシステムとなっている（映像情報メディア学会誌Vol.52,No.11参照）。
【０００６】
このＴＭＣＣをデコードするためには、ＢＰＳＫ（２相ＰＳＫ）で固定されて伝送されているＴＭＣＣ情報からＴＡＢ１，ＴＡＢ２の同期語を使ってスーパーフレーム構成８の先頭を検知し、同期をかけることでフレーム番号を判別した後、ＴＭＣＣ情報をビタビ復号器２に通すとともに、ＴＭＣＣ選択スイッチ７により、デ・インターリーバ３を通さずに、デ・ランダマイザ４、リードソロモン復号器５を通して復号し、ＴＭＣＣデコード部６でＴＭＣＣを再構成することで伝送方式等がデコードされ、各ブロックが正常に動作するようになる。
【０００７】
ＴＭＣＣの中のＴＡＢ１には、図８のポイント２ではＷ１（ラージＷ１）＝０ｘ１Ｂ９５となり、図８のポイント１では、３２ビットのうち、後２０ビットで示されるｗ１（スモールｗ１）＝０ｘＥＣＤ２Ｂとなる同期語が挿入されている。
【０００８】
また、第１フレームのＴＡＢ２には、ポイント２ではＷ２（ラージＷ２）＝０ｘＡ３４０となり、ポイント１では、３２ビットのうち、後２０ビットで示されるｗ２（スモールｗ２）＝０ｘ０Ｂ６７７となる同期語が挿入され、それ以外のフレームのＴＡＢ２には、ポイント２ではＷ３（ラージＷ３）＝０ｘ５ＣＢＦとなり、ポイント１では、３２ビットのうち後２０ビットで示されるｗ３（スモールｗ３）＝０ｘＦ４９８８となる同期語が挿入されている。なお、上記同期語ＴＡＢ１，ＴＡＢ２は、１６進数で表記している。
【０００９】
図１０は、一般的な同期判別装置の構成を示すブロック図である。
【００１０】
図において、１は復調部、２はビタビ復号器、３はデ・インターリーバ、４はデ・ランダマイザ、５はリードソロモン復号器、６はＴＭＣＣデコード部、７はＴＭＣＣ選択スイッチ、９はｗ１検出部、１０はｗ２検出部、１１はｗ３検出部、１２はＯＲゲート、１３は遅延部Ａ、１４はＸ回連続一致判別部、１５は各種フレーム同期パルス用信号発生部Ｓである。
【００１１】
ＢＳデジタル放送では、ＴＭＣＣ８は、ＢＰＳＫ変調方式で伝送されることが決められているが、その後の主信号は、ＴＭＣＣデコード部６でデコードされないと伝送方式が決定されない。このため、ビタビ復号器２は、同期前にはＢＰＳＫ変調方式対応に固定されているのでＷ１は復号可能であるが、伝送方式が決定されていない主信号を使って復号するＷ２（Ｗ３）は復号できない。
【００１２】
一般的には、ビタビ復号器２に入力される前の信号を使ってｗ１検出部９（同期語２０ビット全て一致）、ｗ２検出部１０（同期語２０ビット全て一致）、ｗ３検出部１１（同期語２０ビット全て一致）による同期語検出を行い、さらに、ｗ２検出部１０の出力とｗ３検出部１１の出力のＯＲ出力と、ｗ１検出部９を時間調整するために遅延部Ａ１３を通して入力された出力とを、Ｘ回連続一致判別部１４に入力し、Ｘ回連続一致判別部１４が一致判別を行う。これら両方の同期語から検出された信号がＸ回連続一致した時に、同期判別ができたと判定する。
【００１３】
同期判定ができた時には、この信号を基準として各種フレーム同期パルス用信号発生部Ｓ１５がその他の回路ブロックに同期用信号を出力する。例えば、ビタビ復号器２は、発生した同期用信号を基準としてＴＭＣＣの位置を判別し、ＴＭＣＣを正しく復号して後段に出力することができるようになる。
【００１４】
【発明が解決しようとする課題】
しかしながら、このような従来の同期判定装置は以上のように構成されているので、以下のような問題点があった。
【００１５】
同期判別には、ビタビ復号後の信号を使って同期判定する方法も考えられないではなかったが、同期信号Ｗ２を検出できないと正確にビタビ復号できず、復号しなければ同期信号Ｗ２を検出できないという相反関係があるために実現されなかった。
【００１６】
このため、ビタビ復号前の信号に対して同期判定をするので、低Ｃ／Ｎの伝送路ではデータの誤り率が高くなって、同期判定に時間がかかったり、同期判定ができなかったりする問題点があった。また、一度同期判定ができても、その後の判定で同期解除される頻度が多くなり、同期判定部の動作が不安定になる問題点があった。
【００１７】
この発明は上記のような課題を解決するためになされたもので、低Ｃ／Ｎの伝送路を通った信号を受信した時にも、速くて安定した同期判定ができる同期判定装置を得ることを目的とする。
【００１８】
【課題を解決するための手段】
請求項１に記載の同期判定装置は、ビタビ復号後の信号のＴＭＣＣ情報に含まれる同期語ＴＡＢ１の情報Ｗ１を検出するＷ１検出手段と、ビタビ復号前の信号のＴＭＣＣ情報に含まれる同期語ＴＡＢ２の情報ｗ２を検出するｗ２検出手段と、Ｗ１検出手段により検出した情報Ｗ１が、フレーム毎にＮ（Ｎは１以上の任意の正整数）回連続して検出されたことを判別する判別手段と、情報ｗ２と判別手段の出力に基づいて各種フレーム同期信号を発生する同期信号発生手段と、ビタビ復号前の信号のＴＭＣＣ情報に含まれる同期語ＴＡＢ３の情報ｗ３を検出するｗ３検出手段を備え、判別手段は、情報ｗ２又は情報ｗ３とＷ１検出手段により検出した情報Ｗ１が、同時にＺ（Ｚは１以上の任意の正整数）回連続して検出されたとき、同期判定を行うことを特徴とする。
【００２１】
請求項２に記載の同期判定装置は、ビタビ復号器前段の復調部のＡＧＣ出力信号から伝送路のＣ／Ｎを仮判定するＣ／Ｎ判定手段と、ビタビ復号前の信号のＴＭＣＣ情報に含まれる同期語ＴＡＢ１の情報ｗ１を検出するｗ１検出手段と、Ｃ／Ｎ判定手段の判定結果に基づいて、ビタビ復号前の信号を用いてＴＭＣＣ情報に含まれるＴＡＢ１の情報ｗ１を検出するのか、あるいはビタビ復号後の信号を用いてＴＭＣＣ情報に含まれるＴＡＢ１の情報Ｗ１を検出するのかを切り換える切換手段と、切換手段の切換えに対応して、判別手段が、同期判定するための一致回数を変更する手段とを備えたことを特徴とする。
【００２２】
請求項３に記載の同期判定装置は、ビタビ復号後の信号のＴＭＣＣ情報に含まれる同期語ＴＡＢ１の情報Ｗ１を検出するＷ１検出手段と、ビタビ復号前の信号のＴＭＣＣ情報に含まれる同期語ＴＡＢ２の情報ｗ２を検出するｗ２検出手段と、Ｗ１検出手段により検出した情報Ｗ１が、フレーム毎にＮ（Ｎは１以上の任意の正整数）回連続して検出されたことを判別する判別手段と、情報ｗ２と判別手段の出力に基づいて各種フレーム同期信号を発生する同期信号発生手段と、ビタビ復号前の信号に含まれる主信号位置を発生する主信号位置発生手段と、主信号位置に基づいて主信号の伝送方式信号をフレーム毎に強制的に、８ＰＳＫから順に７／８ＱＰＳＫ、５／６ＱＰＳＫ、３／４ＱＰＳＫ、２／３ＱＰＳＫ、１／２ＱＰＳＫ、ＢＰＳＫへと変更する伝送方式信号強制発生手段と、伝送方式信号強制発生手段により発生した伝送方式信号を、同期判定時に復調部及びビタビ復号器に供給する手段と、ビタビ復号後の信号から同期語ＴＡＢ２の情報Ｗ２を検出するＷ２検出手段とを備え、同期信号発生手段は、Ｗ２検出手段により検出された情報Ｗ２に基づいてその他のフレーム同期用信号を発生することを特徴とする。
【００２３】
請求項４に記載の同期判定装置は、検出された情報Ｗ１から仮のフレーム同期信号を発生する仮フレーム同期信号発生手段と、ビタビ復号後の信号から同期語ＴＡＢ３の情報Ｗ３を検出するＷ３検出手段とをさらに備え、主信号位置発生手段は、仮フレーム同期信号発生手段の出力に基づいてビタビ復号前の信号に含まれる主信号位置を発生し、判別手段は、検出された情報Ｗ１、Ｗ２及びＷ３を全て使用して同期判定を行うことを特徴とする。
【００２４】
請求項５に記載の同期判定装置は、ビタビ復号前の信号を用いてＴＭＣＣ情報に含まれたＴＡＢ１の情報ｗ１とＴＡＢ２の情報ｗ２又はｗ３が、Ｘ（Ｘは１以上の任意の正整数）回連続して検出されたとき、仮のフレーム同期信号を発生する仮同期信号発生手段と、ビタビ復号後の信号を用いてＴＭＣＣ情報に含まれたＴＡＢ１の情報Ｗ１とＴＡＢ２の情報Ｗ２又はＷ３が、フレーム毎にＹ（Ｙは１以上の任意の正整数）回連続して検出されたとき、各種フレーム同期信号を発生する同期信号発生手段と、ＴＭＣＣが再構成される前は、仮同期信号発生手段により発生した同期信号を出力し、ＴＭＣＣが再構成された後は、同期信号発生手段により発生した同期信号を出力するように切り換える手段とを備えたことを特徴とする。
【００２５】
【発明の実施の形態】
以下、添付した図面を参照して、この発明を具体的に説明する。
【００２６】
実施の形態１．
図１はこの発明の実施の形態１であるＢＳデジタル放送に用いられる同期判定装置を示すブロック図である。実施の形態１の説明にあたり前記図１０に示す同期判定装置と同一構成部分には同一符号を付している。
【００２７】
図において、１は復調部、２はビタビ復号器、７はＴＭＣＣ選択スイッチ、１０は同期語２０ビット全て一致を検出するｗ２検出部、１６はビタビ復号後信号からＴＡＢ１情報Ｗ１を検出するＷ１検出部、１７は検出されたＷ１が同じ周期で連続してＹ（Ｙは１以上の任意の正整数）回検出できたことを判別するＹ回連続一致同期判別部、１８はｗ２検出部１０で検出されたｗ２を遅延して時間調整をとる遅延部Ｂ、１９はＹ回連続一致同期判別部１７で判別された信号を基準として、ｗ２を遅延した信号によってフレーム番号を判別し、各種フレーム同期信号を発生する各種フレーム同期信号発生部Ａである。
【００２８】
ｗ２検出部１０は、ビタビ復号前の信号のＴＭＣＣ情報に含まれる同期語ＴＡＢ２の情報ｗ２を検出する。
【００２９】
Ｗ１検出部１６は、ビタビ復号後の信号のＴＭＣＣ情報に含まれる同期語ＴＡＢ１の情報Ｗ１を検出する。
【００３０】
以下、上述のように構成された同期判定装置の動作を説明する。
【００３１】
まず、Ｗ１検出部１６は、Ｗ１の同期語１６ビット全てが一致した時に、Ｗ１検出信号を発生する。Ｗ１はフレーム毎に挿入されているため、予め判っているフレーム周期毎に必ず検出できるので、Ｙ回連続一致同期判別部１７は、フレーム周期毎に連続Ｙ回Ｗ１が検出できた場合に同期判別ができたと判別する。
【００３２】
同期判別ができると、各種フレーム同期信号発生部Ａ１９はその同期判別を基準として各種フレーム同期信号を発生する。この時発生する同期信号には、第１から第８フレームまでの各種フレームの先頭を現す同期信号（以後、ＦＨという）と、ＢＳデジタルの符号化基本構成であるスーパーフレームの先頭を現す同期信号（以後、ＳＦＨという）が必要になる。Ｗ１検出だけではＦＨは発生できるものの、ＳＦＨは発生することができない。
【００３３】
ＳＦＨを発生するためには、ｗ２検出部１０からの出力を遅延部Ｂ１７で時間調整して使用することで、各種フレームの番号を決定することができる。ｗ２は第１フレームにだけ挿入されている同期語なので、このｗ２を検出されたフレームの先頭がＳＦＨとなることに決定できる。
【００３４】
以上説明したように、実施の形態１に係る同期判定装置は、復調部１、ビタビ復号器２、ＴＭＣＣ選択スイッチ７、ビタビ復号前信号のＴＭＣＣ情報に含まれる同期語ＴＡＢ２の情報ｗ２を検出するｗ２検出部１０、ビタビ復号後信号からＴＡＢ１情報Ｗ１を検出するＷ１検出部１６、検出されたＷ１が同じ周期で連続してＹ回検出できたことを判別するＹ回連続一致同期判別部１７、ｗ２検出部１０で検出されたｗ２を遅延して時間調整をとる遅延部Ｂ１８、Ｙ回連続一致同期判別部１７で判別された信号を基準として、ｗ２を遅延した信号によってフレーム番号を判別し、各種フレーム同期信号を発生する各種フレーム同期信号発生部Ａ１９を備えて構成したので、低Ｃ／Ｎ伝送路で受信した信号に対してビタビ復号で誤り訂正を行った後の信号を使用して、Ｗ１を検出して同期信号を発生できることになるため、より低Ｃ／Ｎの受信信号に対して同期判別を行うことができる。
【００３５】
ここで、実施の形態１では、ビタビ復号後の信号のＴＭＣＣ情報に含まれる同期語ＴＡＢ１のＷ１と、ビタビ復号前の信号のＴＭＣＣ情報に含まれる同期語ＴＡＢ２の情報ｗ２とを用いて同期検出を行うように構成している。前記図９に示すように両者のＴＡＢは異なるＴＡＢであるので同期検出用同期語に含まれる情報も異なる。したがって、単にビタビ復号後の信号を用いるのではないため、本実施の形態で述べたような正確な同期判定が可能になる。同様の考え方から、ＴＡＢ１のＷ１とＴＡＢ３のｗ３の組み合わせでもよいし、また、ビタビ復号後の信号とビタビ復号前の信号の組み合わせを逆にした、例えばＴＡＢ２のＷ２とＴＡＢ１のｗ１の組み合わせも可能である。
【００３６】
実施の形態２．
実施の形態１は、Ｗ１検出によりＦＨ同期を確立し、ｗ２検出（２０ビット同期語全て一致）を使用することでＳＦＨを出力できるようにした。実施の形態２では、ｗ２の検出を２０ビットの同期語のうちＳ（Ｓは任意の数）ビット一致で検出と判別できるようにするものである。
【００３７】
図２はこの発明の実施の形態２である同期判定装置を示すブロック図である。実施の形態２の説明にあたり前記図１に示す同期判定装置と同一構成部分には同一符号を付している。
【００３８】
図において、１は復調部、２はビタビ復号器、７はＴＭＣＣ選択スイッチ、１０は同期語２０ビット全て一致を検出するｗ２検出部、１６はビタビ復号後信号からＴＡＢ１情報を検出するＷ１検出部、１７は検出されたＷ１が同じ周期で連続してＹ回検出できたことを判別するＹ回連続一致同期判別部、２０はビタビ復号を行う前の信号を用いてｗ２の検出をビット単位で行うｗ２ビット判定部、２１は２０ビットのｗ２同期語のうちＳビット以上一致していればｗ２検出と判別するＳビット一致判定部、２２はビタビ復号後の入力信号中のＴＡＢ２の位置を示す信号を発生するＴＡＢ２位置信号発生部、２３は各種フレーム同期信号を発生する各種フレーム同期信号発生部Ｂである。
【００３９】
上記ｗ２ビット判定部２０及びＳビット一致判定部２１は、全体としてＴＡＢ２位置信号を基に、情報ｗ２をビット単位で検出し、２０ビットの中でＳビット以上が一致したとき、ｗ２検出と判別するビット判別手段を構成する。
【００４０】
実施の形態２は、前記図１のｗ２検出部１０がｗ２ビット判別部２０及びＳビット一致判別部２１に置き換えられ、ＴＡＢ２位置信号発生部２２が迫加された構成となっている。
【００４１】
以下、上述のように構成された同期判定装置の動作を説明する。
【００４２】
実施の形態２に係る同期判定装置は、実施の形態１と同様にしてＷ１検出からＦＨを発生する。すなわち、Ｗ１検出部１６は、Ｗ１の同期語１６ビット全てが一致した時に、Ｗ１検出信号を発生する。Ｙ回連続一致同期判別部１７により同期判別がされると、各種フレーム同期信号発生部Ｂ２３はその同期判別を基準として同期信号ＦＨを発生し、ＴＡＢ２位置信号発生部２２に出力する。
【００４３】
ＦＨはフレームの先頭を示す信号であるから、この信号を基準にＴＡＢ２位置信号発生部２２で入力信号中のＴＡＢ２の位置を示す信号を発生し、この信号で示された位置の入力信号をｗ２ビット判別部２０に出力する。
【００４４】
ｗ２ビット判別部２０では、ＴＡＢ２の位置を現す信号で示された位置の入力信号に基づいて、ビタビ復号を行う前の信号の２０ビットの同期語との一致を判別する。同期語２０ビットの判別結果は、Ｓビット一致判別部２１に出力され、Ｓビット一致判別部２１は、２０ビット中Ｓビット以上一致があった場合にｗ２が検出できたと判別し、この判別結果を各種フレーム同期信号発生部Ｂ２３に出力する。
【００４５】
各種フレーム同期信号発生部Ｂ２３では、Ｓビット一致判別部２１の判別結果を受けて、実施の形態１と同様にＳＦＨを含む各種フレーム同期信号を出力する。
【００４６】
以上説明したように、実施の形態２に係る同期判定装置は、入力信号中の同期語ＴＡＢ２の位置を示す信号を発生するＴＡＢ２位置信号発生部２２と、ビタビ復号を行う前の信号を用いてｗ２の検出をビット単位で行うｗ２ビット判定部２０、２０ビットのｗ２同期語のうちＳビット以上一致していればｗ２検出と判別するＳビット一致判定部２１とを備えて構成したので、ｗ２検出方法を入力信号中のＴＡＢ２情報位置だけに対してＷ２ビット判別を行い、Ｓビット以上の一致があった時にｗ２検知したと判別できるようになるため、誤り訂正がかかっていない信号に対するｗ２検出の誤判定が少なくなり、また、検知をより迅速にすることができる。
【００４７】
実施の形態３．
実施の形態１では、Ｗ１検出によりＦＨ同期を確立し、ｗ２検出（２０ビット同期語全て一致）を使用することでＳＦＨを出力できるようにしたものである。実施の形態３では、Ｗ１検出とｗ２検出とｗ３検出を行い、これら３種類の結果からＦＨ同期を確立し、各種同声信号を発生する。
【００４８】
図３はこの発明の実施の形態３である同期判定装置を示すブロック図である。実施の形態３の説明にあたり前記図１及び図１０に示す同期判定装置と同一構成部分には同一符号を付している。
【００４９】
図において、１は復調部、２はビタビ復号器、７はＴＭＣＣ選択スイッチ、１０は同期語２０ビット全て一致を検出するｗ２検出部、１１は同期語２０ビット全て一致を検出するｗ３検出部、１２はｗ２検出部１０の出力とｗ３検出部１１の出力の論理和をとるＯＲゲート、３０はＯＲゲート１２出力を遅延させて時間調整をとる遅延部Ｃ、１６はビタビ復号後信号からＴＡＢ１情報を検出するＷ１検出部、３１はＷ１検出部１６の出力と遅延部Ｄ３０の出力の論理積をとるＡＮＤゲート、３２はＡＮＤゲート３１の出力が同じ周期で連続してＺ（Ｚは１以上の任意の正整数）回検出できたことを判別するＺ回連続一致同期判別部、３３はｗ２検出部１０で検出されたｗ２を遅延して時間調整をとる遅延部Ｄ、１９はＺ回連続一致同期判別部３２で判別された信号を基準として、ｗ２を遅延した信号によってフレーム番号を判別し、各種フレーム同期信号を発生する各種フレーム同期信号発生部Ａである。
【００５０】
ｗ３検出部１１は、ビタビ復号前の信号のＴＭＣＣ情報に含まれる同期語ＴＡＢ３の情報ｗ３を検出する。
【００５１】
実施の形態３は、前記図１の構成に、ｗ３検出部１１とｗ２検出部１０の論理和をとるＯＲゲート１２と、ＯＲゲート１２出力の時間調整をとる遅延部Ｃ３０と、Ｗ１検出部１６出力と遅延部Ｃ３０の出力の論理積をとるＡＮＤゲート３１と、ＡＮＤゲート３１出力がＺ回連続一致したとき同期判定とするＺ回連続一致判別部３２とを追加した構成となっている。
【００５２】
以下、上述のように構成された同期判定装置の動作を説明する。
【００５３】
実施の形態３に係る同期判定装置は、実施の形態１と同様にＷ１検出する。ビタビ復号を行う前の信号に対して、常時、ｗ２検出部１０及びｗ３検出部１１がｗ２及びｗ３を検出し、ＯＲゲート１２で両者の論理和をとって遅延部Ｃ３０に出力する。Ｗ１検出部１６の出力とこの論理和出力は、受信信号（入力信号）のスーパーフレーム構成とビタビ復号の遅延量の関係から、必ず一定の位置関係を持っている。このため、論理和出力に対して時間調整用の遅延部Ｃ３０を通してＷ１と同じタイミングで論理和出力が発生するようにする。
【００５４】
ＴＡＢ１情報（Ｗ１）とＴＡＢ２情報（論理和出力）が両方共に検知できた時には、ＡＮＤゲート３１は一致信号をＺ回連続一致同期判別部３２に出力する。Ｚ回連続一致同期判別部３２では、この一致信号を予め判っているフレーム周期毎に、Ｚ回連続して一致した時に同期判別できたと判断する。この判別信号を基準として各種フレーム同期信号発生部Ａ１８はＦＨを発生させ、実施の形態１同様にしてＳＦＨを発生させる。
【００５５】
以上説明したように、実施の形態３に係る同期判定装置は、ビタビ復号前の信号のＴＭＣＣ情報に含まれる同期語ＴＡＢ３の情報ｗ３を検出するｗ３検出部１１、ｗ２検出部１０の出力とｗ３検出部１１の出力の論理和をとるＯＲゲート１２、ＯＲゲート１２出力を遅延させて時間調整をとる遅延部Ｃ３０、Ｗ１検出部１６の出力と遅延部Ｄ３０の出力の論理積をとるＡＮＤゲート３１を備え、Ｚ回連続一致同期判別部３２は、情報ｗ２又は情報ｗ３とＷ１検出部１６により検出した情報Ｗ１が、同時にＺ回連続して検出されたとき、同期判別を行うように構成したので、ＴＡＢ１（Ｗ１）情報とＴＡＢ２（ｗ２、ｗ３）情報両方を使用して同期判別できるようになるため、低Ｃ／Ｎの受信信号を同期判別する時にも誤検出が少なくなり安定した同期判定動作ができる。
【００５６】
実施の形態４．
実施の形態３は、Ｗ１検出と、ｗ２及びｗ３検出との両方を使って同期判定をするようにしたものである。実施の形態４では、復調部のＡＧＣ（Automatic Gain Control）出力を使って受信信号のＣ／Ｎを仮判定し、高Ｃ／Ｎと判定した時にはできるだけ速く同期判定できるように従来の同期回路を使用して連続一致回数を少ないＮ１回（Ｎ１は任意の数）に切換え、低Ｃ／Ｎと判別した時には、実施の形態３を使用して連続一致回数をＮ１より大きいＮ２回（Ｎ２は任意の数、但しＮ１＜Ｎ２）に切換えるようにするものである。
【００５７】
図４はこの発明の実施の形態４である同期判定装置を示すブロック図である。実施の形態４の説明にあたり前記図３に示す同期判定装置と同一構成部分には同一符号を付している。
【００５８】
図において、１は復調部、４０は復調部１のＡＧＣ出力レベルを判定するＡＧＣレベル判定部（Ｃ／Ｎ判定手段）、２はビタビ復号器、７はＴＭＣＣ選択スイッチ、９は同期語２０ビット全て一致を検出するｗ１検出部、１０は同期語２０ビット全て一致を検出するｗ２検出部、１１は同期語２０ビット全て一致を検出するｗ３検出部、４１はｗ１検出部９で検出されたｗ１を遅延して時間調整をとる遅延部Ｅ、１２はｗ２検出部１０の出力とｗ３検出部１１の出力の論理和をとるＯＲゲート、３０はＯＲゲート１２出力を遅延させて時間調整をとる遅延部Ｃ、１６はビタビ復号後信号からＴＡＢ１情報を検出するＷ１検出部、４２はＡＧＣレベル判定部４０の判定出力によって、Ｗ１検出とｗ１検出を切換えるスイッチ、３１はスイッチ４２の出力と遅延部Ｄ３０の出力の論理積をとるＡＮＤゲート、４３は連続一致回数を切換えるスイッチ、４４は入力信号が同じ周期で連続してＮ１（Ｎ１は任意の正整数）回検出できたことを判別するＮ１回連続一致同期判別部、４５は入力信号が同じ周期で連続してＮ２（Ｎ２は任意の正整数、但し、Ｎ１＜Ｎ２）回検出できたことを判別するＮ２回連続一致同期判別部、４６はＮ１回連続一致同期判別部４４の出力とＮ２回連続一致同期判別部４５の出力を加算する加算器、３３はｗ２検出部１０で検出されたｗ２を遅延して時間調整をとる遅延部Ｄ、１９はＮ１回連続一致同期判別部４４又はＮ２回連続一致同期判別部４５で判別された信号を基準として、ｗ２を遅延した信号によってフレーム番号を判別し、各種フレーム同期信号を発生する各種フレーム同期信号発生部Ａである。
【００５９】
ｗ１検出部９は、ビタビ復号前の信号のＴＭＣＣ情報に含まれる同期語ＴＡＢ１の情報ｗ１を検出する。
【００６０】
実施の形態４は、前記図３の構成に、ｗ１検出部９と、復調部１から出力されるＡＧＣ出力等を利用することで、受信信号のＣ／Ｎを仮判定するＡＧＣレベル判定部４０と、その判定出力によって、Ｗ１検出とｗ１検出を切換えるスイッチ４２と、連続一致回数を切換えるスイッチ４３と、Ｎ１連続一致判定回路４４及びＮ２連続一致判定回路４５とを追加した構成となっている。
【００６１】
以下、上述のように構成された同期判定装置の動作を説明する。
【００６２】
復調部１から出力されるＡＧＣ信号等を利用することで受信信号のＣ／Ｎを仮判定することができる。実施の形態４では、復調部１から出力されるＡＧＣ信号をＡＧＣレベル判定部４０で、一定のスレッショルド値で高Ｃ／Ｎ状態と低Ｃ／Ｎ状態に仮判定する。このレベル判定結果は、スイッチ４２及びスイッチ４３に出力される。
【００６３】
高Ｃ／Ｎと仮判定された場合には、スイッチ４２はｗ１検出部９側の出力を選択し、スイッチ４３はＮ１回連続一致判定部４４を選択する。この時には、ビタビ復号される前の信号を使ったｗ１検出部９出力と、ｗ２検出部１０及びｗ３検出部１１の論理和出力を用いるために、それぞれ遅延部Ｅ４１及び遅延部Ｃ３０で時間調整する。このようにして従来例と同様の同期方法を採用し、連続一致回数もより少ない回数であるＮ１（Ｎ１＜Ｎ２）を選択することで速く同期判定ができるようになる。各種フレーム同期信号発生部Ａ１８では、Ｎ１回連続一致判定部４４から出力された信号を基準として、ＦＨ、及びＳＦＨを出力する。
【００６４】
一方、低Ｃ／Ｎと仮判定された場合には、スイッチ４２はＷ１検出部１６を選択し、スイッチ４３はＮ２回連続一致判定部４５を選択する。この時には、ビタビ復号後の信号を使ったＷ１検出部１６と、ｗ２検出部１０及びｗ３検出部１１の論理和出力を用いるために、遅延部Ｅ４１及び遅延部Ｃ３０で時間調整する。このようにして実施の形態３と同様の同期方法を実現し、連続一致回数もより多い回数であるＮ２（Ｎ１＜Ｎ２）を選択することで同期判定の誤判定を抑制することができるようになる。各種フレーム同期信号発生部Ａ１８では、Ｎ２回連続一致判定部４５から出力された信号を基準として、ＦＨ、及びＳＦＨを出力する。
【００６５】
以上説明したように、実施の形態４に係る同期判定装置は、復調部１のＡＧＣ出力レベルを判定するＡＧＣレベル判定部４０と、ビタビ復号前の信号のＴＭＣＣ情報に含まれる同期語ＴＡＢ１の情報ｗ１を検出するｗ１検出部９と、ＡＧＣレベル判定部４０の判定出力によって、Ｗ１検出とｗ１検出を切換えるスイッチ４２及び連続一致回数を切換えるスイッチ４３と、入力信号が同じ周期で連続してＮ１回検出できたことを判別するＮ１回連続一致同期判別部４４と、入力信号が同じ周期で連続してＮ２回検出できたことを判別するＮ２回連続一致同期判別部４５とを備え、ＡＧＣのレベル判定によって受信信号のＣ／Ｎを仮判定し、その状態によって、速く同期判定ができるシステムか、できるだけ誤判定を少なくできるシステムかを選択できるように構成したので、受信信号のＣ／Ｎの状態に応じて最適な同期判定方法が選択でき、速くて安定した同期信号が出力できる。
【００６６】
実施の形態５．
実施の形態１は、Ｗ１検出によりＦＨ同期を確立し、ｗ２検出（２０ビット同期語全て一致）を使用することでＳＦＨを出力できるようにしたものである。実施の形態５では、Ｗ２検出（１６ビット全て一致）を行い、Ｗ１とＷ２検出情報から各種同期信号を発生する。
【００６７】
図５はこの発明の実施の形態５である同期判定装置を示すブロック図である。実施の形態５の説明にあたり前記図１及び図２に示す同期判定装置と同一構成部分には同一符号を付している。
【００６８】
図において、１は復調部、２はビタビ復号器、６はＴＭＣＣデコード部、７はＴＭＣＣ選択スイッチ、１０は同期語２０ビット全て一致を検出するｗ２検出部、１６はビタビ復号後信号からＴＡＢ１情報を検出するＷ１検出部、１７は検出されたＷ１が同じ周期で連続してＹ回検出できたことを判別するＹ回連続一致同期判別部、２３は各種フレーム同期信号を発生する各種フレーム同期信号発生部Ｂ、５０はビタビ復号後信号からＴＡＢ２情報を検出するＷ２検出部、５１はビタビ復号後の信号の中でのＴＡＢ２（Ｗ２又はＷ３）位置を示す信号を発生するＴＡＢ２（Ｗ２又はＷ３）位置信号発生部、５２はビタビ復号される前の信号に対する主信号の位置を示す主信号位置発生部（主信号位置発生手段）、５３は主信号部分の伝送方式をフレーム毎に変更する主信号伝送方式強制発生部（伝送方式信号強制発生手段）、５４は同期判定動作中だけ変調部とビタビ復号器２に入力される伝送方式を、主信号伝送方式強制発生部５３からの出力に切換えるスイッチである。
【００６９】
以下、上述のように構成された同期判定装置の動作を説明する。
【００７０】
実施の形態５に係る同期判定装置は、実施の形態１と同様に、Ｗ１検出部１６、Ｙ回連続一致判別部１７及び各種フレーム同期信号発生部Ｂ２３を使ってＦＨを発生する。
【００７１】
主信号位置発生部５２は、上記ＦＨを利用してビタビ復号前の信号に対する主信号の位置を示す信号を発生し、ＴＡＢ２位置信号発生部５１は、上記ＦＨを利用してビタビ復号後のＴＡＢ２位置を示す信号を発生する。
【００７２】
ＴＡＢ２位置信号発生部５１により発生したＴＡＢ２位置信号は、Ｗ２検出部５０に入力され、Ｗ２検出部５０はこのＴＡＢ２位置信号とビタビ復号後信号からＴＡＢ２情報Ｗ２を検出する。
【００７３】
ここで、ビタビ復号後のＷ２を検出するためには、ビタビ復号前の主信号の伝送方式が予め判っていなければならない。ＢＳデジタル放送の規格では、ＴＭＣＣ部８（前記図９参照）はＢＰＳＫで伝送されることが決められているが、主信号はユーザによって８ＰＳＫ、７／８，５／６，３／４，２／３，１／２ＱＰＳＫまたはＢＰＳＫの伝送方式から自由に選択可能である。しかし、この伝送方式の選択は、ＴＭＣＣ部８のＴＭＣＣ情報に書き込まれているので、ＴＭＣＣデコード部６でＴＭＣＣ情報をデコードするまで、すなわち同期判定が完了して全てのシステムが発生した同期信号によって動作するまで、主信号の伝送方式は判らないことになる。
【００７４】
そこで実施の形態５では、スイッチ５４を用いて同期判定時にだけ主信号の伝送方式を強制的に固定し、Ｗ２が検出できるまで、伝送方式をフレーム毎に８ＰＳＫから順次７／８，５／６，３／４，２／３，１／２ＱＰＳＫまたはＢＰＳＫと切換えるようにする。
【００７５】
また、主信号位置発生部５２により発生したビタビ復号前の主信号の位置を示す信号は、強制伝送方式信号５３に入力され、強制伝送方式信号５３はこの主信号の位置を示す信号から主信号部分の伝送方式をフレーム毎に変更する強制伝送方式信号を発生させる。
【００７６】
この強制伝送方式信号は、スイッチ５４を経由して復調部１及びビタビ復号器２に入力され、復調部１及びビタビ復号器２による復調時に使用される。Ｗ２検出部５０では、実際に伝送されている伝送方式と一致した時、ＴＡＢ２位置信号発生部５１で示された位置だけで、かつ１６ビットのＷ２同期語がすべて一致した時にＷ２が検出され、各種フレーム同期信号発生部Ｂ２３に出力される。各種フレーム同期信号発生部Ｂ２３は、Ｗ２検出部５０で検出されたＷ２によってＳＦＨを発生することができるようになる。
【００７７】
以上のように、ビタビ復号後のＷ１検出でＦＨを発生し、Ｗ２検出でＳＦＨを発生できるようにしているので、ビタビ復号前の信号を同期判定に使っているシステムより、より低Ｃ／Ｎの受信信号に対して正確に同期判定ができる。
【００７８】
以上説明したように、実施の形態５に係る同期判定装置は、ビタビ復号前の信号に含まれる主信号位置を発生する主信号位置発生部５２と、主信号位置に基づいて主信号の伝送方式信号をフレーム毎に強制的に、８ＰＳＫから順次７／８，５／６，３／４，２／３，１／２ＱＰＳＫまたはＢＰＳＫへと変更する主信号伝送方式強制発生部５３と、同期判定動作中だけ変調部とビタビ復号器２に入力される伝送方式を、主信号伝送方式強制発生部５３からの出力に切換えるスイッチ５４と、ビタビ復号後の信号から同期語ＴＡＢ２の情報Ｗ２を検出するＷ２検出部５０とを備え、各種フレーム同期信号発生部Ｂ２３は、検出された情報Ｗ２に基づいてその他のフレーム同期用信号を発生するように構成したので、ビタビ復号後のＷ１、Ｗ２検出だけを使って判定を行うことができ、より低Ｃ／Ｎの受信信号に対して正確に同期判定ができる。
【００７９】
実施の形態６．
実施の形態５では、ビタビ復号後のＷ１検出だけでＦＨを発生し、Ｗ２検出でＳＦＨを発生するようにしたものである。実施の形態６では、ビタビ復号後の信号からＷ１、Ｗ２，Ｗ３検出した全ての検出結果を使って同期判定するものである。
【００８０】
図６はこの発明の実施の形態６である同期判定装置を示すブロック図である。実施の形態６の説明にあたり前記図５に示す同期判定装置と同一構成部分には同一符号を付している。
【００８１】
図において、１は復調部、２はビタビ復号器、６はＴＭＣＣデコード部、７はＴＭＣＣ選択スイッチ、１０は同期語２０ビット全て一致を検出するｗ２検出部、１６はビタビ復号後信号からＴＡＢ１情報を検出するＷ１検出部、５０はビタビ復号後信号からＴＡＢ２情報を検出するＷ２検出部、６０はビタビ復号後の信号からＷ３を検出するＷ３検出部、６１はＷ２，Ｗ３検出結果とＷ１検出結果を時間調整して同タイミングにするための遅延部Ｆ、６２はＷ２検出部５０の出力とＷ３検出部６０の出力の論理和をとるＯＲゲート、６３は遅延部Ｆ６１の出力とＯＲゲート６２出力の論理積をとるＡＮＤゲート、１７は検出されたＷ１が同じ周期で連続してＹ回検出できたことを判別するＹ回連続一致同期判別部、６４は検出したＷ１情報から仮判定したフレーム同期信号（仮ＦＨ）を発生する仮ＦＨ発生部（仮フレーム同期信号発生手段）、５２はビタビ復号される前の信号に対する主信号の位置を示す主信号位置発生部、５３は主信号部分の伝送方式をフレーム毎に変更する主信号伝送方式強制発生部、５４は同期判定動作中だけ変調部とビタビ復号器２に入力される伝送方式を、主信号伝送方式強制発生部５３からの出力に切換えるスイッチ、３２はＡＮＤゲート６３の出力（Ｗ１，Ｗ２，Ｗ３の全ての検出結果）が同じ周期で連続してＺ回検出できたことを判別するＺ回連続一致同期判別部、６５はＺ回連続一致同期判別部３２で判別された信号を基準として、各種フレーム同期信号を発生する各種フレーム同期信号発生部Ｃである。
【００８２】
Ｗ３検出部６０は、ビタビ復号後の信号から同期語ＴＡＢ３の情報Ｗ３を検出する。
【００８３】
以下、上述のように構成された同期判定装置の動作を説明する。
【００８４】
実施の形態６に係る同期判定装置は、実施の形態５と同様にして、Ｗ１検出部１６とＹ回連続一致判別部１７で得られた結果を使用して、仮ＦＨ発生部６４により仮ＦＨを発生する。
【００８５】
この仮ＦＨを用いて主信号位置発生部５２と主信号伝送方式強制発生部５３を動作させ、スイッチ５４を通して復調部１とビタビ復号器２に入力する。
【００８６】
復調部１とビタビ復号器２において、実際に伝送されている伝送方式と一致すると、Ｗ２検出部５０及びＷ３検出部６２でそれぞれＷ２，Ｗ３（１６ビットのＷ３同期語が、入力信号と全て一致した時にＷ３検出）が検出できるようになる。
【００８７】
ＯＲゲート６２では、Ｗ２，Ｗ３の検出結果の論理和をとり、ＡＮＤゲート６３に出力する。ここで、Ｗ２，Ｗ３の検出結果の論理和と、Ｗ１の検出結果は時間的に一致していないので、Ｗ１の検出結果を時間調整するために、遅延部Ｆ６１を通してからＡＮＤゲート６３に出力し、ＡＮＤゲート６３では両者の論理積をとり、この結果をＺ回連続一致判別部３２に出力する。Ｚ回連続一致判別部３２では、予め判っているフレーム周期毎に、Ｚ回連続して一致した時に同期判別できたと判断する。この判別信号を基準として各種フレーム同期信号発生部Ｃ６５はＦＨとＳＦＨを発生させる。
【００８８】
以上説明したように、実施の形態６に係る同期判定装置は、検出された情報Ｗ１から仮のフレーム同期信号を発生する仮ＦＨ発生部６４と、ビタビ復号後の信号から同期語ＴＡＢ３の情報Ｗ３を検出するＷ３検出部６０とを備え、Ｚ回連続一致同期判別部３２は、ＡＮＤゲート６３の出力（Ｗ１，Ｗ２，Ｗ３の全ての検出結果）が同じ周期で連続してＺ回検出できたことを判別するように構成したので、ビタビ復号後の信号から検出した同期検出用同期語Ｗ１，Ｗ２，Ｗ３を全て使用して同期判別することができ、受信した信号が低Ｃ／Ｎでも誤判別が少ない同期判定ができる。
【００８９】
実施の形態７．
実施の形態６では、同期判定動作時に主信号伝送方式を強制的に変更できるようにして、ビタビ復号後の信号からＷ１，Ｗ２，Ｗ３検出した全ての検出結果を使って同期判定をできるようにした。実施の形態７では、同期判定時に主信号伝送方式を強制的に変更しなくても、Ｗ１，Ｗ２，Ｗ３を使って同期判定できるようにするものである。
【００９０】
図７はこの発明の実施の形態７である同期判定装置を示すブロック図である。実施の形態７の説明にあたり前記図６及び図１０に示す同期判定装置と同一構成部分には同一符号を付している。
【００９１】
図において、１は復調部、２はビタビ復号器、６はＴＭＣＣデコード部、７はＴＭＣＣ選択スイッチ、９はｗ１検出部、１０はｗ２検出部、１１はｗ３検出部、１２はＯＲゲート、１３は遅延部Ａ、１４はＸ回連続一致判別部、１５は各種フレーム同期パルス用信号発生部Ｓ、１６はビタビ復号後信号からＴＡＢ１情報を検出するＷ１検出部、５０はビタビ復号後信号からＴＡＢ２情報を検出するＷ２検出部、６０はビタビ復号後の信号からＷ３を検出するＷ３検出部、６１はＷ２，Ｗ３検出結果とＷ１検出結果を時間調整して同タイミングにするための遅延部Ｆ、６２はＷ２検出部５０の出力とＷ３検出部６０の出力の論理和をとるＯＲゲート、６３は遅延部Ｆ６１の出力とＯＲゲート６２出力の論理積をとるＡＮＤゲート、７０はビタビ復号後の信号からＷ１，Ｗ２，Ｗ３検出した信号全てを使ってフレーム毎にＶ回連続一致した時に同期判定をするＶ回連続一致同期判別部、６５はＶ回連続一致同期判別部７０で判別された信号を基準として、各種フレーム同期信号を発生する各種フレーム同期信号発生部Ｃ、７１は各種フレーム同期信号発生部Ｓ１５からの出力と各種フレーム同期信号発生部Ｃ６５からの出力を切換え同期信号として出力するスイッチである。
【００９２】
上記ｗ１検出部９、ｗ２検出部１０、ｗ３検出部１１、ＯＲゲート１２、遅延部Ａ１３、Ｘ回連続一致判別部１４及び各種フレーム同期パルス用信号発生部Ｓ１５は、全体として、ビタビ復号前の信号を用いてＴＭＣＣ情報に含まれたＴＡＢ１の情報ｗ１とＴＡＢ２の情報ｗ２又はｗ３が、Ｘ回連続して検出されたとき、仮のフレーム同期信号を発生する仮同期信号発生手段を構成する。
【００９３】
また、上記Ｗ１検出部１６、Ｗ２検出部５０、Ｗ３検出部６０、遅延部Ｆ６１、ＯＲゲート６２、ＡＮＤゲート６３、Ｖ回連続一致同期判別部７０及び各種フレーム同期信号発生部Ｃ６５は、全体として、ビタビ復号後の信号を用いてＴＭＣＣ情報に含まれたＴＡＢ１の情報Ｗ１とＴＡＢ２の情報Ｗ２又はＷ３が、フレーム毎にＹ回連続して検出されたとき、各種フレーム同期信号を発生する同期信号発生手段を構成する。
【００９４】
以下、上述のように構成された同期判定装置の動作を説明する。
【００９５】
実施の形態７に係る同期判定装置は、同期判定時には、前記図１０に示す従来例と同じ動作で同期判定を行い、同期信号を出力する。この時、スイッチ７１によって受信機全体に出力される同期信号は、従来例と同様の同期信号となる。受信機は、この同期信号を使ってＴＭＣＣデコード部６でＴＭＣＣを再構成し、主信号の伝送方式等決定し、全ての主信号が復号されることとなる。
【００９６】
主信号の伝送方式が決定すると、実施の形態６と同様の動作により、Ｗ２検出部５０及びＷ３検出部６０が、ビタビ復号後の信号からＷ２，Ｗ３を検出できるようになる。そして、Ｖ回連続一致同期判別部７０では、検出したＷ１を遅延部Ｆ６１で時間調整した信号と、Ｗ２，Ｗ３の論理和とを論理積した信号と使って、すなわち、ビタビ復号後の同期語であるＷ１，Ｗ２，Ｗ３全てを使って、誤判定が少ない同期判定を行う。Ｖ回連続一致判定部７０により同期判定された結果は、各種フレーム同期信号発生部Ｃ６３に出力され、各種フレーム同期信号発生部Ｃ６３では同期信号を発生する。
【００９７】
各種フレーム同期信号発生部Ｃ６３で発生した同期信号と各種フレーム同期信号発生部Ｓ１５で発生した同期信号は、同タイミングでスイッチ７１に出力されているが、誤り訂正がされた信号を使った各種フレーム同期信号発生部Ｃ６３から出力された同期信号の方が、色々な条件での受信信号に対して安定して同期信号を発生し続けることになる。したがって、ＴＭＣＣが再構成されて主信号の伝送方式が決定し、各種フレーム同期信号発生部Ｃ６３から同期信号が発生した後は、スイッチ７１を切換えて、各種フレーム同期信号発生部Ｃ６３からの同期信号を同期信号出力として受信機全体に出力する。
【００９８】
以上説明したように、実施の形態７に係る同期判定装置は、ビタビ復号を行う前の信号を用いてＴＭＣＣ情報に含まれたＴＡＢ１の情報ｗ１とＴＡＢ２の情報ｗ２又はｗ３を同時に連続Ｘ回検知した際、一旦仮同期で動作し、誤り訂正を行ったＴＭＣＣデータが再構築された後は、ビタビ復号後の信号を用いてＴＭＣＣ情報に含まれたＴＡＢ１の情報Ｗ１とＴＡＢ２の情報Ｗ２又はＷ３を同時に連続Ｙ回検知した同期に切換えるように構成したので、従来例によるシステムで同期判定した同期出力を使って主信号の伝送方式を決定し、その後ビタビ復号後の信号から検出した同期検出用同期語Ｗ１，Ｗ２，Ｗ３を全て使用して同期判別した同期出力に切換えるようにしているので、一度同期がかかれば、受信した信号が低Ｃ／Ｎになっても安定した同期信号出力ができる。
【００９９】
なお、上記各実施の形態では、ＢＳデジタル放送のデジタル変調波を同期検波するデジタル復調器に適用したものであるが、搬送波を再生する同期判定装置であれば、どのような装置にも適用でき、また、デジタルテレビジョン受信機等の復調部の一部回路に組み込まれてもよいことは勿論である。
【０１００】
また、上記同期判定装置を構成する各種回路の種類、接続状態、同期判定装置に接続される主信号部の種類、制御方法などは前述した実施の形態に限られない。
【０１０１】
【発明の効果】
請求項１の発明によれば、より低Ｃ／Ｎの信号に対して同期判別することができ、特に、低Ｃ／Ｎの伝送路を通った信号を受信した時にも、速くて安定した同期判定ができ、ＴＡＢ１（Ｗ１）情報とＴＡＢ２（ｗ２、ｗ３）情報両方を使用して同期判別できるように構成したので、低Ｃ／Ｎの受信信号を同期判別する時にも、誤検出が少なくなり安定した同期判定動作ができる効果を奏する。
【０１０４】
請求項２の発明によれば、ＡＧＣのレベル判定によって、速く同期判定ができるシステムか、できるだけ誤判定が少なく同期判定ができるシステムかを選択できるように構成したので、受信信号のＣ／Ｎの状態に応じて最適な同期判定法が選択でき、速くて安定した同期信号が出力できる効果を奏する。
【０１０５】
請求項３の発明によれば、同期判定にビタビ復号後のＷ１、Ｗ２検出だけを使って判定を行い同期信号を発生できるように構成したので、ビタビ復号前の信号を同期判定に使っているシステムより、より低Ｃ／Ｎの受信信号に対して正確に同期判定ができる効果を奏する。
【０１０６】
請求項４の発明によれば、ビタビ復号後の信号から検出した同期検出用同期語Ｗ１，Ｗ２，Ｗ３を全て使用して同期判別するように構成したので、受信した信号が低Ｃ／Ｎの信号を受信した時であっても誤判別を減少されることができ、より正確な同期判定ができる効果を奏する。
【０１０７】
請求項５の発明によれば、従来例によるシステムで同期判定した同期出力を使って、主信号の伝送方式を決定し、その後ビタビ復号後の信号から検出した同期検出用同期語Ｗ１，Ｗ２，Ｗ３を全て使用して同期判別した同期出力に切換えるように構成したので、一度同期がかかれば受信した信号が低Ｃ／Ｎになっても安定した同期信号出力ができる効果を奏する。
【図面の簡単な説明】
【図１】 この発明の実施の形態１である同期判定装置の構成を示すブロック図である。
【図２】 この発明の実施の形態２である同期判定装置の構成を示すブロック図である。
【図３】 この発明の実施の形態３である同期判定装置の構成を示すブロック図である。
【図４】 この発明の実施の形態４である同期判定装置の構成を示すブロック図である。
【図５】 この発明の実施の形態５である同期判定装置の構成を示すブロック図である。
【図６】 この発明の実施の形態６である同期判定装置の構成を示すブロック図である。
【図７】 この発明の実施の形態７である同期判定装置の構成を示すブロック図である。
【図８】 ＢＳデジタル放送の受信機の回路ブロック図である。
【図９】 ＢＳデジタル符号化基本構成を示す図である。
【図１０】 従来の同期判別装置の構成を示すブロック図である。
【符号の説明】
１ 復調部、 ２ ビタビ復号器、 ７ ＴＭＣＣ選択スイッチ、 ９ ｗ１検出部、 １０ ｗ２検出部、 １１ ｗ３検出部、 １２ ＯＲゲート、 １６ Ｗ１検出部、 １７ Ｙ回連続一致同期判別部、 １８ 遅延部Ｂ、 １９各種フレーム同期信号発生部Ａ、 ２０ ｗ２ビット判定部、 ２１ Ｓビット一致判定部、 ２２ ＴＡＢ２位置信号発生部、 ２３ 各種フレーム同期信号発生部Ｂ、 ３０ 遅延部Ｃ、 ３１，６３ ＡＮＤゲート、 ３２ Ｚ回連続一致同期判別部、 ３３ 遅延部Ｄ、 ４０ ＡＧＣレベル判定部（Ｃ／Ｎ判定手段）、 ４１ 遅延部Ｅ、 ４２，４３，５４，７１ スイッチ、 ４４ Ｎ１回連続一致同期判別部、 ４５ Ｎ２回連続一致同期判別部、 ４６ 加算器、 ５０ Ｗ２検出部、 ５１ ＴＡＢ２（Ｗ２又はＷ３）位置信号発生部、５２ 主信号位置発生部（主信号位置発生手段）、 ５３ 主信号伝送方式強制発生部（伝送方式信号強制発生手段）、 ６０ Ｗ３検出部、 ６１ 遅延部Ｆ、 ６２ ＯＲゲート、 ６４ 仮ＦＨ発生部（仮フレーム同期信号発生手段）、 ６５ 各種フレーム同期信号発生部Ｃ、 ７０ Ｖ回連続一致同期判別部。

Claims (5)

1. ビタビ復号後の信号の伝送多重変調方式制御信号（以下、ＴＭＣＣという）情報に含まれる同期語ＴＡＢ１の情報Ｗ１を検出するＷ１検出手段と、
   ビタビ復号前の信号のＴＭＣＣ情報に含まれる同期語ＴＡＢ２の情報ｗ２を検出するｗ２検出手段と、
   前記Ｗ１検出手段により検出した情報Ｗ１が、フレーム毎にＮ（Ｎは１以上の任意の正整数）回連続して検出されたことを判別する判別手段と、
   前記情報ｗ２と前記判別手段の出力に基づいて各種フレーム同期信号を発生する同期信号発生手段と、
   ビタビ復号前の信号のＴＭＣＣ情報に含まれる同期語ＴＡＢ３の情報ｗ３を検出するｗ３検出手段を備え、
   前記判別手段は、
   前記情報ｗ２又は前記情報ｗ３と前記Ｗ１検出手段により検出した情報Ｗ１が、同時にＺ（Ｚは１以上の任意の正整数）回連続して検出されたとき、同期判定を行う
   ことを特徴とする同期判定装置。
2. ビタビ復号器前段の復調部のＡＧＣ出力信号から伝送路のＣ／Ｎを仮判定するＣ／Ｎ判定手段と、
   ビタビ復号前の信号のＴＭＣＣ情報に含まれる同期語ＴＡＢ１の情報ｗ１を検出するｗ１検出手段と、
   前記Ｃ／Ｎ判定手段の判定結果に基づいて、ビタビ復号前の信号を用いてＴＭＣＣ情報に含まれるＴＡＢ１の情報ｗ１を検出するのか、あるいはビタビ復号後の信号を用いてＴＭＣＣ情報に含まれるＴＡＢ１の情報Ｗ１を検出するのかを切り換える切換手段と、
   前記切換手段の切換えに対応して、前記判別手段が、同期判定するための一致回数を変更する手段と
   を備えたことを特徴とする請求項１記載の同期判定装置。
3. ビタビ復号後の信号の伝送多重変調方式制御信号（以下、ＴＭＣＣという）情報に含まれる同期語ＴＡＢ１の情報Ｗ１を検出するＷ１検出手段と、
   ビタビ復号前の信号のＴＭＣＣ情報に含まれる同期語ＴＡＢ２の情報ｗ２を検出するｗ２検出手段と、
   前記Ｗ１検出手段により検出した情報Ｗ１が、フレーム毎にＮ（Ｎは１以上の任意の正整数）回連続して検出されたことを判別する判別手段と、
   前記情報ｗ２と前記判別手段の出力に基づいて各種フレーム同期信号を発生する同期信号発生手段と、
   ビタビ復号前の信号に含まれる主信号位置を発生する主信号位置発生手段と、
   前記主信号位置に基づいて主信号の伝送方式信号をフレーム毎に強制的に、８ＰＳＫから順に７／８ＱＰＳＫ、５／６ＱＰＳＫ、３／４ＱＰＳＫ、２／３ＱＰＳＫ、１／２ＱＰＳＫ、ＢＰＳＫへと変更する伝送方式信号強制発生手段と、
   前記伝送方式信号強制発生手段により発生した伝送方式信号を、同期判定時に復調部及びビタビ復号器に供給する手段と、
   ビタビ復号後の信号から同期語ＴＡＢ２の情報Ｗ２を検出するＷ２検出手段とを備え、
   前記同期信号発生手段は、
   前記Ｗ２検出手段により検出された情報Ｗ２に基づいてその他のフレーム同期用信号を発生する
   ことを特徴とする同期判定装置。
4. 検出された情報Ｗ１から仮のフレーム同期信号を発生する仮フレーム同期信号発生手段と、
   ビタビ復号後の信号から同期語ＴＡＢ３の情報Ｗ３を検出するＷ３検出手段とをさらに備え、
   前記主信号位置発生手段は、
   前記仮フレーム同期信号発生手段の出力に基づいてビタビ復号前の信号に含まれる主信号位置を発生し、
   前記判別手段は、
   検出された情報Ｗ１、Ｗ２及びＷ３を全て使用して同期判定を行う
   ことを特徴とする請求項１又は３の何れかに記載の同期判定装置。
5. ビタビ復号前の信号を用いてＴＭＣＣ情報に含まれたＴＡＢ１の情報ｗ１とＴＡＢ２の情報ｗ２又はｗ３が、Ｘ（Ｘは１以上の任意の正整数）回連続して検出されたとき、仮のフレーム同期信号を発生する仮同期信号発生手段と、
   ビタビ復号後の信号を用いてＴＭＣＣ情報に含まれたＴＡＢ１の情報Ｗ１とＴＡＢ２の情報Ｗ２又はＷ３が、フレーム毎にＹ（Ｙは１以上の任意の正整数）回連続して検出されたとき、各種フレーム同期信号を発生する同期信号発生手段と、
   ＴＭＣＣが再構成される前は、前記仮同期信号発生手段により発生した同期信号を出力し、ＴＭＣＣが再構成された後は、前記同期信号発生手段により発生した同期信号を出力するように切り換える手段と
   を備えたことを特徴とする請求項４記載の同期判定装置。

Images