JP3856586B2 - 同期判定装置 - Google Patents
同期判定装置 Download PDFInfo
- Publication number
- JP3856586B2 JP3856586B2 JP08794099A JP8794099A JP3856586B2 JP 3856586 B2 JP3856586 B2 JP 3856586B2 JP 08794099 A JP08794099 A JP 08794099A JP 8794099 A JP8794099 A JP 8794099A JP 3856586 B2 JP3856586 B2 JP 3856586B2
- Authority
- JP
- Japan
- Prior art keywords
- signal
- synchronization
- information
- determination
- tmcc
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Television Systems (AREA)
- Compression Or Coding Systems Of Tv Signals (AREA)
- Detection And Prevention Of Errors In Transmission (AREA)
- Error Detection And Correction (AREA)
- Digital Transmission Methods That Use Modulated Carrier Waves (AREA)
- Time-Division Multiplex Systems (AREA)
- Synchronisation In Digital Transmission Systems (AREA)
Description
【発明の属する技術分野】
この発明は、BSデジタル放送に用いられる同期判定装置に関し、詳細には、BSデジタル放送の受信機側の同期判定装置に関するものである。
【0002】
【従来の技術】
図8は、BSデジタル放送(電気通信技術審議会諮問第74号答申“11.7GHzを超え12.2GHz以下の周波数の電波を使用する衛星デジタル放送方式の技術条件”)の受信機の回路ブロック図である。
【0003】
図において、1は復調部、2はビタビ(Viterbi)復号器、3はデ・インターリーバ、4はデ・ランダマイザ、5はリードソロモン(Reed-Solomon)復号器、6はTMCCデコード部、7はTMCC選択スイッチ、8は受信信号であるBSデジタル符号化基本構成(スーパーフレーム構成)である。また、BSデジタル符号化基本構成(スーパーフレーム構成)は、図9に示される。
【0004】
次に動作について説明する。BSデジタル放送は、各伝送方式の組み合わせや各TS(トランスポートストリーム)で送られてくる情報量などを柔軟に変更できるために、音声・映像などのデータを一定の間隔単位で処理できるフレーム構造を用い、かつその制御信号としてTMCC(Transmission & Multiplexing Configuration Control:伝送多重変調方式制御信号)を多重している。
【0005】
スーパーフレーム構成8の中に書かれてある第1から第8フレームに挿入されているTMCCデータによって伝送方式等が決定されており、スーパーフレーム単位でTMCCの内容変更が可能である。このため、TMCCデコード部6でTMCCがデコードされて初めて、主信号の伝送方式が判明するシステムとなっている(映像情報メディア学会誌Vol.52,No.11参照)。
【0006】
このTMCCをデコードするためには、BPSK(2相PSK)で固定されて伝送されているTMCC情報からTAB1,TAB2の同期語を使ってスーパーフレーム構成8の先頭を検知し、同期をかけることでフレーム番号を判別した後、TMCC情報をビタビ復号器2に通すとともに、TMCC選択スイッチ7により、デ・インターリーバ3を通さずに、デ・ランダマイザ4、リードソロモン復号器5を通して復号し、TMCCデコード部6でTMCCを再構成することで伝送方式等がデコードされ、各ブロックが正常に動作するようになる。
【0007】
TMCCの中のTAB1には、図8のポイント2ではW1(ラージW1)=0x1B95となり、図8のポイント1では、32ビットのうち、後20ビットで示されるw1(スモールw1)=0xECD2Bとなる同期語が挿入されている。
【0008】
また、第1フレームのTAB2には、ポイント2ではW2(ラージW2)=0xA340となり、ポイント1では、32ビットのうち、後20ビットで示されるw2(スモールw2)=0x0B677となる同期語が挿入され、それ以外のフレームのTAB2には、ポイント2ではW3(ラージW3)=0x5CBFとなり、ポイント1では、32ビットのうち後20ビットで示されるw3(スモールw3)=0xF4988となる同期語が挿入されている。なお、上記同期語TAB1,TAB2は、16進数で表記している。
【0009】
図10は、一般的な同期判別装置の構成を示すブロック図である。
【0010】
図において、1は復調部、2はビタビ復号器、3はデ・インターリーバ、4はデ・ランダマイザ、5はリードソロモン復号器、6はTMCCデコード部、7はTMCC選択スイッチ、9はw1検出部、10はw2検出部、11はw3検出部、12はORゲート、13は遅延部A、14はX回連続一致判別部、15は各種フレーム同期パルス用信号発生部Sである。
【0011】
BSデジタル放送では、TMCC8は、BPSK変調方式で伝送されることが決められているが、その後の主信号は、TMCCデコード部6でデコードされないと伝送方式が決定されない。このため、ビタビ復号器2は、同期前にはBPSK変調方式対応に固定されているのでW1は復号可能であるが、伝送方式が決定されていない主信号を使って復号するW2(W3)は復号できない。
【0012】
一般的には、ビタビ復号器2に入力される前の信号を使ってw1検出部9(同期語20ビット全て一致)、w2検出部10(同期語20ビット全て一致)、w3検出部11(同期語20ビット全て一致)による同期語検出を行い、さらに、w2検出部10の出力とw3検出部11の出力のOR出力と、w1検出部9を時間調整するために遅延部A13を通して入力された出力とを、X回連続一致判別部14に入力し、X回連続一致判別部14が一致判別を行う。これら両方の同期語から検出された信号がX回連続一致した時に、同期判別ができたと判定する。
【0013】
同期判定ができた時には、この信号を基準として各種フレーム同期パルス用信号発生部S15がその他の回路ブロックに同期用信号を出力する。例えば、ビタビ復号器2は、発生した同期用信号を基準としてTMCCの位置を判別し、TMCCを正しく復号して後段に出力することができるようになる。
【0014】
【発明が解決しようとする課題】
しかしながら、このような従来の同期判定装置は以上のように構成されているので、以下のような問題点があった。
【0015】
同期判別には、ビタビ復号後の信号を使って同期判定する方法も考えられないではなかったが、同期信号W2を検出できないと正確にビタビ復号できず、復号しなければ同期信号W2を検出できないという相反関係があるために実現されなかった。
【0016】
このため、ビタビ復号前の信号に対して同期判定をするので、低C/Nの伝送路ではデータの誤り率が高くなって、同期判定に時間がかかったり、同期判定ができなかったりする問題点があった。また、一度同期判定ができても、その後の判定で同期解除される頻度が多くなり、同期判定部の動作が不安定になる問題点があった。
【0017】
この発明は上記のような課題を解決するためになされたもので、低C/Nの伝送路を通った信号を受信した時にも、速くて安定した同期判定ができる同期判定装置を得ることを目的とする。
【0018】
【課題を解決するための手段】
請求項1に記載の同期判定装置は、ビタビ復号後の信号のTMCC情報に含まれる同期語TAB1の情報W1を検出するW1検出手段と、ビタビ復号前の信号のTMCC情報に含まれる同期語TAB2の情報w2を検出するw2検出手段と、W1検出手段により検出した情報W1が、フレーム毎にN(Nは1以上の任意の正整数)回連続して検出されたことを判別する判別手段と、情報w2と判別手段の出力に基づいて各種フレーム同期信号を発生する同期信号発生手段と、ビタビ復号前の信号のTMCC情報に含まれる同期語TAB3の情報w3を検出するw3検出手段を備え、判別手段は、情報w2又は情報w3とW1検出手段により検出した情報W1が、同時にZ(Zは1以上の任意の正整数)回連続して検出されたとき、同期判定を行うことを特徴とする。
【0021】
請求項2に記載の同期判定装置は、ビタビ復号器前段の復調部のAGC出力信号から伝送路のC/Nを仮判定するC/N判定手段と、ビタビ復号前の信号のTMCC情報に含まれる同期語TAB1の情報w1を検出するw1検出手段と、C/N判定手段の判定結果に基づいて、ビタビ復号前の信号を用いてTMCC情報に含まれるTAB1の情報w1を検出するのか、あるいはビタビ復号後の信号を用いてTMCC情報に含まれるTAB1の情報W1を検出するのかを切り換える切換手段と、切換手段の切換えに対応して、判別手段が、同期判定するための一致回数を変更する手段とを備えたことを特徴とする。
【0022】
請求項3に記載の同期判定装置は、ビタビ復号後の信号のTMCC情報に含まれる同期語TAB1の情報W1を検出するW1検出手段と、ビタビ復号前の信号のTMCC情報に含まれる同期語TAB2の情報w2を検出するw2検出手段と、W1検出手段により検出した情報W1が、フレーム毎にN(Nは1以上の任意の正整数)回連続して検出されたことを判別する判別手段と、情報w2と判別手段の出力に基づいて各種フレーム同期信号を発生する同期信号発生手段と、ビタビ復号前の信号に含まれる主信号位置を発生する主信号位置発生手段と、主信号位置に基づいて主信号の伝送方式信号をフレーム毎に強制的に、8PSKから順に7/8QPSK、5/6QPSK、3/4QPSK、2/3QPSK、1/2QPSK、BPSKへと変更する伝送方式信号強制発生手段と、伝送方式信号強制発生手段により発生した伝送方式信号を、同期判定時に復調部及びビタビ復号器に供給する手段と、ビタビ復号後の信号から同期語TAB2の情報W2を検出するW2検出手段とを備え、同期信号発生手段は、W2検出手段により検出された情報W2に基づいてその他のフレーム同期用信号を発生することを特徴とする。
【0023】
請求項4に記載の同期判定装置は、検出された情報W1から仮のフレーム同期信号を発生する仮フレーム同期信号発生手段と、ビタビ復号後の信号から同期語TAB3の情報W3を検出するW3検出手段とをさらに備え、主信号位置発生手段は、仮フレーム同期信号発生手段の出力に基づいてビタビ復号前の信号に含まれる主信号位置を発生し、判別手段は、検出された情報W1、W2及びW3を全て使用して同期判定を行うことを特徴とする。
【0024】
請求項5に記載の同期判定装置は、ビタビ復号前の信号を用いてTMCC情報に含まれたTAB1の情報w1とTAB2の情報w2又はw3が、X(Xは1以上の任意の正整数)回連続して検出されたとき、仮のフレーム同期信号を発生する仮同期信号発生手段と、ビタビ復号後の信号を用いてTMCC情報に含まれたTAB1の情報W1とTAB2の情報W2又はW3が、フレーム毎にY(Yは1以上の任意の正整数)回連続して検出されたとき、各種フレーム同期信号を発生する同期信号発生手段と、TMCCが再構成される前は、仮同期信号発生手段により発生した同期信号を出力し、TMCCが再構成された後は、同期信号発生手段により発生した同期信号を出力するように切り換える手段とを備えたことを特徴とする。
【0025】
【発明の実施の形態】
以下、添付した図面を参照して、この発明を具体的に説明する。
【0026】
実施の形態1.
図1はこの発明の実施の形態1であるBSデジタル放送に用いられる同期判定装置を示すブロック図である。実施の形態1の説明にあたり前記図10に示す同期判定装置と同一構成部分には同一符号を付している。
【0027】
図において、1は復調部、2はビタビ復号器、7はTMCC選択スイッチ、10は同期語20ビット全て一致を検出するw2検出部、16はビタビ復号後信号からTAB1情報W1を検出するW1検出部、17は検出されたW1が同じ周期で連続してY(Yは1以上の任意の正整数)回検出できたことを判別するY回連続一致同期判別部、18はw2検出部10で検出されたw2を遅延して時間調整をとる遅延部B、19はY回連続一致同期判別部17で判別された信号を基準として、w2を遅延した信号によってフレーム番号を判別し、各種フレーム同期信号を発生する各種フレーム同期信号発生部Aである。
【0028】
w2検出部10は、ビタビ復号前の信号のTMCC情報に含まれる同期語TAB2の情報w2を検出する。
【0029】
W1検出部16は、ビタビ復号後の信号のTMCC情報に含まれる同期語TAB1の情報W1を検出する。
【0030】
以下、上述のように構成された同期判定装置の動作を説明する。
【0031】
まず、W1検出部16は、W1の同期語16ビット全てが一致した時に、W1検出信号を発生する。W1はフレーム毎に挿入されているため、予め判っているフレーム周期毎に必ず検出できるので、Y回連続一致同期判別部17は、フレーム周期毎に連続Y回W1が検出できた場合に同期判別ができたと判別する。
【0032】
同期判別ができると、各種フレーム同期信号発生部A19はその同期判別を基準として各種フレーム同期信号を発生する。この時発生する同期信号には、第1から第8フレームまでの各種フレームの先頭を現す同期信号(以後、FHという)と、BSデジタルの符号化基本構成であるスーパーフレームの先頭を現す同期信号(以後、SFHという)が必要になる。W1検出だけではFHは発生できるものの、SFHは発生することができない。
【0033】
SFHを発生するためには、w2検出部10からの出力を遅延部B17で時間調整して使用することで、各種フレームの番号を決定することができる。w2は第1フレームにだけ挿入されている同期語なので、このw2を検出されたフレームの先頭がSFHとなることに決定できる。
【0034】
以上説明したように、実施の形態1に係る同期判定装置は、復調部1、ビタビ復号器2、TMCC選択スイッチ7、ビタビ復号前信号のTMCC情報に含まれる同期語TAB2の情報w2を検出するw2検出部10、ビタビ復号後信号からTAB1情報W1を検出するW1検出部16、検出されたW1が同じ周期で連続してY回検出できたことを判別するY回連続一致同期判別部17、w2検出部10で検出されたw2を遅延して時間調整をとる遅延部B18、Y回連続一致同期判別部17で判別された信号を基準として、w2を遅延した信号によってフレーム番号を判別し、各種フレーム同期信号を発生する各種フレーム同期信号発生部A19を備えて構成したので、低C/N伝送路で受信した信号に対してビタビ復号で誤り訂正を行った後の信号を使用して、W1を検出して同期信号を発生できることになるため、より低C/Nの受信信号に対して同期判別を行うことができる。
【0035】
ここで、実施の形態1では、ビタビ復号後の信号のTMCC情報に含まれる同期語TAB1のW1と、ビタビ復号前の信号のTMCC情報に含まれる同期語TAB2の情報w2とを用いて同期検出を行うように構成している。前記図9に示すように両者のTABは異なるTABであるので同期検出用同期語に含まれる情報も異なる。したがって、単にビタビ復号後の信号を用いるのではないため、本実施の形態で述べたような正確な同期判定が可能になる。同様の考え方から、TAB1のW1とTAB3のw3の組み合わせでもよいし、また、ビタビ復号後の信号とビタビ復号前の信号の組み合わせを逆にした、例えばTAB2のW2とTAB1のw1の組み合わせも可能である。
【0036】
実施の形態2.
実施の形態1は、W1検出によりFH同期を確立し、w2検出(20ビット同期語全て一致)を使用することでSFHを出力できるようにした。実施の形態2では、w2の検出を20ビットの同期語のうちS(Sは任意の数)ビット一致で検出と判別できるようにするものである。
【0037】
図2はこの発明の実施の形態2である同期判定装置を示すブロック図である。実施の形態2の説明にあたり前記図1に示す同期判定装置と同一構成部分には同一符号を付している。
【0038】
図において、1は復調部、2はビタビ復号器、7はTMCC選択スイッチ、10は同期語20ビット全て一致を検出するw2検出部、16はビタビ復号後信号からTAB1情報を検出するW1検出部、17は検出されたW1が同じ周期で連続してY回検出できたことを判別するY回連続一致同期判別部、20はビタビ復号を行う前の信号を用いてw2の検出をビット単位で行うw2ビット判定部、21は20ビットのw2同期語のうちSビット以上一致していればw2検出と判別するSビット一致判定部、22はビタビ復号後の入力信号中のTAB2の位置を示す信号を発生するTAB2位置信号発生部、23は各種フレーム同期信号を発生する各種フレーム同期信号発生部Bである。
【0039】
上記w2ビット判定部20及びSビット一致判定部21は、全体としてTAB2位置信号を基に、情報w2をビット単位で検出し、20ビットの中でSビット以上が一致したとき、w2検出と判別するビット判別手段を構成する。
【0040】
実施の形態2は、前記図1のw2検出部10がw2ビット判別部20及びSビット一致判別部21に置き換えられ、TAB2位置信号発生部22が迫加された構成となっている。
【0041】
以下、上述のように構成された同期判定装置の動作を説明する。
【0042】
実施の形態2に係る同期判定装置は、実施の形態1と同様にしてW1検出からFHを発生する。すなわち、W1検出部16は、W1の同期語16ビット全てが一致した時に、W1検出信号を発生する。Y回連続一致同期判別部17により同期判別がされると、各種フレーム同期信号発生部B23はその同期判別を基準として同期信号FHを発生し、TAB2位置信号発生部22に出力する。
【0043】
FHはフレームの先頭を示す信号であるから、この信号を基準にTAB2位置信号発生部22で入力信号中のTAB2の位置を示す信号を発生し、この信号で示された位置の入力信号をw2ビット判別部20に出力する。
【0044】
w2ビット判別部20では、TAB2の位置を現す信号で示された位置の入力信号に基づいて、ビタビ復号を行う前の信号の20ビットの同期語との一致を判別する。同期語20ビットの判別結果は、Sビット一致判別部21に出力され、Sビット一致判別部21は、20ビット中Sビット以上一致があった場合にw2が検出できたと判別し、この判別結果を各種フレーム同期信号発生部B23に出力する。
【0045】
各種フレーム同期信号発生部B23では、Sビット一致判別部21の判別結果を受けて、実施の形態1と同様にSFHを含む各種フレーム同期信号を出力する。
【0046】
以上説明したように、実施の形態2に係る同期判定装置は、入力信号中の同期語TAB2の位置を示す信号を発生するTAB2位置信号発生部22と、ビタビ復号を行う前の信号を用いてw2の検出をビット単位で行うw2ビット判定部20、20ビットのw2同期語のうちSビット以上一致していればw2検出と判別するSビット一致判定部21とを備えて構成したので、w2検出方法を入力信号中のTAB2情報位置だけに対してW2ビット判別を行い、Sビット以上の一致があった時にw2検知したと判別できるようになるため、誤り訂正がかかっていない信号に対するw2検出の誤判定が少なくなり、また、検知をより迅速にすることができる。
【0047】
実施の形態3.
実施の形態1では、W1検出によりFH同期を確立し、w2検出(20ビット同期語全て一致)を使用することでSFHを出力できるようにしたものである。実施の形態3では、W1検出とw2検出とw3検出を行い、これら3種類の結果からFH同期を確立し、各種同声信号を発生する。
【0048】
図3はこの発明の実施の形態3である同期判定装置を示すブロック図である。実施の形態3の説明にあたり前記図1及び図10に示す同期判定装置と同一構成部分には同一符号を付している。
【0049】
図において、1は復調部、2はビタビ復号器、7はTMCC選択スイッチ、10は同期語20ビット全て一致を検出するw2検出部、11は同期語20ビット全て一致を検出するw3検出部、12はw2検出部10の出力とw3検出部11の出力の論理和をとるORゲート、30はORゲート12出力を遅延させて時間調整をとる遅延部C、16はビタビ復号後信号からTAB1情報を検出するW1検出部、31はW1検出部16の出力と遅延部D30の出力の論理積をとるANDゲート、32はANDゲート31の出力が同じ周期で連続してZ(Zは1以上の任意の正整数)回検出できたことを判別するZ回連続一致同期判別部、33はw2検出部10で検出されたw2を遅延して時間調整をとる遅延部D、19はZ回連続一致同期判別部32で判別された信号を基準として、w2を遅延した信号によってフレーム番号を判別し、各種フレーム同期信号を発生する各種フレーム同期信号発生部Aである。
【0050】
w3検出部11は、ビタビ復号前の信号のTMCC情報に含まれる同期語TAB3の情報w3を検出する。
【0051】
実施の形態3は、前記図1の構成に、w3検出部11とw2検出部10の論理和をとるORゲート12と、ORゲート12出力の時間調整をとる遅延部C30と、W1検出部16出力と遅延部C30の出力の論理積をとるANDゲート31と、ANDゲート31出力がZ回連続一致したとき同期判定とするZ回連続一致判別部32とを追加した構成となっている。
【0052】
以下、上述のように構成された同期判定装置の動作を説明する。
【0053】
実施の形態3に係る同期判定装置は、実施の形態1と同様にW1検出する。ビタビ復号を行う前の信号に対して、常時、w2検出部10及びw3検出部11がw2及びw3を検出し、ORゲート12で両者の論理和をとって遅延部C30に出力する。W1検出部16の出力とこの論理和出力は、受信信号(入力信号)のスーパーフレーム構成とビタビ復号の遅延量の関係から、必ず一定の位置関係を持っている。このため、論理和出力に対して時間調整用の遅延部C30を通してW1と同じタイミングで論理和出力が発生するようにする。
【0054】
TAB1情報(W1)とTAB2情報(論理和出力)が両方共に検知できた時には、ANDゲート31は一致信号をZ回連続一致同期判別部32に出力する。Z回連続一致同期判別部32では、この一致信号を予め判っているフレーム周期毎に、Z回連続して一致した時に同期判別できたと判断する。この判別信号を基準として各種フレーム同期信号発生部A18はFHを発生させ、実施の形態1同様にしてSFHを発生させる。
【0055】
以上説明したように、実施の形態3に係る同期判定装置は、ビタビ復号前の信号のTMCC情報に含まれる同期語TAB3の情報w3を検出するw3検出部11、w2検出部10の出力とw3検出部11の出力の論理和をとるORゲート12、ORゲート12出力を遅延させて時間調整をとる遅延部C30、W1検出部16の出力と遅延部D30の出力の論理積をとるANDゲート31を備え、Z回連続一致同期判別部32は、情報w2又は情報w3とW1検出部16により検出した情報W1が、同時にZ回連続して検出されたとき、同期判別を行うように構成したので、TAB1(W1)情報とTAB2(w2、w3)情報両方を使用して同期判別できるようになるため、低C/Nの受信信号を同期判別する時にも誤検出が少なくなり安定した同期判定動作ができる。
【0056】
実施の形態4.
実施の形態3は、W1検出と、w2及びw3検出との両方を使って同期判定をするようにしたものである。実施の形態4では、復調部のAGC(Automatic Gain Control)出力を使って受信信号のC/Nを仮判定し、高C/Nと判定した時にはできるだけ速く同期判定できるように従来の同期回路を使用して連続一致回数を少ないN1回(N1は任意の数)に切換え、低C/Nと判別した時には、実施の形態3を使用して連続一致回数をN1より大きいN2回(N2は任意の数、但しN1<N2)に切換えるようにするものである。
【0057】
図4はこの発明の実施の形態4である同期判定装置を示すブロック図である。実施の形態4の説明にあたり前記図3に示す同期判定装置と同一構成部分には同一符号を付している。
【0058】
図において、1は復調部、40は復調部1のAGC出力レベルを判定するAGCレベル判定部(C/N判定手段)、2はビタビ復号器、7はTMCC選択スイッチ、9は同期語20ビット全て一致を検出するw1検出部、10は同期語20ビット全て一致を検出するw2検出部、11は同期語20ビット全て一致を検出するw3検出部、41はw1検出部9で検出されたw1を遅延して時間調整をとる遅延部E、12はw2検出部10の出力とw3検出部11の出力の論理和をとるORゲート、30はORゲート12出力を遅延させて時間調整をとる遅延部C、16はビタビ復号後信号からTAB1情報を検出するW1検出部、42はAGCレベル判定部40の判定出力によって、W1検出とw1検出を切換えるスイッチ、31はスイッチ42の出力と遅延部D30の出力の論理積をとるANDゲート、43は連続一致回数を切換えるスイッチ、44は入力信号が同じ周期で連続してN1(N1は任意の正整数)回検出できたことを判別するN1回連続一致同期判別部、45は入力信号が同じ周期で連続してN2(N2は任意の正整数、但し、N1<N2)回検出できたことを判別するN2回連続一致同期判別部、46はN1回連続一致同期判別部44の出力とN2回連続一致同期判別部45の出力を加算する加算器、33はw2検出部10で検出されたw2を遅延して時間調整をとる遅延部D、19はN1回連続一致同期判別部44又はN2回連続一致同期判別部45で判別された信号を基準として、w2を遅延した信号によってフレーム番号を判別し、各種フレーム同期信号を発生する各種フレーム同期信号発生部Aである。
【0059】
w1検出部9は、ビタビ復号前の信号のTMCC情報に含まれる同期語TAB1の情報w1を検出する。
【0060】
実施の形態4は、前記図3の構成に、w1検出部9と、復調部1から出力されるAGC出力等を利用することで、受信信号のC/Nを仮判定するAGCレベル判定部40と、その判定出力によって、W1検出とw1検出を切換えるスイッチ42と、連続一致回数を切換えるスイッチ43と、N1連続一致判定回路44及びN2連続一致判定回路45とを追加した構成となっている。
【0061】
以下、上述のように構成された同期判定装置の動作を説明する。
【0062】
復調部1から出力されるAGC信号等を利用することで受信信号のC/Nを仮判定することができる。実施の形態4では、復調部1から出力されるAGC信号をAGCレベル判定部40で、一定のスレッショルド値で高C/N状態と低C/N状態に仮判定する。このレベル判定結果は、スイッチ42及びスイッチ43に出力される。
【0063】
高C/Nと仮判定された場合には、スイッチ42はw1検出部9側の出力を選択し、スイッチ43はN1回連続一致判定部44を選択する。この時には、ビタビ復号される前の信号を使ったw1検出部9出力と、w2検出部10及びw3検出部11の論理和出力を用いるために、それぞれ遅延部E41及び遅延部C30で時間調整する。このようにして従来例と同様の同期方法を採用し、連続一致回数もより少ない回数であるN1(N1<N2)を選択することで速く同期判定ができるようになる。各種フレーム同期信号発生部A18では、N1回連続一致判定部44から出力された信号を基準として、FH、及びSFHを出力する。
【0064】
一方、低C/Nと仮判定された場合には、スイッチ42はW1検出部16を選択し、スイッチ43はN2回連続一致判定部45を選択する。この時には、ビタビ復号後の信号を使ったW1検出部16と、w2検出部10及びw3検出部11の論理和出力を用いるために、遅延部E41及び遅延部C30で時間調整する。このようにして実施の形態3と同様の同期方法を実現し、連続一致回数もより多い回数であるN2(N1<N2)を選択することで同期判定の誤判定を抑制することができるようになる。各種フレーム同期信号発生部A18では、N2回連続一致判定部45から出力された信号を基準として、FH、及びSFHを出力する。
【0065】
以上説明したように、実施の形態4に係る同期判定装置は、復調部1のAGC出力レベルを判定するAGCレベル判定部40と、ビタビ復号前の信号のTMCC情報に含まれる同期語TAB1の情報w1を検出するw1検出部9と、AGCレベル判定部40の判定出力によって、W1検出とw1検出を切換えるスイッチ42及び連続一致回数を切換えるスイッチ43と、入力信号が同じ周期で連続してN1回検出できたことを判別するN1回連続一致同期判別部44と、入力信号が同じ周期で連続してN2回検出できたことを判別するN2回連続一致同期判別部45とを備え、AGCのレベル判定によって受信信号のC/Nを仮判定し、その状態によって、速く同期判定ができるシステムか、できるだけ誤判定を少なくできるシステムかを選択できるように構成したので、受信信号のC/Nの状態に応じて最適な同期判定方法が選択でき、速くて安定した同期信号が出力できる。
【0066】
実施の形態5.
実施の形態1は、W1検出によりFH同期を確立し、w2検出(20ビット同期語全て一致)を使用することでSFHを出力できるようにしたものである。実施の形態5では、W2検出(16ビット全て一致)を行い、W1とW2検出情報から各種同期信号を発生する。
【0067】
図5はこの発明の実施の形態5である同期判定装置を示すブロック図である。実施の形態5の説明にあたり前記図1及び図2に示す同期判定装置と同一構成部分には同一符号を付している。
【0068】
図において、1は復調部、2はビタビ復号器、6はTMCCデコード部、7はTMCC選択スイッチ、10は同期語20ビット全て一致を検出するw2検出部、16はビタビ復号後信号からTAB1情報を検出するW1検出部、17は検出されたW1が同じ周期で連続してY回検出できたことを判別するY回連続一致同期判別部、23は各種フレーム同期信号を発生する各種フレーム同期信号発生部B、50はビタビ復号後信号からTAB2情報を検出するW2検出部、51はビタビ復号後の信号の中でのTAB2(W2又はW3)位置を示す信号を発生するTAB2(W2又はW3)位置信号発生部、52はビタビ復号される前の信号に対する主信号の位置を示す主信号位置発生部(主信号位置発生手段)、53は主信号部分の伝送方式をフレーム毎に変更する主信号伝送方式強制発生部(伝送方式信号強制発生手段)、54は同期判定動作中だけ変調部とビタビ復号器2に入力される伝送方式を、主信号伝送方式強制発生部53からの出力に切換えるスイッチである。
【0069】
以下、上述のように構成された同期判定装置の動作を説明する。
【0070】
実施の形態5に係る同期判定装置は、実施の形態1と同様に、W1検出部16、Y回連続一致判別部17及び各種フレーム同期信号発生部B23を使ってFHを発生する。
【0071】
主信号位置発生部52は、上記FHを利用してビタビ復号前の信号に対する主信号の位置を示す信号を発生し、TAB2位置信号発生部51は、上記FHを利用してビタビ復号後のTAB2位置を示す信号を発生する。
【0072】
TAB2位置信号発生部51により発生したTAB2位置信号は、W2検出部50に入力され、W2検出部50はこのTAB2位置信号とビタビ復号後信号からTAB2情報W2を検出する。
【0073】
ここで、ビタビ復号後のW2を検出するためには、ビタビ復号前の主信号の伝送方式が予め判っていなければならない。BSデジタル放送の規格では、TMCC部8(前記図9参照)はBPSKで伝送されることが決められているが、主信号はユーザによって8PSK、7/8,5/6,3/4,2/3,1/2QPSKまたはBPSKの伝送方式から自由に選択可能である。しかし、この伝送方式の選択は、TMCC部8のTMCC情報に書き込まれているので、TMCCデコード部6でTMCC情報をデコードするまで、すなわち同期判定が完了して全てのシステムが発生した同期信号によって動作するまで、主信号の伝送方式は判らないことになる。
【0074】
そこで実施の形態5では、スイッチ54を用いて同期判定時にだけ主信号の伝送方式を強制的に固定し、W2が検出できるまで、伝送方式をフレーム毎に8PSKから順次7/8,5/6,3/4,2/3,1/2QPSKまたはBPSKと切換えるようにする。
【0075】
また、主信号位置発生部52により発生したビタビ復号前の主信号の位置を示す信号は、強制伝送方式信号53に入力され、強制伝送方式信号53はこの主信号の位置を示す信号から主信号部分の伝送方式をフレーム毎に変更する強制伝送方式信号を発生させる。
【0076】
この強制伝送方式信号は、スイッチ54を経由して復調部1及びビタビ復号器2に入力され、復調部1及びビタビ復号器2による復調時に使用される。W2検出部50では、実際に伝送されている伝送方式と一致した時、TAB2位置信号発生部51で示された位置だけで、かつ16ビットのW2同期語がすべて一致した時にW2が検出され、各種フレーム同期信号発生部B23に出力される。各種フレーム同期信号発生部B23は、W2検出部50で検出されたW2によってSFHを発生することができるようになる。
【0077】
以上のように、ビタビ復号後のW1検出でFHを発生し、W2検出でSFHを発生できるようにしているので、ビタビ復号前の信号を同期判定に使っているシステムより、より低C/Nの受信信号に対して正確に同期判定ができる。
【0078】
以上説明したように、実施の形態5に係る同期判定装置は、ビタビ復号前の信号に含まれる主信号位置を発生する主信号位置発生部52と、主信号位置に基づいて主信号の伝送方式信号をフレーム毎に強制的に、8PSKから順次7/8,5/6,3/4,2/3,1/2QPSKまたはBPSKへと変更する主信号伝送方式強制発生部53と、同期判定動作中だけ変調部とビタビ復号器2に入力される伝送方式を、主信号伝送方式強制発生部53からの出力に切換えるスイッチ54と、ビタビ復号後の信号から同期語TAB2の情報W2を検出するW2検出部50とを備え、各種フレーム同期信号発生部B23は、検出された情報W2に基づいてその他のフレーム同期用信号を発生するように構成したので、ビタビ復号後のW1、W2検出だけを使って判定を行うことができ、より低C/Nの受信信号に対して正確に同期判定ができる。
【0079】
実施の形態6.
実施の形態5では、ビタビ復号後のW1検出だけでFHを発生し、W2検出でSFHを発生するようにしたものである。実施の形態6では、ビタビ復号後の信号からW1、W2,W3検出した全ての検出結果を使って同期判定するものである。
【0080】
図6はこの発明の実施の形態6である同期判定装置を示すブロック図である。実施の形態6の説明にあたり前記図5に示す同期判定装置と同一構成部分には同一符号を付している。
【0081】
図において、1は復調部、2はビタビ復号器、6はTMCCデコード部、7はTMCC選択スイッチ、10は同期語20ビット全て一致を検出するw2検出部、16はビタビ復号後信号からTAB1情報を検出するW1検出部、50はビタビ復号後信号からTAB2情報を検出するW2検出部、60はビタビ復号後の信号からW3を検出するW3検出部、61はW2,W3検出結果とW1検出結果を時間調整して同タイミングにするための遅延部F、62はW2検出部50の出力とW3検出部60の出力の論理和をとるORゲート、63は遅延部F61の出力とORゲート62出力の論理積をとるANDゲート、17は検出されたW1が同じ周期で連続してY回検出できたことを判別するY回連続一致同期判別部、64は検出したW1情報から仮判定したフレーム同期信号(仮FH)を発生する仮FH発生部(仮フレーム同期信号発生手段)、52はビタビ復号される前の信号に対する主信号の位置を示す主信号位置発生部、53は主信号部分の伝送方式をフレーム毎に変更する主信号伝送方式強制発生部、54は同期判定動作中だけ変調部とビタビ復号器2に入力される伝送方式を、主信号伝送方式強制発生部53からの出力に切換えるスイッチ、32はANDゲート63の出力(W1,W2,W3の全ての検出結果)が同じ周期で連続してZ回検出できたことを判別するZ回連続一致同期判別部、65はZ回連続一致同期判別部32で判別された信号を基準として、各種フレーム同期信号を発生する各種フレーム同期信号発生部Cである。
【0082】
W3検出部60は、ビタビ復号後の信号から同期語TAB3の情報W3を検出する。
【0083】
以下、上述のように構成された同期判定装置の動作を説明する。
【0084】
実施の形態6に係る同期判定装置は、実施の形態5と同様にして、W1検出部16とY回連続一致判別部17で得られた結果を使用して、仮FH発生部64により仮FHを発生する。
【0085】
この仮FHを用いて主信号位置発生部52と主信号伝送方式強制発生部53を動作させ、スイッチ54を通して復調部1とビタビ復号器2に入力する。
【0086】
復調部1とビタビ復号器2において、実際に伝送されている伝送方式と一致すると、W2検出部50及びW3検出部62でそれぞれW2,W3(16ビットのW3同期語が、入力信号と全て一致した時にW3検出)が検出できるようになる。
【0087】
ORゲート62では、W2,W3の検出結果の論理和をとり、ANDゲート63に出力する。ここで、W2,W3の検出結果の論理和と、W1の検出結果は時間的に一致していないので、W1の検出結果を時間調整するために、遅延部F61を通してからANDゲート63に出力し、ANDゲート63では両者の論理積をとり、この結果をZ回連続一致判別部32に出力する。Z回連続一致判別部32では、予め判っているフレーム周期毎に、Z回連続して一致した時に同期判別できたと判断する。この判別信号を基準として各種フレーム同期信号発生部C65はFHとSFHを発生させる。
【0088】
以上説明したように、実施の形態6に係る同期判定装置は、検出された情報W1から仮のフレーム同期信号を発生する仮FH発生部64と、ビタビ復号後の信号から同期語TAB3の情報W3を検出するW3検出部60とを備え、Z回連続一致同期判別部32は、ANDゲート63の出力(W1,W2,W3の全ての検出結果)が同じ周期で連続してZ回検出できたことを判別するように構成したので、ビタビ復号後の信号から検出した同期検出用同期語W1,W2,W3を全て使用して同期判別することができ、受信した信号が低C/Nでも誤判別が少ない同期判定ができる。
【0089】
実施の形態7.
実施の形態6では、同期判定動作時に主信号伝送方式を強制的に変更できるようにして、ビタビ復号後の信号からW1,W2,W3検出した全ての検出結果を使って同期判定をできるようにした。実施の形態7では、同期判定時に主信号伝送方式を強制的に変更しなくても、W1,W2,W3を使って同期判定できるようにするものである。
【0090】
図7はこの発明の実施の形態7である同期判定装置を示すブロック図である。実施の形態7の説明にあたり前記図6及び図10に示す同期判定装置と同一構成部分には同一符号を付している。
【0091】
図において、1は復調部、2はビタビ復号器、6はTMCCデコード部、7はTMCC選択スイッチ、9はw1検出部、10はw2検出部、11はw3検出部、12はORゲート、13は遅延部A、14はX回連続一致判別部、15は各種フレーム同期パルス用信号発生部S、16はビタビ復号後信号からTAB1情報を検出するW1検出部、50はビタビ復号後信号からTAB2情報を検出するW2検出部、60はビタビ復号後の信号からW3を検出するW3検出部、61はW2,W3検出結果とW1検出結果を時間調整して同タイミングにするための遅延部F、62はW2検出部50の出力とW3検出部60の出力の論理和をとるORゲート、63は遅延部F61の出力とORゲート62出力の論理積をとるANDゲート、70はビタビ復号後の信号からW1,W2,W3検出した信号全てを使ってフレーム毎にV回連続一致した時に同期判定をするV回連続一致同期判別部、65はV回連続一致同期判別部70で判別された信号を基準として、各種フレーム同期信号を発生する各種フレーム同期信号発生部C、71は各種フレーム同期信号発生部S15からの出力と各種フレーム同期信号発生部C65からの出力を切換え同期信号として出力するスイッチである。
【0092】
上記w1検出部9、w2検出部10、w3検出部11、ORゲート12、遅延部A13、X回連続一致判別部14及び各種フレーム同期パルス用信号発生部S15は、全体として、ビタビ復号前の信号を用いてTMCC情報に含まれたTAB1の情報w1とTAB2の情報w2又はw3が、X回連続して検出されたとき、仮のフレーム同期信号を発生する仮同期信号発生手段を構成する。
【0093】
また、上記W1検出部16、W2検出部50、W3検出部60、遅延部F61、ORゲート62、ANDゲート63、V回連続一致同期判別部70及び各種フレーム同期信号発生部C65は、全体として、ビタビ復号後の信号を用いてTMCC情報に含まれたTAB1の情報W1とTAB2の情報W2又はW3が、フレーム毎にY回連続して検出されたとき、各種フレーム同期信号を発生する同期信号発生手段を構成する。
【0094】
以下、上述のように構成された同期判定装置の動作を説明する。
【0095】
実施の形態7に係る同期判定装置は、同期判定時には、前記図10に示す従来例と同じ動作で同期判定を行い、同期信号を出力する。この時、スイッチ71によって受信機全体に出力される同期信号は、従来例と同様の同期信号となる。受信機は、この同期信号を使ってTMCCデコード部6でTMCCを再構成し、主信号の伝送方式等決定し、全ての主信号が復号されることとなる。
【0096】
主信号の伝送方式が決定すると、実施の形態6と同様の動作により、W2検出部50及びW3検出部60が、ビタビ復号後の信号からW2,W3を検出できるようになる。そして、V回連続一致同期判別部70では、検出したW1を遅延部F61で時間調整した信号と、W2,W3の論理和とを論理積した信号と使って、すなわち、ビタビ復号後の同期語であるW1,W2,W3全てを使って、誤判定が少ない同期判定を行う。V回連続一致判定部70により同期判定された結果は、各種フレーム同期信号発生部C63に出力され、各種フレーム同期信号発生部C63では同期信号を発生する。
【0097】
各種フレーム同期信号発生部C63で発生した同期信号と各種フレーム同期信号発生部S15で発生した同期信号は、同タイミングでスイッチ71に出力されているが、誤り訂正がされた信号を使った各種フレーム同期信号発生部C63から出力された同期信号の方が、色々な条件での受信信号に対して安定して同期信号を発生し続けることになる。したがって、TMCCが再構成されて主信号の伝送方式が決定し、各種フレーム同期信号発生部C63から同期信号が発生した後は、スイッチ71を切換えて、各種フレーム同期信号発生部C63からの同期信号を同期信号出力として受信機全体に出力する。
【0098】
以上説明したように、実施の形態7に係る同期判定装置は、ビタビ復号を行う前の信号を用いてTMCC情報に含まれたTAB1の情報w1とTAB2の情報w2又はw3を同時に連続X回検知した際、一旦仮同期で動作し、誤り訂正を行ったTMCCデータが再構築された後は、ビタビ復号後の信号を用いてTMCC情報に含まれたTAB1の情報W1とTAB2の情報W2又はW3を同時に連続Y回検知した同期に切換えるように構成したので、従来例によるシステムで同期判定した同期出力を使って主信号の伝送方式を決定し、その後ビタビ復号後の信号から検出した同期検出用同期語W1,W2,W3を全て使用して同期判別した同期出力に切換えるようにしているので、一度同期がかかれば、受信した信号が低C/Nになっても安定した同期信号出力ができる。
【0099】
なお、上記各実施の形態では、BSデジタル放送のデジタル変調波を同期検波するデジタル復調器に適用したものであるが、搬送波を再生する同期判定装置であれば、どのような装置にも適用でき、また、デジタルテレビジョン受信機等の復調部の一部回路に組み込まれてもよいことは勿論である。
【0100】
また、上記同期判定装置を構成する各種回路の種類、接続状態、同期判定装置に接続される主信号部の種類、制御方法などは前述した実施の形態に限られない。
【0101】
【発明の効果】
請求項1の発明によれば、より低C/Nの信号に対して同期判別することができ、特に、低C/Nの伝送路を通った信号を受信した時にも、速くて安定した同期判定ができ、TAB1(W1)情報とTAB2(w2、w3)情報両方を使用して同期判別できるように構成したので、低C/Nの受信信号を同期判別する時にも、誤検出が少なくなり安定した同期判定動作ができる効果を奏する。
【0104】
請求項2の発明によれば、AGCのレベル判定によって、速く同期判定ができるシステムか、できるだけ誤判定が少なく同期判定ができるシステムかを選択できるように構成したので、受信信号のC/Nの状態に応じて最適な同期判定法が選択でき、速くて安定した同期信号が出力できる効果を奏する。
【0105】
請求項3の発明によれば、同期判定にビタビ復号後のW1、W2検出だけを使って判定を行い同期信号を発生できるように構成したので、ビタビ復号前の信号を同期判定に使っているシステムより、より低C/Nの受信信号に対して正確に同期判定ができる効果を奏する。
【0106】
請求項4の発明によれば、ビタビ復号後の信号から検出した同期検出用同期語W1,W2,W3を全て使用して同期判別するように構成したので、受信した信号が低C/Nの信号を受信した時であっても誤判別を減少されることができ、より正確な同期判定ができる効果を奏する。
【0107】
請求項5の発明によれば、従来例によるシステムで同期判定した同期出力を使って、主信号の伝送方式を決定し、その後ビタビ復号後の信号から検出した同期検出用同期語W1,W2,W3を全て使用して同期判別した同期出力に切換えるように構成したので、一度同期がかかれば受信した信号が低C/Nになっても安定した同期信号出力ができる効果を奏する。
【図面の簡単な説明】
【図1】 この発明の実施の形態1である同期判定装置の構成を示すブロック図である。
【図2】 この発明の実施の形態2である同期判定装置の構成を示すブロック図である。
【図3】 この発明の実施の形態3である同期判定装置の構成を示すブロック図である。
【図4】 この発明の実施の形態4である同期判定装置の構成を示すブロック図である。
【図5】 この発明の実施の形態5である同期判定装置の構成を示すブロック図である。
【図6】 この発明の実施の形態6である同期判定装置の構成を示すブロック図である。
【図7】 この発明の実施の形態7である同期判定装置の構成を示すブロック図である。
【図8】 BSデジタル放送の受信機の回路ブロック図である。
【図9】 BSデジタル符号化基本構成を示す図である。
【図10】 従来の同期判別装置の構成を示すブロック図である。
【符号の説明】
1 復調部、 2 ビタビ復号器、 7 TMCC選択スイッチ、 9 w1検出部、 10 w2検出部、 11 w3検出部、 12 ORゲート、 16 W1検出部、 17 Y回連続一致同期判別部、 18 遅延部B、 19各種フレーム同期信号発生部A、 20 w2ビット判定部、 21 Sビット一致判定部、 22 TAB2位置信号発生部、 23 各種フレーム同期信号発生部B、 30 遅延部C、 31,63 ANDゲート、 32 Z回連続一致同期判別部、 33 遅延部D、 40 AGCレベル判定部(C/N判定手段)、 41 遅延部E、 42,43,54,71 スイッチ、 44 N1回連続一致同期判別部、 45 N2回連続一致同期判別部、 46 加算器、 50 W2検出部、 51 TAB2(W2又はW3)位置信号発生部、52 主信号位置発生部(主信号位置発生手段)、 53 主信号伝送方式強制発生部(伝送方式信号強制発生手段)、 60 W3検出部、 61 遅延部F、 62 ORゲート、 64 仮FH発生部(仮フレーム同期信号発生手段)、 65 各種フレーム同期信号発生部C、 70 V回連続一致同期判別部。
Claims (5)
- ビタビ復号後の信号の伝送多重変調方式制御信号(以下、TMCCという)情報に含まれる同期語TAB1の情報W1を検出するW1検出手段と、
ビタビ復号前の信号のTMCC情報に含まれる同期語TAB2の情報w2を検出するw2検出手段と、
前記W1検出手段により検出した情報W1が、フレーム毎にN(Nは1以上の任意の正整数)回連続して検出されたことを判別する判別手段と、
前記情報w2と前記判別手段の出力に基づいて各種フレーム同期信号を発生する同期信号発生手段と、
ビタビ復号前の信号のTMCC情報に含まれる同期語TAB3の情報w3を検出するw3検出手段を備え、
前記判別手段は、
前記情報w2又は前記情報w3と前記W1検出手段により検出した情報W1が、同時にZ(Zは1以上の任意の正整数)回連続して検出されたとき、同期判定を行う
ことを特徴とする同期判定装置。 - ビタビ復号器前段の復調部のAGC出力信号から伝送路のC/Nを仮判定するC/N判定手段と、
ビタビ復号前の信号のTMCC情報に含まれる同期語TAB1の情報w1を検出するw1検出手段と、
前記C/N判定手段の判定結果に基づいて、ビタビ復号前の信号を用いてTMCC情報に含まれるTAB1の情報w1を検出するのか、あるいはビタビ復号後の信号を用いてTMCC情報に含まれるTAB1の情報W1を検出するのかを切り換える切換手段と、
前記切換手段の切換えに対応して、前記判別手段が、同期判定するための一致回数を変更する手段と
を備えたことを特徴とする請求項1記載の同期判定装置。 - ビタビ復号後の信号の伝送多重変調方式制御信号(以下、TMCCという)情報に含まれる同期語TAB1の情報W1を検出するW1検出手段と、
ビタビ復号前の信号のTMCC情報に含まれる同期語TAB2の情報w2を検出するw2検出手段と、
前記W1検出手段により検出した情報W1が、フレーム毎にN(Nは1以上の任意の正整数)回連続して検出されたことを判別する判別手段と、
前記情報w2と前記判別手段の出力に基づいて各種フレーム同期信号を発生する同期信号発生手段と、
ビタビ復号前の信号に含まれる主信号位置を発生する主信号位置発生手段と、
前記主信号位置に基づいて主信号の伝送方式信号をフレーム毎に強制的に、8PSKから順に7/8QPSK、5/6QPSK、3/4QPSK、2/3QPSK、1/2QPSK、BPSKへと変更する伝送方式信号強制発生手段と、
前記伝送方式信号強制発生手段により発生した伝送方式信号を、同期判定時に復調部及びビタビ復号器に供給する手段と、
ビタビ復号後の信号から同期語TAB2の情報W2を検出するW2検出手段とを備え、
前記同期信号発生手段は、
前記W2検出手段により検出された情報W2に基づいてその他のフレーム同期用信号を発生する
ことを特徴とする同期判定装置。 - 検出された情報W1から仮のフレーム同期信号を発生する仮フレーム同期信号発生手段と、
ビタビ復号後の信号から同期語TAB3の情報W3を検出するW3検出手段とをさらに備え、
前記主信号位置発生手段は、
前記仮フレーム同期信号発生手段の出力に基づいてビタビ復号前の信号に含まれる主信号位置を発生し、
前記判別手段は、
検出された情報W1、W2及びW3を全て使用して同期判定を行う
ことを特徴とする請求項1又は3の何れかに記載の同期判定装置。 - ビタビ復号前の信号を用いてTMCC情報に含まれたTAB1の情報w1とTAB2の情報w2又はw3が、X(Xは1以上の任意の正整数)回連続して検出されたとき、仮のフレーム同期信号を発生する仮同期信号発生手段と、
ビタビ復号後の信号を用いてTMCC情報に含まれたTAB1の情報W1とTAB2の情報W2又はW3が、フレーム毎にY(Yは1以上の任意の正整数)回連続して検出されたとき、各種フレーム同期信号を発生する同期信号発生手段と、
TMCCが再構成される前は、前記仮同期信号発生手段により発生した同期信号を出力し、TMCCが再構成された後は、前記同期信号発生手段により発生した同期信号を出力するように切り換える手段と
を備えたことを特徴とする請求項4記載の同期判定装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP08794099A JP3856586B2 (ja) | 1999-03-30 | 1999-03-30 | 同期判定装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP08794099A JP3856586B2 (ja) | 1999-03-30 | 1999-03-30 | 同期判定装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2000286909A JP2000286909A (ja) | 2000-10-13 |
JP3856586B2 true JP3856586B2 (ja) | 2006-12-13 |
Family
ID=13928910
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP08794099A Expired - Fee Related JP3856586B2 (ja) | 1999-03-30 | 1999-03-30 | 同期判定装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP3856586B2 (ja) |
-
1999
- 1999-03-30 JP JP08794099A patent/JP3856586B2/ja not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JP2000286909A (ja) | 2000-10-13 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR100915105B1 (ko) | 디지털 방송 전송의 강인한 수신 | |
US7480009B2 (en) | Synchronization signal detection in a digital television receiver | |
JP5390971B2 (ja) | 復調器が効率的にロックできるようにする方法及び装置、並びに復調器が効率的に開始できるようにする方法 | |
US7577216B2 (en) | Guard interval and FFT mode detector in DVB-T receiver | |
US6928111B2 (en) | Method and apparatus for controlling equalizer using sync signal in digital vestigial sideband system | |
KR100394200B1 (ko) | 직교 위상 복조 회로 | |
CA1279116C (en) | Digital sequence polarity detection with adaptive synchronization | |
KR100367636B1 (ko) | 디지털 방송 신호를 복조하는 복조기 | |
JP2000315990A (ja) | ヌルシンボル位置検出方法、ヌルシンボル位置検出装置および受信機 | |
US20080030623A1 (en) | Robust reception of digital broadcast transmission | |
JP3179957B2 (ja) | マルチメディア通信における受信装置及び受信信号出力方法 | |
JP2837666B2 (ja) | フィールド判別信号発生回路及びその方法 | |
JP3856586B2 (ja) | 同期判定装置 | |
US6810097B1 (en) | Carrier reproduction circuit, receiver, loop filter circuit, and oscillator circuit | |
JP2009225099A (ja) | デジタル放送受信装置 | |
JP2007028200A (ja) | フレーム同期保護制御装置及び方法 | |
KR101556606B1 (ko) | 공용 방송 수신기 및 그 방송 신호 수신 방법 | |
KR100192451B1 (ko) | 디지탈 오디오 방송 수신기에서의 전송모드 판별방법 및 장치 | |
JP3354452B2 (ja) | 同期再生回路 | |
JP2708303B2 (ja) | Fm多重放送受信回路 | |
JP2005333301A (ja) | 受信装置、受信方法及びプログラム | |
JP4970765B2 (ja) | デジタルテレビ受信機の同期信号検出器及びその方法 | |
Nguyen | Investigation of a Correlation Based Technique for Rapid Phase Synchronization in the DVB-S Standard | |
JP2003101507A (ja) | デジタル放送受信装置 | |
JP2005286635A (ja) | デジタル放送受信装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20041018 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20060719 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20060725 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20060822 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20060912 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20060912 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090922 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100922 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110922 Year of fee payment: 5 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110922 Year of fee payment: 5 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120922 Year of fee payment: 6 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130922 Year of fee payment: 7 |
|
LAPS | Cancellation because of no payment of annual fees |