JPS631217A - デコ−ド装置 - Google Patents
デコ−ド装置Info
- Publication number
- JPS631217A JPS631217A JP61144072A JP14407286A JPS631217A JP S631217 A JPS631217 A JP S631217A JP 61144072 A JP61144072 A JP 61144072A JP 14407286 A JP14407286 A JP 14407286A JP S631217 A JPS631217 A JP S631217A
- Authority
- JP
- Japan
- Prior art keywords
- clock
- data
- pattern
- code
- decoding
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000001514 detection method Methods 0.000 claims description 10
- 238000000034 method Methods 0.000 abstract description 9
- 102100040862 Dual specificity protein kinase CLK1 Human genes 0.000 abstract description 8
- SGRJLTOOQLQDRH-UHFFFAOYSA-N 2-[[2,4-dicarboxybutyl(hydroxy)phosphoryl]methyl]pentanedioic acid Chemical compound OC(=O)CCC(C(O)=O)CP(O)(=O)CC(C(O)=O)CCC(O)=O SGRJLTOOQLQDRH-UHFFFAOYSA-N 0.000 abstract description 7
- 102100040844 Dual specificity protein kinase CLK2 Human genes 0.000 abstract description 7
- 101000749291 Homo sapiens Dual specificity protein kinase CLK2 Proteins 0.000 abstract description 7
- 101000749294 Homo sapiens Dual specificity protein kinase CLK1 Proteins 0.000 abstract description 5
- 230000001360 synchronised effect Effects 0.000 abstract description 3
- 102100040856 Dual specificity protein kinase CLK3 Human genes 0.000 abstract description 2
- 101000749304 Homo sapiens Dual specificity protein kinase CLK3 Proteins 0.000 abstract description 2
- 230000005764 inhibitory process Effects 0.000 abstract 2
- 238000007493 shaping process Methods 0.000 abstract 1
- 230000008929 regeneration Effects 0.000 description 6
- 238000011069 regeneration method Methods 0.000 description 6
- 238000010586 diagram Methods 0.000 description 4
- 230000000694 effects Effects 0.000 description 3
- 101100113626 Arabidopsis thaliana CKL2 gene Proteins 0.000 description 1
- 230000005540 biological transmission Effects 0.000 description 1
- 230000010363 phase shift Effects 0.000 description 1
- 230000005236 sound signal Effects 0.000 description 1
- 239000002699 waste material Substances 0.000 description 1
Landscapes
- Signal Processing For Digital Recording And Reproducing (AREA)
- Dc Digital Transmission (AREA)
- Synchronisation In Digital Transmission Systems (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
この発明は例えばM 2(Miller 5quar
e ;ミラースクエア)コード等のようにもとのデータ
の1ビットが2ビットに変換された符号(以下In12
B符号と称す)のデコード装置に関する。
e ;ミラースクエア)コード等のようにもとのデータ
の1ビットが2ビットに変換された符号(以下In12
B符号と称す)のデコード装置に関する。
この発明はIB−2B符号に変換されたデータの復号時
、復号されたパターンがIB−2B符号の禁止パターン
であることを検出したときはデコダのクロックを180
°位相が異なるものにするようにしたもので、IB−2
B符号を常に正しくデコードできるものである。
、復号されたパターンがIB−2B符号の禁止パターン
であることを検出したときはデコダのクロックを180
°位相が異なるものにするようにしたもので、IB−2
B符号を常に正しくデコードできるものである。
デジタルデータを磁気テープに記録し、再生する装置、
例えばデジタルVTRでは、デジタル化された信号をそ
のまま磁気テープに記録することはその記録再生特性(
特に直流分伝送特性)に適さない。このため、デジタル
信号をVTRの記録再生特性に通した形に変換するチャ
ンネルコードが種々提案されている。
例えばデジタルVTRでは、デジタル化された信号をそ
のまま磁気テープに記録することはその記録再生特性(
特に直流分伝送特性)に適さない。このため、デジタル
信号をVTRの記録再生特性に通した形に変換するチャ
ンネルコードが種々提案されている。
このチャンネルコードの1つとしてM2コード等のIB
−2B符号が知られている(例えば特開昭52−114
206号参照)。このIB−2B符号はもとのデジタル
信号の2倍のクロックレートでデータを変換し、もとの
デジタル信号の変化点及びそれより半ビット分ずれた中
間点でも“0”−“1″の変化を許すチャンネルコード
である。
−2B符号が知られている(例えば特開昭52−114
206号参照)。このIB−2B符号はもとのデジタル
信号の2倍のクロックレートでデータを変換し、もとの
デジタル信号の変化点及びそれより半ビット分ずれた中
間点でも“0”−“1″の変化を許すチャンネルコード
である。
第5図にM2コードの符号化例を示す。すなわち、同図
Aは元のデータクロック、同図Bは符号化すべきソース
データ、同図Cは符号化のためのクロック、同図りは符
号化の結果得られたM2コードである。
Aは元のデータクロック、同図Bは符号化すべきソース
データ、同図Cは符号化のためのクロック、同図りは符
号化の結果得られたM2コードである。
このM2コードの生成規則は同図に示す通りで、原デー
タが「1」のときは原データのビットセルの中間で状態
を反転させ、原データがrOJのビットセルでは反転せ
ずに、rOJが続くときビ・ノドとビットの間で状態を
反転させるとともに、原データの「0」とrOJで挟ま
れる「1」のデータ数が偶数のときは、その挟まれるr
lJのデータの最後のものはビット中間で反転させない
というものである。
タが「1」のときは原データのビットセルの中間で状態
を反転させ、原データがrOJのビットセルでは反転せ
ずに、rOJが続くときビ・ノドとビットの間で状態を
反転させるとともに、原データの「0」とrOJで挟ま
れる「1」のデータ数が偶数のときは、その挟まれるr
lJのデータの最後のものはビット中間で反転させない
というものである。
このようなチャンネルコードではその符号則に従って正
しく復号すれば、例えば第5図りのM2コードは、元通
り同図Bのソースデータに正しく復号することができる
。
しく復号すれば、例えば第5図りのM2コードは、元通
り同図Bのソースデータに正しく復号することができる
。
ところが、符号化クロックは第5図A及びBがら明らか
なようにデータクロックの2倍の周波数であるから復号
クロックは第5図Aの正しい位相のちのと、同図Eに示
す180°位相がずれたもののどちらにもなり得、もし
、同図Eの180°位相がずれたクロックになると、同
図りのM2コードを復号した結果は同図Fに示すように
、同図Bに示すソースデータとは全く異なったものとな
ってしまう。
なようにデータクロックの2倍の周波数であるから復号
クロックは第5図Aの正しい位相のちのと、同図Eに示
す180°位相がずれたもののどちらにもなり得、もし
、同図Eの180°位相がずれたクロックになると、同
図りのM2コードを復号した結果は同図Fに示すように
、同図Bに示すソースデータとは全く異なったものとな
ってしまう。
このような現象は、データの開始時には1/2の確率で
発生し、あるいはデータの途中でもいわゆるビットスリ
ップによって発生する。そして、この復号誤りは、連続
パターンが続く限り検出されることはない。
発生し、あるいはデータの途中でもいわゆるビットスリ
ップによって発生する。そして、この復号誤りは、連続
パターンが続く限り検出されることはない。
従来、上記のような復号誤りを防ぐため、ブロック単位
のデータの始まりあるいは途中に、固定の同期パターン
を挿入しておき、デコード時に、この同期パターンを検
出してデータの区切りを見付は出し、これによりチャン
ネルコードの復号のための区切りを見つけ出すようにす
ることが行なわれている。
のデータの始まりあるいは途中に、固定の同期パターン
を挿入しておき、デコード時に、この同期パターンを検
出してデータの区切りを見付は出し、これによりチャン
ネルコードの復号のための区切りを見つけ出すようにす
ることが行なわれている。
また、1ビット分ずれた状態でデータのデコードを行な
う2つのデコーダを用意し、同期パターンが正しく得ら
れる方のデコーダよりのデコード出力を出力として得る
ようにする技術も従来知られている(特開昭50−23
613号公報参照)。
う2つのデコーダを用意し、同期パターンが正しく得ら
れる方のデコーダよりのデコード出力を出力として得る
ようにする技術も従来知られている(特開昭50−23
613号公報参照)。
ところで、本来、同期パターン検出はシリアルデータを
パラレルデータに変換するための区切りや各データのあ
るべき位置、誤り訂正符号のフレームの区切りを検出す
るためのものである。その上、同期パターン検出にチャ
ンネルコードの復号のだめの区切りまでも検出する機能
を負担させることは、同期パターン検出の負担が膨大な
ものとなる。
パラレルデータに変換するための区切りや各データのあ
るべき位置、誤り訂正符号のフレームの区切りを検出す
るためのものである。その上、同期パターン検出にチャ
ンネルコードの復号のだめの区切りまでも検出する機能
を負担させることは、同期パターン検出の負担が膨大な
ものとなる。
また、M2コード等では前後のビットによってコーディ
ング結果が異なるため同期パターンもそのままコーディ
ングしてしまうと固定パターンとならないため、同期パ
ターンだけはチャンネルコードに変換しない等の処理が
必要になるとともに、もとの16ビットの固定パターン
をM2コードの形で検出しようとすると2倍のクロック
を用いる32ビットの同期パターン検出回路が必要にな
り、回路規模の増大につながる。
ング結果が異なるため同期パターンもそのままコーディ
ングしてしまうと固定パターンとならないため、同期パ
ターンだけはチャンネルコードに変換しない等の処理が
必要になるとともに、もとの16ビットの固定パターン
をM2コードの形で検出しようとすると2倍のクロック
を用いる32ビットの同期パターン検出回路が必要にな
り、回路規模の増大につながる。
また、デコーダを2個設ける技術は、欠損なくデータが
得られる可能性はあるが、デコーダの規模が2倍になっ
てしまい、無駄が多いという欠点がある。
得られる可能性はあるが、デコーダの規模が2倍になっ
てしまい、無駄が多いという欠点がある。
この発明はこのような欠点を回避して正しい復号を行な
うことができる装置を堤案することを目的とする。
うことができる装置を堤案することを目的とする。
(問題点を解決するための手段)
この発明においては、1ビットが2ビットに変換された
データのデコード装置において、データを復号したとき
のパターンが禁止パターンであるか否か検出する手段を
設け、その検出出力により復号に用いるクロックとして
180°位相が異なるものに切り換えるようにする。
データのデコード装置において、データを復号したとき
のパターンが禁止パターンであるか否か検出する手段を
設け、その検出出力により復号に用いるクロックとして
180°位相が異なるものに切り換えるようにする。
復号に用いられるクロックが正しいものより180°位
相がずれているときは、復号パターンに符号則として禁
止パターンが表われるので、これが検出手段にて検出さ
れて、クロックが正しいクロックに切り換えられるもの
である。
相がずれているときは、復号パターンに符号則として禁
止パターンが表われるので、これが検出手段にて検出さ
れて、クロックが正しいクロックに切り換えられるもの
である。
この発明の一実施例を回転ヘッド式の磁気記録再生装置
により磁気テープに斜めのトラックとしてデジタルデー
タを記録再生する場合、例えばデジタルVTRの場合を
例にとって説明する。
により磁気テープに斜めのトラックとしてデジタルデー
タを記録再生する場合、例えばデジタルVTRの場合を
例にとって説明する。
デジタルVTRの場合、例えば第4図Aに示すように1
トラツクには1フイ一ルド分のビデオデータがM2コー
ドに符号化されたものがブロック化されて記録されるが
、−般にクロック再生回路を構成するPLL回路の同期
をとるために所定のプリアンプルパターンがこのブロッ
クデータの前に付加されて記録されている。この例では
このプリアンプルパターンとして正しい復号クロックに
対して 180°位相がずれた復号クロックを用いて復
号したのではM2コードの符号則として禁止パターンと
なるようなパターンを用いる。
トラツクには1フイ一ルド分のビデオデータがM2コー
ドに符号化されたものがブロック化されて記録されるが
、−般にクロック再生回路を構成するPLL回路の同期
をとるために所定のプリアンプルパターンがこのブロッ
クデータの前に付加されて記録されている。この例では
このプリアンプルパターンとして正しい復号クロックに
対して 180°位相がずれた復号クロックを用いて復
号したのではM2コードの符号則として禁止パターンと
なるようなパターンを用いる。
第2図Bはこのようなプリアンプルパターンのソースデ
ータの一例であり、同図りはこれをM2コード化したと
きのパターンである。同図Aはソースデータクロックで
あり、また、同図CはM2コードへの符号化クロックで
ある。
ータの一例であり、同図りはこれをM2コード化したと
きのパターンである。同図Aはソースデータクロックで
あり、また、同図CはM2コードへの符号化クロックで
ある。
第1図はこの発明によるM2コードのデコード回路の一
例で、このデコード回路を第3図のタイミングチャート
を参照しながら説明しよう。
例で、このデコード回路を第3図のタイミングチャート
を参照しながら説明しよう。
入力端子(1)よりのM2コードの再生データは再生プ
ロセス回路(2)に供給されて波形整形されて矩形状デ
ータにされる。また、この再生プロセス回路(2)はP
LL構成のクロック再生回路を有し、矩形状データに基
づいて再生クロックCLKo (第3図B)が形成さ
れる。そして、矩形状データはこのクロックCLKoに
同期した信号PBDAにされてこの再生プロセス回路(
2)より得られる。そして、この再生プロセス回路(2
)よりの信号PBDA及び再生クロックCLKoはM2
デコーダ(3)に供給される。
ロセス回路(2)に供給されて波形整形されて矩形状デ
ータにされる。また、この再生プロセス回路(2)はP
LL構成のクロック再生回路を有し、矩形状データに基
づいて再生クロックCLKo (第3図B)が形成さ
れる。そして、矩形状データはこのクロックCLKoに
同期した信号PBDAにされてこの再生プロセス回路(
2)より得られる。そして、この再生プロセス回路(2
)よりの信号PBDA及び再生クロックCLKoはM2
デコーダ(3)に供給される。
再生プロセス回路(2)よりの再生クロックCLK。
は、また、トグルフリップフロップ(4)に供給され、
これよりクロックCLKoの172の周波数で、位相が
互いに180°異なるクロックCLK1 (第3図C)
及びクロックCLK2 (同図D)が得られる。これ
らクロックCL K s及びCLK2はクロックセレク
タ(5)に供給され、後述するセレクト信号SE、SE
に従っていずれか一方が選択され、復号クロックCLK
3としてM2デコーダ(3)に供給される。
これよりクロックCLKoの172の周波数で、位相が
互いに180°異なるクロックCLK1 (第3図C)
及びクロックCLK2 (同図D)が得られる。これ
らクロックCL K s及びCLK2はクロックセレク
タ(5)に供給され、後述するセレクト信号SE、SE
に従っていずれか一方が選択され、復号クロックCLK
3としてM2デコーダ(3)に供給される。
(6)はセレクト信号SE、SEを得るトグルフリップ
フロップで、M2デコーダ(3)においてデコードした
パターンが禁止パターンとなったとき得られるエラーフ
ラグEFがアンドゲート(7)を介してこのフリップフ
ロップ(6)に供給されてセレクト信号SE、SEの状
態が反転される。そして、このセレクト信号SE、SE
の状態が反転されると、セレクタ(5)の出力である復
号クロックCLK3としては、クロックCL K 1と
クロックCKL2のうちそれまで選択されていた一方の
クロックから他方のクロックに切り換えられる。
フロップで、M2デコーダ(3)においてデコードした
パターンが禁止パターンとなったとき得られるエラーフ
ラグEFがアンドゲート(7)を介してこのフリップフ
ロップ(6)に供給されてセレクト信号SE、SEの状
態が反転される。そして、このセレクト信号SE、SE
の状態が反転されると、セレクタ(5)の出力である復
号クロックCLK3としては、クロックCL K 1と
クロックCKL2のうちそれまで選択されていた一方の
クロックから他方のクロックに切り換えられる。
この場合、アンドゲート(7)は入力端子(8)よりの
プリアンプルパターンが得られる期間のみ「1」となる
ウィンドーパルスにより、プリアンプルパターン期間の
み開とされ、この期間にM2デコーダ(3)で得られる
エラーフラグEFをフリップフロップ(6)に供給する
ようにする。
プリアンプルパターンが得られる期間のみ「1」となる
ウィンドーパルスにより、プリアンプルパターン期間の
み開とされ、この期間にM2デコーダ(3)で得られる
エラーフラグEFをフリップフロップ(6)に供給する
ようにする。
エラーフラグEFは、M2デコーダ(3)で入力データ
PBDΔをデコードしたパターンが禁止パターンとなる
とき発生するもので、このエラーフラグEFの生成手段
としては、例えばシフトレジスタと、M2コードの符号
則に適合したパターン及び禁止パターンを記憶しである
R OMを用いることにより構成できる。すなわち、例
えば入力データPBDAのデコードパターンと禁止パタ
ーンとの一致をとることでできる。
PBDΔをデコードしたパターンが禁止パターンとなる
とき発生するもので、このエラーフラグEFの生成手段
としては、例えばシフトレジスタと、M2コードの符号
則に適合したパターン及び禁止パターンを記憶しである
R OMを用いることにより構成できる。すなわち、例
えば入力データPBDAのデコードパターンと禁止パタ
ーンとの一致をとることでできる。
次にプリアンプルパターンのデコード時の動作について
説明しよう。
説明しよう。
再生データがプリアンプルパターン期間になると、再生
プロセス回路(2)よりの信号PBDAとしては第3図
Aのような矩形波が得られる。
プロセス回路(2)よりの信号PBDAとしては第3図
Aのような矩形波が得られる。
第2図から明らかなように、このプリアンプルパターン
PBDAの復号クロック位相はクロ・ツクCLK2(第
3図C)と同相であるべきである。ところが、今、セレ
クタ(5)よりクロックCLK1 (第3図B)が得ら
れ、これが復号クロックCLKIとしてM2デコーダ(
3)に供給されている場合を考える。
PBDAの復号クロック位相はクロ・ツクCLK2(第
3図C)と同相であるべきである。ところが、今、セレ
クタ(5)よりクロックCLK1 (第3図B)が得ら
れ、これが復号クロックCLKIとしてM2デコーダ(
3)に供給されている場合を考える。
この場合、最初のクロック#1では反転はないので′0
′とデコードされ、次のクロック#2ではちょうど反転
しているから“0”が続いていると判断され“0゛0”
とデコードされる。次のクロック#3では反転はないの
で、“0°となることはなく、次のクロック#4の中間
で信号反転がありクロック#4ではrOJになっている
はずである。ところが、クロ・νりCL K 1のクロ
ック#4のところで信号反転となっている。M2コード
ではこのようなパターンはなく禁止パターンである。こ
のことはM2デコーダ(3)で検知され、この禁止パタ
ーンの検知時点で第3図已に示すようなエラーフラグE
Fが得られ、これがゲート(7)を通じてフリップフロ
ップ(6)に供給され、セレクト信号SE(第3図F)
、SEが反転し、セレクタ(5)よりの復号クロックC
L K ]として第3図Gに示すようにクロックCLK
1からクロックCLK2に切り換えられる。したがって
、切換後は、第3図Hに示すようにプリアンプルパター
ンが正しく復号されるようになり、正しい復号クロック
が設定されたことになる。
′とデコードされ、次のクロック#2ではちょうど反転
しているから“0”が続いていると判断され“0゛0”
とデコードされる。次のクロック#3では反転はないの
で、“0°となることはなく、次のクロック#4の中間
で信号反転がありクロック#4ではrOJになっている
はずである。ところが、クロ・νりCL K 1のクロ
ック#4のところで信号反転となっている。M2コード
ではこのようなパターンはなく禁止パターンである。こ
のことはM2デコーダ(3)で検知され、この禁止パタ
ーンの検知時点で第3図已に示すようなエラーフラグE
Fが得られ、これがゲート(7)を通じてフリップフロ
ップ(6)に供給され、セレクト信号SE(第3図F)
、SEが反転し、セレクタ(5)よりの復号クロックC
L K ]として第3図Gに示すようにクロックCLK
1からクロックCLK2に切り換えられる。したがって
、切換後は、第3図Hに示すようにプリアンプルパター
ンが正しく復号されるようになり、正しい復号クロック
が設定されたことになる。
なお、以上の例はプリアンプルパターンを工夫して18
0°ずれた復号クロックで復号したとき禁止パターンと
なるようにしたが、プリアンプルの部分に限らず、デー
タ自信について禁止パターンを検出したときクロックを
切り換えるようにしてもよい。また、回転ヘッドの1回
のテープ走査部分を分割して第4図Bのようにデジタル
オーディオ信号とデジタルビデオ信号を記録する場合に
は、オーディオ領域AUとビデオ領域vlとの間の、ガ
ートバンドやアフレコ用マージン領域に前記プリアンプ
ルパターンと同様のパターンデータを挿入することによ
っても同様の作用効果が得られる。
0°ずれた復号クロックで復号したとき禁止パターンと
なるようにしたが、プリアンプルの部分に限らず、デー
タ自信について禁止パターンを検出したときクロックを
切り換えるようにしてもよい。また、回転ヘッドの1回
のテープ走査部分を分割して第4図Bのようにデジタル
オーディオ信号とデジタルビデオ信号を記録する場合に
は、オーディオ領域AUとビデオ領域vlとの間の、ガ
ートバンドやアフレコ用マージン領域に前記プリアンプ
ルパターンと同様のパターンデータを挿入することによ
っても同様の作用効果が得られる。
このように、プリアンプル部分やガートバンド又はアフ
レコ用マージン領域を利用した場合には、データ部分に
復号誤りを生じるのを防ぐことができ、データに欠損を
生じることを防止することができる。
レコ用マージン領域を利用した場合には、データ部分に
復号誤りを生じるのを防ぐことができ、データに欠損を
生じることを防止することができる。
この発明によれば、同期パターン検出をチャンネルコー
ドの復号の区切り検出に用いないので同期パターン検出
に負担をかけず、同期パターン検出の回路規模の増大を
防止できる。
ドの復号の区切り検出に用いないので同期パターン検出
に負担をかけず、同期パターン検出の回路規模の増大を
防止できる。
そして、クロックを180°位相が異なるものに切り換
えるだけであるから、 180°位相の異なるクロック
でデコード処理を行なうデコーダを21固設ける必要は
なく、この点でも回路規模の増大を防止できる。
えるだけであるから、 180°位相の異なるクロック
でデコード処理を行なうデコーダを21固設ける必要は
なく、この点でも回路規模の増大を防止できる。
そして、禁止パターンを検出するのを実施例のようにデ
ータ部分以外で行なうようにすれば、復号誤りによるデ
ータについての欠F」を防止することができる。
ータ部分以外で行なうようにすれば、復号誤りによるデ
ータについての欠F」を防止することができる。
第1図はこの発明の一例としてのM2コードのデコード
回路の一例のブロック図、第2図及び第3図はその説明
のための図、第4図はデータの記録トランクパターンの
例を示す図、第5図はM2コードの符号化、復号化の説
明図である。 (3)はM2デコーダ、(4)は180°位相の異なる
クロックを発生するフリップフロップ、(5)はセレク
タ、(6)はセレクト信号形成用のフリップフロップで
ある。
回路の一例のブロック図、第2図及び第3図はその説明
のための図、第4図はデータの記録トランクパターンの
例を示す図、第5図はM2コードの符号化、復号化の説
明図である。 (3)はM2デコーダ、(4)は180°位相の異なる
クロックを発生するフリップフロップ、(5)はセレク
タ、(6)はセレクト信号形成用のフリップフロップで
ある。
Claims (1)
- 1ビットが2ビットに変換されたデータのデコード装置
において、上記データの復号パターンが禁止パターンか
否か検出する手段を設け、その検出出力により復号に用
いるクロックを180°位相が異なるものに切り換える
ようにしたデコード装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP61144072A JP2646530B2 (ja) | 1986-06-20 | 1986-06-20 | デコード装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP61144072A JP2646530B2 (ja) | 1986-06-20 | 1986-06-20 | デコード装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
JPS631217A true JPS631217A (ja) | 1988-01-06 |
JP2646530B2 JP2646530B2 (ja) | 1997-08-27 |
Family
ID=15353629
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP61144072A Expired - Fee Related JP2646530B2 (ja) | 1986-06-20 | 1986-06-20 | デコード装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2646530B2 (ja) |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH02125458U (ja) * | 1989-03-24 | 1990-10-16 | ||
JP2008236175A (ja) * | 2007-03-19 | 2008-10-02 | Nec Corp | フレーム同期装置およびフレーム同期方法 |
CN113711592A (zh) * | 2019-04-01 | 2021-11-26 | 北京字节跳动网络技术有限公司 | 帧内块复制编码模式中的二分之一像素插值滤波器 |
Citations (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS6268336A (ja) * | 1985-09-20 | 1987-03-28 | Fujitsu Ltd | Cmi符号デコ−ド回路 |
-
1986
- 1986-06-20 JP JP61144072A patent/JP2646530B2/ja not_active Expired - Fee Related
Patent Citations (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS6268336A (ja) * | 1985-09-20 | 1987-03-28 | Fujitsu Ltd | Cmi符号デコ−ド回路 |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH02125458U (ja) * | 1989-03-24 | 1990-10-16 | ||
JP2008236175A (ja) * | 2007-03-19 | 2008-10-02 | Nec Corp | フレーム同期装置およびフレーム同期方法 |
CN113711592A (zh) * | 2019-04-01 | 2021-11-26 | 北京字节跳动网络技术有限公司 | 帧内块复制编码模式中的二分之一像素插值滤波器 |
Also Published As
Publication number | Publication date |
---|---|
JP2646530B2 (ja) | 1997-08-27 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US5068752A (en) | Apparatus for recording/reproducing a digital audio signal with a video signal | |
CA2049905C (en) | Digital signal reproducing system | |
JPS6313425A (ja) | 情報デ−タ復元装置 | |
JPS6215946B2 (ja) | ||
JPS631217A (ja) | デコ−ド装置 | |
US5191489A (en) | Method for transmitting record control signals and record control circuit | |
JPH0332132A (ja) | デジタル信号復号装置 | |
KR100262632B1 (ko) | 디브이씨알의 동기신호 검출장치 | |
US4274115A (en) | Apparatus for detecting recording and reproducing state | |
JP3498333B2 (ja) | データ伝送系におけるタイミング信号再生回路およびディジタルビデオ信号処理装置 | |
JP3906516B2 (ja) | ディジタル磁気記録再生装置 | |
JP2543318Y2 (ja) | ディジタル信号切換装置 | |
JP2580432B2 (ja) | 同期方法 | |
JP2606194B2 (ja) | デジタル信号の伝送装置 | |
JP3501184B2 (ja) | デジタル信号の再生装置 | |
JP3385633B2 (ja) | 同期信号再生回路 | |
JPH0264965A (ja) | データ識別装置及びデータフォーマット | |
JPH0551986B2 (ja) | ||
JPH0416979B2 (ja) | ||
JP2959320B2 (ja) | Id符号検出方法及びid符号検出装置 | |
JPS61127294A (ja) | 色同期回路 | |
KR0148177B1 (ko) | D-vcr 데이타의 25/24 복조방법 및 그 장치 | |
JPH0743890B2 (ja) | デイジタル信号伝送装置 | |
JPH0793909A (ja) | 位相検出回路 | |
JPH0646485B2 (ja) | デイジタルデ−タ記録再生装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
LAPS | Cancellation because of no payment of annual fees |