JP3385633B2 - 同期信号再生回路 - Google Patents

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】この発明は、例えばディジタルＶ
ＴＲの再生信号等の伝送信号に一定クロック期間毎に挿
入された同期信号を抽出し、この抽出同期信号に同期し
て連続した出力同期信号を得る同期信号再生回路に関す
る。

【０００２】

【従来の技術】例えば、ディジタルＶＴＲにおいてディ
ジタルデータを記録する場合、同期符号ブロックの切り
出しを行なうためにデータ列中に同期符号を挿入し、再
生時にはこれを抽出することで切り出し位置を決定する
ことが提案されている。

【０００３】図３は、記録データのフォーマットを示し
ており、各同期符号ブロックの先頭に同期符号が挿入さ
れている。なお、同期符号とデータの間には、同期符号
ブロックのアドレスや付加情報としてのＩＤ符号が挿入
されている。

【０００４】このようにデータ列中に挿入された同期符
号が何らかの理由で損なわれて抽出できなかった場合に
は、対応する同期符号ブロックの切り出しができなくな
ることがあり、従来その防止策が採られている。すなわ
ち、同期符号の抽出信号（以下、「抽出同期信号」とい
う）に同期した連続した出力同期信号を得、この出力同
期信号に基づいて同期符号ブロックの切り出しを行なう
ことが提案されている。

【０００５】図４は、抽出同期信号に同期した連続した
出力同期信号を得るための同期再生回路の従来例を示し
いる。

【０００６】図において、同期符号抽出回路（図示せ
ず）でパターンマッチング等で抽出された抽出同期信号
（抽出ＳＹＮＣ）はノア回路１の一方の入力端子に供給
され、このノア回路１の出力信号はカウンタ２のロード
端子ＬＤに供給される。このカウンタ２は、ロード端子
ＬＤにロード信号が供給されると設定値ｎをロードし、
その後クロックＣＬＫでもって同期符号ブロックの長さ
だけカウントされるとリップルキャリーＲＣを出力す
る。カウンタ２より出力されるリップルキャリーＲＣは
ノア回路１の他方の入力端子に供給される。

【０００７】また、抽出同期信号はアンド回路３の一方
の入力端子に供給されると共に、このアンド回路３の他
方の入力端子にはカウンタ２より出力されるリップルキ
ャリーＲＣが供給される。

【０００８】アンド回路３の出力信号はノア回路４の一
方の入力端子に供給され、このノア回路４の出力信号は
カウンタ５のロード端子ＬＤに供給される。このカウン
タ５は、ロード端子ＬＤにロード信号が供給されると設
定値ｎをロードし、その後クロックＣＬＫでもって同期
符号ブロックの長さだけカウントされるとリップルキャ
リーＲＣを出力する。カウンタ５より出力されるリップ
ルキャリーＲＣはノア回路４の他方の入力端子に供給さ
れる。そして、ノア回路４の出力信号がインバータ６で
反転されて出力同期信号（出力ＳＹＮＣ）として出力さ
れる。

【０００９】以上の構成において、抽出同期信号が入力
されるとカウンタ２に設定値ｎがロードされ、同期符号
ブロックの長さだけカウントされた後にリップルキャリ
ーＲＣが出力される。そして、このリップルキャリーＲ
Ｃが再度カウンタ２のロード信号となるため、抽出同期
信号が正しい位置で入力されなくとも、カウンタ２から
は同期符号ブロックの周期でもってリップルキャリーＲ
Ｃが繰り返し出力される。

【００１０】また、抽出同期信号とカウンタ２より出力
されるリップルキャリーＲＣはアンド回路３で論理積が
とられ、抽出同期信号の相関のとれたものだけがカウン
タ５のロード信号となる。この相関のとれた抽出同期信
号は、疑似同期が出現しにくい方式では、高信頼性をも
って同期符号ブロックの位置を示すことになる。カウン
タ５には、この相関のとれた抽出同期信号でもってカウ
ンタ２と同様に設定値ｎがロードされ、同期符号ブロッ
クの長さだけカウントされた後にリップルキャリーＲＣ
が出力される。そして、このリップルキャリーＲＣが再
度カウンタ５のロード信号となるため、カウンタ５から
は同期符号ブロックの周期でもってリップルキャリーＲ
Ｃが繰り返し出力される。

【００１１】そのため、同期符号が抽出されずにアンド
回路３からの相関のとれた抽出同期信号が欠如したとし
ても、その部分にカウンタ５よりリップルキャリーＲＣ
が出力されて補間されるため、インバータ６からは同期
符号ブロックの位置を示す連続した出力同期信号が得ら
れる。

【００１２】

【発明が解決しようとする課題】ところで、記録レート
を下げるために例えば８−８変換のようにチャネルコー
ディングでレートが上がらない方式を採用した場合に
は、データ中に同期符号と同じパターンのビット列であ
る疑似同期が現れやすく、たまたま同期符号ブロックの
周期でもって、つまり相関のある位置で疑似同期が連続
して抽出されたとすると、同期符号ブロックの位置とは
関係ない部分で出力同期信号が出力されることがある。
この場合には、同期符号ブロックを正しく切り出すこと
ができず、元のデータを復元できない部分が生じる。

【００１３】例えば、図５Ａに示すように、抽出同期信
号が入力される場合を考える。「○」印を付したものは
同期符号の抽出によって得られる抽出同期信号であり、
「×」印を付したものは疑似同期の抽出によって得られ
る抽出同期信号であり、さらに破線図示のものは本来同
期符号の抽出によって得られるべき抽出同期信号位置を
示している。

【００１４】この場合、カウンタ２からは同図Ｂに示す
ようにリップルキャリーＲＣが出力され、アンド回路３
からは同図Ｃに示すように相関のとれた抽出同期信号が
得られ、カウンタ５からは同図Ｄに示すようにリップル
キャリーＲＣが出力される。したがって、インバータ６
からは同図Ｅに示すように出力同期信号が出力される。
ここで、「○」印を付したものは同期符号ブロックの位
置を正しく表わすことになるが、「×」印を付したもの
は疑似同期に係るものであって同期符号ブロックの位置
とは無関係の位置に発生している。

【００１５】そこで、この発明では、相関のある位置で
疑似同期が連続して抽出されても、正しい位置に出力同
期信号が得られるようにした同期信号再生回路を提供す
るものである。

【００１６】

【課題を解決するための手段】第１の発明は、伝送信号
に一定クロック期間毎に挿入された同期信号を抽出し、
この抽出同期信号に同期して連続した出力同期信号を得
る同期信号再生回路において、抽出同期信号でトリガさ
れて一定クロック期間毎に出力される第１の被比較信号
と抽出同期信号の時間的一致を判定し、一致したときは
一致信号を出力する第１の相関判定回路と、この第１の
相関判定回路より出力される一致信号でトリガされて一
定クロック期間毎に出力される第２の被比較信号と抽出
同期信号の時間的一致を判定し、一致したときは一致信
号を出力する第２の相関判定回路と、この第２の相関判
定回路より出力される一致信号でトリガされて一定クロ
ック期間毎に出力同期信号を出力する補間回路とを備え
てなるものである。

【００１７】第２の発明は、ディジタルＶＴＲの再生信
号に一定クロック期間毎に挿入された同期信号を抽出
し、この抽出同期信号に同期して連続した出力同期信号
を得る同期信号再生回路において、抽出同期信号でトリ
ガされて一定クロック期間毎に出力される第１の被比較
信号と抽出同期信号の時間的一致を判定し、一致したと
きは一致信号を出力する第１の相関判定回路と、この第
１の相関判定回路より出力される一致信号でトリガされ
て一定クロック期間毎に出力される第２の被比較信号と
抽出同期信号の時間的一致を判定し、一致したときは一
致信号を出力する第２の相関判定回路と、第１の相関判
定回路より出力される一致信号でトリガされて一定クロ
ック期間毎に同期信号を出力する第１の補間回路と、第
２の相関判定回路より出力される一致信号でトリガされ
て一定クロック期間毎に同期信号を出力する第２の補間
回路とを備え、ＶＴＲのノーマル再生時には第２の補間
回路より出力される同期信号を出力同期信号とし、ＶＴ
Ｒの低速の変速再生時には第１の補間回路より出力され
る同期信号を出力同期信号とし、ＶＴＲの高速の変速再
生時には抽出同期信号を出力同期信号とするものであ
る。

【００１８】

【作用】第１の発明においては、第１および第２の相関
判定回路でもって二重に抽出同期信号の相関が判定され
るため、相関のある位置で疑似同期が連続して抽出され
ても、これに関連して第２の相関判定回路より相関のと
れた抽出同期信号が得られることはなく、補間回路より
正しい位置に出力同期信号が出力される。

【００１９】第２の発明においては、充分長く連続して
同期符号を抽出し得るＶＴＲのノーマル再生時には第１
および第２の相関判定回路でもって二重に抽出同期信号
の相関が判定され、第２の相関判定回路より出力される
相関のとれた抽出同期信号に基づいて補間されて出力同
期信号が得られる。また、やや長く連続して同期符号を
抽出し得るＶＴＲの遅い変速再生時には第１の相関判定
回路のみで抽出同期信号の相関が判定され、第１の相関
判定回路より出力される相関のとれた抽出同期信号に基
づいて補間されて出力同期信号が得られる。さらに、連
続して同期符号を抽出しにくい高速の変速再生時には抽
出同期信号がそのまま出力同期信号とされる。これによ
り、ＶＴＲの走行モードに応じた最適な補間による出力
同期信号を得ることが可能となる。

【００２０】

【実施例】以下、図１を参照しながら、この発明の一実
施例について説明する。本例はディジタルＶＴＲの再生
系に適用した例である。図１において、図４と対応する
部分には同一符号を付し、その詳細説明は省略する。

【００２１】本例において、抽出同期信号（抽出ＳＹＮ
Ｃ）はアンド回路７の一方の入力端子に供給されると共
に、このアンド回路７の他方の入力端子にはカウンタ５
より出力されるリップルキャリーＲＣが供給される。

【００２２】アンド回路７の出力信号はノア回路８の一
方の入力端子に供給され、このノア回路８の出力信号は
カウンタ９のロード端子ＬＤに供給される。このカウン
タ９は、ロード端子ＬＤにロード信号が供給されると設
定値ｎをロードし、その後クロックＣＬＫでもって同期
符号ブロックの長さだけカウントされるとリップルキャ
リーＲＣを出力する。カウンタ９より出力されるリップ
ルキャリーＲＣはノア回路８の他方の入力端子に供給さ
れる。そして、ノア回路８の出力信号がインバータ１０
で反転されたのちセレクタ１１のＣ側の入力端子に供給
される。

【００２３】このセレクタ１１のＡ側の入力端子には抽
出同期信号がそのまま供給され、そのＢ側の入力端子に
はノア回路４の出力信号がインバータ６で反転されて供
給される。セレクタ１１にはＶＴＲの走行モードを示す
信号［ｍ1，ｍ0］が供給される。この場合、ｍ0はノー
マル再生時には“０”となり、変速再生時には“１”と
なる。また、ｍ1はテープ速度が遅い場合には“０”と
なり、速い場合には“１”となる。

【００２４】セレクタ１１では、変速再生時でテープ速
度が速い場合にはＡ側の入力端子に供給される信号が選
択され、変速再生時でテープ速度が遅い場合にはＢ側の
入力端子に供給される信号が選択され、さらにノーマル
再生時にはＣ側の入力端子に供給される信号が選択され
る。そして、セレクタ１１の出力端子Ｙに得られる信号
が出力同期信号とされる。

【００２５】本例は以上のように構成され、その他は図
４の例と同様に構成される。

【００２６】本例においては、抽出同期信号とカウンタ
５のリップルキャリーＲＣはアンド回路７で論理積がと
られ、抽出同期信号の二重に相関のとれたものだけがカ
ウンタ９のロード信号となる。この二重に相関のとれた
抽出同期信号は、アンド回路３より出力される相関のと
れた抽出同期信号と比べて、さらに高信頼性をもって同
期符号ブロックの位置を示すことになる。

【００２７】カウンタ９には、この二重に相関のとれた
抽出同期信号でもって設定値ｎがロードされ、同期符号
ブロックの長さだけカウントされた後にリップルキャリ
ーＲＣが出力される。そして、このリップルキャリーＲ
Ｃが再度カウンタ９のロード信号となるため、カウンタ
９からは同期符号ブロックの周期でもってリップルキャ
リーＲＣが繰り返し出力される。

【００２８】そのため、同期符号が抽出されずにアンド
回路７からの二重に相関のとれた抽出同期信号が欠如し
たとしても、その部分にカウンタ９よりリップルキャリ
ーＲＣが出力されて補間されるため、インバータ１０か
らは同期符号ブロックの位置を示す同期信号が連続して
得られる。このインバータ１０より出力される同期信号
は、疑似同期がある程度現れる方式であっても、図４の
例の出力同期信号に比べて高信頼性をもって同期符号ブ
ロックの位置を示すものとなる。

【００２９】ここで、図２Ａに示すように抽出同期信号
が入力される場合を考える。「○」印を付したものは同
期符号の抽出によって得られる抽出同期信号であり、
「×」印を付したものは疑似同期の抽出によって得られ
る抽出同期信号であり、さらに破線図示のものは本来同
期符号の抽出によって得られるべき抽出同期信号位置を
示している。

【００３０】この場合、カウンタ２からは同図Ｂに示す
ようにリップルキャリーＲＣが出力され、アンド回路３
からは同図Ｃに示すように相関のとれた抽出同期信号が
得られ、カウンタ５からは同図Ｄに示すようにリップル
キャリーＲＣが出力される。さらに、アンド回路７から
は同図Ｅに示すように二重に相関のとれた抽出同期信号
が得られ、カウンタ９からは同図Ｆに示すようにリップ
ルキャリーＲＣが出力される。したがって、インバータ
１０からは同図Ｇに示すように同期信号が連続して出力
される。ここで、「○」印を付したものは同期符号ブロ
ックの位置を正しく表わしており、疑似同期の抽出によ
って得られる抽出同期信号の影響は全くなくなる。

【００３１】また、本例においては、充分長く連続して
同期符号を抽出し得るＶＴＲのノーマル再生時には、セ
レクタ１１でインバータ１０の出力信号が選択されて出
力同期信号とされる。つまり、アンド回路７より出力さ
れる二重に相関のとれた抽出同期信号に基づいて補間さ
れた同期信号が出力同期信号となる。また、やや長く連
続して同期信号を抽出し得るＶＴＲの遅い変速再生時に
は、セレクタ１１でインバータ６の出力信号（図４の例
における出力同期信号と同じ）が選択されて出力同期信
号とされる。つまり、アンド回路３より出力される相関
のとれた抽出同期信号に基づいて補間された同期信号が
出力同期信号となる。また、連続して同期符号を抽出し
にくい高速の変速再生時には抽出同期信号がそのまま出
力同期信号とされる。

【００３２】したがって、本例においては、ＶＴＲの走
行モードに応じた最適な補間による出力同期信号を得る
ことができる。つまり、同期符号ブロックの位置を高信
頼性をもって示す出力同期信号を得るには二重に相関の
とれた抽出同期信号に基づいて補間して出力同期信号を
得る方が良いが、充分長く連続して同期符号を抽出でき
ない変速再生時、特にテープ速度が速い場合には二重に
相関のとれた抽出同期信号を得ることは困難で、出力同
期信号が得られなくなるおそれがある。そのため、変速
再生時においては、テープ速度に応じて、相関のとれた
抽出同期信号（一回の相関判定による）に基づいて補間
して出力同期信号を得るか、あるいは抽出同期信号をそ
のまま出力同期信号としている。

【００３３】なお、上述実施例においては、ディジタル
ＶＴＲの再生系に適用したものであるが、この発明は一
般に伝送信号に一定クロック期間毎に挿入された同期信
号を抽出し、この抽出同期信号に同期して連続した出力
同期信号を得る同期信号再生回路に適用できることは勿
論である。

【００３４】

【発明の効果】第１の発明によれば、第１および第２の
相関判定回路でもって二重に抽出同期信号の相関が判定
されるため、相関のある位置で疑似同期が連続して抽出
されても、これに関連して第２の相関判定回路より相関
のとれた抽出同期信号が得られることはなく、補間回路
より正しい位置に出力同期信号を得ることができる。

【００３５】第２の発明によれば、ＶＴＲの走行モード
に応じて、相関のとれた抽出同期信号（一回または二回
の相関判定による）に基づいて補間して出力同期信号を
得るか、あるいは抽出同期信号をそのまま出力同期信号
とするため、最適な補間による出力同期信号を得ること
ができる。

【図面の簡単な説明】

【図１】この発明の一実施例を示すブロック図である。

【図２】図１の例の動作を説明するためのタイミングチ
ャートである。

【図３】信号フォーマット例を示す図である。

【図４】従来例を示すブロック図である。

【図５】図４の例の動作を説明するためのタイミングチ
ャートである。

【符号の説明】

１，４，８ ノア回路 ２，５，９ カウンタ ３，７ アンド回路 ６，１０ インバータ １１ セレクタ

Claims (2)

(57)【特許請求の範囲】
1. 【請求項１】 伝送信号に一定クロック期間毎に挿入さ
   れた同期信号を抽出し、この抽出同期信号に同期して連
   続した出力同期信号を得る同期信号再生回路において、 上記抽出同期信号でトリガされて上記一定クロック期間
   毎に出力される第１の被比較信号と上記抽出同期信号の
   時間的一致を判定し、一致したときは一致信号を出力す
   る第１の相関判定回路と、 この第１の相関判定回路より出力される一致信号でトリ
   ガされて上記一定クロック期間毎に出力される第２の被
   比較信号と上記抽出同期信号の時間的一致を判定し、一
   致したときは一致信号を出力する第２の相関判定回路
   と、 この第２の相関判定回路より出力される一致信号でトリ
   ガされて上記一定クロック期間毎に上記出力同期信号を
   出力する補間回路とを備えてなる同期信号再生回路。
2. 【請求項２】 ディジタルＶＴＲの再生信号に一定クロ
   ック期間毎に挿入された同期信号を抽出し、この抽出同
   期信号に同期して連続した出力同期信号を得る同期信号
   再生回路において、 上記抽出同期信号でトリガされて上記一定クロック期間
   毎に出力される第１の被比較信号と上記抽出同期信号の
   時間的一致を判定し、一致したときは一致信号を出力す
   る第１の相関判定回路と、 この第１の相関判定回路より出力される一致信号でトリ
   ガされて上記一定クロック期間毎に出力される第２の被
   比較信号と上記抽出同期信号の時間的一致を判定し、一
   致したときは一致信号を出力する第２の相関判定回路
   と、 上記第１の相関判定回路より出力される一致信号でトリ
   ガされて上記一定クロック期間毎に同期信号を出力する
   第１の補間回路と、 上記第２の相関判定回路より出力される一致信号でトリ
   ガされて上記一定クロック期間毎に同期信号を出力する
   第２の補間回路とを備え、 上記ＶＴＲのノーマル再生時には上記第２の補間回路よ
   り出力される同期信号を上記出力同期信号とし、上記Ｖ
   ＴＲの低速の変速再生時には上記第１の補間回路より出
   力される同期信号を上記出力同期信号とし、上記ＶＴＲ
   の高速の変速再生時には上記抽出同期信号を上記出力同
   期信号とすることを特徴とする同期信号再生回路。