JPH0817146A - デジタル情報変調装置 - Google Patents

デジタル情報変調装置

Info

Publication number
JPH0817146A
JPH0817146A JP6170214A JP17021494A JPH0817146A JP H0817146 A JPH0817146 A JP H0817146A JP 6170214 A JP6170214 A JP 6170214A JP 17021494 A JP17021494 A JP 17021494A JP H0817146 A JPH0817146 A JP H0817146A
Authority
JP
Japan
Prior art keywords
information
synchronization
precode
bits
generated
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP6170214A
Other languages
English (en)
Other versions
JP2947081B2 (ja
Inventor
Takeshi Oishi
剛士 大石
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Victor Company of Japan Ltd
Original Assignee
Victor Company of Japan Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Victor Company of Japan Ltd filed Critical Victor Company of Japan Ltd
Priority to JP6170214A priority Critical patent/JP2947081B2/ja
Priority to US08/393,906 priority patent/US5659577A/en
Publication of JPH0817146A publication Critical patent/JPH0817146A/ja
Application granted granted Critical
Publication of JP2947081B2 publication Critical patent/JP2947081B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Classifications

    • GPHYSICS
    • G11INFORMATION STORAGE
    • G11BINFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
    • G11B20/00Signal processing not specific to the method of recording or reproducing; Circuits therefor
    • G11B20/10Digital recording or reproducing

Landscapes

  • Engineering & Computer Science (AREA)
  • Signal Processing (AREA)
  • Signal Processing For Digital Recording And Reproducing (AREA)
  • Television Signal Processing For Recording (AREA)

Abstract

(57)【要約】 【目的】 変調情報から同期情報を除外する。 【構成】 情報を24ビット毎に区切り、その先頭に1
ビットを付加して25ビットの情報とした後、プリコー
ドを施し、1ビット挿入する部分のビットの組み合わせ
に応じて生成される第1,第2のプリコード情報3a,
7aから一のプリコード情報を選択する際に第1,第2
の同期検出情報13a,14aに基づいて選択するデジ
タル情報変調装置。

Description

【発明の詳細な説明】
【0001】
【産業上の利用分野】本発明は、デジタルデータのデジ
タル情報装置に関するものであり、特に、デジタル化し
た映像信号や、その他の情報信号を磁気テープに記録す
る場合に好適である。
【0002】
【従来の技術】入力されるデータ列をmビット毎に区切
り、その先頭にnビットを挿入してプリコードを施し、
nビット挿入する部分のビットの組み合わせに応じて2
通りのプリコード結果が得られ、この結果の中からコ
ードを選択し変調データとする変調方法がある。この変
調方法においては2通りのプリコード結果より一の変
調データを選択するため、所望の周波数特性を得ること
ができ、また、パイロット信号を重畳できるという利点
がある。尚、2通りのプリコード結果を全て得る必要
はなくS(Sは2以下の自然数)通りのプリコード結
果から一のプリコード結果を選択しても良い。
【0003】ここで、m=24,n=1とし、DC成分
を持たず周波数ω1 ,ω2 でノッチを有しパイロット信
号を重畳する場合の変調装置について図4〜図8を用い
て説明する。図4において、入力情報aaは“0”付加
手段1と“1”付加手段2とに供給され、24ビット毎
に“0”情報又は“1”情報を夫々付加する。この点に
ついて、図5を用いて説明するに、入力情報aaは8ビ
ットを1バイトとする形式で“0”,“1”付加手段
1,2に供給され、3バイト(24ビット)毎にその先
頭に付加ビットとして1ビットを付加して同図に図示す
る第1,第2のコード情報1a,2aを夫々生成してい
る。
【0004】そして、第1,第2のコード情報1a,2
aをプリコーダ3,7に供給し、以後の処理が施され
る。尚、構成3〜6と構成7〜10とは同一の構成であ
るため、構成3〜6についてのみ説明する。
【0005】プリコーダ3は図6に図示する如く構成さ
れており、第1のコード情報1aが加算手段30に供給
され、ここで、レジスタ31,32により2ビット期間
遅延された第1のプリコード情報3aと第1のコード情
報1aとを加算して現在の第1のプリコード情報3aを
生成している。
【0006】この第1のプリコード情報3aは時間合わ
せのための遅延手段6を介し情報6aとして選択手段1
2の一方の入力に供給され、後述する制御信号11aに
基づいて遅延手段10の出力情報10aと選択され変調
情報bbとなる。
【0007】制御信号11aを生成するエラー検出手段
4,ランレングス検出手段5及びデータ制御手段11に
ついて説明するに、エラー検出手段4は所望の周波数特
性とのずれを表す第1の誤差情報4aを生成し、またラ
ンレングス検出手段5は同一符号の連続個数を表す第1
のランレングス検出情報5aを生成してデータ制御手段
11に供給している。また、同様に生成された第2の誤
差情報8aと第2のランレングス検出情報9aとがデー
タ制御手段11に供給され、ここで、第1,第2のラン
レングス検出情報5a,9aが表す同一符号の連続個数
を予め定められた閾値と比較等行い制御信号11aを以
下に示す規則で生成している。
【0008】第1,第2のランレングス検出情報5
a,9aのいずれか一方の信号のみが閾値を越える場合
には、いずれか他方(閾値を越えない方)のプリコード
情報を選択するように制御信号11aを生成する。
【0009】第1,第2のランレングス検出情報5
a,9aの両方が閾値を越え、且つ、同一符号の連続個
数に差がある場合には、同一符号の連続個数が少ない方
のプリコード情報を選択するように制御信号11aを生
成する。
【0010】第1,第2のランレングス検出情報5
a,9aの両方が閾値を越え、且つ、同一符号の連続個
数が同一である場合、又は、第1,第2のランレングス
検出情報5a,9aの両方が閾値を越えない場合には、
第1,第2の誤差情報4a,8aを比較し、誤差の少な
いプリコード情報を選択するように制御信号11aを生
成する。
【0011】ここで、図7を用いてエラー検出手段4に
ついて説明する。その原理は、第1のプリコード情報3
aよりパイロット情報Pを予め減算した情報40aを生
成し、情報40aについて所望のノッチ特性に係るD
C,ω1 ,ω2 の各周波数成分を構成25,26,42
〜53,AA〜DDで求めることにより、第1の誤差情
報4aを生成している。ここで、情報40aをX(t)とす
ると、第1の誤差情報4aをY(t)は数1となる。
【0012】
【数1】 数1において、X(t)に係る第1項はDC成分のパワー
を、ω1 に係る第2項及び第3項は周波数ω1 のパワー
を、ω2 に係る第4項及び第5項は周波数ω2 のパワー
を夫々求めており、これらの合計であるY(t)が少ない
程、DC成分,ω1成分,ω2 成分が少ないことにな
る。
【0013】図7を用いてより具体的に説明する。尚、
構成AA〜DDは構成50〜52と同一の構成であるの
でその説明は省略する。第1のプリコード情報3aが減
算手段40の一方の入力に供給され、ここでROM等に
よって構成されるパイロット信号生成手段41にて生成
されるパイロット情報Pを第1のプリコード情報3aよ
り減算して情報40aを得ている。
【0014】まず、情報40aのDC成分を求める構成
25,26,50〜52について説明する。情報40a
は乗算手段26にてDC成分生成手段26より供給され
るDC成分と乗算が1ビット期間毎に施された後、加算
手段50の一方の入力に供給され、他方の入力に供給さ
れ過去の積分値を表すレジスタ51の出力情報と1ビッ
ト期間毎に加算して現在の積分値を表す情報を出力して
いる。そして、加算手段50の出力情報はレジスタ51
にて1ビット期間遅延された後、2乗手段52に供給さ
れ、ここで加算手段50の出力情報を2乗してDC成分
のパワーを表す情報を1ビット期間毎に生成し、その結
果を加算手段53に供給している。
【0015】また、情報40aのω1 成分,ω2 成分を
求める構成42〜49、AA〜DDについて説明する。
情報40aは乗算手段42,44,46,48にて、構
成43,45,47,49にて生成された情報を1ビッ
ト期間毎に乗算して得た情報42a,44a,46a,
48aを構成AA〜DDに夫々供給して、積分した結果
を2乗してパワー成分を1ビット期間毎に求め、その結
果を加算手段53に供給している。
【0016】そして、加算手段53は1ビット期間毎に
供給される夫々入力を25ビット毎に加算して第1の誤
差情報4aを生成している。また、エラー検出手段8も
同様に第2の誤差情報8aを生成し、これらの誤差の少
ない方に係るプリコード情報を選択することにより所望
の周波数特性を得ることができる。
【0017】このようにして得られた変調情報bbの周
波数特性について図8を用いて説明する。同図(A)に
図示した変調情報bbの周波数特性は減算手段40にて
パイロット情報Pを減算しない場合であり、DC成分が
十分抑圧されており、周波数ω1 ,ω2 にてノッチ特性
が形成される。また、同図(B)はパイロット情報Pの
周波数がω1 である場合、同図(C)はパイロット情報
Pの周波数がω2 である場合であって、周波数ω1 ,ω
2 にパイロット信号が重畳されている。このようにパイ
ロット信号を重畳できるのはエラー検出手段にて予めパ
イロット信号を減算して第1,第2の誤差情報4a,8
aを生成しているからである。
【0018】更に、データの開始を表す同期情報、及
び、ブロック毎の書き替えの余裕を確保するためのIB
G情報等の固定情報においても2種類のパターンを用意
し、上記した変調方法と同様に所望の周波数特性との誤
差を算出して誤差の少ない方を選択していた。
【0019】
【発明が解決しようとする課題】しかしながら、上記し
た従来の技術に係る変調装置を磁気テープを記録媒体と
するデジタルVTRに適用した場合や、磁気デイスク,
光デイスク等を記録媒体とする装置に適用した場合には
変速再生時やランダムアクセス時に同期情報を誤検出す
る可能性が高いという問題があった。
【0020】この点について、デジタルVTRを例とし
て説明する。図9はデジタルVTRのブロック図であ
る。同図においてデジタル映像情報が誤り訂正情報付加
手段Aに供給され、デジタル映像情報に誤り訂正情報C
RCを付加した情報を生成している。そして、この情報
をランダマイザBに供給し、M系列情報と誤り訂正情報
付加手段Aの出力情報とを2進加算して情報に偏りを無
くした後、上記した変調装置Cに入力情報aaとして供
給している。変調装置Cにて所定の変調を施し得た変調
情報bbは合成手段Dの一方の入力に供給される。ま
た、合成手段Dの他方の入力には同期情報生成手段より
所定のパターンを有する同期情報が供給され合成され
る。そして、合成手段Dの出力情報が記録手段Fに供給
され、所定の振幅に増幅された後、ヘッドHを介して磁
気テープTの長手方向に対して傾斜しているトラックに
順次記録される。
【0021】この1トラックに記録される情報を図10
を用いて説明する。同図(A)に図示する如く1トラッ
ク分の情報はプリアンブルと複数のデータブロックとポ
ストアンブルとで構成されている。そして、1データブ
ロックは同図(B)に図示する如く同期情報と映像情報
と誤り訂正情報とから構成されている。
【0022】このようにしてく記録された磁気テープT
を記録時と同一速度で再生する場合には同期情報が一定
周期で得られれるため、同期情報の位相を検出し、所定
のタイミングで発生する同期情報以外は同期情報でない
とみなしている。
【0023】従って、変調装置で生成される変調情報b
bのビット系列が同期情報のビット系列と一致したとし
ても問題とならない。
【0024】しかし、変速再生時にはヘッドHがトラッ
ク軌跡に沿わずこれを横切るように走査が行われるの
で、一のトラックから他のトラックに移行する際に、同
期情報の周期性が喪失してしまう。この結果、変調情報
bbのビット系列が同期情報のビット系列と一致すると
同期情報を誤検出する可能性が高く、正規の同期情報が
得られるまで誤った映像情報を再生する可能性が高いと
いった欠点があった。
【0025】そこで、本発明は係る問題点を解決するこ
とを目的とする。
【0026】
【課題を解決するための手段】本発明は上記課題を解決
するため以下の構成を提供するものである。
【0027】第1の発明は、情報をmビット毎に区切
り、その先頭にnビットを付加してm+nビットの情報
とした後(m,nは自然数)、プリコードを施し、nビ
ット挿入する部分のビットの組み合わせに応じて生成さ
れる複数のプリコード情報から一のプリコード情報を選
択するデジタル情報変調装置において、該複数のプリコ
ード情報中の同期情報の有無を検出し、複数の同期検出
情報を夫々生成する複数の同期情報検出手段と、少なく
とも該複数の同期検出情報に基づいて該複数のプリコー
ド情報から一のプリコード情報を選択して得た変調情報
を出力する選択手段とを有することを特徴とするデジタ
ル情報変調装置を提供するものである。
【0028】第2の発明は、情報をmビット毎に区切
り、その先頭にnビットを付加してm+nビットの情報
とした後(m,nは自然数)、プリコードを施し、nビ
ット挿入する部分のビットの組み合わせに応じて生成さ
れる複数のプリコード情報から一のプリコード情報を選
択して、所定の周波数特性を有する変調情報を生成する
デジタル情報変調装置において、該複数のプリコード情
報に対応した該所定の周波数特性との誤差を表す複数の
誤差情報を夫々生成する複数のエラー検出手段と、該複
数のプリコード情報中の同期情報の有無を検出し、複数
の同期検出情報を夫々生成する複数の同期情報検出手段
と、少なくとも該複数の誤差情報と該複数の同期検出情
報に基づいて該複数のプリコード情報から一のプリコー
ド情報を選択して得た変調情報を出力する選択手段とを
有することを特徴とするデジタル情報変調装置を提供す
るものである。
【0029】
【実施例】図1は本発明に係る変調装置を説明するため
のブロック図、図2は同期情報検出手段13,14を説
明するためのブロック図である。以下図面を参照しつつ
実施例を説明する。尚、図3と同一の構成には同一の符
号を付しその説明を省略する。
【0030】図1において、図3と相違するのは、同期
情報検出手段13,14にて第1,第2のプリコード情
報3a,7a中に同期情報が存在するか否かを検出して
得た第1,第2の同期情報13a,14aを夫々生成し
ている点と、データ制御手段11は第1,第2の同期検
出情報13a,14aも考慮して制御信号11aを生成
している点である。尚、図1の記載では省略したが同期
情報検出手段13,14は図2に図示する如く接続され
ている。
【0031】同期情報検出手段13,14について図2
を用いて詳述する。第1,第2のプリコード情報3a,
7aを第1,第2の比較手段130の一方の入力に夫々
供給し、ここで、他方の入力に供給される第1,第2の
メモリ131により生成した同期情報131a,141
aと1ビット毎に夫々比較する。そして、両者が一致し
ている期間ハイレベルとなり、不一致の期間ローレベル
となる第1,第2の一致情報130a,140aを夫々
生成している。尚、同期情報は例えば17ビットで表さ
れており、そのビットパターンは{000001111
11111101}又は{1111100000000
0010}とする。
【0032】そして、第1,第2の一致情報130a,
140aを第1,第2のカウンタ132,142のイネ
ーブル入力に供給し、ハイレベル期間中をイネーブルと
して一致ビットの数を第1,第2のプリコード情報3
a,7aのビット周期と同期したクロックchckを計
数して求めている。また、第1,第2の一致情報130
a,140aは第1,第2のカウンタ132,142の
リセット入力にも供給され、ローレベル期間中に計数を
リセットしている。更に、第1,第2のカウンタ13
2,142の計数情報132a,142aを第1,第2
のメモリ131,141の読みだしアドレスとして供給
している。従って、第1,第2のカウンタ132,14
2がリセットされると第1,第2のメモリ131,14
1は同期情報の第0番目のビットより読み出しを開始す
る。また、第1,第2のカウンタは同期情報のビット数
だけ計数してキャリイ信号を発生するよう構成されてい
る。従って、このキャリイ信号が同期情報の検出を表
し、第1,第2の同期検出情報13a,14aとしてデ
ータ制御手段11に供給している。
【0033】以上の構成においては、同期情報が、第
1,第2のプリコード情報に対応した25ビット期間中
に存在する場合には同期情報を検出することができる
が、同期情報が隣接する25ビット期間にまたがる場合
には検出できない場合がある。この点につき図3を用い
て具体的に説明する。同図(A)は第1のプリコード情
報3aを図示したものであり、データA0 の期間中最後
の5ビットが同期情報の第0番目のビットから第4番目
のビットに一致している。また、同図(B)は第2のプ
リコード情報7aを図示したものであり、データB1 の
期間中最初の12ビットが同期情報の第5番目のビット
から第16番目のビットに一致している。係る場合、上
記した構成ではデータB1 について同期情報は検出され
ないが、同図(C)に図示する如く最終的な変調情報b
bとしてA0 ,B1 の順で選択したとすると隣接するA
0 ,B1 にまたがって同期情報が存在することとなる。
【0034】そこで、第1,第2の同期情報検出手段1
3,14を相互に接続する構成150〜152により係
る不都合を解消している。即ち、第1,第2のプリコー
ド情報3a,7aの選択を表す制御信号11aをスイッ
チ151の制御端子に供給すると共に制御信号11aを
インバータ152を介してスイッチ150の制御端子に
供給している。そして、スイッチ151,152を介し
て第1のカウンタ132のデータ出力端子Q,ロード端
子Lが第2のカウンタ142のロード端子L,データ出
力端子Qと夫々接続されている。そして、第1のプリコ
ード情報が選択された場合にはスイッチ150が接続状
態となり、第1のカウンタ132の計数結果を第2のカ
ウンタ142にロードしており、一方、第2のプリコー
ド情報が選択された場合にはスイッチ151が接続状態
となり、第2のカウンタ142の計数結果を第1のカウ
ンタ132にロードしている。
【0035】このようにして、第1,第2のプリコード
情報の選択結果を第1,第2のカウンタ132,142
の計数値に反映させることができるので、同期情報が隣
接する25ビット期間にまたがっている場合であっても
確実に検出することができる。
【0036】図1に戻り、制御手段11の動作について
説明するに、制御手段11は第1,第2の同期検出情
報,第1,第2のランレングス検出情報,第1,第2の
誤差情報に基づいて制御信号11aを生成しており、同
期情報の誤検出を最も優先して第1,第2のプリコード
情報を選択する場合には以下の手順でおこなう。
【0037】第1,第2の同期検出情報のいずれか一
方が同期情報の検出を表す場合、他方のプリコード情報
を選択するよう制御信号11aを生成する。一方、第
1,第2の同期検出情報の両方が同期情報の検出を表す
場合、又は、両方が同期情報の検出を表さない場合には
以下の基準で判断する。
【0038】第1,第2のランレングス検出情報5
a,9aのいずれか一方の信号のみが閾値を越える場合
には、いずれか他方(閾値を越えない方)のプリコード
情報を選択するように制御信号11aを生成する。
【0039】第1,第2のランレングス検出情報5
a,9aの両方が閾値を越え、且つ、同一符号の連続個
数に差がある場合には、同一符号の連続個数が少ない方
のプリコード情報を選択するように制御信号11aを生
成する。
【0040】第1,第2のランレングス検出情報5
a,9aの両方が閾値を越え、且つ、同一符号の連続個
数が同一である場合、又は、第1,第2のランレングス
検出情報5a,9aの両方が閾値を越えない場合には、
第1,第2の誤差情報4a,8aを比較し、誤差の少な
いプリコード情報を選択するように制御信号11aを生
成する。
【0041】このようにして制御信号11aを生成する
ので、同期情報の誤検出を防止した変調情報bbを生成
することができる。
【0042】尚、上述した実施例において、第1,第2
の同期情報検出手段さえあれば第1,第2の同期検出情
報を得ることができるので、ランレングス検出手段4,
8とエラー検出手段5,9とのいずれか一方又は両方が
なくとも良いことは勿論である。また、2種類の同期情
報を用いる場合には、一のの同期情報に対応した第1,
第2の同期情報検出手段のほかに他の同期情報に対応し
た第3,第4の同期情報検出手段を備えれば良いことは
勿論である。
【0043】尚、上述した実施例では、付加ビットを1
ビットとしたため2系統の検出手段4,5,8,9,1
3,14を備えたが、3系統以上であっても同様の構成
を備えれば足りるから、複数の検出手段を備えるもので
あっても良い。尚、この場合同期情報検出手段の相互の
関係は、一のプリコード情報を選択した場合、一のプリ
コード情報に係る同期情報の一致数の結果を他の同期情
報検出手段に供給しこれに基づいて他の同期情報検出手
段は同期情報の一致数の計数を継続すれば良いことは勿
論である。
【0044】
【発明の効果】上述したように請求項1に記載した本発
明の構成によれば複数の同期情報検出手段により生成さ
れた複数の同期検出情報に基づいて一のプリコード情報
を選択するので、変調情報から同期情報を除外すること
ができ、この結果、同期情報の誤検出の確率が大幅に低
減された変調情報を生成できるという効果がある。特
に、当該変調装置をデジタルVTRに適用した場合には
変速再生時であっても同期情報を確実に検出できるので
エラーレートを向上できるという効果がある。
【0045】また、上述したように請求項2に記載した
本発明の構成によれば、特に、エラー検出手段も備える
ので、請求項1に係る効果に加え、所望の周波数特性を
得ることができるという効果がある。
【図面の簡単な説明】
【図1】本発明に係る変調装置を説明するためのブロッ
ク図である。
【図2】第1,第2の同期情報検出手段13,14を説
明するためのブロック図である。
【図3】隣接する25ビット期間で発生する同期情報を
説明するための波形図である。
【図4】従来の変調装置を説明するためのブロック図で
ある。
【図5】付加ビットを説明するための波形図である。
【図6】プリコーダを説明するためのブロック図であ
る。
【図7】エラー検出手段を説明するためのブロック図で
ある。
【図8】ノッチ特性とパイロット信号の重畳を説明する
ための変調情報の周波数特性を説明するための図であ
る。
【図9】デジタルVTRのブロック図である。
【図10】1トラックに記録される情報を図示したテー
プパターンである。
【符号の説明】
12 選択手段 13,14 第1,第2の同期情報検出手段 3a,7a 第1,第2のプリコード情報 4a,8a 第1,第2の誤差情報 13a,14a 第1,第2の同期検出情報 bb 変調情報
フロントページの続き (51)Int.Cl.6 識別記号 庁内整理番号 FI 技術表示箇所 H04N 5/92 5/93

Claims (2)

    【特許請求の範囲】
  1. 【請求項1】情報をmビット毎に区切り、その先頭にn
    ビットを付加してm+nビットの情報とした後(m,n
    は自然数)、プリコードを施し、nビット挿入する部分
    のビットの組み合わせに応じて生成される複数のプリコ
    ード情報から一のプリコード情報を選択するデジタル情
    報変調装置において、 該複数のプリコード情報中の同期情報の有無を検出し、
    複数の同期検出情報を夫々生成する複数の同期情報検出
    手段と、 少なくとも該複数の同期検出情報に基づいて該複数のプ
    リコード情報から一のプリコード情報を選択して得た変
    調情報を出力する選択手段とを有することを特徴とする
    デジタル情報変調装置。
  2. 【請求項2】情報をmビット毎に区切り、その先頭にn
    ビットを付加してm+nビットの情報とした後(m,n
    は自然数)、プリコードを施し、nビット挿入する部分
    のビットの組み合わせに応じて生成される複数のプリコ
    ード情報から一のプリコード情報を選択して、所定の周
    波数特性を有する変調情報を生成するデジタル情報変調
    装置において、 該複数のプリコード情報に対応した該所定の周波数特性
    との誤差を表す複数の誤差情報を夫々生成する複数のエ
    ラー検出手段と、 該複数のプリコード情報中の同期情報の有無を検出し、
    複数の同期検出情報を夫々生成する複数の同期情報検出
    手段と、 少なくとも該複数の誤差情報と該複数の同期検出情報に
    基づいて該複数のプリコード情報から一のプリコード情
    報を選択して得た変調情報を出力する選択手段とを有す
    ることを特徴とするデジタル情報変調装置。
JP6170214A 1994-06-29 1994-06-29 デジタル情報変調装置 Expired - Lifetime JP2947081B2 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP6170214A JP2947081B2 (ja) 1994-06-29 1994-06-29 デジタル情報変調装置
US08/393,906 US5659577A (en) 1994-06-29 1995-02-24 Apparatus for generating a digital recording signal which avoids the generation of false synchronization bit patterns

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP6170214A JP2947081B2 (ja) 1994-06-29 1994-06-29 デジタル情報変調装置

Publications (2)

Publication Number Publication Date
JPH0817146A true JPH0817146A (ja) 1996-01-19
JP2947081B2 JP2947081B2 (ja) 1999-09-13

Family

ID=15900793

Family Applications (1)

Application Number Title Priority Date Filing Date
JP6170214A Expired - Lifetime JP2947081B2 (ja) 1994-06-29 1994-06-29 デジタル情報変調装置

Country Status (2)

Country Link
US (1) US5659577A (ja)
JP (1) JP2947081B2 (ja)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR0152049B1 (ko) * 1995-08-03 1998-10-15 김광호 디지탈 변조시스템의 제어신호 부가장치
KR100191754B1 (ko) * 1996-05-18 1999-06-15 신현철 자기 기록 매체를 이용한 영상기기의 신호 기록 장치
JP3985173B2 (ja) * 1998-05-29 2007-10-03 ソニー株式会社 変調装置および方法、復調装置および方法、並びにデータ格納媒体
JP4692234B2 (ja) * 2005-11-10 2011-06-01 ソニー株式会社 変調テーブル、変調装置および方法、プログラム、並びに記録媒体
JP4839784B2 (ja) * 2005-11-10 2011-12-21 ソニー株式会社 変調テーブル、変調装置および方法、プログラム、並びに記録媒体

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4541104A (en) * 1982-06-10 1985-09-10 Nec Corporation Framing circuit for digital system
US4512026A (en) * 1983-04-21 1985-04-16 Siemens Corporate Research & Support, Inc. Data format for asynchronous data transmission
US4775985A (en) * 1987-04-06 1988-10-04 Sony Corporation Method of dc-free 8/9 nrz coding using a unique sync word pattern
US5016258A (en) * 1988-06-10 1991-05-14 Matsushita Electric Industrial Co., Ltd. Digital modulator and demodulator
NL9002772A (nl) * 1990-09-21 1992-04-16 Philips Nv Inrichting voor het optekenen van een digitaal informatiesignaal in een registratiedrager.
NL9002070A (nl) * 1990-09-21 1992-04-16 Philips Nv Inrichting voor het optekenen van een digitaal informatiesignaal in een registratiedrager.

Also Published As

Publication number Publication date
US5659577A (en) 1997-08-19
JP2947081B2 (ja) 1999-09-13

Similar Documents

Publication Publication Date Title
JP2786810B2 (ja) 光ディスクおよびその信号記録装置ならびに信号再生装置
JP2666367B2 (ja) Mスクランブル回路
RU2156039C2 (ru) Устройство для записи цифрового сигнала
JP2996612B2 (ja) ディジタル信号記録装置
JPH06195893A (ja) データ記録方法及び装置
JP2932886B2 (ja) ディジタル信号記録方法
EP0473417B1 (en) Digital signal reproducing apparatus
JP2947081B2 (ja) デジタル情報変調装置
EP0407094B1 (en) Digital signal reproducing apparatus
US5311373A (en) Video tape recorder
JPS6215946B2 (ja)
JPS6313425A (ja) 情報デ−タ復元装置
JP3327933B2 (ja) 情報記録再生方法及びその装置
JPH0773262B2 (ja) フレーム同期装置
JPH0817144A (ja) データ変調装置およびデータ復調装置
JP3239663B2 (ja) 変調方法、変調装置及び復調装置
JPH0578110B2 (ja)
JP3144107B2 (ja) 記録再生制御信号の伝送方法及び記録再生制御装置
JPS58196785A (ja) テレビジヨン信号の記録再生方式
JP3610089B2 (ja) ディジタル変調回路及びディジタル記録装置
JP3135567B2 (ja) Nrz2進入力信号評価回路および方法
JP3311428B2 (ja) トラック追従制御方法
JP2003059184A (ja) Dvd−rおよびdvd−rwにおける記録位置ずれ補正方法およびその装置
JP2959320B2 (ja) Id符号検出方法及びid符号検出装置
EP0735536B1 (en) Digital signal recording method and apparatus

Legal Events

Date Code Title Description
FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080702

Year of fee payment: 9

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080702

Year of fee payment: 9

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090702

Year of fee payment: 10

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090702

Year of fee payment: 10

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100702

Year of fee payment: 11

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110702

Year of fee payment: 12

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120702

Year of fee payment: 13

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120702

Year of fee payment: 13

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313111

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120702

Year of fee payment: 13

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120702

Year of fee payment: 13

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130702

Year of fee payment: 14

EXPY Cancellation because of completion of term