JP2008236175A - フレーム同期装置およびフレーム同期方法 - Google Patents
フレーム同期装置およびフレーム同期方法 Download PDFInfo
- Publication number
- JP2008236175A JP2008236175A JP2007070775A JP2007070775A JP2008236175A JP 2008236175 A JP2008236175 A JP 2008236175A JP 2007070775 A JP2007070775 A JP 2007070775A JP 2007070775 A JP2007070775 A JP 2007070775A JP 2008236175 A JP2008236175 A JP 2008236175A
- Authority
- JP
- Japan
- Prior art keywords
- pattern
- frame synchronization
- frame
- synchronization
- bit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000000034 method Methods 0.000 title claims abstract description 24
- 238000001514 detection method Methods 0.000 claims abstract description 95
- 238000012795 verification Methods 0.000 claims description 17
- 230000001360 synchronised effect Effects 0.000 abstract description 15
- 230000007257 malfunction Effects 0.000 abstract description 6
- 238000012545 processing Methods 0.000 description 31
- 230000003287 optical effect Effects 0.000 description 18
- 238000012986 modification Methods 0.000 description 17
- 230000004048 modification Effects 0.000 description 17
- 230000005540 biological transmission Effects 0.000 description 15
- 238000004891 communication Methods 0.000 description 11
- 238000010586 diagram Methods 0.000 description 7
- 239000013307 optical fiber Substances 0.000 description 7
- 230000002159 abnormal effect Effects 0.000 description 3
- 238000005516 engineering process Methods 0.000 description 3
- 230000010363 phase shift Effects 0.000 description 2
- 230000003252 repetitive effect Effects 0.000 description 2
- 238000000926 separation method Methods 0.000 description 2
- 230000007704 transition Effects 0.000 description 2
- 230000005856 abnormality Effects 0.000 description 1
- 230000015556 catabolic process Effects 0.000 description 1
- 238000012790 confirmation Methods 0.000 description 1
- 238000006731 degradation reaction Methods 0.000 description 1
- 230000005764 inhibitory process Effects 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04J—MULTIPLEX COMMUNICATION
- H04J3/00—Time-division multiplex systems
- H04J3/02—Details
- H04J3/06—Synchronising arrangements
- H04J3/0602—Systems characterised by the synchronising information used
- H04J3/0605—Special codes used as synchronising signal
- H04J3/0608—Detectors therefor, e.g. correlators, state machines
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04J—MULTIPLEX COMMUNICATION
- H04J2203/00—Aspects of optical multiplex systems other than those covered by H04J14/05 and H04J14/07
- H04J2203/0001—Provisions for broadband connections in integrated services digital network using frames of the Optical Transport Network [OTN] or using synchronous transfer mode [STM], e.g. SONET, SDH
- H04J2203/0089—Multiplexing, e.g. coding, scrambling, SONET
Landscapes
- Engineering & Computer Science (AREA)
- Computer Networks & Wireless Communication (AREA)
- Signal Processing (AREA)
- Synchronisation In Digital Transmission Systems (AREA)
- Time-Division Multiplex Systems (AREA)
- Optical Communication System (AREA)
Abstract
【解決手段】フレームごとのビットシリアルな信号2120は、フリップフロップ回路250〜257からなるシフトレジスタを順次転送され、それぞれの段のビットが同期パタン2200の対応するビットと一致回路260〜267で一致をとられることでフレーム同期の有無が判別される。同期パタン2200の各ビットはオール「0」検出回路281にも入力され、オール「0」が検出された場合には一致回路260〜267で一致した場合であっても第1のアンド回路284は同期パタン検出信号286を出力しない。
【選択図】図3
Description
212 信号
215 デスキュー信号
216 フレーム同期装置
221 同期パタン
222 同期パタン分離回路
223 同期処理部
231 同期パタン検出回路
233 同期検出回路
235 同期保護回路
250〜257 フリップフロップ回路
260〜267、330〜337 一致回路
281 オール「0」検出回路
283 インバータ
284 第1のアンド回路
286、286A、286B、286C 同期パタン検出信号
288 第2のアンド回路
301 オール「1」検出回路
321 1ビットシフト一致回路
322 第3のアンド回路
361 2ビットシフト一致回路
Claims (10)
- 2以上のビット長からなる任意の組のビットパタンを禁止固定パタンとして予め設定しておく禁止固定パタン設定手段と、
前記ビット長からなるビットパタンをフレーム同期用パタンとして逐次受信してその内容を新しく受信したフレーム同期用パタンに順次切り替えるフレーム同期用パタン受信手段と、
フレーム単位で信号を順次受信してそれぞれのフレームを構成するビットシリアルなパタンが前記フレーム同期用パタン受信手段の受信し内容を切り替えた後のフレーム同期用パタンと同一のビット列を含むかを判別するフレーム同期用パタン照合手段と、
このフレーム同期用パタン照合手段で同一のビット列を含むと判別されたとき照合の対象となった前記フレーム同期用パタンが前記禁止固定パタン設定手段に設定された禁止固定パタンのいずれにも一致しないことをもって該当するフレームの同期を検出するフレーム同期検出手段
とを具備することを特徴とするフレーム同期装置。 - 2以上のビット長からなるビットパタンをフレーム同期用パタンとして逐次受信してその内容を新しく受信したフレーム同期用パタンに順次切り替えるフレーム同期用パタン受信手段と、
フレーム単位で信号を順次受信してそれぞれのフレームを構成するビットシリアルなパタンが前記フレーム同期用パタン受信手段の受信し内容を切り替えた後のフレーム同期用パタンと同一のビット列を含むかを判別するフレーム同期用パタン照合手段と、
このフレーム同期用パタン照合手段で同一のビット列を含むと判別されたとき照合の対象となった前記フレーム同期用パタンを構成する1ビットとこれを所定のビット長だけシフトさせたもの同士がそれぞれ一致するかを判別する禁止用照合手段と、
前記フレーム同期用パタン照合手段で同一のビット列を含むと判別されたとき前記禁止用照合手段ですべて一致すると判別しなったことをもって該当するフレームの同期を検出するフレーム同期検出手段
とを具備することを特徴とするフレーム同期装置。 - 前記フレーム同期検出手段が予め定めた複数段のフレームに対して連続してフレームの同期を検出したときフレーム単位で送られてくる前記信号のフレーム同期を確立する同期確立保護手段を具備することを特徴とする請求項1または請求項2記載のフレーム同期装置。
- 前記同期確立保護手段でフレーム同期が確立した後、前記フレーム同期検出手段が予め定めた複数段のフレームに対して連続してフレームの同期を検出しなかったとき、前記信号のフレーム同期はずれを判別する同期はずれ保護手段を具備することを特徴とする請求項3記載のフレーム同期装置。
- 前記禁止固定パタン設定手段に設定された禁止固定パタンは、前記2以上のビットがオール「0」となったビットパタンの組を含むことを特徴とする請求項1記載のフレーム同期装置。
- 前記禁止固定パタン設定手段に設定された禁止固定パタンは、前記2以上のビットがオール「1」となったビットパタンの組を含むことを特徴とする請求項1記載のフレーム同期装置。
- 前記禁止用照合手段は、前記フレーム同期用パタンのそれぞれのビットとこれらのビットを1ビットずつ特定方向にシフトしたものとをそれぞれ照合するものであることを特徴とする請求項2記載のフレーム同期装置。
- 前記禁止用照合手段は、前記フレーム同期用パタンのそれぞれのビットとこれらのビットを2ビットずつ特定方向にシフトしたものとをそれぞれ照合するものであることを特徴とする請求項2記載のフレーム同期装置。
- 2以上のビット長からなるビットパタンをフレーム同期用パタンとして逐次受信してその内容を新しく受信したフレーム同期用パタンに順次切り替えるフレーム同期用パタン受信ステップと、
フレーム単位で信号を順次受信してそれぞれのフレームを構成するビットシリアルなパタンが前記フレーム同期用パタン受信ステップで受信し内容を切り替えた後のフレーム同期用パタンと同一のビット列を含むかを判別するフレーム同期用パタン照合ステップと、
このフレーム同期用パタン照合ステップで同一のビット列を含むと判別されたとき照合の対象となった前記フレーム同期用パタンが、予め設定した前記2以上のビット長からなる任意の組の禁止固定パタンのいずれにも一致しないかを判別する禁止固定パタン一致無判別ステップと、
この禁止固定パタン一致無判別ステップで前記禁止固定パタンのいずれにも一致しないと判別したとき該当するフレームの同期を検出するフレーム同期検出ステップ
とを具備することを特徴とするフレーム同期方法。 - 2以上のビット長からなるビットパタンをフレーム同期用パタンとして逐次受信してその内容を新しく受信したフレーム同期用パタンに順次切り替えるフレーム同期用パタン受信ステップと、
フレーム単位で信号を順次受信してそれぞれのフレームを構成するビットシリアルなパタンが前記フレーム同期用パタン受信ステップで受信し内容を切り替えた後のフレーム同期用パタンと同一のビット列を含むかを判別するフレーム同期用パタン照合ステップと、
このフレーム同期用パタン照合ステップで同一のビット列を含むと判別されたとき照合の対象となった前記フレーム同期用パタンを構成する1ビットとこれを所定のビット長だけシフトさせたもの同士がそれぞれ一致するかを判別する禁止用照合ステップと、
前記フレーム同期用パタン照合ステップで同一のビット列を含むと判別されたとき前記禁止用照合ステップですべて一致すると判別しなったことをもって該当するフレームの同期を検出するフレーム同期検出ステップ
とを具備することを特徴とするフレーム同期方法。
Priority Applications (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2007070775A JP4984054B2 (ja) | 2007-03-19 | 2007-03-19 | フレーム同期装置およびフレーム同期方法 |
US12/050,310 US8218701B2 (en) | 2007-03-19 | 2008-03-18 | Communication system |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2007070775A JP4984054B2 (ja) | 2007-03-19 | 2007-03-19 | フレーム同期装置およびフレーム同期方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2008236175A true JP2008236175A (ja) | 2008-10-02 |
JP4984054B2 JP4984054B2 (ja) | 2012-07-25 |
Family
ID=39774685
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2007070775A Active JP4984054B2 (ja) | 2007-03-19 | 2007-03-19 | フレーム同期装置およびフレーム同期方法 |
Country Status (2)
Country | Link |
---|---|
US (1) | US8218701B2 (ja) |
JP (1) | JP4984054B2 (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2016056081A1 (ja) * | 2014-10-08 | 2016-04-14 | 富士通株式会社 | コード変換プログラム、コード変換装置およびコード変換方法 |
Citations (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS631217A (ja) * | 1986-06-20 | 1988-01-06 | Sony Corp | デコ−ド装置 |
JPH05151717A (ja) * | 1992-05-18 | 1993-06-18 | Sony Corp | 同期方式 |
JPH05260038A (ja) * | 1992-03-11 | 1993-10-08 | Nippon Hoso Kyokai <Nhk> | ブロック同期選択制御回路 |
JPH06350583A (ja) * | 1993-06-03 | 1994-12-22 | Nec Corp | 警報発出禁止回路 |
JPH0836394A (ja) * | 1994-07-26 | 1996-02-06 | Fujitsu Ltd | 音声符号化伝送システム |
JP2004112123A (ja) * | 2002-09-17 | 2004-04-08 | Renesas Technology Corp | ビットデスキュー回路とビットデスキュー方法 |
Family Cites Families (10)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2636210B2 (ja) * | 1984-06-22 | 1997-07-30 | 日本電気株式会社 | 同期式データ受信回路 |
US5267267A (en) * | 1989-03-13 | 1993-11-30 | Hitachi, Ltd. | Timing extraction method and communication system |
JPH0771060B2 (ja) * | 1990-04-10 | 1995-07-31 | シャープ株式会社 | フレーム同期保護回路 |
US5325405A (en) * | 1991-08-27 | 1994-06-28 | Motorola, Inc. | Burst mode receiver control |
JPH07326139A (ja) * | 1994-06-01 | 1995-12-12 | Pioneer Electron Corp | 記録符号化ディジタル信号再生装置 |
DE69533274T2 (de) * | 1994-08-12 | 2005-08-18 | Nippon Telegraph And Telephone Corp. | Optisches Zeitkompressions-Multiplex-Übertragungssystem |
JP2861932B2 (ja) * | 1996-05-22 | 1999-02-24 | 日本電気株式会社 | バーストフレーム位相同期回路 |
US6011807A (en) * | 1997-07-18 | 2000-01-04 | Innova Corporation | Method and apparatus for transmitting data in a high speed, multiplexed data communication system |
JP2000324116A (ja) * | 1999-05-06 | 2000-11-24 | Nec Ic Microcomput Syst Ltd | フレーム同期方法およびフレーム同期回路 |
JP2001197052A (ja) * | 2000-01-13 | 2001-07-19 | Nec Corp | フレーム同期検出回路 |
-
2007
- 2007-03-19 JP JP2007070775A patent/JP4984054B2/ja active Active
-
2008
- 2008-03-18 US US12/050,310 patent/US8218701B2/en active Active
Patent Citations (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS631217A (ja) * | 1986-06-20 | 1988-01-06 | Sony Corp | デコ−ド装置 |
JPH05260038A (ja) * | 1992-03-11 | 1993-10-08 | Nippon Hoso Kyokai <Nhk> | ブロック同期選択制御回路 |
JPH05151717A (ja) * | 1992-05-18 | 1993-06-18 | Sony Corp | 同期方式 |
JPH06350583A (ja) * | 1993-06-03 | 1994-12-22 | Nec Corp | 警報発出禁止回路 |
JPH0836394A (ja) * | 1994-07-26 | 1996-02-06 | Fujitsu Ltd | 音声符号化伝送システム |
JP2004112123A (ja) * | 2002-09-17 | 2004-04-08 | Renesas Technology Corp | ビットデスキュー回路とビットデスキュー方法 |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2016056081A1 (ja) * | 2014-10-08 | 2016-04-14 | 富士通株式会社 | コード変換プログラム、コード変換装置およびコード変換方法 |
JPWO2016056081A1 (ja) * | 2014-10-08 | 2017-06-15 | 富士通株式会社 | コード変換プログラム、コード変換装置およびコード変換方法 |
Also Published As
Publication number | Publication date |
---|---|
US8218701B2 (en) | 2012-07-10 |
JP4984054B2 (ja) | 2012-07-25 |
US20080232529A1 (en) | 2008-09-25 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US6865240B1 (en) | Frame synchronizing circuit | |
US8259760B2 (en) | Apparatus and method for transmitting and recovering multi-lane encoded data streams using a reduced number of lanes | |
JPH0637746A (ja) | フレーム同期制御方式 | |
US8719674B2 (en) | Communication apparatus | |
CN105790965A (zh) | 链路切换方法、装置及线卡 | |
US9058266B2 (en) | Deskew apparatus and method for peripheral component interconnect express | |
JP4984054B2 (ja) | フレーム同期装置およびフレーム同期方法 | |
KR100653188B1 (ko) | 이더넷 링크 이중화 시스템 및 그의 절체 제어 방법과 그에따른 수신 장치 | |
JP3862884B2 (ja) | トリビュタリ信号の多重送信システムおよび多重送信方法 | |
JP2944319B2 (ja) | 並列展開型フレーム同期方式 | |
CN113132048A (zh) | 业务码流处理装置及方法 | |
JP2727778B2 (ja) | 高速回線終端回路 | |
JPH03235441A (ja) | セル同期回路 | |
JP4932236B2 (ja) | 差動信号回線の誤接続検出方法及びシステム | |
CN108306702B (zh) | 一种同步码检测系统 | |
JP4227860B2 (ja) | リセット回路 | |
EP1480370B1 (en) | Transmission data frame synchronization method and transmission data frame synchronization circuit | |
JP3686752B2 (ja) | クロック従属選択回路 | |
KR950005610B1 (ko) | 광 케이블 텔레비젼(catv)망에서 가입자 접속/단말장치의 다중/역다중화 회로 | |
US7840624B2 (en) | Digital low pass filter | |
JPH11187006A (ja) | Pcmディジタル通信装置 | |
JPH01213043A (ja) | 高速データ多重化伝送方式 | |
JPH0556033A (ja) | フレーム同期回路 | |
JP2001197051A (ja) | 同期回路 | |
JP2006166286A (ja) | リング型ネットワークシステム及びリング型ネットワーク用ノード |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20100302 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20120312 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20120328 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20120410 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 4984054 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20150511 Year of fee payment: 3 |