JPH01213043A - 高速データ多重化伝送方式 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 産業上の利用分野 本発明は、ディジタル信号の多重化伝送方式に関し、特
に高速多重化伝送に有力な新規な伝送方式に関する。

従来の技術 第４図は、伝送速度ｆ［ｂ／ｓ］の周波数同期した信号
ｎチャンネルを多重化して伝送する場合の、従来の多重
化伝送方式を説明する図である。

即ち、従来の多重化伝送方式を実施する場合は、送信側
Ｔと受信側Ｒとにそれぞれ多重化回路４１と分離化回路
４２とを設け、送信側では、ｄ、−ｄｈまでの送信デー
タと共にフレーム同期信号Ｆを多重化して、第５図に示
すようにフレーム化して伝送する。一方、受信側では、
分離化回路４２においてフレーム同期信号Ｆを検出する
ことにより、受信したデータ信号を再びｎチャンネルの
データｄ１〜ｄｈに分離する。

この場合、多重化された伝送信号のフレームは、第５図
に示したように、ひとつのフレーム同期信号Ｆとｎチャ
ンネルのデータｄ１〜ｄ、から構成され、従って、これ
らのデータの伝送速度は（ｎ十１）Ｘｆ　［’ｂ／ｓ）
となる。即ち、伝送すべきデータの情報量ｎｘｆ［ｂ／
ｓ）に対して、実際に伝送しなければならない伝送情報
量が増加する。

そこで、チャンネル数ｎがあまり大きくない場合、例え
ばｎ＝４程度の場合には、第６図に示すように、多重化
回路における多重処理において、２ｎビツトに１回のフ
レーム同期信号を付加するという方法が提案されている
。この場合は、伝送すべき信号量が、（２ｎ＋１）／２
Ｘｆ　〔ｂ／ｓ：］となり、フレーム同期信号の付加に
よる伝送情報量の増加の割合は若干改善される。

発明が解決しようとする課題 このように、チャンネル数ｎが比較的小さく各パラレル
信号の伝送速度が大きい場合、例えばｎ＝４で伝送速度
が４００Ｍｂ／ｓ以上の場合は、フレーム同期信号を付
加して多重化した伝送信号の伝送速度は、４００Ｍｂ／
ｓ　Ｘ　（４＋　１）ビット即ち２　Ｇ　ｂ　／　ｓと
なり、本来伝送すべきデータの情報量１，６Ｇｂ／ｓ　
　（−４００Ｍｂ／ｓＸ４ビット）に比べて大幅に増加
する。

また、第６図に示したような対策を実施した場合は、伝
送速度は１．８Ｇｂ／ｓと先の例より小さくなる。

第７図は、第６図に示したような方式を実施するために
構成された装置を示す図である。即ち、第７図に示す装
置は、第４図に示す装置と同様に、送信側と受信側にそ
れぞれ多重化回路７１と分離化回路７２とが設けられて
いるが、この装置では、更に多重化回路７１と分離化回
路７２との各々にバッファ回路７３．７４と分周回路７
５．７６とが設けられている。

多重／分離回路を構成する上で１．８ＧＨｚの基準クロ
ックを分周回路７５．７６で２／９分周して４００ＭＨ
ｚクロックを得、更に、バッファ回路７３により、４０
０Ｍ　ｂ　／　ｓ　ｘ　４ビツトのパラレル信号を２０
０Ｍｂ　／　ｓ　Ｘ　３ビツトのパラレル信号に変換し
ている。

このバッファ回路は、８ピツ）　Ｘ　２００Ｍ　ｂ　／
　ｓの信号を４ピツ）　Ｘ　４００Ｍ　ｂ　／　ｓに変
換する機能を有しているが、送信側並びに受信側にこの
ようなバッファ回路を付加することは、装置の構成を複
雑にせざるを得ない。また、フレーム同期信号検出回路
の信号処理が複雑なために、Ｇ／ｓオーダの高速伝送に
なると安定な動作が非常に難しい。

そこで、本発明の目的は、上記従来技術の問題点を解決
し、簡単な構成の装置で高速な多重化伝送を実施するこ
とができる新規な高速データ多重化伝送方式を提供する
ことにある。

課題を解決するための手段 即ち、本発明に従い、伝送速度ｆ［ｂ／ｓ］で周波数同
期したｎチャンネルのデータ信号を多重化して伝送する
高速データ多重化伝送方式であって、該送信データ信号
の各チャンネルを互いに識別できるアドレス情報を、各
チャンネルの送信データ自体に重畳し、該アドレス情報
を含む該送信データを単純なインターリーブ方式に従っ
て多重化して伝送速度ｎｆ［ｂ／ｓ］の多重化伝送信号
として送信し、受信した該伝送信号を、シリアル／パラ
レル変換により各々の伝送速度がｆ　〔ｂ／Ｓ〕のｎチ
ャンネルのデータ信号に分離し、次いでｎチャンネルの
該データ信号をｎ×ｎのスイッチを介して出力すると共
に、該データ信号のうちの少なくとも１つから検出した
前記アドレス情報に従って該ｎ×ｎスイッチを制御して
、前記送信データ信号の各チャンネルに対応するデータ
信号をそれぞれのチャンネルに出力することを特徴とす
る高速データ多重化伝送方式が提供される。

作用 本発明に従う高速データ多重化伝送方式は、伝送するデ
ータ自体にアドレス情報を付加した上でフレーム同期信
号等を付加することなく多重化して伝送することをその
主要な特徴としている。

即ち、従来の多重化伝送方式においては、伝送すべきデ
ータとは別にフレーム同期信号を付加して多重化してい
たので、多重化する際のチャンネル数が少ない場合は、
フレーム同期信号を付加するが故の伝送速度の上昇が無
視できなかった。また、フレーム同期信号の検出処理が
複雑なために、多重化伝送方式の高速化が制限されてい
た。

これに対して、本発明に従う高速データ多重化伝送方式
では、伝送すべきデータに、データのチャンネルを識別
することのできる情報を付加する一方、フレーム同期信
号等の余分なデータを付加しないので、多重化しても伝
送速度が上昇しない。

また、分離／復調は、単純なシリアル／パラレル変換と
スイッチ制御によって行うので、データ伝送が高速化し
ても十分に対応することができる。

実施例 以下に図面を参照して本発明をより具体的に詳述するが
、以下に開示するものは本発明の一実施例に過ぎず、本
発明の技術的範囲を何ら限定するものではない。

実施例１ 第１図は、本発明に従う高速データ多重化伝送方式を実
施するための装置の基本的な構成を示す図である。

第１図に示すように、この装置の送信側においては、多
重化するデータｄ１〜ｄ、、の各々にアドレス情報を付
加するアドレス情報付加回路１１と、この回路１１によ
ってアドレス情報を付加されたデータを多重化する多重
化回路１２とを備えている。

ここで、アドレス情報の付加は、データ信号列の空きビ
ットに付加すればよく、実質的にデータ長を変化するこ
となく付加することができる。ここで、アドレス情報は
、多重化するデータｄ１〜ｄ、。

を区別することができる情報量を備えた短い情報であり
、情報量はかなり小さくても問題ない。また、アドレス
情報を付加した後の多重化は、インク−リーブ方式等の
単純な多重化方式でよい。

一方、受信側においては、受信データをシリアル／パラ
レル変換するＳ／Ｐ変換回路１３と、Ｓ／Ｐ変換回路１
３によって生成されたｎチャンネルの情報を対応するデ
ータ線Ｌ１〜Ｌ、に出力するｎ×ｎスインチ１４と、デ
ータ線Ｌ１〜Ｌ９出力されるデータから前述のアドレス
情報を検出して、これに応じてｎ×ｎスイッチを制御す
るアドレス情報検出回路１５とを備えている。

以上のように構成された装置において、本発明に従う高
速データ多重化方式は、以下のように実施される。

まず、ｆｌ：ｂ／ｓ〕で互いに周波数同期したｎチャン
ネルのデータｄ１〜ｄ、、の各々に対して、アドレス付
加回路１１により相互に識別可能なアドレス情報を付加
する。次に、アドレス情報を付加されたｎチャンネルの
信号をインターリーブしてｎｘｆ　〔ｂ／ｓ）の多重化
信号とし、これを送信する。

第２図は、上述のようにして形成された伝送信８　　′ 号の構成を示す図であり、同図に示すように、この信号
ではデータｄ１〜ｄ、、にアドレス情報が内包されてい
るので、データ長が正しくｎＸｆ　［ｂ／ｓ’ｌとなっ
ている。

さて、受信側では、受信したｎｘｆ［ｂ／ｓ：］の信号
を、シリアル／パラレル変換回路１３によりｎチャンネ
ルのｆ　Ｃｂ／ｓ：ｌのデータ信号に変換する。但し、
この段階では、送信側に人力されたｎチャンネル信号と
、受信側シリアル／パラレル変換器の出力するｎチャン
ネル信号とは、かならずしも対応していない。

そこで、シリアル／パラレル変換回路１３から出力され
たｎチャンネルの信号を、ｎＸｎのスイ・ソチ１４を経
てアドレス情報検出回路１５に人力する。

アドレス情報検出回路１５は、送信側でアドレス付加回
路１１によって付加されたアドレス情報を検出し、デー
タｄ１〜ｄ、、がそれぞれ対応するデータ線Ｌｌ〜Ｌ、
、に出力されるようにｎ×ｎスイッチ１４を制御する。

こうして、送信側の信号チャンネルと対応するデータ線
に各データ信号が出力される。

実施例２ ところで、受信側のアドレス情報検出回路においては、
必ずしも全てのｎチャンネル信号のアドレス信号を検出
する必要はない。即ち、インターリーブ多重化における
多重化手順と、シリアル／パラレル変換回路における分
離手順が対応していれば、ｎチャンネルのうちの１つを
検出することによって、他のチャンネルを自動的に認知
することができる。

第３図は、このような点を盛り込んで、本発明による高
速データ多重化方式を実施するための装置をより具体的
に示す図である。尚、本実施例においては、伝送速度ｆ
＝４００Ｍｂ／ｓの４チヤンネルのデータを多量化して
伝送する場合について論じる。

この装置では、まず、周波数同期した４００Ｍｂ／Ｓ信
号に、アドレス情報付加回路２１においてアドレス情報
を付加する。ここで、データｄ、には”　ｏ　ｏ　”を
、データｄ２には“０１”を、データｄ３には’１０”
を、データｄ、には”　１１　”をそれぞれアドレス情
報として各データの空きビットに付加する。即ち、アド
レス情報は空きビットに付加されるので、各データの伝
送速度は４００Ｍｂ　／　ｓのままで変化しない。

尚、上述のように、多重化する４００Ｍ　ｂ　／　ｓの
何れかあるいは全ての空きビットを利用してアドレス情
報を付加する場合は、多重化による伝送信号長の変化は
ない。また、多重化に際して、新たな４００　Ｍ　ｂ　
／　ｓの信号を生成し、これにアドレス情報ををのせた
上で、他の４００Ｍｂ／ｓを多重化することもできる。

続いて、これらのデータｄ、〜ｄ、をインターリーブ方
式に従って１．（ｉＧｂ／ｓ信号とし、これを伝送する
。

受信側では、１，６Ｇｂ／ｓの伝送信号をｓ／ｐ変換回
路２３によって４チヤンネルのパラレル信号ＸＩ　、Ｘ
２　、Ｘ３　、Ｘ４　　（各々４００Ｍｂ／ｓ）に変換
する。この時点では１．６Ｇｂ／ｓ信号のフレ一ム同期
はとれていないので、（ＸＩ　、Ｘ２　、ｘ、、、Ｘ４
）−（（Ｌ　、ｄ２、ｄ３、ｄ＜　）となるとは限らな
い。

４信号ｘ１、ｘ２、Ｘ３、Ｘ、は、４×４スイツチ２４
を経て出力されるが、本実施例では、この４出力Ｖ１１
”１２、ｙ３、ｙ４のうちｙｌ　のみ（Ｖ２、ｙ３、ｙ
４でも良く、また全てでもよい）についてアドレス情報
検出回路２５を設けてアドレス情報検出を実施する。こ
のアドレス情報により （ｘｌ、ｘ２、ｘ３、ｘ４） −（ｄ＋　、ｄ２　、ｄ３　、ｄ４） となるよう４×４スイツチ２４を設定する。

尚、伝送誤り等の不測の要因により、アドレス情報が誤
って伝送されることがあるが、１回の誤りのみで４×４
スイツチの制御状態を変化させてしまうと多くの情報が
失われてしまう。従って、実際には所定の期間に検出さ
れた複数のアドレス情報に対して多数決論理などによる
処理を加えて４×４スイツチを制御することが望ましい
。

発明の効果 以上詳述のように、本発明に従う高速データ多重化伝送
方式においては伝送情報にフレーム同期信号を付加する
必要がないので、多重化された信号の伝送速度は情報速
度と実質的に同じとなり、伝送情報の多重化に伴う伝送
速度の増加がない。

また、シリアル／パラレル変換は、特にフレーム同期検
出回路に比べて簡単な信号処理なので、Ｇ　ｂ　／　ｓ
オーダの高い伝送速度においても安定した動作を実現す
ることができる。また、ｎ×ｎビットスイッチ、アドレ
ス情報付加回路並びにアドレス情報検出回路等の構成要
素は実際に伝送するデータの伝送速度で動作すれば良い
ので、高速伝送の場合でもこれらの回路に対する負担が
少ない。

このように本発明の高速データ多重化伝送方式によれば
、安定に高速動作を実現できるので、高速多重化伝送を
有利に実現することができる。

【図面の簡単な説明】

第１図は、本発明に従う高速データ多重化伝送方式を実
施するための装置の基本的な構成を示す図であり、 第２図は、本発明に従う高速データ多重化伝送方式にお
ける伝送データの構成を示す図であり、第３図は、本発
明に従う高速データ多重化伝送方式を実施するための装
置の他の態様の構成を示す図であり、 第４図は、従来のデータ多重化伝送方式を実施するため
の装置の基本的な構成を示す図であり、第５図は、第４
図に示した装置を使用して実施される従来のデータ多重
化伝送方式における伝送データの構成を示す図であり、 第６図は、従来の他のデータ多重化伝送方式における伝
送データの構成を示す図であり、第７図は、第６図を用
いて説明した従来のデータ多重化伝送方式を実施するた
めの装置の構成を示す図である。 〔主な参照番号〕 １１．２１・・・アドレス情報付加回路、１２．２２・
・・インターリーブ多電化回路、１３．２３・・・Ｓ／
Ｐ変換回路、 １４．２４・・・ｎ×ｎスイッチ、 １５．２５・・・アドレス情報検出回路、４１．７１・
・・多重化回路、 ４２．７２・・・分離化回路、 ７３．７４・・・バッファ回路、 ７５．７６・・・分周回路 特許出願人　　住友電気工業株式会社

Claims (1)

1. 【特許請求の範囲】 伝送速度ｆ〔ｂ／ｓ〕で周波数同期したｎチャンネルの
   データ信号を多重化して伝送する高速データ多重化伝送
   方式であって、 該送信データ信号の各チャンネルを互いに識別できるア
   ドレス情報を、各チャンネルの送信データ自体に重畳し
   、該アドレス情報を含む該送信データを単純なインター
   リーブ方式に従って多重化して伝送速度ｎｆ〔ｂ／ｓ〕
   の多重化伝送信号として送信し、 受信した該伝送信号を、シリアル／パラレル変換により
   各々の伝送速度がｆ〔ｂ／ｓ〕のｎチャンネルのデータ
   信号に分離し、次いでｎチャンネルの該データ信号をｎ
   ×ｎのスイッチを介して出力すると共に、該データ信号
   のうちの少なくとも１つから検出した前記アドレス情報
   に従って該ｎ×ｎスイッチを制御して、前記送信データ
   信号の各チャンネルに対応するデータ信号をそれぞれの
   チャンネルに出力することを特徴とする高速データ多重
   化伝送方式。