JPH0417514B2 - - Google Patents

Description

【発明の詳細な説明】 本発明は、テレビジヨン（以下、TVと略す）
信号の垂直帰線消去期間かにおいて符号化した文
字・図形情報を多重伝送し、家庭用TV受信器に
表示する文字コード放送の符号の区切りを示すフ
レーミング同期再生に関するものである。

従来、受信機側でフレーミングタイミングを再
生するには、符号語の直前に送出されるフレーミ
ングコードの一定ビツトパターンに注目し、その
パターンを受信し終つた時点がフレーミングタイ
ミングであると判断して受信処理を行う方式を採
つていた。

このフレーミングコードは、クロツクランイン
の信号の流れに対し、その符号間距離（すなわ
ち、符号と符号との間における不一致ビツト数）
が３以上になるように定めてある。従つて、１ビ
ツトの誤りについては訂正が可能である。

しかしながら、実際のTV伝送路はデジタル伝
送路として必ずしも良好ではなく、インパルス雑
音、波形歪、ゴースト妨害などによつて、フレー
ミングコードエラーを生じることがある。よつ
て、フレーミングコードの受信に際しては、フレ
ーミングコードの周期性を利用して前方保護をか
けるなど種々の対策をしなければならないという
欠点があつた。

本発明の目的は、上述の点に鑑み、受信側にお
いてフレーミングコード抽出回路を省略し、しか
もより確実にフレーミングタイミングを再生し得
るよう構成したフレーミングタイミング検出回路
を提供することにある。

かかる目的を達成するために、本発明は、文字
コード放送用パケツト信号の特定範囲に疑似ラン
ダム信号を付加して成る送出信号を受信する第１
手段と、該送出信号に含まれる文字コード信号の
前後に特定バイト数の信号を付加した形態で取り
込む第２手段と、前記第２手段に取り込んだ信号
の特定ビツト位置から１ビツトずつ順次シフトし
て誤り検出を行う第３手段と、前記第３手段にて
検出された誤りビツト数が最小となるタイミング
をフレーミングタイミングとして判定する第４手
段とを備えたものである。

また、その他の本発明では、文字コード放送用
パケツト信号を構成するクロツクランイン信号、
フレーミングコード信号およびＫビツト（Ｋ：自
然数）の文字コード信号のうち、該文字コード信
号に含まれるＬビツト領域（Ｌ：自然数）に対し
て疑似ランダム信号を付加して送信された送出信
号を受信し、フレーミングタイミングを検出する
回路において、前記Ｋビツトの文字コード信号を
メモリに取り込む際に、該Ｋビツトデータの前後
それぞれに隣接しているＭバイト（Ｍ：自然数）
のデータも併せて取り込み、（Ｋ／８＋2M）バイ
トのデータを取り込みデータとして保存する入力
手段と、前記取り込みデータの先頭ビツト位置も
しくは特定ビツト位置からＫビツトを１パケツト
とみなし、誤り訂正が可能であるか否かを判別す
る第１演算手段と、前記第１演算手段において誤
り訂正が不可能であるとされた場合には、前記先
頭ビツト位置もしくは前記特定ビツト位置を１ビ
ツトだけシフトし、その位置からＫビツトのデー
タを１パケツトとみなして誤り訂正を行い、誤り
訂正が可能となるまで当該シフトを繰返す第２演
算手段とを備え、前記第１および第２演算手段に
おいて誤り訂正がなされた時のタイミングをフレ
ーミングタイミングとして判定する。

以下、図面を参照して本発明を詳細に説明す
る。

第１図は、文字コード信号の伝送信号構成を示
す。ここで、１００は水平同期信号、１０１はカ
ラーバースト信号、１０２はクロツクランイン信
号、１０３はフレーミングコート信号、１０４は
伝送すべき272ビツトの文字コード信号等を表わ
す。受信機側では、各ラインに重畳して伝送され
るクロツクランイン信号１０２によつてクロツク
同期を確保し、フレーミングコード信号１０３に
よつてフレーミングタイミングを採り、文字コー
ド信号１０４を先頭ビツトから順次取込む。

第２図は、フレーミングタイミングの抽出原理
について表わしたもので、フレーミングコードと
その時点での受信信号８ビツトとの符号間距離に
ついて示している。正しいフレーミングコードが
到達するまでの符号間距離は、その最小値が
“３”であるので、１ビツトの誤りがあつても正
しいフレーミングタイミングの抽出が可能であ
る。なお、本図において、１０２および１０３は
既述の如くそれぞれクロツクランイン信号および
フレーミングコード信号を示し、２００はフレー
ミングタイミングを示す。

まず、本発明の第１実施例について、第３図な
いし第９図を参照して説明する。

第３図は、本実施例による送出信号の構成を示
す。ここで３００はサービス識別および割込み信
号、３０１は文字符号の情報部（182ビツト）、３
０２は誤り訂正用のパリテイ信号（82ビツト）、
３０３は８ビツトＭ系列の擬似ランダムパルス信
号（255ビツト；以下PN信号という）、３０４は
PN信号付加後の文字符号情報部、３０５はPN
信号付加後のパリテイ信号、３０６は各ビツトの
排他的論理和演算素子、３０７はPN信号付加前
のパケツト信号、３０８はPN信号付加後のパケ
ツト信号を表わす。

日本の文字コード放送では、誤り訂正方式とし
て（272、190）誤り訂正方式が最も適していると
されている（本出願人による特願昭58−6579号
「誤り訂正復合方式」参照。）従つて、伝送信号波
形は第３図に示すように、サービス識別および割
込み信号３００と文字符号情報部３０１とを誤り
訂正符号の190ビツト情報部として、また信号３
０２をパリテイ信号として、文字コード信号１０
４を伝送する。

本実施例は、この新しい誤り訂正方式が誤り検
出能力も備えていること、並びにPN信号３０３
がスリツプを生じたときにはビツト誤りが約半分
になることを利用して、強力なフレーミングタイ
ミングの抽出を行うことにある。

そこで、PN信号付加前のパケツト信号３０７
およびPN信号３０３の各ビツトについて排他的
論理和演算を行い、パケツト信号３０８に変換す
る。（８、４）拡大ハミングコードによつて誤り
訂正符号化しているサービス識別および割込み信
号３００の部分については、他のシステムとの関
係から、そのままの信号により伝送する。したが
つて、パターン方式文字放送についても、このサ
ービス識別および割込み信号３００を見ることに
よつて、従来通りこの信号３００のデコードが可
能である。

次に、受信機側の信号処理について述べる。

第４図は、CPUに取込んだ後のパケツト信号
を示す。ここで、４００は従来のフレーミングコ
ード検出による取込み信号を示し、全体として34
バイトになる。また、４０１は本実施例による
CPU内のフレーミングコードを含む信号であり、
全体として36バイトになつている。実際に必要な
信号は、４０２に示す34バイトである。

受信機では、CPU内に取込んだ36バイト信号
４０１のフレーミングタイミングを、誤り訂正の
過程において検出する。まず最初に、受信信号４
０１の先頭をフレーミングタイミングとして送出
側と逆の操作を行い、34バイト（272ビツト）を
誤り訂正回路に供給し、誤りの多い場合はフレー
ミングタイミングにミスがあつたものと判断す
る。次に、１ビツトずらせた位置をフレーミング
タイミングとみなし、同様の操作を行う。以下、
このような操作を繰返し行う。

正しいフレーミングタイミングの時が、最も誤
りビツトが少ないはずである。そこで、信号４０
１の先頭タイミングは、クロツクランイン信号１
０２を検出した後の適当なタイミングにとればよ
い。但し、本来のフレーミングコードより前であ
り、34バイト全データを含む形にて取込む必要が
あるので、信号４０１に示す如く、フレーミング
タイミングの１バイト前から36バイトのデータを
取込むのが適当である。

一般に、Ｍ系列信号の繰返しパターンデータに
おける自己相関は、０ビツトシフトにおいて2ⁿ−
１、その他では−１となる。ここで、ｎはＭ系列
の次数を表わす。従つて本実施例による８ビツト
では、ｎ＝８となるので、シフト０での一致ビツ
ト数は255、その他のシフト数では、一致ビツト
数は127（［（2ⁿ−１）／２］）、不一致ビツト数は
128（［（2ⁿ−１）／２］＋１）となる。すなわち、
シフト０では誤りビツト（不一致ビツト）無し、
その他のシフト数では誤りビツト数が128となる。

本実施例によれば、元信号がＭ系列信号の繰返
しではなく、正しいフレーミングタイミングでな
い場合には、平均的に128ビツトの誤りを生じる
ことになる。もちろん、正しいフレーミングタイ
ミングのときの誤りビツトは０である。

第５図は、誤つたフレーミングタイミング時
（すなわち、正しいフレーミングタイミングの８
ビツト前）の34バイトパケツト信号を示す。ここ
で、５００は受信側でのビツト操作（PN信号付
加）後のパケツト信号を表わす。また、信号区間
５０１には255−８＝247ビツトが含まれ、約半数
が誤りとなつている。従つて、パケツト信号５０
０を（272、190）誤り訂正回路へ入力しデコード
したとしても、誤りの数が多く、殆どの場合デコ
ード不可能となる。

そこで、１ビツトずつずらせて第５図と同じ操
作を行い、以下この操作を繰返していくと、８ビ
ツト目には第６図に示すような正しいタイミング
のパケツト信号６００を得ることができる。すな
わち、この信号６００は誤り無しである。実際
は、これに伝送路での誤りが付加されることとな
る。伝送路での誤りが８ビツト以下であれば、
（272、190）誤り訂正回路によつて完全に訂正が
可能であり、もとのパケツト信号そのものが復元
される。

第７図は、上述したパケツト信号誤り訂正手順
を示すフローチヤートである。すなわち、16回の
シフトによつても誤り訂正がなされなかつたとき
には、誤り検出として処理する。図示した各ステ
ツプにおける概要は次のとおりである。

ステツプS2：36バイト信号を取込む。

ステツプS4：シフト数が既に決定しているか否
かを判断する。

ステツプS6：決定しているシフト数によつて、
34バイトを１パケツトとして構成する。

ステツプS8：誤り訂正が可能であるか否かを判
断する。

ステツプS10：パケツト処理を行う。

ステツプS12：先頭から34バイトを１パケツトと
みなす。

ステツプS14：誤り訂正が可能であるか否かを判
断する。

ステツプS16：16回のシフトが行われたか否かを
判断する。

ステツプS18：１ビツトシフトした位置から34バ
イトを、１パケツトとみなす。

ステツプS20：シフト数をセツトする。

ステツプS22 誤り検出としてエラー処理を行
う。

第８図は、本実施例による信号取込み回路を示
す。ここで、８００はタイミングジエネレータ、
８０１は遅延回路、８０２はアドレスコントロー
ラ、８０３はCPU、８０４はCPUのRAM、８０
５は誤り訂正回路、８０６は文字コード多重信
号、８０７はクロツク信号、８０８はラインゲー
ト信号、８０９はラインコード信号、８１０は
DMAリクエスト信号、８１１はDMAグラント
信号、８１２は文字コード書込みタイミング信
号、８１３はアドレス信号、８１４は書込み制御
信号、８１５は誤り訂正制御信号および誤り訂正
前のパケツト信号、８１６は誤り訂正ステータス
信号および誤り訂正後のパケツト信号を表わす。

文字放送は、垂直帰線消去期間の10H〜21Hに
多重させても従来のTVに殆ど妨害を与えないこ
とが解つている。従つて、実際のサービスでは、
10H〜21H期間に文字コード信号を多重伝送する
ことが考えられる。また、上述したDMAリクエ
スト信号８１０は、多重伝送された文字コード信
号をCPU内のRAM８０４に直接書き込むための
信号である。このタイミングは、第9H目程度に
セツトするのが適切である。

DMAリクエスト信号８１０を受信したCPU８
０３は、DMAグラント信号８１１をアドレスコ
ントローラ８０２に出力し、RAM８０４の制御
を８０２の制御にわたす。

ラインゲート信号８０８は、文字コード信号の
重畳しているラインにおけるゲート信号であり、
その立上りタイミングはクロツク信号８０７の位
相とは無関係である。このラインゲート信号８０
８は、一般にノイズに起因したジツタ成分を含ん
でいる。かかるジツタの影響を除去するために、
クロツク信号８０７の位相の中点にラインゲート
信号８０８の位相が合致するよう遅延回路８０１
を調節する。すなわち、クロツク信号８０７は
5.73MHzなので、±175／2nsの位相にセツトする。
このことにより、ラインゲート信号の位相が各Ｈ
によつてずれることを防止できる。各Ｈに位相ジ
ツタのないゲート信号８１２に応答して、アドレ
スコントローラ８０２の動作が開始する。

ラインコード信号８０９のライン番号によつて
アドレスコントローラ８０２のスタート番地を決
定する。このスタート番地から８ビツトずつデー
タ８０６をメモリし、RAM８０４に書込む。
RAM制御用の信号としては、アドレス信号８１
３および書込み制御信号８１４を用いる。

以上の操作を多重各Ｈについて行う。全多重信
号を受信したCPU８０３は、各パケツト信号に
ついて上述の操作（第７図の説明参照）を行う。
なお、誤り訂正制御信号および誤り訂正前のパケ
ツト信号８１５、並びに、誤り訂正ステータス信
号および誤り訂正後のパケツト信号８１６につい
ては本願発明と直接関係がないので詳しい説明は
省略する（既述の特願昭58−6579号参照）。

第８図に示した信号取込み回路によれば、フレ
ーミング信号検出回路が不要となる。すなわち、
各フイールド毎にRAM８０４の内容を全て
“０”にリセツトすることにより、各Ｈにおける
多重信号の有無を判断することができる。ライン
ゲート信号８０８は、クロツクランイン信号１０
２が在るときにのみ出力されるからである。ある
いは、各Ｈについてのクロツクランイン信号の有
無をレジスタ（第９図において説明する）にセツ
トしておき、CPUによりそのレジスタからデー
タを読出して判断するよう構成しても同様の目的
を達成することができる。

第９図はクロツクランイン有無検出回路の一実
施例を示す。換言すれば、本図はCPU８０３に
よりレジスタからデータを読出すことによつて各
Ｈに関するクロツクランイン信号の有無を見分け
る方式における実際のハードウエア構成を示して
いる。ここで、９００はラインアドレスデコー
ダ、９０１〜９１２は第10H〜21Hまでのクロツ
クランイン有信号、９２５および９１３〜９２３
は第10H〜21Hにおけるクロツクランインの有無
を示すレジスタを示している。また、９２４は
CPU８０３の入力ポートへの読込み信号を示し
ている。

DMAリクエスト信号８１０に応答して、レジ
スタ９２５および９１３〜９２３は全て“０”に
クリアされる。次に、ラインコード信号８０９の
内容をラインアドレスデコーダ９００によりデコ
ードし、各々のタイミングによりクロツクランイ
ン有の時のラインゲート信号８０８を信号９０１
〜９１２に分け、レジスタ９２５および９１３〜
９２３に“１”をセツトする。ここで、“０”は
クロツクランイン無し、“１”はクロツクランイ
ン有りを示すので、CPU８０３は入力ポートか
らデータ９２４を読込むことにより、何れのＨに
データが重畳されてきたかを即座に判断すること
ができる。

次に、本発明の第２実施例について説明する。

上述した第１実施例では、正しいシフト数を一
律に決定し、このシフト数を基準値として正しい
位相を探す方式をとつていた。かかる方式による
と、各Ｈごとに異つた位相でデータがセツトされ
ていた場合には、意味を持たなくなる。従つて、
これを改良した方式として、正いい位相を各Ｈご
とに記憶しておく方式が考えられる。この場合の
制御手順は第７図に示す手順と殆ど同じである
が、同図ステツプS4における「シフト数」を
「受信したＨの最適シフト数」と変更し、更にス
テツプS20全体を「受信したＨの最適シフト数に
セツト」と変更する必要がある。

最後に、本発明の第３実施例について説明す
る。

予め決定してあるシフト数によつては誤り訂正
が不可能な場合、正しいシフト数検索のアルゴリ
ズムを改良することによつて、より早く目的のシ
フト数を決定することができる。これは第７図に
示すＲを通るフローに関するものである。

第１０図は、CPUのRAMに書込んだ36バイト
データを表わす。ここで、１０００は36バイトの
パケツト信号、ａの点は既に前段階で決定ずみの
フレーミングタイミングを表わす。また、ｋは順
次変えるための変数であり、ｘはその時点で仮定
したフレーミングタイミングを表わす。そして、
ｘ＝ａ±ｋとしてテストを行う。但し、０≦ｘ≦
15であり、この範囲を超えると意味を持たない。
そして、ａ点を中心に順次左右にシフトしながら
正しいフレーミングタイミングを検索する。

第１１図は、実際のフレーミング位相検索手順
を示すフローチヤートである。各々の制御ステツ
プについては、本図より明らかであるので、詳細
な説明を省略する。

以上詳述したとおり、本発明によれば、これま
での文字コード放送用受信器に必要とされていた
フレーミングタイミング抽出回路、フレーミング
タイミング用前方保護回路および後方保護回路が
不要となるので、ハードウエアの負担が軽くなる
という利点がある。また、フレーミングタイミン
グ検出能力についても（272、190）誤り訂正方式
によつているので、従来の８ビツトフレーミング
コードによる方式に比べて大幅に向上している。

なお、第１実施例ないし第３実施例において述
べた方式では、重畳PN信号を255ビツトとして
いるが（第３図参照）、これに同じPN信号の最
初の部分を加えて、残りの信号部分にもPN信号
を重畳しても同様の効果が得られることは当然で
ある。この時の付加PN信号は、33バイト＝264
ビツトとなる。また、ここでは、８ビツトのPN
信号すなわち周期255ビツトのものを仮定したが、
９ビツト、10ビツト等を仮定した場合も同様であ
ることは当然である。

本発明を実施することにより、フレーミングタ
イミングが誤ると殆どの場合パケツト信号誤り訂
正回路が誤り訂正不能を表示するので、フレーミ
ングコードによるフレーミングタイミング抽出回
路なしに、フレーミングタイミングを見つけ出す
ことができる。

第１の実施例では、正規のフレーミングタイミ
ング位相より８ビツト前からデータを取込み、全
体を36バイトの信号として、フレーミングタイミ
ングを１ビツトづつシフトすることによつて正規
のタイミングを探し、このタイミングを記憶して
おき、次回はこの記憶したフレーミングタイミン
グによつてパケツト信号を復合するので、CPU
の負担を軽くするという効果が得られる。

第２の実施例では、第１の実施例で求めたフレ
ーミングタイミングを各Ｈについて記憶しておく
方式を採つているので、各Ｈの多重位相が異なつ
ていても、最短時間でパケツト信号の誤り訂正が
可能となるという利点が生じる。

第３の実施例では、予め定められたフレーミン
グタイミングでは誤り訂正が不可能なときに、第
１および第２の実施例のように最初からフレーミ
ングタイミングを探し直す方式を取ることなく、
誤り訂正が不可能な既に定められたフレーミング
位相の近くから探し始めるので、最短時間でフレ
ーミングタイミングを探し当てることができると
いう効果がある。

【図面の簡単な説明】

第１図は文字コード信号の伝送信号構成を示す
図、第２図はフレーミングタイミングの抽出原理
を説明する図、第３図は本発明を適用した一実施
例による送出信号の構成図、第４図は本実施例に
おけるCPUに取込んだ後のパケツト信号を示す
図、第５図は受信側のビツト操作（誤つたフレー
ミングタイミング）を説明する図、第６図は受信
側のビツト操作（正しいフレーミングタイミン
グ）を説明する図、第７図は本実施例によるパケ
ツト信号誤り訂正手順を示すフローチヤート、第
８図は本実施例による信号取込み回路を示すブロ
ツク図、第９図はクロツクランイン有無検出回路
の一実施例を示すブロツク図、第１０図はCPU
のRAMに書込んだ36バイトデータを表わす図、
第１１図は実際のフレーミング位相検索手順を示
すフローチヤートである。 １００……水平同期信号、１０１……カラーバ
ースト信号、１０２……クロツクランイン信号、
１０３……フレーミングコード信号、１０４……
文字コード信号（272ビツト）、２００……フレー
ミングタイミング、３００……サービス識別およ
び割込み信号、３０１……文字符号情報部、３０
２……パリテイ信号、３０３……PN信号、３０
４……PN信号付加後の文字符号情報部、３０５
……PN信号付加後のパリテイ信号、３０６……
各ビツトの排他的論理和演算素子、３０７……
PN信号付加前のパケツト信号、３０８……PN
信号付加後のパケツト信号、４００……従来のフ
レーミングコードによるCPU内のパケツト信号、
４０１……本実施例によるCPU内のパケツト信
号、５００……受信側でPN信号を付加した後の
パケツト信号、５０１……約半数のビツトがエラ
ーとなる信号区間、６００……正しいタイミング
のパケツト信号、８００……タイミングジエネレ
ータ、８０１……遅延回路、８０２……アドレス
コントローラ、８０３……CPU、８０４……
CPU内のRAM、８０５……誤り訂正回路、８０
６……文字コード多重信号、８０７……クロツク
信号、８０８……ラインゲート信号、８０９……
ラインコード信号、８１０……DMAリクエスト
信号、８１１……DMAグラント信号、８１２…
…文字コード書込みタイミング信号、８１３……
アドレス信号、８１４……書込み制御信号、８１
５……誤り訂正制御信号および誤り訂正前のパケ
ツト信号、８１６……誤り訂正ステータス信号お
よび誤り訂正後のパケツト信号、９００……ライ
ンアドレスデコーダ、９０１……10Hクロツクラ
ンイン有信号、９０２……11Hクロツクランイン
有信号、９０３……12Hクロツクランイン有信
号、９０４……13Hクロツクランイン有信号、９
０５……14Hクロツクランイン有信号、９０６…
…15Hクロツクランイン有信号、９０７……16H
クロツクランイン有信号、９０８……17Hクロツ
クランイン有信号、９０９……18Hクロツクラン
イン有信号、９１０……19Hクロツクランイン有
信号、９１１……20Hクロツクランイン有信号、
９１２……21Hクロツクランイン有信号、９１３
……11Hレジスタ、９１４……12Hレジスタ、９
１５……13Hレジスタ、９１６……14Hレジス
タ、９１７……15Hレジスタ、９１８……16Hレ
ジスタ、９１９……17Hレジスタ、９２０……
18Hレジスタ、９２１……19Hレジスタ、９２２
……20Hレジスタ、９２３……21Hレジスタ、９
２４……CPUの入力ポートへの信号、９２５…
…10Hレジスタ、１０００……36バイトのパケツ
ト信号。

Claims (1)

1. 【特許請求の範囲】 １ 文字コード放送用パケツト信号の特定範囲に
   疑似ランダム信号を付加して成る送出信号を受信
   する第１手段と、 該送出信号に含まれる文字コード信号の前後に
   特定バイト数の信号を付加した形態で取り込む第
   ２手段と、 前記第２手段に取り込んだ信号の特定ビツト位
   置から１ビツトずつ順次シフトして誤り検出を行
   う第３手段と、 前記第３手段にて検出された誤りビツト数が最
   小となるタイミングをフレーミングタイミングと
   して判定する第４手段とを備えたことを特徴とす
   るフレーミングタイミング検出回路。 ２ 文字コード放送用パケツト信号を構成するク
   ロツクランイン信号、フレーミングコード信号お
   よびＫビツト（Ｋ：自然数）の文字コード信号の
   うち、該文字コード信号に含まれるＬビツト領域
   （Ｌ：自然数）に対して疑似ランダム信号を付加
   して送信された送出信号を受信し、フレーミング
   タイミングを検出する回路において、 前記Ｋビツトの文字コード信号をメモリに取り
   込む際に、該Ｋビツトデータの前後それぞれに隣
   接しているＭバイト（Ｍ：自然数）のデータも併
   せて取り込み、（Ｋ／８＋2M）バイトのデータを
   取り込みデータとして保持する入力手段と、 前記取り込みデータの先頭ビツト位置もしくは
   特定ビツト位置からＫビツトを１パケツトとみな
   し、誤り訂正が可能であるか否かを判別する第１
   演算手段と、 前記第１演算手段において誤り訂正が不可能で
   あるとされた場合には、前記先頭ビツト位置もし
   くは前記特定ビツト位置を１ビツトだけシフト
   し、その位置からＫビツトのデータを１パケツト
   とみなして誤り訂正を行い、誤り訂正が可能とな
   るまで当該シフトを繰返す第２演算手段と を備え、前記第１および第２演算手段において誤
   り訂正がなされた時のタイミングをフレーミング
   タイミングとして判定することを特徴とするフレ
   ーミングタイミング検出回路。 ３ 前記文字コード放送用パケツト信号におい
   て、クロツクランイン信号、フレーミングコード
   信号、サービス識別信号および割込み信号を除い
   たそれ以後の信号に前記疑似ランダム信号を付加
   して前記送出信号を形成し、受信側の前記入力手
   段では、規定の34バイト分のパケツト信号に加え
   て前後それぞれ１バイト程度のデータを余分にメ
   モリに取り込み、前記第１および第２演算手段で
   は、該メモリに取り込んだ先頭ビツトから順次シ
   フトさせて34バイトの１パケツト信号を抽出し、
   （270、190）誤り訂正回路により誤り訂正を行い、
   誤り訂生がなされた時のタイミングをフレーミン
   グタイミングとして判定することを特徴とする特
   許請求の範囲第２項記載のフレーミングタイミン
   グ検出回路。 ４ 前記第２演算手段によつて既に決定されたシ
   フト回数を記憶しておき、次回からは、その決定
   されたシフト回数によつて決まるパケツト信号を
   直ちに前記誤り訂正回路へロードするよう構成し
   たことを特徴とする特許請求の範囲第３項記載の
   フレーミングタイミング検出回路。 ５ 前記第２演算手段によつて既に決定されたシ
   フト回数を水平走査毎に記憶しておき、送出パケ
   ツト信号の位相が水平走査毎に異なつた場合にも
   対応できるようにしたことを特徴とする特許請求
   の範囲第４項記載のフレーミングタイミング検出
   回路。