JPS6053389A - フレ−ミングタイミング検出回路 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 本発明は、テレビジョン（以下、ＴＶと略−ｔ−）イ、
４号の垂直帰線消去期間において符号化した文字・図形
情報を多重伝送し、家庭用ＴＶ受領器に表示する文字コ
ード放送の符号の区切りを示すフレーミング同１！ＩＩ
再生に関するものである。

従来、受゛信機側でフレーミングタイミングな再生する
には、符号語の１θ前に送出されるフレーミングコード
の一定ビットパターンに注目し、そのパターンを受イ８
し終った時点がフレーミングタイミングであると判断し
て受信処理を行う方式を採っていた。

このフレーミングコードは、クロンクランインの信５の
流れに対し、その符号開側ＮＥ（すなわち、符号と符号
との間における不−１＆ビｙ　ｌ・Ｈ９）が３以］−に
なるように定めである。従って、１ビツトの誤りについ
ては訂正が可能である。

しかしながら、実際のＴＶ伝送路はデジタル伝送路とし
て必ずしも良好ではなく、インパルス雑ネト、波形歪、
ゴースト妨害などによって、フレーミンクコートエラー
を生しることがある。よって、フレーミンクコートの９
４Ａに際しては、フレーミングコードの周期性を利用し
て１ｉｉｉ方保護をかけるなど種々の対策をしなければ
ならないという欠−１！、があった。

本発明の目的は、上；△の点に屯み、受信側においてフ
レーミングコ−１・抽出回路を省略し、しかもより（ｉ
ｌｌ実に７レーミングタイミングを再生し得るより構成
したフレーミングタイミング検出回路２提（共すること
にある。

かかる目的を達成するために、本発明では文字コートツ
タ送パケット信号の特定範囲に疑似ラング１、＜１１号
をイ・（加して成る送出信号を受信する第１手１、旨、
送出ｆｆ１−ｊｊ：ｔ；４’％Ｗ後に特定信号を付加す
る第２ｒ段と、伺加したイア；号の特定範囲に所定の演
算処理を施す第３手段と、第２手段において伺加したイ
＋ｉ’　４−：の特定時点を１ピントずつ順次シフトし
て誤（，１訂正を行うｆ、ｐ；　４手段と、誤りビット
数か最小となるタイミングを探査する第５手段とを備え
る。

以下、図面を参照して本発明を１，１細に説明する。

第１図は、文字コード信号の伝送信号構成を示す。ここ
で、１００は水平同期信号、１０１はカラーバースト信
号、１０２はクロックランイン借冒。

１０３はフレーミングコード信号、Ｈ）４は伝送すべき
２７２　ビットの文字コート信号等を表わす。受信機側
Ｔは、各ラインに東畳して伝送されるグロンクランイン
信号１０２によってクロンク同期を確保し、フレーミン
グコード執号［０３によってフレーミングタイミングを
採り、文字コード信号＋０４を先頭ピッＩ・から順次取
込む。

第２１司は、フレーミンクタイミングの抽出原理につい
て表わしたもので、フレーミングコードとその時点での
受（ｉＹ　４１−’＋号８ピントとの符号開側？Ｊｆｆ
ｌ　ｉこついて示している。正しいフレーミングコーＩ
・力１到達するまでの符号間距離は、その最小イＩＣ（
が°°３°゛であるので、１ビツトの誤りがあっても正
しいフレーミングタイミングの抽出が可能である。なお
、本図において、１０２および１０３は既述の如くそれ
ぞれクロンクランイン（ｒｌ−号およびフレーミングコ
ード信号を示し、２００はフレーミンククイミンクを示
す。

まず、本発明の第１実施例について、第３図ないし第９
図を参照して説明する。

Ｅ＋！、　３図１オ、本実施例による送出信号の構成を
示す。ここで３００はサービス識別および割込み信”ｉ
　、　’：３０１は文字符号の情報部（１８２ビツト）
、３０２は、１！１４９訂正用のパリティ信号（８２ピ
ッｌ−）、３０３は８ピントＭ系列の擬似ランダムパル
ス信号（，２５５ヒツト；以下ＰＮ信号という）、３０
４はＰＮＮ信号４１加後の文字符号情報部、３０５はＰ
Ｎ信号イリ加後のパリティ信号、３０６は各ビットの排
他的論理和１ｉ、ｉｊ　３’Ｊ、”Ｊ：子、３０７はＰ
Ｎ信号付加前のパケット信号。

３０８はＰＮ信号伺加後のパケット信号を表わす。

１１末の文字コード信号では、誤り訂正方式として（２
７２，１９０）　誤り訂正方式が最も適しているとされ
ている（木出順人による特願昭５８−８５７９号「誤り
１１１市復号方式」参照）。従って、伝送４８号波形は
第３図に示すように、サービス識別および割込み信号３
００と文字符号情報部３０１とを誤り訂正符はのＩｎ　
ピント情報部として、また信号３０２をパリティ信号と
して、文字コード信号１０４を伝送する。

本実施例は、この新しい誤り訂正方式が誤り検出能力も
備えていること、並びにＰ　Ｎ　４；］号３０３がスリ
ップを生じたときにはビットｘりが約半分になることを
利用して、強力なフレーミングタイミングの抽出を行う
ことにある。

そこで、ＰＮ信号付加前のパケット１，１号３０７およ
びＰＮ信号３０３の各ビットについて排他的論理和演１
（？、を行い、パケット信号３０８に変換する。（８，
４）拡大ハミングコードによって誤り訂正符号化してい
るサービス識別および割込み信号３００の部分について
は、他のシステムとの関係から、そのままの１−−号に
より伝送する。したがって、パターン方式文字放送につ
いても、このサービス識別および’ｔ’＋ｌＩ込み信号
３０θを見ることによって、従来通りこの信号−３００
のデコードが可能である。

次に、受信機側の信号処理について１ホベる。

第４図は、ＣＰＵに取込んだ後のパケット信号を示す。

ここで、４０θは従来のフレーミングコード検出による
取込み１００号を示し、全体として３４バイトになる。

また、４Ｑ１は本実施例によるＣＰＵ内のフレーミング
コードを含む信号であり、全体として３６ハイトになつ
いる。実際に必要な信号は、４０２に示す３４バイトで
ある。

受信機では、ＣＰＵ内に取込んだ３６バイト信号４ＱＩ
のフレーミングタイミングを、誤り訂正の過程において
検出する。まず最初に、受信信号４０１の先頭をフレー
ミングタイミングとして送出側と筋の操作を行い、３４
バイト（２７２ビツト）を誤り釘止回路に供給し、誤り
の多い場合はフレーミングタイミングにミスがあったも
のと判断する。次に、■ピントずらせた位置をフレーミ
ングタイミングとみなし、同様の操作を行う。以下、こ
のような操作を繰゛返し行う。

正しいフレーミングタイミングの時が、最も誤りビット
が少ないはずである。そこで、信号４０１の先頭タイミ
ングは、クロックランイン信号１０２を検出した後の適
当なタイミングにとれはよい。

但し、本来のフレーミングコ−１・より６ｉｊであり、
３４バイト全データを含む形にて取込む必要があるので
、り号４０１に示す如く、フレーミンクタイミングの１
バイト前から３６パイトのデータを取ｉムむのが適当で
ある。

一般に、Ｍ系列信号の繰返しパターンデータにおける自
己相関は、０ビ・ントシフトにおいて２０−１、その他
では−１となる。ここで、ｎはＭ系列の次数を表わす。

従って本実施例による８ビ・ントでは、ｎ＝８．！−な
るので、シフトＯでの一致ビ・ント数は２５５、その他
のシフト数では、一致ビッ）ａは１２？　（［（２”−
１）／２］　）、不一致ピ　ン　ト　数は１２８　（［
（２”　−１）　／２］　＋　１）となる。すなわち、
シフトＯでは誤りビット（不一致ビット）無し、その他
のシフトφシでは誤りピッＩ−数が１２８となる。

本実施例によれば、元信号がＭ系列イ４号の繰返しでは
なく、正しいフレーミングタイミングてない場合には、
平均的に１２８ビツトの誤りを生じることになる。もち
ろん、正しいフレーミングタイミンクのときの１誤りヒ
ツトは０である。

第５１ＱＩ　ｒ−ｋ、誤ったフレーミングタイミング時
（すなわち、（１ニジいフレーミングタイミングの８ヒ
ント萌）の３４ハイトパケツトイ１）号を示す。ここて
、５００は受信側でのビット操作（ＰＨ信号伺加）７４
＜のパケット信号を表わす。また、信号区間５０１には
２５５−８　＝　２４７　ビットが含まれ、約半数が誤
りとなっている。従って、パケット信号５００をｔ：　
２７２　、　ｌ　８　Ｑ　）　ｏ’！’り訂正回路へ入
力しデコードしたとしても、誤りの数が多く、殆どの場
合デコード不＋１丁能となる。

そこで、１ピントずつずらせて第５図と同じ操作をｈい
、以−トこの操作を繰返していくと、８ヒンＩ・１１に
は、、”＜６図に示すような正しいタイミングのパケッ
トイ１）号８００をｌすることができる。すなわち、こ
の信号６００は誤り無しである。実際は、これに伝送路
での誤りが付加されることとなる。１バ送路での誤りが
８ビット以下であれば、（２７２，＋９ｏ）誤り訂ｉＥ
回路によって完全に訂正が可能であり、もとのバケツし
信号そのものか復元される。

第７図は、上述したパケット信号誤り訂正手順を示すフ
ローチャー１・である。すなわち、１８回のシフトによ
っても誤り訂正がなされなかったときには、誤り検出と
して処理する。図示した各ステップにおける概要は次の
とおりである。

ステップＳ２　：　３８バイト信号を取込む。

ステップＳ４：シフトｅか既に決定しているか否かを判
断する。

ステップＳ６：決定しているシフト数によって、３４バ
イトを１パケツトとして構成 する。

ステップＳ８：誤り訂正が可能であるか査かを判断する
。

ステップＳＩＯ：パケット処理を行う。

ステップＳ１２　：先頭から３４バイトを１パケ・ント
とみなす。

ステップＳ１４　：誤り訂正が可能であるか杏かを判断
する。

ステップＳ１８：１８回のシフトが行われたか舌かを判
断する。

ステップＳ１８　・１ピントシフトした位置から３４バ
イトを、■バケツ！・とみな す。

ステップＳ２０：シフト数をセットする。

ステップＳ２２　誤り検出としてエラー処理を行う。

２＋’Ｓ　８　ｌΔは、木実施例による信号取込み回路
を示す。ここで、８００１＆タイミングジエネレータ、
８０１は遅延回路、８０２はアドレスコントローラ、８
０３ハＣＰＵ　、　８０４はＣＰＵ　（７）ＲＡＭ　８
０５は誤り訂正回路、８０８は文字コード多重信号、８
０７はクロックイ、号　８０８はラインゲート信号−号
、８０８はラインコートイ、１号、　＋３１０はＤ１４
Ａ　リクエスト信号）８１１はＤＭＡグランド信号、８
１２は文字コード書込みタイミング信号、８１３はアド
レス信号）８１４は書込み；１−制御４１１号）８１５
は誤り訂正制御信号および誤り訂１１：、前のパケ・ン
ト信号、８１Ｂは誤り訂正ステータス仁すおよび誤り訂
正後のパケット信号を表わす。

文字ノ〃送は、垂直帰線消去期間のＩＱＨ〜２＋Ｈに多
毛させても従来のＴＶに殆ど妨害を与えないことが解っ
ている。従って、実際のサービスでは、１０８〜２１）
１期間に文字コード信号を多重伝送することが考えられ
る。また、」＝述したＤＭＡ　リクエスト信号８１０は
、多重伝送された文字コード信号をＣＰｔ１内のＲＡＭ
８０４に直接書き込むためのイ、１号である。このタイ
ミングは、第８Ｈ目程度にセットするのが適切である。

ＤＭＡ　リクエスト信号８１０を受信したＣＰｏ　、８
ｔ１３は、ＤＭＡグランド信号８１１をアドレスコン）
・ローラ８０２に出力し、ＲＡＭ８０４の制御を８０２
の制御にわたす。

ラインゲート信号８０８は、文字コード信号の重畳して
いるラインにおけるゲート信号であり、その立上りタイ
ミングはクロンクイ、１号８０７の位相とは無関係であ
る。このラインゲート（１ｉ号８０８は、一般にノイズ
に起因したジッタ成分を含んでいる。かかる　ジッタの
影響を除去するために、り口、り信号８θ７の位相の中
点にラインゲート信号８１〕８の位相か合致するよう遅
延回路８０１を調節する。すなわち、クロック信号８０
７は５．７３ＭＨｚなので、±１７５／２ｎｓの位相に
セットする。このことにより、ラインゲート信号の位相
が各Ｈによってずれることを防止で、きる。各Ｈに位相
ジッタのない）ｆ−１・信号８１２に応答して、アドレ
スコントローラ８０２の動作が開始する。

ラインコーＩ・信号８０８のライン番号によってアドレ
スコントローラ８０２のスタート番地を決定する。この
スター；・番地から８ビツトずつデータ８０６をメモリ
し、ＲＡＭ８０４に書込む。ＲＡＭ制御用のイ、１号と
しては、アドレス信号８１３および書込み制ｉＪ’ｌｌ
イ４号８１４を用いる。

以−Ｈの操作を多重各Ｈについて行う。全多重信号を受
信したＣＰＵ８０３は、各パケット信号について」−述
の操作（第７図の説明参照）を行う。なお、＋１！′ｌ
り訂正制御信号および誤り訂正前のパケット信号号−８
１５、並θに、誤り訂正ステータス信号および１誤り訂
正後のパケット信号８１８については本願発明と直接関
係がないので詳しい説明は省略する（既述の特願昭５８
−６５７９号参照）。

第８図に示した信号取込み回路によれは、フレーミング
信号検出回路が不要となる。すなわち、各フィールド４
σにＲＡに８０４の内容を全て’　Ｑ　”にリセットす
ることにより、各Ｈにおける多重信号の有無を判断する
ことができる。ラインゲート信号８０８は、クロックラ
ンイン信号１０２が在るときにのみ出力されるからであ
る。あるいは、各Ｈについてのクロックランイン信号の
イ１無をレジスタ（第９図において説明する）にセント
しておき、ＣＰＵによりそのレジスタからデータを７涜
出して判断するよう構成しても同様の目的を達成するこ
とかできる。

第９間はクロック矧ン有無検出回路の一実施例を示す。

換言すれば、本図はＣＰＵ８０３によりレジスタからデ
ータを読出すことによって各Ｈに関するクロックランイ
ン信号の有無を見分ける方式における実際のハードウェ
ア構成を示している。ここで、８００はラインアドレス
デコーダ＞８０１〜！３１２は第１０）１〜２１Ｈまで
のクロックランイン有性＋１−）９２５　オよび８１３
〜！１２３は第１０Ｈ〜２１Ｈにおけるクロ・ンクラン
インの有無を示すレジスタを示している。また、８２４
はＣＰＵ８０３の入力ボートへの読込み信号を示してい
る。

ＤＭＡ　Ｉ）クエスト信号８１０に応答して、レジスタ
９２５オＪ：び９１３〜！３２３　ハ全一（”ｏ”ｔ、
：クリアされる。次に、ラインコード信号８０９の内容
をラインアドレスデコーダ８ｏＯによりデコードし、各
々のタイミングによりクロックランイン有の時のライン
ゲーＩ−４ｉ号８０８をイ、３号９０１〜９１２　＋、
ｍ分け、レジスタ８２５および８１３〜８２３に“°１
□′をセットする。ここで、ＩＯ１′はクロックランイ
ン無し、”　ｔ　”はクロックランイン有りを示すので
、ＣＰＵ８０３は入力ポートからデータ９２４を読込む
ことにより、何れのＨにデータが重畳されてきたかを即
座に判断することができる。

次に、本発明の第２実施例について説明する。

ｈ’ｙＸ−した第１実施例では、正しいシフＩ・数を一
律に決定し、このシフト数を基準値として正しい位相を
探す方式をとっていた。かかる方式によると、各Ｈごと
に異った位相でデータがセットされていた場合には、意
味を持たなくなる。従って、これを改良した方式として
、止しい（、ｌｌ相を各Ｈごとに記憶しておく方式が考
えられる。この場合の制御手順は第７図に示す手順と殆
ど同じであるが、同図ステップＳ４における「シフト数
」を「受イ、）シたＨの最適シフト数」と変更し、更に
ステツブＳ２０全体を「受信したＨの最適シフ］・数に
セントｊと変更する必要がある。

最後に、本発明の第３実施例について説明する。

予め決定しであるシフトａによっては誤り訂正が不可能
な場合、正しいシフト数検索のアルゴリスムを改良する
ことによって、よりＶ〈目的のシフト数を決定すること
ができる。これは第７図に示すＲを通るフローに関する
ものである。

：ＪＪｌｏ図は、ｃｐｕのＲＡＭに書込んだ３６八イト
データを表わす。ここで、１０００は３６バイトのパな
ントイ１）号、＆の点は既に前段階で決定ずみのフレー
ミングタイミングを表わす。また、ｋは順次変えるため
の変数であり、Ｘはその時点で仮定したフレーミングタ
イミングを表わす。そして、Ｘ＝ａ−１：　ｋとしてテ
ストを行う。促し、Ｏ≦Ｘ≦１５であり、この範囲を超
えると意味を持たない。そして、ａ点を中心に順次左右
にシフトしながら正しいフレーミングタイミングを検索
する。

第１１図は、実際のフレーミング位相検索手順を示すフ
ローチャー１・である。各々の制御ステップについては
、本図より明らかであるので、詳細な説明を省略する。

以上詳）徹したとおり、本発明によれば、これまでの文
字コード放送用量（８器に必要とされていたフレーミン
グタイミング抽出回路、フレーミングタイミング用前方
保護回路および後方保護回路か不要となるので、ハード
ウェアの、ａ担が軽くなるという利点がある。また、フ
レーミングタイミング検出能力についても（２７２，１
９０）誤り訂正方式によっているので、従来の８ビット
フレーミングコードによる方式に比べて大幅に向にして
いる。

なお、第１実施例ないし第３実施例において述へた方式
では、重畳ＰＮ信号を２５５ヒツトとじているが（第３
図参照）、これに同じＰＮ信号の最初の部分を加えて、
残りの信号部分にもＰＮ信号を利畳しても同様の効果が
得られることは当然である。

この時の付加ＰＮ信号は、３３バイ）＝２１３４ビット
となる。また、ここでは、８ビットのｐＮイＨ号すなわ
ち周期２５５　ビットのものを仮定したが、９ピッ１−
．１０ビツト等を仮定した場合も同様であることは当然
である。

本発明を実施することにより、フレーミングタイミング
が誤ると殆どの場合パケット信号誤り訂ｊＥ回路が誤り
訂正不能を表示するので、フレーミングコードによるフ
レーミングタイミング抽出回路なしに、フレーミングタ
イミングを見つけ出すことができる。

第１の実施例では、正規のフレーミングタイミング位相
より８ピツ！・前からデータを゛取込み、／ｌＸ体を３
６バイトの信号として、フレーミングタイミングをｌヒ
ントづつシフトすることによって正規のタイミングを探
し、このタイミングを記憶しておき、次回はこの記憶し
たフレーミングタイする ミンクによってパケット信号を復鋤オで、　ＣＰＵの負
４ｕを軽くするという効果が得られる。

第２の実施例では、第１の実施例でめたフレーミングタ
イミングを各Ｈについて記憶しておく方式を採っている
ので、各Ｈの多重位相が異なっていても、最短時間でパ
ケット信号の誤り訂１１：が可能となるという利点が生
じる。

ン１シ３の実施例では、予め定められたフレーミングタ
イミングでは誤り訂正が不可能なときに、第１および第
２の実施例のように最初から２レーミンクタイミングを
探し直す方式を取ることなく、誤り訂正か不可能な既に
定められたフレーミング位相の近くから探し始めるので
、最短時間でフレーミングタイミングを探し当てること
ができるという効果かある。

【図面の簡単な説明】

第１図は文字コード信号の伝送イｊ？号構成を示十図、 第２図はフレーミングタイミングの抽出原理を説明する
図、 第３図は本発明を適用した一実施例による送出信号の構
成図、 第４図は本実施例におけるＣＰＵに取込んだ後のパケッ
ト信号を示す図、 第５図は受信側のビット操作（ｙｔ、ったフレーミング
タイミング）を説明する図、 第６図は受信側のビット操作（正しいフレーミングタイ
ミング）を説明する図、 ２Ｉ’ｙ　７図は本実施例によるパケット信号誤り訂正
手順を示すフローチャート、 第８図は本実施例による信号取込み回路を示すブロック
図、 第９図はクロックランイン有無検出回路の一実施例を示
すブロック図、 第１０図はＣＰＵのＲＡＭに書込んだ３６バイトデータ
を表わす図、 第１１図は実際のフレーミンク位相検索手順な示寸フロ
ー千ヤ−１・である。 １１〕０・・・水平同期信号、 １０１・・・カラーパースＩ・信号、 １０２・・・クロックラちン信号。 １０３・・・フレーミングコーＦ　（ｇ　号、２００・
・・フレーミングタイミング、３１〕０・・・サービス
識別および割込み４５号、３０１・・・文字符号情報部
、 ３０２　・・・パリティイト１号、 ３０３　・・・ＰＮ信り、 ３０４・・・ＰＮ信号伺加後の文字符号情報部、３０５
・・・Ｐ旧７ｊ、　Ｍ付加後のパリティ信号、３０６・
・・各ピントの排他的論理和演算素子、３０７・・・Ｐ
Ｎ（へ号付加前のパケット信号、３０８・・・ＰＮ信号
付加後のパケット信号、６００・・・正しいタイミング
のパケット信号、８００・・・タイミングジェネレータ
、８０１・・・遅延回路、 ８０２・・・アドレスコントローラ、 ８０３・・・ＣＰＵ　。 ８０４・・・ＣＰＵ内のＲＡＭ、 ８０５・・・誤り訂正回路、 ８０Ｂ・・・文字コード多重４Ｍ号、 ８０７・・・クロ・ンク信号、 ８０８・・・ライング−１・信号、 ８０９・・・ラインコード信号、 ８１０・・・ＤＭＡ　リクエスト信号、＋３１１・・・
ＤＭＡグランド信号、 ８１２・・・文字コート書込みタイミング信号、１３１
３・・・アＩ・レス信号、 ８１４・・・書込み制御信号、 および誤り訂正後のパケット信号、 ９００・・・ラインアドレスデコーダ、９０１・・・１
０Ｈクロンクランイン有信号、９０２・・・＋１）１ク
ロックランイン有情号、８０３・・・１２）１クロック
ランイン有情号、９０４・・・１３Ｈクロックランイン
有信号、８０５・・・＋４８クロンクランイン有信号、
８０６・・・１５Ｈクロックランイン有信号、９０７・
・・＋１３）１　クロックランイン有信号、；３０８・
・・１７Ｈクロックランイア有信号、８０９・・・１８
）１　クロックランイン右信号、９１０・・・１９Ｈク
ロンクランイン有信号、９１１・・・２０）１　クロッ
クランイン有イ８号、８１２・・・２１）１　クロック
ランイン右信号、８１３・・・ＩＩＨレジスタ、 ９１４・・・１２）１　レジスタ、 ９１５・・・１３）ルジスタ、 ９１６・・・１４Ｈレジスタ、 ９１７・・・１５Ｈレジスタ、 ８１８・・・１８Ｈレジスク、 ９１８・・・１７）１　レジスタ、 ９２０・・・１８Ｈレジスタ、 ８２１・・・１９１（レジスタ、・ ９２２・・・２０Ｈレジスタ、 ９２３・・・２１Ｈレジスタ、 ３２４・・・ＣＰＵの入力ポートへの４Ｍ号、８２５・
・・ＩＯＨレジスタ、 １０００・・・３６パイトのパケット信号。 特許出願人　日本放送協会 第１図 １０１ 第２図 ００１ １ 第４図 ０２ 第５図 第６図 １ 第８図 第９図 ０３

Claims (1)

1. 【特許請求の範囲】 １）　文字コートｈ１７送パケットイ＾号の特定範囲に
   疑似ランダト信号を伺加して成る送出信号を受イ、うす
   る第１手段と、 ＋：”、　７１出イ、を号を受信した信号の前後に特定
   信号を伺加する第２手段と、 ＋ｉＡ付加したイ、゛１号の特定範囲に所定の演算処理
   を施ナムｌ’ｒ　３手段と、 前記第２手段において付カ１ルだ信号の特定時−’、ｊ
   、を１ビツトずつ順次シフトして誤り訂正をイ１う第４
   Ｔ一段と、 誤りピント数か最小となるタイミングを探査する第５手
   段とを備え、 フレーミングタイミングを確実に検出するようにしたこ
   とを特徴とするフレーミングタイミング検出回路。 ２）前記文字コード放送パケンｌ−帖号の特定時点以後
   に前記疑似ランタム信号の排他的論理和を施して成る前
   記送出信号について、到来した該送出信号の前後に特定
   信号を付加し、該付加した信号の特定時点以後に前記疑
   似ランダム信号の排他的論理和演算処理を施すようにし
   たことを特徴とする特許請求の範囲第１項記載のフレー
   ミングタイミング検出回路。 ３）前記文字コード放送パケット４，１号に対し、クロ
   ックランイン信号、フレーミングコード信号、サービス
   識別信号および＾１込み信１弓の４バイトを除いたそれ
   以後の信号に前記疑似ランダム信号をイ１加して前記送
   出信号を構成し、規定の３４バイト分のパケットイト１
   号に加えて前後それぞれ１バイト程度を余分にＣＰＵに
   取り込み、順次先頭ビットをシフトさせて１パケット信
   号を構成し、（２７２、１９０）誤り計重回路により誤
   り訂正を行い、誤り訂正かなされた時のタイミングをフ
   レーミングタイミ／りと判）ｊｊするようにしたことを
   特徴とする特１：′１請求の範囲第１項記戦のフレーミ
   ングタイミング検出回路。 ４）　既に決′）ｉｆ　した前記シフトの回数を記憶し
   ておき、次回からは、その決定したシフト４シによって
   決まるパケント信号を直ちにｌ１ｉｒ記誤り、１１正回
   路ヘロードするよう構成したことを特徴とする特許請求
   の範囲第３項記載のフレーミングタイミング検出回路。 ５）既に決定したシフト数を各Ｈについて記憶しておき
   、送出パケット信号の位相がＨごとに１／１１つ戸−場
   合にも対応できるようにしたことを特徴とする特許請求
   の範囲第４項記載のフレーミングタイミング検出回路。 ６）既に決定したシフト数によってパケット信ｔ）の誤
   り訂正が不Ｏｆ能な場合には、一定のアルゴリズムによ
   って最短時間でフレーミンクタイミングを決定できるよ
   うにしたことを特徴とする特許請求の範囲第５項記載の
   フレーミングタイミング検出回路。