JPS59284A - 文字放送のフレ−ミングコ−ド検出装置 - Google Patents

文字放送のフレ−ミングコ−ド検出装置

Info

Publication number
JPS59284A
JPS59284A JP57110134A JP11013482A JPS59284A JP S59284 A JPS59284 A JP S59284A JP 57110134 A JP57110134 A JP 57110134A JP 11013482 A JP11013482 A JP 11013482A JP S59284 A JPS59284 A JP S59284A
Authority
JP
Japan
Prior art keywords
data
clock
framing code
parallel
code
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP57110134A
Other languages
English (en)
Inventor
Shunichi Nakamura
俊一 中村
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Priority to JP57110134A priority Critical patent/JPS59284A/ja
Publication of JPS59284A publication Critical patent/JPS59284A/ja
Pending legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04NPICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N7/00Television systems
    • H04N7/025Systems for the transmission of digital non-picture data, e.g. of text during the active part of a television frame
    • H04N7/035Circuits for the digital non-picture data signal, e.g. for slicing of the data signal, for regeneration of the data-clock signal, for error detection or correction of the data signal

Landscapes

  • Engineering & Computer Science (AREA)
  • Multimedia (AREA)
  • Signal Processing (AREA)
  • Synchronisation In Digital Transmission Systems (AREA)
  • Television Systems (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 この発明は、テレビジョン信号の垂直帰線消去期間に重
畳して放送される文字放送のためのディジタルデータ信
号に含まれるフレーミングコードを検出する装置に関す
る。
文字放送は、昭和56年3月の電波技術審議会答申によ
れば、以下に述べる方式により行なわれる。
文字放送の画面は全面固定表示の場合のページ(全表示
区画)を基準として、この区画が小区画(色ブロック)
に分割される。全表示区画を構成する色ブロック数は、
横31ブロック×縦17段の合計527とされる。色ブ
ロックを構成する画素数は横8ドット×縦12ドットと
され、全表示区画は横248ドットXIi204ドット
の合計50592ドットの画素で構成される。画素の横
方向の列をパターンラインと言い、全表示区画はバター
ンライン204本で構成される。
文字、図形パターンを横方向に走査して画像を1パター
ンライン248ドットに分解したドット情報や制御信号
などの文字放送のためのすべてのディジタルデータ信号
(文字信号)は、データパケットを単位として、テレビ
ジョン映像信号の垂直帰轢消去期簡における走査線番号
の第108(偶数フィールドでは第2738)から第2
11−1(同第2848)の間の任意の2走査線に、デ
ータパケットごとに時分割で重畳される。
第1図は、データパケットの構成を示す概略説明図であ
る。データパケットには、番組番号やページ番号などペ
ージ全体にかかわる制御信号を伝送するページ制御パケ
ット(PCP)、色ブロックごとの着色や明滅やコンシ
ールなどを指定する色信号を伝送するカラーフードパケ
ット(CCP)、文字、図形パターンを横走査して得ら
れる2値ディジタルデータを伝送するパターンデータパ
ケット(FDP)(前述の1パターンラインがPDP1
パケットに含まれる)、横スクロールのための信号を伝
送する横スクロールデータパケット(HDP)、送田中
の文字放送番組の番組番号を伝送する番組索引パケット
CPIP>、重畳区間に放送用データパケットを伝送で
きないときに送出するダミーパケット(DMP)の6種
類がある。
データパケットはヘッダ部とこれに続く情報データ部と
からなる。ヘッダ部はクロツクを再生するための同期符
号であるロックライン(OR>と、データパケットの同
期をとるための符号であるフレーミングコード(FC)
と、放送サービスの種類などを示すサービス識別/割込
信号(81/IN)と、データパケットの種類を示すデ
ータ識別信号(DI>とで構成される。クロツクライン
は1010・・・10の16ピットの符号構成でデータ
パケットの先頭第1.第2バイトに伝送され、またはフ
レーミングコードは11100101の8ビットの符号
構成でデータパケットの第3バイトに伝送される。情報
データ部はパターンデータと制御信号とで構成される。
そしてヘッダ部は48ビット、情報データ部は248ピ
ットからなり、データパケット全体は296ビットから
なる。
第2図は、文字放送受信機の一例を示す概略ブロック図
である。構成において、普通のテレビジョン受信機を構
成する部分は、アンテナ1が接続されたチューナ2が中
間周波増幅回路3と映像増幅回路16と出力インターフ
ェイス回路12とを介してブラウン管13に接続されて
構成される。
文字信号受信部分は、中間周波増幅回路3が抜取り回路
4を介してバッファメモリ5と接続され、バッファメモ
リ5とマイクロプロセッサなどの中央処理装W(CPU
)6とパターンメモリ7とカラーメモリ8と番組選択装
1f10とROM14とRAM15とがパスライン9を
通じてそれぞれ接続され、パターンメモリ7とカラーメ
モリ8とには続出制御回路11が接続され、パターンメ
モリ7とカラーメモリ8とが出力インターフエイス回路
12に接続されて構成される。
動作において、アンテナ11により受信された文字信号
を重畳したテレビジョン信号は、チューナ2によってチ
ャネル選択されかつ映像中闇周波にfR換され、さらに
映像中間周波増幅回路3で増幅検波されて映像信号に変
換される。通常のテレビジョン放送を受信するときは、
この映像信号が映像増幅回路16で増幅され出力インタ
ーフェイス回路12を介してブラウン管13をドライブ
する。一方文字放送受信の場合、抜取り回路4で映像信
号に重畳された文字信号が映像信号から分離され、この
文字信号は一旦バッファメモリ5に一時的に記憶される
。バッフ1メモリ5は、送出されてくる文字信号のビッ
トレートがCPU6のデータ処理速度よりも格段に速い
ため、一旦1パケット分の文字信号をこれに記憶させて
、次の文字信号が来るまでの間にCPLI6が必要に応
じて読出すために用いられる。記憶された文字信号のう
ち番組選択装ii+ioによって選択された文字放送番
組の信号がCPU6によってバッファメモリ5から請出
されてデータ処理され、文字パターンデータがパターン
メモリ7へ、カラーデータがカラーメモリ8へそれぞれ
バスライン9を介して転送され記憶される。CPU6が
文字信号を処理する手順はROM14に記憶されており
、RAM15はその処理を行なう際の一時的なデータの
保管や記憶に用いられる。パターンメモリ7とカラーメ
モリ8とに1ページ分のデータが蓄積されると、読出制
御回路11が順次記憶されたデータを読出し、出力イン
ターフエイス回路12を介してブラウン管13上に文字
画面の表示が行なわれる。
ところで第2図に示すバツファメモリ7へのデータの書
込みは、前述したクロツクライン(CR)と7レーミン
グコード(FC)とを用いて、同期をとってから以後の
データをパツファメモリに書込む。このフレーミングコ
ードが誤れば同期がとれなくなり、データパケット全体
の情報を失うことになる。このためフレーミングコード
は1ビット誤りの訂正が可能なコードによって構成され
ており、その構成は既に述べたとおりである。以下に、
クロツクラインと7レーミングコードとを用いて同期を
とる一般的な方法に゛ついて説明する。
第3図は、文字放送受信機にデイジタルデータ信号がク
ロツクラインから逐次到着する各段階と、そのときの比
較コードA(フレーミングコードと同じ)との一致ピッ
ト数Bを示している。なお到着するデイジタルデータ信
号は、クロツクライン信号から作ったクロツクでサンプ
リングされる。
(1).(2>はクロツクラインが比較される段階、(
3)はフレーミングコードの最初の1ビットが到着した
段階、以下クロツクごとの各段階を示す。(10)は到
着ビットが比較コード八と全部一致した時点であり、こ
のとき一致パルスを発生して以降のデータを複合する基
準時刻とすることによって同期がとられる。この場合に
おいて、何らかの手段によって一致ビット数Bが7以上
のときにのみ一致パルスを発生するようにしておけば、
段階《10》以前の一致ビット数Bはいずれも5以下で
あるので、結果的に1ビットの誤り訂正機能が生じるこ
とになる。
この発明の目的は上述した一般的方法の具体化として、
単純な回路構成でかつ確実にフレーミングコードの1ビ
ット誤りを訂正をして一致パルスを発生し得るフレーミ
ングコード検出@ばを提供することである。
この発明は要約すれば、フレーミングコードおよびフレ
ーミングコードの1ビット誤りのコードをアドレスとし
てそのアドレスに予め定められる特定の情報をデータと
して記憶したメモリを設け、そのメモリのアドレス入力
に文字放送のためのディジタルデータ信号をパラレル信
号に変換して加えることによって、前記特定情報を7レ
ーミングコードを検出したときの情報として読出すもの
である。
この発明の上述の目的およびその他の目的と効果は、図
面を参照して行なう以下の詳輻な説明により一層明らか
となろう。
第4図は、この発明の一実施例であるフレーミングコー
ド検出装置を示す概略説明図である。構成においてシリ
アルデータ入力端子24を備えたシリアル・パラレル変
換器22のパラレルデータ出力側a−hは、ROM21
のアドレス入力側AO〜A7と接続され、クロック入力
端子25はクロック発生器26と接続される。ROM2
1のデ一夕出力側23は一致パルスの出力端子となる。
第5図は、ROM21のアドレスと記憶データとの対応
を示す概略説明図である。図示された9個のアドレスの
うち最上段に示されたものはフレーミングコード自体で
あり、他の8個はフレーミングコードの1ビット誤りの
コードである。正論理の場合は、これらの98のアドレ
スには1がデータとして記憶され、残りのアドレスには
Oがデータとして記憶される。また負論理の場合にはこ
れとは逆に、これらの9個のアドレスには()内に示さ
れたOがデータとして記憶され、残りのアドレスには1
がデータとして記憶される。
第4図に示す装置の動作において、クロツク発生器26
はクロックライン信号を用いて文字信号をサンプリング
するクロツクを発′生ずる。このクロツク発生の方法の
一例として、予め設けられた発振器の発振周波数をクロ
ックラインに同期させる方法などがある。シリアル・パ
ラレル変換器22はこのクロツクをクロック入力端子2
5に受けて、これに同期してシリアルデータ入力端子2
4から入力されるシリアルデータである文字放送のディ
ジタルデータをパラレルデータに変換して、パラレルデ
ータ出力側a−hに出ガする。ROM21はこのパラレ
ル出力データをアドレス入力端子△0〜A7に受けて、
そのアドレスに対応する記憶データを出力する。
以上の動作を、第3図に示すデータ到着の各段階(1)
〜(10)に対応して説明する。まずデータの到着段階
が(1)である場合、シリアル・パラレル変換器22の
パラレル出力データはa〜hの順に10101010と
なる。したがってこれに対応するROM21のアドレス
入力は、AO〜A7の順に01010101となる。よ
ってたとえば正論理の場合(以下同じ》、第5図から明
らかなとおり、ROM21の出力データは0となる。同
様にデータの到着段階が(2)〜(9)の場合について
も、ROM21の出力データはOとなる。そしてデータ
の到着段階が(10》となると、シリアル・パラレル変
換1!22のパラレル出力データはa−hの順に101
00111となり、これに対応するROM21のアドレ
ス入力はAO〜A7の順にii1ooio”+となるの
で、jf!5図から明らかなとおり、ROM21の出力
データは1となる。段階(10)においてたとえばフレ
ーミングコードの最上位のビット(最後に送出されるビ
ット)が誤っていた場合においては、ROM21のアド
レス入力はAO−A7の順に11100100となる。
しかしこの7レーミングコードの1ビット誤りの場合に
おいても、第5図から明らかなとおり、ROM21の出
力データは1となる。最上位以外の他の1ビットが誤っ
た場合についても同様であることが、第5図から容易に
理解される。そして段階(9)以前における1ビット誤
りによってROM21の出力データが1になることがな
いのは、比較コード(フレーミングコードと同じ)Aと
の一致ビット数Bが段FW(9)以前のいずれの段階に
おいても5以下であることにより明らかである。
このようにして、フレーミングコードが到着する以前は
ROM21の出力データは0、フレーミングコードが到
着したときのROM21の出力データは1となり、また
フレーミングコードに1ビットの誤りがあった場合にお
いてもその到着時にROM21の出力データは1となっ
て、結果的に1ビット誤りの訂正が行なわれる。そして
ROM21からデータ1が出力されたときをデータ複号
の基準時刻とすることによって、データ複号のための同
期が完全に行なわれる。
なお上述の説明においては正論理の場合についてのみ説
明したが、負論理の場合は1と0とが逆になるのみで、
実買的には何ら異なるところはない。
以上のようにこの発明によれば、単純な回路構成でかつ
確実にフレーミングコードの1ビット誤りを訂正して一
致パルスを発生し得るフレーミングコード検出装置を得
ることができる。
【図面の簡単な説明】
第1図はデータパケットの構成を示す概略説明図、第2
図は文字故送受信機の一例を示す概略ブロック図、第3
図はデータ到看の各段階におけるフレーミングコードと
の一致ビット数を示す説明図、第4図はこの発明の一実
施例であるフレーミングコード検出装置を示す概略説明
図、第5図はROM21のアドレスと記憶データとの対
応を示す概略説明図である。 図において、1はアンテナ、2はチューナ、3は中間周
波増幅回路、4は文字信号抜取り回路、5はバツファメ
モリ、6は中央処珊装欽、7はパターンメモリ、8はカ
ラーメモリ、9はバスライン、10は文字放送の番組選
択装置、11は続出制御回路、12は出力インターフエ
イス回路、13はブラウン管、14.21はROM,1
5はRAM116は映像増幅回路、22はシリアル・パ
ラレル変換器、26はクOツク発生器、AO〜A7はア
ドレス入力側、a−hはパラレルデータ出力側をそれぞ
れ示す。 435

Claims (2)

    【特許請求の範囲】
  1. (1)文字放送のためのデイジタルデータ信号に含まれ
    るフレーミングコードを検出する装置であって、 前記ディジタルデータ信号をパラレル信号に変換する手
    段と、 前記フレーミングコードおよび前記フレーミングコード
    の1ピット誤りのコードをそれぞれアドレスとして、そ
    のアドレスに予め定められる特定の情報をデータとして
    記憶したメモリと、前記メモリのアドレス入力に前記パ
    ラレル信号を加えて、前記特定情報を前記フレーミング
    コードを検出したときの情報として読出す手段とを備え
    る、文字放送の7レーミングコード検出装置。
  2. (2)前記特定情報は1または0であり、前記メモリの
    前記特定情報以外の記憶データは、前記特定情報の1に
    対応してはOであり前記特定情報のOに対応しては1で
    ある、特許請求の範囲第1項記載の文字放送のフレーミ
    ングコード検出装置。
JP57110134A 1982-06-25 1982-06-25 文字放送のフレ−ミングコ−ド検出装置 Pending JPS59284A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP57110134A JPS59284A (ja) 1982-06-25 1982-06-25 文字放送のフレ−ミングコ−ド検出装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP57110134A JPS59284A (ja) 1982-06-25 1982-06-25 文字放送のフレ−ミングコ−ド検出装置

Publications (1)

Publication Number Publication Date
JPS59284A true JPS59284A (ja) 1984-01-05

Family

ID=14527883

Family Applications (1)

Application Number Title Priority Date Filing Date
JP57110134A Pending JPS59284A (ja) 1982-06-25 1982-06-25 文字放送のフレ−ミングコ−ド検出装置

Country Status (1)

Country Link
JP (1) JPS59284A (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS60206286A (ja) * 1984-03-29 1985-10-17 Pioneer Electronic Corp デ−タパタ−ン検出回路
JPS6395603U (ja) * 1986-12-08 1988-06-20

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5456719A (en) * 1977-10-14 1979-05-08 Nippon Hoso Kyokai <Nhk> Detection system for code signal featuring specified pattern

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5456719A (en) * 1977-10-14 1979-05-08 Nippon Hoso Kyokai <Nhk> Detection system for code signal featuring specified pattern

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS60206286A (ja) * 1984-03-29 1985-10-17 Pioneer Electronic Corp デ−タパタ−ン検出回路
JPS6395603U (ja) * 1986-12-08 1988-06-20
JPH0421601Y2 (ja) * 1986-12-08 1992-05-18

Similar Documents

Publication Publication Date Title
US5835153A (en) Software teletext decoder architecture
EP0162612A2 (en) Receiver for a character broadcasting system
JPS59284A (ja) 文字放送のフレ−ミングコ−ド検出装置
JPH1013386A (ja) フレーム構成のデジタル信号のデータ誤り訂正方法及び それに利用する装置
JPH0230281A (ja) テレテキストデコーダ
US4162487A (en) System for the transmission and reception of encoded information
JPS58157277A (ja) 文字放送受信機
US6675345B1 (en) Method and apparatus for detecting errors in DVD data
JP3253533B2 (ja) 映像信号に多重化されたデジタル信号のデコード装置
JPS60213187A (ja) 誤り訂正回路
JPS62190987A (ja) 文字放送受信装置
JPS6037678B2 (ja) 連続符号判別方式
JPH037188B2 (ja)
JPH031877B2 (ja)
JPS59103481A (ja) 文字多重放送受信装置
JP2982348B2 (ja) 同期信号抽出回路
JPS6349410B2 (ja)
SU1357998A1 (ru) Устройство дл отображени информации на экране телевизионного индикатора
JPS59224989A (ja) 文字放送受信機
RU2101876C1 (ru) Устройство для приема и обработки цифровых данных, передаваемых в структуре телевизионного сигнала
JPS6155314B2 (ja)
JPS5914947B2 (ja) 静止画像伝送方式
JPS632184B2 (ja)
JPS626378A (ja) 画像生成装置
JPS58168391A (ja) 文字多重放送受信装置